JP2011199403A - 逐次比較型a/d変換器 - Google Patents
逐次比較型a/d変換器 Download PDFInfo
- Publication number
- JP2011199403A JP2011199403A JP2010061426A JP2010061426A JP2011199403A JP 2011199403 A JP2011199403 A JP 2011199403A JP 2010061426 A JP2010061426 A JP 2010061426A JP 2010061426 A JP2010061426 A JP 2010061426A JP 2011199403 A JP2011199403 A JP 2011199403A
- Authority
- JP
- Japan
- Prior art keywords
- reference potential
- potential
- comparator
- switch
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】簡易な回路構成で、実装面積や消費電力の増大を伴わずに広い入力レンジを有する逐次比較型A/D変換器を実現する。
【解決手段】静電容量の値が2の累乗の逆数で順次段階的に重み付けされ各一端側が共通の導体(ストレージノードSN)にそれぞれ接続た複数のキャパシタを含むキャパシタアレイ106を備え、キャパシタアレイ106の複数のキャパシタのうちの該当する各キャパシタにおける保持電圧VSNと既定の参照電位Vrefとの逐次比較(コンパレータ104)によってAin入力アナログ信号に対応するデジタル出力信号を得る場合に、コンパレータ104における参照電位Vrefをコンパレータ104におけるMSB判定結果によって切替える。
【選択図】 図1
【解決手段】静電容量の値が2の累乗の逆数で順次段階的に重み付けされ各一端側が共通の導体(ストレージノードSN)にそれぞれ接続た複数のキャパシタを含むキャパシタアレイ106を備え、キャパシタアレイ106の複数のキャパシタのうちの該当する各キャパシタにおける保持電圧VSNと既定の参照電位Vrefとの逐次比較(コンパレータ104)によってAin入力アナログ信号に対応するデジタル出力信号を得る場合に、コンパレータ104における参照電位Vrefをコンパレータ104におけるMSB判定結果によって切替える。
【選択図】 図1
Description
本発明は、デジタル機器の入力回路などに適用されるA/D変換器に係り、特に広い入力レンジで動作可能な逐次比較型のA/D変換器(A/Dコンバータ)に関する。
従来の逐次比較型A/D変換器として、例えば以下の非特許文献1に開示されたものがある。この逐次比較型A/D変換器は、アナログ入力信号Ainを、nビット(nは3以上の自然数)のデジタル出力信号VoutへとA/D変換する。
図5に示すように、この逐次比較型A/D変換器には、静電容量の値が所定の基準容量Cに設定された1個のキャパシタが設けられている。また、上述の基準容量Cを2の累乗の逆数で段階的に重み付けした各静電容量C/2,・・・,C/2(n-2)を持つようにそれぞれ設定された(n−2)個のキャパシタ506_2,・・・,506_(n−1)が設けられている。更に、静電容量が上述のキャパシタ506_(n−1)と同じく基準容量Cを1/2(n-2)で重み付けしたC/2(n-2)であるように設定された1個のキャパシタ506_nが設けられている。
図5に示すように、この逐次比較型A/D変換器には、静電容量の値が所定の基準容量Cに設定された1個のキャパシタが設けられている。また、上述の基準容量Cを2の累乗の逆数で段階的に重み付けした各静電容量C/2,・・・,C/2(n-2)を持つようにそれぞれ設定された(n−2)個のキャパシタ506_2,・・・,506_(n−1)が設けられている。更に、静電容量が上述のキャパシタ506_(n−1)と同じく基準容量Cを1/2(n-2)で重み付けしたC/2(n-2)であるように設定された1個のキャパシタ506_nが設けられている。
以上の複数のキャパシタ506_1〜506_nによってキャパシタアレイ506が構成され、このキャパシタアレイ506におけるキャパシタのうちの該当するキャパシタにおける保持電圧が順次選択的に適用されて、以下に説明するように、アナログ入力信号Ainと参照電圧との逐次比較が行われる。
また、キャパシタ506_1〜506_(n−1)と、キャパシタ506_nとの右端が、電荷を保存できるストレージノード(図5中のSN)に接続されている。
キャパシタ506_1〜506_(n−1)の左端は、それぞれスイッチ群505_1,505_2,・・・,505_(n−1)の端子Oに接続されている。
また、キャパシタ506_1〜506_(n−1)と、キャパシタ506_nとの右端が、電荷を保存できるストレージノード(図5中のSN)に接続されている。
キャパシタ506_1〜506_(n−1)の左端は、それぞれスイッチ群505_1,505_2,・・・,505_(n−1)の端子Oに接続されている。
スイッチ群505_1,505_2,・・・,505_(n−1)は各スイッチ群毎に共通の端子Oとこれに対応する各別の端子C、P、Nとを有し、制御部501からの切替信号CTRLによってスイッチ503d_k(kは1〜(n−1)の自然数)がオンした場合は端子Cと端子Oとが短絡される。
また、スイッチ503e_kがオンした場合は端子Pと端子Oとが短絡され、スイッチ503f_kがオンした場合は端子Nと端子Oとが短絡される。
また、スイッチ503d_kと、スイッチ503e_kと、スイッチ503f_kは2つ以上が同時にオンすることはない。
また、スイッチ503e_kがオンした場合は端子Pと端子Oとが短絡され、スイッチ503f_kがオンした場合は端子Nと端子Oとが短絡される。
また、スイッチ503d_kと、スイッチ503e_kと、スイッチ503f_kは2つ以上が同時にオンすることはない。
スイッチ群505_1〜505_(n−1)の端子Cと、キャパシタ506_nの左端とは、スイッチ503bとスイッチ503cに接続されている。
そして、スイッチ503cがオンした場合は、スイッチ505_1〜505_(n−1)の端子Cと、キャパシタ506_nの左端とは、入力ノード(図5中のAin)に接続される。
また、スイッチ503bがオンした場合は、スイッチ505_1〜505_(n−1)の端子Cと、キャパシタ506_nの左端とは、後述する参照電位であるアナログコモン電圧VCの電位点に接続される。
そして、スイッチ503cがオンした場合は、スイッチ505_1〜505_(n−1)の端子Cと、キャパシタ506_nの左端とは、入力ノード(図5中のAin)に接続される。
また、スイッチ503bがオンした場合は、スイッチ505_1〜505_(n−1)の端子Cと、キャパシタ506_nの左端とは、後述する参照電位であるアナログコモン電圧VCの電位点に接続される。
スイッチ群505_1〜505_(n−1)の端子Pは、アナログコモン電圧VCを基準にした正極側のフルスケール基準電位VRPの電位点に接続され、スイッチ群505_1〜505_(n−1)の端子Nは、VCを基準にした負極側のフルスケール基準電位VRNの電位点に接続される。
キャパシタ506_1〜506_(n−1)の右端と、キャパシタ506_nの右端とは、ストレージノードSNを介してスイッチ503a、及びコンパレータ504の反転入力端子に接続される。スイッチ503aがオンした場合、ストレージノードSNはVCの電位点に接続される。また、コンパレータ504の出力DOは制御部501、及び出力レジスタ502に入力される。
キャパシタ506_1〜506_(n−1)の右端と、キャパシタ506_nの右端とは、ストレージノードSNを介してスイッチ503a、及びコンパレータ504の反転入力端子に接続される。スイッチ503aがオンした場合、ストレージノードSNはVCの電位点に接続される。また、コンパレータ504の出力DOは制御部501、及び出力レジスタ502に入力される。
制御部501は、組み合わせ回路(論理回路)等で構成され、スイッチ群505_1〜505_(n−1)、およびスイッチ503a〜503cの切替を制御する制御信号CTRLを出力する。
即ち、制御部501は、判定信号DOに基づいて制御信号CTRLを生成してスイッチ群505_1〜505_(n−1)を順次切り替え、アナログ入力電圧Ainに対応する内部電圧(本例ではストレージノードSNの電位)を得る制御信号CTRLを生成し出力する。
即ち、制御部501は、判定信号DOに基づいて制御信号CTRLを生成してスイッチ群505_1〜505_(n−1)を順次切り替え、アナログ入力電圧Ainに対応する内部電圧(本例ではストレージノードSNの電位)を得る制御信号CTRLを生成し出力する。
また、制御部501が生成するトリガクロックCLKがコンパレータ504に供給される。コンパレータ504ではこのトリガクロックCLKに同期してストレージノードSNの電位と入力ノード電圧VC(参照電位)との大小を判定し、SN<VCの場合はDO=H(1)を出力し、SN>VCの場合はDO=L(0)を出力する。
更に、制御部501からのトリガクロックCLKが出力レジスタ502に供給され、且つ、コンパレータ504からは判定信号DOがこの出力レジスタ502に供給される。
更に、制御部501からのトリガクロックCLKが出力レジスタ502に供給され、且つ、コンパレータ504からは判定信号DOがこの出力レジスタ502に供給される。
出力レジスタ502では、トリガクロックCLKに同期して、コンパレータ504からの判定信号DO=1のときDN=1(N:Nは「1〜n」の自然数)を保持し、また、判定信号DO=0のときDN=0を保持する。
そして、出力レジスタ502からは、コンパレータ504からn個の出力値である判定信号D1〜Dnが受信された後に、上述のように保持されたD1〜Dnがデジタル出力信号Voutとして出力されるように構成されている。
そして、出力レジスタ502からは、コンパレータ504からn個の出力値である判定信号D1〜Dnが受信された後に、上述のように保持されたD1〜Dnがデジタル出力信号Voutとして出力されるように構成されている。
次に、図6を参照してn=6の場合の回路の動作を説明する。
ここで、図6(a)は、被判定電圧であるストレージノードSNの電位の反転極性の電圧をプロットした一例を示す図であり、縦軸が電圧、横軸が時間を表している。
また、図6(b)は、制御部501から出力されるトリガクロックCLKの変化の一例を示す図であり、コンパレータ504の一定間隔の判定タイミングを表している。
更に、図6(c)は、コンパレータ504の判定出力信号DOの値の一例を示す図である。
ここで、図6(a)は、被判定電圧であるストレージノードSNの電位の反転極性の電圧をプロットした一例を示す図であり、縦軸が電圧、横軸が時間を表している。
また、図6(b)は、制御部501から出力されるトリガクロックCLKの変化の一例を示す図であり、コンパレータ504の一定間隔の判定タイミングを表している。
更に、図6(c)は、コンパレータ504の判定出力信号DOの値の一例を示す図である。
また、図6では、一例としてVRP−VC=VC−VRN=VRとし、この条件の下に、Ain=(10.8/16)×VRの入力電圧Ainがサンプリングされた場合について表している。
初期状態として、キャパシタ506_1〜506_nの電圧がアナログ入力電圧Ainに追従している場合、スイッチ503a及びスイッチ503cがオンになり、スイッチ503bがオフになる。また、スイッチ群スイッチ503d_1〜503d_(n−1)がオンになり、スイッチ503e_1〜503e_(n−1)及びスイッチ503f_1〜503f_(n−1)がオフになる。
初期状態として、キャパシタ506_1〜506_nの電圧がアナログ入力電圧Ainに追従している場合、スイッチ503a及びスイッチ503cがオンになり、スイッチ503bがオフになる。また、スイッチ群スイッチ503d_1〜503d_(n−1)がオンになり、スイッチ503e_1〜503e_(n−1)及びスイッチ503f_1〜503f_(n−1)がオフになる。
アナログ入力電圧Ainをキャパシタ506_1〜506_nによってサンプリング(離散化)する時刻において、制御部501からの制御信号CTRLによってスイッチ503aがオフし、ただちにスイッチ503cがオフする。その後にスイッチ503bがオンになることにより、サンプリングされたAinの極性が反転して−Ain[V]としてストレージノードSNに現れる。
ここで、スイッチ503bとスイッチ503cとは同時にオンしないノンオーバーラップの関係が成り立っている。
ここで、スイッチ503bとスイッチ503cとは同時にオンしないノンオーバーラップの関係が成り立っている。
上述のようなスイッチスイッチ503a、503b、および、503cの切替後に電荷再分配が十分に行われ、便宜上、寄生容量を無視した場合、ストレージノードSNの電位が−Ainに十分に収束した時刻に図6(b)における第1判定立ち上がりクロック(図6(a)中、「1st Judge」のタイミング)が、コンパレータ504に入力される。この第1判定立ち上がりクロックの入力に応答して、コンパレータ504において、ストレージノードSNの電位と参照電圧VCとが比較される。
コンパレータ504におけるこの比較は、直接的にはストレージノードSNの電位と参照電圧VCとの比較であるが、上述の現象から容易に理解されるとおり、ストレージノードSNの電位を実質的に一義に決する−Ain(従って、Ain)と参照電圧VCとの比較であると見做すことができる。
従って、コンパレータ504からは、−Ain<VC、即ちAin>VCである場合には、DO=1が出力され、−Ain>VC、即ちAin<VCの場合にDO=0が第1判定結果として出力される。
従って、コンパレータ504からは、−Ain<VC、即ちAin>VCである場合には、DO=1が出力され、−Ain>VC、即ちAin<VCの場合にDO=0が第1判定結果として出力される。
上述における第1判定結果がDO=1である場合、制御部501によってスイッチ群505_1が制御され、スイッチ503d_1がオフし、スイッチ503e_1がオンする。その結果、既述の正極側のフルスケール基準電位VRPが端子Oに、即ち、キャパシタ506_1の左端に印加される。このため、ストレージノードSNの電位は電荷再分配により−(Ain−VR/2)[V]になる。
一方、第1判定結果がDO=0である場合、制御部501によってスイッチ群505_1が制御され、スイッチ503d_1がオフし、スイッチ503f_1がオンする。その結果、負極側のフルスケール基準電位VRNが端子Oに、即ち、キャパシタ506_1の左端に印加される。このため、ストレージノードSNの電位は電荷再分配により−(Ain+VR/2)[V]になる。
一方、第1判定結果がDO=0である場合、制御部501によってスイッチ群505_1が制御され、スイッチ503d_1がオフし、スイッチ503f_1がオンする。その結果、負極側のフルスケール基準電位VRNが端子Oに、即ち、キャパシタ506_1の左端に印加される。このため、ストレージノードSNの電位は電荷再分配により−(Ain+VR/2)[V]になる。
同様に、第y番目(yは2〜(n−1)の自然数)の判定立ち上がりクロックである第y判定立ち上がりクロックが入力された時刻において、ストレージノードSNの電位と参照電圧VCとを比較し、この判定結果に応じてスイッチ群505_yを制御する。
そして、第(n−1)判定立ち上がりクロックが入力された時刻においてストレージノードSNの電位と参照電圧VCとを比較し、その結果に応じてスイッチ群505_(n−1)を制御した後に、第n判定立ち上がりクロックが入力された時刻においてストレージノードSNの電位と参照電圧VCとが比較される。
以上のようなコンパレータ504における漸次の比較動作により、1〜nビットの逐次比較動作が完了し、出力レジスタ502からはnビットの出力データVoutが出力される。
そして、第(n−1)判定立ち上がりクロックが入力された時刻においてストレージノードSNの電位と参照電圧VCとを比較し、その結果に応じてスイッチ群505_(n−1)を制御した後に、第n判定立ち上がりクロックが入力された時刻においてストレージノードSNの電位と参照電圧VCとが比較される。
以上のようなコンパレータ504における漸次の比較動作により、1〜nビットの逐次比較動作が完了し、出力レジスタ502からはnビットの出力データVoutが出力される。
図6(a)に一例として、ストレージノードSNの電位VSN=−(10.8/16)×VRがサンプリングされた場合の被判定信号の変遷が表わされている。第1判定立ち上がりクロックにおいて−(10.8/16)×VR<VCであるため、図6(c)に示すように、D1=1が出力される。その結果、スイッチ群505_1が制御され、ストレージノードSNの電位が、VSN=−(10.8/16)×VR+VR/2=−(2.8/16)×VRとなる。
次いで、図6(b)における第2判定立ち上がりクロック(図6(a)中、「2nd Judge」のタイミング)において、−(2.8/16)×VR<VCであるため、図6(c)に示すように、D2=1が出力される。その結果、スイッチ群505_2が制御され、ストレージノードSNの電位が、VSN=−(2.8/16)×VR+VR/4=(1.2/16)×VRとなる。
次いで、図6(b)における第2判定立ち上がりクロック(図6(a)中、「2nd Judge」のタイミング)において、−(2.8/16)×VR<VCであるため、図6(c)に示すように、D2=1が出力される。その結果、スイッチ群505_2が制御され、ストレージノードSNの電位が、VSN=−(2.8/16)×VR+VR/4=(1.2/16)×VRとなる。
以降、同様の処理が(n−1)回まで繰り返され、第n判定立ち上がりクロックによってDnが決定されnビットの逐次比較動作が完了すると、出力レジスタ502は、格納されたD1〜Dnに基づき、nビットの出力データVoutを出力する。
図6(d)は、上位6ビットの判定結果D1〜D6に基づき出力されるVoutの一例を示す図である。図6(c)に示すように、上位6ビットの判定結果は、D1=「1」、D2=「1」、D3=「0」、D4=「1」、D5=「0」、D6=「1」となる。出力レジスタ502は、図6(d)に示すように、これらを上位ビットから順番に並べ、Voutの上位6ビット「110101」を出力する。ここで、出力レジスタ502は、例えば、シフトレジスタなどで構成される。
図6(d)は、上位6ビットの判定結果D1〜D6に基づき出力されるVoutの一例を示す図である。図6(c)に示すように、上位6ビットの判定結果は、D1=「1」、D2=「1」、D3=「0」、D4=「1」、D5=「0」、D6=「1」となる。出力レジスタ502は、図6(d)に示すように、これらを上位ビットから順番に並べ、Voutの上位6ビット「110101」を出力する。ここで、出力レジスタ502は、例えば、シフトレジスタなどで構成される。
以上は、従来の逐次比較型A/D変換器の動作原理である。
上述のような従来の逐次比較型A/D変換器において、広い入力レンジを得る方法として、例えば特許文献1に示すようなものが提案されている。
図7にこの特許文献1に記載された装置のブロック図を示す。
図7のA/D変換器は、入力信号Saを第二のコンパレータ及び第三のコンパレータによって電圧比較することによってA/D変換器としての最上位2ビットの判定を行い、該判定の結果に応じて加算回路へのオフセット電圧を供給するか否かを制御している。
即ち、特許文献1所載の逐次比較型A/D変換器においては、広い入力レンジを得るために、通常の逐次比較型A/D変換器が有する第一のコンパレータに加えて、上述のような第二のコンパレータ及び第三のコンパレータを必要とする。
上述のような従来の逐次比較型A/D変換器において、広い入力レンジを得る方法として、例えば特許文献1に示すようなものが提案されている。
図7にこの特許文献1に記載された装置のブロック図を示す。
図7のA/D変換器は、入力信号Saを第二のコンパレータ及び第三のコンパレータによって電圧比較することによってA/D変換器としての最上位2ビットの判定を行い、該判定の結果に応じて加算回路へのオフセット電圧を供給するか否かを制御している。
即ち、特許文献1所載の逐次比較型A/D変換器においては、広い入力レンジを得るために、通常の逐次比較型A/D変換器が有する第一のコンパレータに加えて、上述のような第二のコンパレータ及び第三のコンパレータを必要とする。
「図解A/Dコンバータ入門」オーム社、p.99〜104
上記、特許文献1のA/D変換器では、通常の逐次比較型A/D変換器が有する一つのコンパレータに加えて、第二のコンパレータ及び第三のコンパレータを設けることが必須の構成であるが、コンパレータを多数持つ回路では、消費電力及び実装面積の増大が不可避となる。また、図7を参照して明らかな通り、加算回路10および増幅器8を持つ構成であるため、一層、消費電力が増大し及び実装面積も拡大してしまうことになる。
本発明は、上述したような状況に鑑みてなされたものであり、広い入力電圧範囲を持ちながら、構成が簡単で実装面積を増大させることがなく、且つ、消費電力が抑制される逐次比較型A/D変換器を実現することを目的とする。
本発明は、上述したような状況に鑑みてなされたものであり、広い入力電圧範囲を持ちながら、構成が簡単で実装面積を増大させることがなく、且つ、消費電力が抑制される逐次比較型A/D変換器を実現することを目的とする。
上記目的を達成するべく、以下に列挙するような技術を提案する。
(1)静電容量の値が2の累乗の逆数で順次段階的に重み付けされ各一端側が共通の導体にそれぞれ接続た複数のキャパシタを含むキャパシタアレイを備え、前記キャパシタアレイの複数のキャパシタのうちの該当する各キャパシタにおける保持電圧と既定の参照電圧との逐次比較によって入力アナログ信号に対応するデジタル出力信号を得る逐次比較型A/D変換器であって、
前記キャパシタアレイの複数のキャパシタのうちの該当する各キャパシタの他端にそれぞれ接続されスイッチ群制御信号に応答して前記逐次比較に適用するキャパシタを逐次選択的に切替える複数のスイッチ群と、
前記キャパシタアレイの複数のキャパシタうち前記スイッチ群によって選択されたキャパシタにおける保持電位に基づく比較電位と既定の参照電位とを比較タイミング制御信号に同期して逐次比較し、比較結果に応じた判定出力を得る比較器と、
少なくとも一の基準参照電位を含む既定の複数の参照電位のうちの何れかの参照電位を参照電位切替え制御信号に応答して選択的に切替えて前記比較器に供給する参照電位切替え部と、
前記比較器からの判定出力に応答して、前記スイッチ群制御信号、前記比較タイミング制御信号、およびは、前記参照電位切替え制御信号を生成する制御部と、
を備えたことを特徴とする逐次比較型A/D変換器。
(1)静電容量の値が2の累乗の逆数で順次段階的に重み付けされ各一端側が共通の導体にそれぞれ接続た複数のキャパシタを含むキャパシタアレイを備え、前記キャパシタアレイの複数のキャパシタのうちの該当する各キャパシタにおける保持電圧と既定の参照電圧との逐次比較によって入力アナログ信号に対応するデジタル出力信号を得る逐次比較型A/D変換器であって、
前記キャパシタアレイの複数のキャパシタのうちの該当する各キャパシタの他端にそれぞれ接続されスイッチ群制御信号に応答して前記逐次比較に適用するキャパシタを逐次選択的に切替える複数のスイッチ群と、
前記キャパシタアレイの複数のキャパシタうち前記スイッチ群によって選択されたキャパシタにおける保持電位に基づく比較電位と既定の参照電位とを比較タイミング制御信号に同期して逐次比較し、比較結果に応じた判定出力を得る比較器と、
少なくとも一の基準参照電位を含む既定の複数の参照電位のうちの何れかの参照電位を参照電位切替え制御信号に応答して選択的に切替えて前記比較器に供給する参照電位切替え部と、
前記比較器からの判定出力に応答して、前記スイッチ群制御信号、前記比較タイミング制御信号、およびは、前記参照電位切替え制御信号を生成する制御部と、
を備えたことを特徴とする逐次比較型A/D変換器。
上記(1)の逐次比較型A/D変換器では、静電容量の値が2の累乗の逆数で順次段階的に重み付けされ各一端側が共通の導体にそれぞれ接続た複数のキャパシタを含むキャパシタアレイを備え、前記キャパシタアレイの複数のキャパシタのうちの該当する各キャパシタにおける保持電圧と既定の参照電圧との逐次比較によって入力アナログ信号に対応するデジタル出力信号を得る。
そして、その複数のスイッチ群で、前記キャパシタアレイの複数のキャパシタのうちの該当する各キャパシタの他端側にそれぞれ接続されスイッチ群制御信号に応答して前記逐次比較に適用するキャパシタを逐次選択的に切替える。
そして、その複数のスイッチ群で、前記キャパシタアレイの複数のキャパシタのうちの該当する各キャパシタの他端側にそれぞれ接続されスイッチ群制御信号に応答して前記逐次比較に適用するキャパシタを逐次選択的に切替える。
また、その比較器で、前記キャパシタアレイの複数のキャパシタうち前記スイッチ群によって選択されたキャパシタにおける保持電位に基づく比較電位と既定の参照電位とを比較タイミング制御信号に同期して逐次比較し、比較結果に応じた判定出力を得る。
更にまた、その参照電位切替え部で、少なくとも一の基準参照電位を含む既定の複数の参照電位のうちの何れかの参照電位を参照電位切替え制御信号に応答して選択的に切替えて前記比較器に供給する。
また、その制御部で、前記比較器からの判定出力に応答して、前記スイッチ群制御信号、前記比較タイミング制御信号、およびは、前記参照電位切替え制御信号を生成する。
更にまた、その参照電位切替え部で、少なくとも一の基準参照電位を含む既定の複数の参照電位のうちの何れかの参照電位を参照電位切替え制御信号に応答して選択的に切替えて前記比較器に供給する。
また、その制御部で、前記比較器からの判定出力に応答して、前記スイッチ群制御信号、前記比較タイミング制御信号、およびは、前記参照電位切替え制御信号を生成する。
(2)前記比較器での前記逐次比較における該当する各キャパシタに関する電圧保持のタイミングと印加電圧の極性反転のタイミングとを電圧印加形態切替え制御信号に応答して切替える電圧印加形態切替えスイッチと、
前記比較器からの判定出力に基づいて前記入力アナログ信号に対応するデジタル出力信号を得る出力レジスタと、を備え、
前記制御部は、前記電圧印加形態切替え制御信号をも生成することを特徴とする(1)の逐次比較型A/D変換器。
前記比較器からの判定出力に基づいて前記入力アナログ信号に対応するデジタル出力信号を得る出力レジスタと、を備え、
前記制御部は、前記電圧印加形態切替え制御信号をも生成することを特徴とする(1)の逐次比較型A/D変換器。
上記(2)の逐次比較型A/D変換器では(1)の逐次比較型A/D変換器において特に、電圧印加形態切替えスイッチと、出力レジスタと、を備える。そして、その電圧印加形態切替えスイッチが、比較器での前記逐次比較における該当する各キャパシタに関する電圧保持のタイミングと印加電圧の極性反転のタイミングとを電圧印加形態切替え制御信号に応答して切替える。また、その出力レジスタが、前記比較器からの判定出力に基づいて前記入力アナログ信号に対応するデジタル出力信号を得る出力レジスタと、を備える。そして、前記制御部は、前記電圧印加形態切替え制御信号をも生成する。
(3)前記制御部は、前記比較器において前記比較電位が前記参照電位よりも高い旨の判定出力を得た場合は、参照電位切替え部が前記基準参照電位よりも高い参照電位を選択し、前記比較器において前記比較電位が前記参照電位よりも低い旨の判定出力を得た場合は、参照電位切替え部が前記基準参照電位よりも低い参照電位を選択するような、前記参照電位切替え制御信号を生成することを特徴とする(1)または(2)の何れかの逐次比較型A/D変換器。
上記(3)の逐次比較型A/D変換器では、(1)または(2)の何れかの逐次比較型A/D変換器において特に、前記制御部は、前記比較器において前記比較電位が前記参照電位よりも高い旨の判定出力を得た場合は、参照電位切替え部が前記基準参照電位よりも高い参照電位を選択し、前記比較器において前記比較電位が前記参照電位よりも低い旨の判定出力を得た場合は、参照電位切替え部が前記基準参照電位よりも低い参照電位を選択するような、前記参照電位切替え制御信号を生成する。
(4)前記参照電位切替え部は、前記複数の参照電位のうち前記基準参照電位よりも高い参照電位、および、前記複数の参照電圧のうち前記基準参照電位よりも低い参照電位として、何れも電源電圧の範囲内の電位を選択することを特徴とする(1)ないし(3)の何れか一の逐次比較型A/D変換器。
上記(4)の逐次比較型A/D変換器では、(1)ないし(3)の何れか一の逐次比較型A/D変換器において特に、前記参照電位切替え部は、前記複数の参照電位のうち前記基準参照電位よりも高い参照電位、および、前記複数の参照電圧のうち前記基準参照電位よりも低い参照電位として、何れも電源電圧の範囲内の電位を選択する。
上記(4)の逐次比較型A/D変換器では、(1)ないし(3)の何れか一の逐次比較型A/D変換器において特に、前記参照電位切替え部は、前記複数の参照電位のうち前記基準参照電位よりも高い参照電位、および、前記複数の参照電圧のうち前記基準参照電位よりも低い参照電位として、何れも電源電圧の範囲内の電位を選択する。
(5)前記参照電位切替え部は、前記複数の参照電位のうち前記基準参照電位よりも高い参照電位として電源電圧の正極側の電位を選択し、前記複数の参照電圧のうち前記基準参照電位よりも低い参照電位として電源電圧の負極側の電位を選択することを特徴とする(1)ないし(4)の何れか一の逐次比較型A/D変換器。
上記(5)の逐次比較型A/D変換器では、(1)ないし(4)の何れか一の逐次比較型A/D変換器において特に、前記参照電位切替え部は、前記複数の参照電位のうち前記基準参照電位よりも高い参照電位として電源電圧の正極側の電位を選択し、前記複数の参照電圧のうち前記基準参照電位よりも低い参照電位として電源電圧の負極側の電位を選択する。
上記(5)の逐次比較型A/D変換器では、(1)ないし(4)の何れか一の逐次比較型A/D変換器において特に、前記参照電位切替え部は、前記複数の参照電位のうち前記基準参照電位よりも高い参照電位として電源電圧の正極側の電位を選択し、前記複数の参照電圧のうち前記基準参照電位よりも低い参照電位として電源電圧の負極側の電位を選択する。
(6)前記出力レジスタは、前記比較器における判定出力に応じて前記デジタル出力信号におけるMSBを決定することを特徴とする(1)ないし(5)の何れか一の逐次比較型A/D変換器。
上記(6)の逐次比較型A/D変換器では、上記(1)ないし(5)の何れか一の逐次比較型A/D変換器において特に、前記出力レジスタは、前記比較器における判定出力に応じて前記デジタル出力信号におけるMSBを決定する。
上記(6)の逐次比較型A/D変換器では、上記(1)ないし(5)の何れか一の逐次比較型A/D変換器において特に、前記出力レジスタは、前記比較器における判定出力に応じて前記デジタル出力信号におけるMSBを決定する。
(7)前記制御部は、前記比較器における判定出力に応じて前記参照電位切替え制御信号を前記参照電位切替え部に供給した後は、前記参照電圧を変更する旨の前記参照電位切替え制御信号を前記参照電位切替え部に供給しないことを特徴とする(1)ないし(6)の何れか一の逐次比較型A/D変換器。
上記(7)の逐次比較型A/D変換器では、上記(1)ないし(6)の何れか一の逐次比較型A/D変換器において特に、前記制御部は、前記比較器における判定出力に応じて前記参照電位切替え制御信号を前記参照電位切替え部に供給した後は、前記参照電圧を変更する旨の前記参照電位切替え制御信号を前記参照電位切替え部に供給しない。
上記(7)の逐次比較型A/D変換器では、上記(1)ないし(6)の何れか一の逐次比較型A/D変換器において特に、前記制御部は、前記比較器における判定出力に応じて前記参照電位切替え制御信号を前記参照電位切替え部に供給した後は、前記参照電圧を変更する旨の前記参照電位切替え制御信号を前記参照電位切替え部に供給しない。
広い入力電圧範囲を持ちながら、構成が簡単で実装面積を増大させることがなく、且つ、消費電力が抑制される逐次比較型A/D変換器実現することができる。
以下、図面を参照して本発明の実施の形態について詳細に説明することにより本発明を明らかにする。
まず、本発明に係る逐次比較型A/D変換器の構成を図1を参照して説明する。図1は、本発明の逐次比較型A/D変換器1の構成を例示する図である。
この逐次比較型A/D変換器1は、アナログ入力信号Ainを、nビット(nは3以上の自然数)のデジタル出力信号VoutへとA/D変換する。
まず、本発明に係る逐次比較型A/D変換器の構成を図1を参照して説明する。図1は、本発明の逐次比較型A/D変換器1の構成を例示する図である。
この逐次比較型A/D変換器1は、アナログ入力信号Ainを、nビット(nは3以上の自然数)のデジタル出力信号VoutへとA/D変換する。
図1に示すように、この逐次比較型A/D変換器1には、静電容量の値が所定の基準容量Cに設定された1個のキャパシタが設けられている。また、上述の基準容量Cを2の累乗の逆数で段階的に重み付けした各静電容量C/2,・・・,C/2(n-2)を持つようにそれぞれ設定された(n−2)個のキャパシタ106_2,・・・,106_(n−1)が設けられている。更に、静電容量が上述のキャパシタ106_(n−1)と同じく基準容量Cを1/2(n-2)で重み付けしたC/2(n-2)であるように設定された1個のキャパシタ106_nが設けられている。
例えば、n=6の場合に、キャパシタ106_1〜106_6の静電容量はそれぞれ、C,C/2,C/4,C/8,C/16,C/16となる。
以上のような複数のキャパシタ106_1〜106_nによって、静電容量の値が2の累乗の逆数で順次段階的に重み付けされ各一端側が共通の導体にそれぞれ接続た複数のキャパシタを含むキャパシタアレイ106が構成されている。そして、このキャパシタアレイ106におけるキャパシタのうちの該当するキャパシタにおける保持電圧が順次選択的に適用されて、アナログ入力電圧Ainと参照電圧との逐次比較が行われる。
以上のような複数のキャパシタ106_1〜106_nによって、静電容量の値が2の累乗の逆数で順次段階的に重み付けされ各一端側が共通の導体にそれぞれ接続た複数のキャパシタを含むキャパシタアレイ106が構成されている。そして、このキャパシタアレイ106におけるキャパシタのうちの該当するキャパシタにおける保持電圧が順次選択的に適用されて、アナログ入力電圧Ainと参照電圧との逐次比較が行われる。
キャパシタ106_1〜106_(n−1)の一端(図示の例では左端)に各対応して、それぞれ複数(本例では各3つ)のスイッチを含むスイッチ群105_1,105_2,・・・,105_(n−1)が設けられている。
これらのスイッチ群105_1,105_2,・・・,105_(n−1)は、各スイッチ群毎に、共通の端子Oとこれに対応する各別の端子C、P、Nとを有し、共通の端子Oと各別の端子C、P、Nとの間に各対応するスイッチが設けられている。
即ち、上述の端子O−C間にはスイッチ103d_k(kは、1〜(n−1)の自然数)が設けられ、また、端子O−P間にはスイッチ103e_kが設けられ、更に、端子O−N間にはスイッチ103f_kが、それぞれ図示のように設けられている。
これらのスイッチ群105_1,105_2,・・・,105_(n−1)は、各スイッチ群毎に、共通の端子Oとこれに対応する各別の端子C、P、Nとを有し、共通の端子Oと各別の端子C、P、Nとの間に各対応するスイッチが設けられている。
即ち、上述の端子O−C間にはスイッチ103d_k(kは、1〜(n−1)の自然数)が設けられ、また、端子O−P間にはスイッチ103e_kが設けられ、更に、端子O−N間にはスイッチ103f_kが、それぞれ図示のように設けられている。
図示の例では、スイッチ群105_1は、スイッチ103d_1と、スイッチ103e_1と、スイッチ103f_1との3つのスイッチを含んで構成される。また、スイッチ群105_(n−1)は、スイッチ103d_(n−1)と、スイッチ103e_(n−1)と、スイッチ103f_(n−1)との3つのスイッチを含んで構成される
そして、スイッチ群105_1,105_2,・・・,105_(n−1)におけるこれらの各スイッチ(スイッチ103d_k、103e_k、103f_k:kは、1〜(n−1)の自然数)は、制御部101から供給される制御信号CTRL(そのうちのスイッチ群制御信号Ct1)に応じてオン・オフの状態が切替えられる。
そして、スイッチ群105_1,105_2,・・・,105_(n−1)におけるこれらの各スイッチ(スイッチ103d_k、103e_k、103f_k:kは、1〜(n−1)の自然数)は、制御部101から供給される制御信号CTRL(そのうちのスイッチ群制御信号Ct1)に応じてオン・オフの状態が切替えられる。
上述の端子Cおよびキャパシタ106_nの左端は、一の基準参照電位VCの電位点にスイッチ103bを介して電気的に断続可能に接続されている。また、上述の端子PはVCを基準にした正極側のフルスケール基準電位VRPの電位点(正極側の電源ノードVRP)に接続され、更に、上述の端子NはVCを基準にした負極側のフルスケール基準電位VRNの電位点(負極側の電源ノードVRN)に接続されている。
スイッチ103bに並列に103cが設けられている。このスイッチ103cの右端がスイッチ103bの右端に接続され、且つ、このスイッチ103cの左端は入力ノード(図1中のAin)に接続されている。
一方、各キャパシタ106_1〜106_(n−1)およびパシタ106_nの各他端(図示の例では右端)はそれらに共通の導体であって電荷を保持できるストレージノード(図1中のSN)に接続されている。
そして、ストレージノードSNは参照電位VCの電位点にスイッチ103aを介して電気的に断続可能に接続されている。
更に、ストレージノードSNはコンパレータ(比較器)104の反転入力端子に接続されている。
このコンパレータ104は、その非反転入力端子が参照電位ノードVREFたる導体部を成している。
一方、各キャパシタ106_1〜106_(n−1)およびパシタ106_nの各他端(図示の例では右端)はそれらに共通の導体であって電荷を保持できるストレージノード(図1中のSN)に接続されている。
そして、ストレージノードSNは参照電位VCの電位点にスイッチ103aを介して電気的に断続可能に接続されている。
更に、ストレージノードSNはコンパレータ(比較器)104の反転入力端子に接続されている。
このコンパレータ104は、その非反転入力端子が参照電位ノードVREFたる導体部を成している。
そして、この参照電位ノードVREFには、参照電位切替え部であるスイッチ群107を介して、上述の、参照電位VCの電位点、VRPの電位点、および、VRNの電位点の何れかに電気的に断続可能に接続され、これにより、VC、VRP、VRNの何れかの電位が参照電位ノードVREFの電位Vrefとして選択的に設定される。これらの各電位は、既述の通り、何れも電源電圧の範囲内の電位である
即ち、スイッチ群107を構成する、スイッチ103g、103h、および、103iの3つのスイッチのうちの何れかのスイッチがオンとなって、上述のVC、VRP、および、VRNの何れか一の電位が参照電位ノードVREFに供給される。
即ち、スイッチ群107を構成する、スイッチ103g、103h、および、103iの3つのスイッチのうちの何れかのスイッチがオンとなって、上述のVC、VRP、および、VRNの何れか一の電位が参照電位ノードVREFに供給される。
ここで、各スイッチ103g、103h、103iは、MOSトランジスタなどのスイッチング素子から構成され、制御部101から供給される制御信号CTRL(そのうちの参照電位切替制御信号Ct2)に応じてオン・オフの状態が切替えられる。
即ち、スイッチ群107は、少なくとも一の基準参照電位VCを含む既定の複数の参照電位VRP、VRNのうちの何れかの参照電位を参照電位切替え制御信号Ct2に応答して選択的に切替えてコンパレータ104に供給する参照電位切替え部を構成している。
即ち、スイッチ群107は、少なくとも一の基準参照電位VCを含む既定の複数の参照電位VRP、VRNのうちの何れかの参照電位を参照電位切替え制御信号Ct2に応答して選択的に切替えてコンパレータ104に供給する参照電位切替え部を構成している。
また、上述のスイッチ103a〜103c、は、MOSトランジスタなどのスイッチング素子から構成され、制御部101から供給される制御信号CTRL(そのうちの電圧印加形態制御信号Ct4)に応じてオン・オフの状態が切替えられる。
即ち、スイッチ103a〜103c、は、比較器(コンパレータ104)での既述の逐次比較における該当する各キャパシタに関する電圧保持のタイミングと印加電圧の極性反転のタイミングとを電圧印加形態切替え制御信号Ct4に応答して切替える電圧印加形態切替えスイッチを構成している。
即ち、スイッチ103a〜103c、は、比較器(コンパレータ104)での既述の逐次比較における該当する各キャパシタに関する電圧保持のタイミングと印加電圧の極性反転のタイミングとを電圧印加形態切替え制御信号Ct4に応答して切替える電圧印加形態切替えスイッチを構成している。
制御部101はまた、トリガクロックCLKをコンパレータ104および出力レジスタ102に供給する。
コンパレータ104では比較タイミング制御信号Ct3としてのこのトリガクロックCLKに同期してストレージノードSNの電位VSNと参照電位ノードVREFの電位Vrefとの大小を判定し、VSN<Vrefの場合は信号DO=H(1)を出力し、VSN>Vrefの場合は信号DO=L(0)を出力し、制御部101および出力レジスタ102に供給する。
コンパレータ104では比較タイミング制御信号Ct3としてのこのトリガクロックCLKに同期してストレージノードSNの電位VSNと参照電位ノードVREFの電位Vrefとの大小を判定し、VSN<Vrefの場合は信号DO=H(1)を出力し、VSN>Vrefの場合は信号DO=L(0)を出力し、制御部101および出力レジスタ102に供給する。
制御部101は、判定信号DOに基づいて制御信号CTRLを生成し出力する。この制御信号CTRLによってスイッチ群105_1〜105_(n−1)が順次切り替えられ、アナログ入力電圧Ainに対応する内部電圧(本例ではストレージノードSNの電位VSN)が得られる。
一方、出力レジスタ102は、コンパレータ104の出力する比較判定結果を示す信号DOの値(DO1〜DOn)を保持する機能と、保持した判定結果DO1〜DOnに基づきnビットのデジタル出力信号Voutを出力する機能とを有している。そして、本例の出力レジスタ102は、コンパレータ104における判定出力に応じてデジタル出力信号におけるMSBを決定する。
一方、出力レジスタ102は、コンパレータ104の出力する比較判定結果を示す信号DOの値(DO1〜DOn)を保持する機能と、保持した判定結果DO1〜DOnに基づきnビットのデジタル出力信号Voutを出力する機能とを有している。そして、本例の出力レジスタ102は、コンパレータ104における判定出力に応じてデジタル出力信号におけるMSBを決定する。
以上の構成を有する図1の装置の一つの特徴は次のような点である。即ち、図5を参照して説明した従来技術においては、電位VCを基準(中心)として、電位VRN〜電位VRPの範囲がフルスケール基準電位の範囲であったが、図1の本発明の装置では、VRP2−VRP=VRP−VC=VC−VRN=VRN−VRN2=VRとなる電位VRP2、電位VRN2、および電位差VRを定義すると、電位VCを基準(中心)として、電位VRN2〜電位VRP2の範囲がフルスケール基準電位の範囲となる。換言すればフルスケール基準電位の範囲、従って、入力のダイナミックレンジは、従来と比較して2倍になる。
次に、上述の各スイッチの作動について、より具体的に説明する。
スイッチ103d_1〜103d_(n−1)は、制御部101からの制御信号CTRL(そのうちのスイッチ群制御信号Ct1)に応じてオン・オフの状態を切り替え、オン状態のときに、端子Cと端子Oとを接続する。これにより、キャパシタ106_1〜106_(n−1)の左端を、キャパシタ106_nの左端と、スイッチ103b及び103cの右端とに接続する。
スイッチ103d_1〜103d_(n−1)は、制御部101からの制御信号CTRL(そのうちのスイッチ群制御信号Ct1)に応じてオン・オフの状態を切り替え、オン状態のときに、端子Cと端子Oとを接続する。これにより、キャパシタ106_1〜106_(n−1)の左端を、キャパシタ106_nの左端と、スイッチ103b及び103cの右端とに接続する。
また、スイッチ103e_1〜103e_(n−1)は、制御部101からの制御信号CTRL(Ct1)に応じてオン・オフの状態を切り替え、オン状態のときに、端子Pと端子Oとを接続する。これにより、キャパシタ106_1〜106_(n−1)の左端を、電源ノードVRPに接続する。
更にまた、スイッチ103f_1〜103f_(n−1)は、制御部101からの制御信号CTRL(Ct1)に応じてオン・オフを切り替え、オン状態のときに、端子Nと端子Oとを接続する。これにより、キャパシタ106_1〜106_(n−1)の左端を、電源ノードVRNに接続する。
更にまた、スイッチ103f_1〜103f_(n−1)は、制御部101からの制御信号CTRL(Ct1)に応じてオン・オフを切り替え、オン状態のときに、端子Nと端子Oとを接続する。これにより、キャパシタ106_1〜106_(n−1)の左端を、電源ノードVRNに接続する。
スイッチ群107のスイッチ103gは、制御部101からの制御信号CTRL(そのうちの参照電位切替制御信号Ct2)に応じてオン・オフの状態を切り替え、オン状態のときに、ノードVREFと電源ノードVRPとを接続する。これにより、コンパレータの参照電位VrefとしてVRPを供給する。
また、スイッチ103hは、制御部101からの制御信号CTRL(Ct2)に応じてオン・オフの状態を切り替え、オン状態のときに、ノードVREFとアナログコモン電圧VCとを接続する。これにより、コンパレータの参照電位VrefとしてVCを供給する。
また、スイッチ103hは、制御部101からの制御信号CTRL(Ct2)に応じてオン・オフの状態を切り替え、オン状態のときに、ノードVREFとアナログコモン電圧VCとを接続する。これにより、コンパレータの参照電位VrefとしてVCを供給する。
更にまた、スイッチ103iは、制御部101からの制御信号CTRL(Ct2)に応じてオン・オフの状態を切り替え、オン状態のときに、ノードVREFと電源ノードVRNとを接続する。これにより、コンパレータの参照電位VrefとしてVRNを供給する。
一方、スイッチ103aは、制御部101からの制御信号CTRL(そのうちの電圧印加形態制御信号Ct4)に応じてオン・オフの状態を切り替え、オン状態のときに、ストレージノードSNを電源ノードVCに接続する。
一方、スイッチ103aは、制御部101からの制御信号CTRL(そのうちの電圧印加形態制御信号Ct4)に応じてオン・オフの状態を切り替え、オン状態のときに、ストレージノードSNを電源ノードVCに接続する。
また、スイッチ103cは、制御部101からの制御信号CTRL(Ct4)に応じてオン・オフの状態を切り替え、オン状態のときに、スイッチ103d_1〜103d_(n−1)の端子Cをアナログ入力信号Ainの入力ノードに接続する。
更にまた、スイッチ103bは、制御部101からの制御信号CTRL(Ct4)に応じてオン・オフを切り替え、オン状態のときに、スイッチ103d_1〜103d_(n−1)の端子Cを電位VCの電源ノードに接続する。
更にまた、スイッチ103bは、制御部101からの制御信号CTRL(Ct4)に応じてオン・オフを切り替え、オン状態のときに、スイッチ103d_1〜103d_(n−1)の端子Cを電位VCの電源ノードに接続する。
尚、スイッチ103bとスイッチ103cとは同時にオン状態とならないようにスイッチング動作が制御(ノンオーバーラップ制御)される。
コンパレータ104は、制御部101からのクロック信号CLK(即ち、比較タイミング制御信号)の立ち上がりエッジに応じて、反転入力端子の入力電位であるストレージノードSNの電位VSNと参照電位ノードVREFの電位Vrefとを比較する。
コンパレータ104は、制御部101からのクロック信号CLK(即ち、比較タイミング制御信号)の立ち上がりエッジに応じて、反転入力端子の入力電位であるストレージノードSNの電位VSNと参照電位ノードVREFの電位Vrefとを比較する。
コンパレータ104におけるこの比較は、直接的にはストレージノードSNの電位VSNと参照電位Vrefとの比較であるが、上述の現象から容易に理解されるとおり、ストレージノードSNの電位を実質的に一義に決する−Ain(従って、Ain)と参照電圧VCとの比較であると見做すことができる。
従って、コンパレータ104からは、VSN<Vrefのときは、判定出力DON(Nは1〜nの自然数)として、ハイレベルの信号(DON=1)が出力される。また、VSN≧Vrefのときは、判定出力DONとして、ローレベルの信号(DON=0)が第1判定結果として出力される。
従って、コンパレータ104からは、VSN<Vrefのときは、判定出力DON(Nは1〜nの自然数)として、ハイレベルの信号(DON=1)が出力される。また、VSN≧Vrefのときは、判定出力DONとして、ローレベルの信号(DON=0)が第1判定結果として出力される。
次に、図2に基づき、制御部101からコンパレータ104及び出力レジスタ102に供給されるクロック信号CLKと、本発明の逐次比較型A/D変換器1の状態遷移について説明する。
図2は、図1の逐次比較型A/D変換器1の制御部101から出力されるトリガクロックCLKの変化と逐次比較型A/D変換器1の状態の遷移を表す図である。
図2(a)は、制御部101から出力される比較タイミング制御信号であるトリガクロックCLKの変化の一例を示し、図2(b)は、制御部101により制御される本発明の逐次比較型A/D変換器1の状態遷移を示している。
図2は、図1の逐次比較型A/D変換器1の制御部101から出力されるトリガクロックCLKの変化と逐次比較型A/D変換器1の状態の遷移を表す図である。
図2(a)は、制御部101から出力される比較タイミング制御信号であるトリガクロックCLKの変化の一例を示し、図2(b)は、制御部101により制御される本発明の逐次比較型A/D変換器1の状態遷移を示している。
図2(a)において、サンプリングエッジ(図2(a)中、「Sample Edge」と表記)において、サンプリングが行われる。更に、第1判定立ち上がりクロック(図2(b)中、「1st Judge」と表記)によりVSNとVrefが比較され、VSN<Vrefの場合、D1=1が出力レジスタ102に出力されると同時に制御部101に出力され、スイッチ群107に制御信号CTRL(Ct2)が送られ、Vref=VRNと設定される。
そして、第2判定立ち上がりクロック以降はVref=VRNの状態で逐次比較動作が行われる。
そして、第2判定立ち上がりクロック以降はVref=VRNの状態で逐次比較動作が行われる。
また、図2(b)における第1判定立ち上がりクロック(図2(a)中、「1st Judge」のタイミング)によりVSNとVrefが比較され、VSN>Vrefの場合、D1=0が出力レジスタ102に出力されると同時に制御部101に出力され、スイッチ群107に制御信号CTRL(Ct2)が送られ、Vref=VRPと設定される。
そして、第2判定立ち上がりクロック以降はVref=VRPの状態で逐次比較動作が行われる。
そして、第2判定立ち上がりクロック以降はVref=VRPの状態で逐次比較動作が行われる。
次に、図3、図4を参照しながら「n=5」の場合の回路の動作を説明する。
図3は、図1の逐次比較型A/D変換器1における或る入力Ainに関する被判定電圧(コンパレータへの比較入力信号)VSNの遷移、トリガクロック、コンパレータの判定出力信号の値、および、上位6ビットの判定結果に基づく出力を例示する図である。
図3(a)は、被判定電圧である、ストレージノードSNの電位VSNの反転極性の電圧をプロットした一例を示している。図3(a)において、縦軸が電圧、横軸が時間を表している。また、図3(b)は、制御部101から出力されるトリガクロックCLKの変化の一例を示し、これはコンパレータ104における一定間隔の判定タイミングを表している。また、図3(c)は、コンパレータ104の判定出力信号DOの値の一例を示している。
図3は、図1の逐次比較型A/D変換器1における或る入力Ainに関する被判定電圧(コンパレータへの比較入力信号)VSNの遷移、トリガクロック、コンパレータの判定出力信号の値、および、上位6ビットの判定結果に基づく出力を例示する図である。
図3(a)は、被判定電圧である、ストレージノードSNの電位VSNの反転極性の電圧をプロットした一例を示している。図3(a)において、縦軸が電圧、横軸が時間を表している。また、図3(b)は、制御部101から出力されるトリガクロックCLKの変化の一例を示し、これはコンパレータ104における一定間隔の判定タイミングを表している。また、図3(c)は、コンパレータ104の判定出力信号DOの値の一例を示している。
また、図3では、一例としてAin=(10.8/8)×VRなる入力電圧Ainがサンプリングされた場合について表している。
初期状態としてキャパシタ106_1〜106_nの電圧がアナログ入力電圧Ainに追従している場合、制御部101から供給される制御信号CTRL(そのうちの電圧印加形態制御信号Ct4)に応じて、スイッチ103a及びスイッチ103cがオンであり、スイッチ103bがオフである。
また、制御部101から供給される制御信号CTRL(そのうちのスイッチ群制御信号Ct1)に応じて、スイッチ群105_1〜105_(n−1)における、スイッチ103d_1〜103d_(n−1)がオンであり、スイッチ103e_1〜103e_(n−1)及び103f_1〜103f_(n−1)がオフである。
初期状態としてキャパシタ106_1〜106_nの電圧がアナログ入力電圧Ainに追従している場合、制御部101から供給される制御信号CTRL(そのうちの電圧印加形態制御信号Ct4)に応じて、スイッチ103a及びスイッチ103cがオンであり、スイッチ103bがオフである。
また、制御部101から供給される制御信号CTRL(そのうちのスイッチ群制御信号Ct1)に応じて、スイッチ群105_1〜105_(n−1)における、スイッチ103d_1〜103d_(n−1)がオンであり、スイッチ103e_1〜103e_(n−1)及び103f_1〜103f_(n−1)がオフである。
更にまた、参照電位切替え部であるスイッチ群107において、制御部101から供給される制御信号CTRL(そのうちの参照電位切替え制御信号Ct2)に応じて、スイッチ103hがオンであり、スイッチ103g、および、103iがオフである。
アナログ入力電圧Ainをキャパシタ106_1〜106_nによってサンプリング(離散化)する時刻において、制御信号CTRL(Ct4)によってスイッチ103aがオフし、ただちにスイッチ103cがオフする。その後にスイッチ103bがオンすることにより、サンプリングされたAinの極性が反転して−Ain[V]としてストレージノードSNに現れる。
アナログ入力電圧Ainをキャパシタ106_1〜106_nによってサンプリング(離散化)する時刻において、制御信号CTRL(Ct4)によってスイッチ103aがオフし、ただちにスイッチ103cがオフする。その後にスイッチ103bがオンすることにより、サンプリングされたAinの極性が反転して−Ain[V]としてストレージノードSNに現れる。
既述のように、スイッチ103bとスイッチ103cとは同時にオンしないノンオーバーラップの関係が成り立っている。
スイッチの切替え後に電荷再分配が十分に行われ、便宜上、寄生容量を無視した場合、ストレージノードSNの電位が−Ainに十分に収束した時刻に、図3(b)のトリガクロックCLKにおける第1判定立ち上がりクロック(図3(a)中、「1st Judge」と表記のタイミング)が、コンパレータ104に入力される。
スイッチの切替え後に電荷再分配が十分に行われ、便宜上、寄生容量を無視した場合、ストレージノードSNの電位が−Ainに十分に収束した時刻に、図3(b)のトリガクロックCLKにおける第1判定立ち上がりクロック(図3(a)中、「1st Judge」と表記のタイミング)が、コンパレータ104に入力される。
この第1判定立ち上がりクロックの入力に応答して、コンパレータ104において、ストレージノードSNの電位VSNと参照電位Vrefとが比較される。
既述のように、コンパレータ104におけるこの比較は、直接的にはストレージノードSNの電位VSNと参照電位Vrefとの比較であるが、上述の現象から容易に理解されるとおり、ストレージノードSNの電位を実質的に一義に決する−Ain(従って、Ain)と参照電圧VCとの比較であると見做すことができる。
既述のように、コンパレータ104におけるこの比較は、直接的にはストレージノードSNの電位VSNと参照電位Vrefとの比較であるが、上述の現象から容易に理解されるとおり、ストレージノードSNの電位を実質的に一義に決する−Ain(従って、Ain)と参照電圧VCとの比較であると見做すことができる。
コンパレータ104からは、−Ain<Vref、即ちAin>Vrefの場合に「DO=1」が出力され、−Ain>Vref、即ちAin<Vrefの場合に「DO=0」が出力される。
この第1判定結果が「DO=1」である場合、制御部101からの制御信号CTRL(Ct2)によってスイッチ群107が制御され、スイッチ103hがオフし、スイッチ103iがオンする。その結果、参照電位Vref=VRNになる。
この第1判定結果が「DO=1」である場合、制御部101からの制御信号CTRL(Ct2)によってスイッチ群107が制御され、スイッチ103hがオフし、スイッチ103iがオンする。その結果、参照電位Vref=VRNになる。
次いで、図3(b)のトリガクロックCLKにおける第2判定立ち上がりクロック(図3(a)中、「2nd Judge」と表記のタイミング)が、コンパレータ104に入力される。
この第2判定立ち上がりクロックの入力に応答して、コンパレータ104において、ストレージノードSNの電位VSNと参照電位Vrefとが比較される。
この第2判定立ち上がりクロックの入力に応答して、コンパレータ104において、ストレージノードSNの電位VSNと参照電位Vrefとが比較される。
この結果、コンパレータ104からは、−Ain<Vref、即ちAin>Vrefの場合に「DO=1」が出力され、−Ain>Vref、即ちAin<Vrefの場合に「DO=0」が出力される。
この第2判定結果がDO=1である場合、制御部101によってスイッチ群105_1が制御され、スイッチ103d_1がオフし、スイッチ103e_1がオンする。その結果、ストレージノードSNの電位VSNは電荷再分配により−(Ain−VR/2)[V]になる。
この第2判定結果がDO=1である場合、制御部101によってスイッチ群105_1が制御され、スイッチ103d_1がオフし、スイッチ103e_1がオンする。その結果、ストレージノードSNの電位VSNは電荷再分配により−(Ain−VR/2)[V]になる。
また、第2判定結果が「DO=0」である場合、制御部101からの制御信号CTRL(Ct2)によってスイッチ群105_1が制御され、スイッチ103d_1がオフし、スイッチ103f_1がオンする。
その結果、ストレージノードSNの電位VSNは電荷再分配により−(Ain+VR/2)[V]になる。
同様に、第y番目(yは3〜nの自然数)の判定立ち上がりクロックである第y判定立ち上がりクロックが入力された時刻において、ストレージノードSNの電位VSNと参照電位Vrefとを比較し、この判定結果に応じてスイッチ群105_(y−1)を制御する。
その結果、ストレージノードSNの電位VSNは電荷再分配により−(Ain+VR/2)[V]になる。
同様に、第y番目(yは3〜nの自然数)の判定立ち上がりクロックである第y判定立ち上がりクロックが入力された時刻において、ストレージノードSNの電位VSNと参照電位Vrefとを比較し、この判定結果に応じてスイッチ群105_(y−1)を制御する。
そして、第n判定立ち上がりクロックが入力された時刻においてストレージノードSNの電位VSNと参照電位Vrefとを比較し、その結果に応じてスイッチ群105_(n−1)を制御した後に、第(n+1)判定立ち上がりクロックが入力された時刻においてストレージノードSNの電位VSNと参照電位Vrefとが比較される。
これにより、1〜(n+1)ビットの逐次比較動作が完了し、出力レジスタ102からはA/D変換結果である(n+1)ビットの出力データVoutが出力される。
上述のように参照した図3(a)では、一例として、ストレージノードSNの電位VSNについて、VSN=−(10.8/8)×VRとしてサンプリングされた場合の被判定信号の変遷が表わされている。
これにより、1〜(n+1)ビットの逐次比較動作が完了し、出力レジスタ102からはA/D変換結果である(n+1)ビットの出力データVoutが出力される。
上述のように参照した図3(a)では、一例として、ストレージノードSNの電位VSNについて、VSN=−(10.8/8)×VRとしてサンプリングされた場合の被判定信号の変遷が表わされている。
図3(b)におけるトリガクロックCLKのうち、既述の第1判定立ち上がりクロックがコンパレータ104に入力される時点において−(10.8/8)×VR<VCであるため、図3(c)に示すように、「D1=1」が出力される。
その結果、制御部101からの制御信号CTRL(Ct2)によってスイッチ群107が制御され、スイッチ103iがオンになり、Vref=VRNとなる。そして、第2判定立ち上がりクロックがコンパレータ104に入力される時点において−(10.8/8)×VR<VRNであるため、図3(c)に示すように、「D2=1」が出力される。その結果、スイッチ群105_1が制御され、ストレージノードSNの電位VSNが、VSN=−(10.8/8)×VR+VR/2=−(6.8/8)×VRとなる。
その結果、制御部101からの制御信号CTRL(Ct2)によってスイッチ群107が制御され、スイッチ103iがオンになり、Vref=VRNとなる。そして、第2判定立ち上がりクロックがコンパレータ104に入力される時点において−(10.8/8)×VR<VRNであるため、図3(c)に示すように、「D2=1」が出力される。その結果、スイッチ群105_1が制御され、ストレージノードSNの電位VSNが、VSN=−(10.8/8)×VR+VR/2=−(6.8/8)×VRとなる。
次いで、図3(b)におけるトリガクロックCLKのうち、第3判定立ち上がりクロック(図3(a)中、「2nd Judge」と表記のタイミング)が、コンパレータ104に入力される。
この第3判定立ち上がりクロックの入力に応答して、コンパレータ104において、ストレージノードSNの電位VSNと参照電位Vrefとが比較される。そして、この比較において、−(6.8/8)×VR>VRNであるため、図3(c)に示すように、「D3=0」が出力される。
この第3判定立ち上がりクロックの入力に応答して、コンパレータ104において、ストレージノードSNの電位VSNと参照電位Vrefとが比較される。そして、この比較において、−(6.8/8)×VR>VRNであるため、図3(c)に示すように、「D3=0」が出力される。
その結果、スイッチ群105_2が制御され、ストレージノードSNの電位が、VSN=−(2.8/8)×VR−VR/4=(8.8/8)×VRとなる。
これ以降、同様の処理がn回まで繰り返され、第(n+1)判定立ち上がりクロックによってD(n+1)が決定され(n+1)ビットの逐次比較動作が完了すると、出力レジスタ102は、格納されたD1〜D(n+1)に基づき、(n+1)ビットのデジタル出力データVoutを出力する。
これ以降、同様の処理がn回まで繰り返され、第(n+1)判定立ち上がりクロックによってD(n+1)が決定され(n+1)ビットの逐次比較動作が完了すると、出力レジスタ102は、格納されたD1〜D(n+1)に基づき、(n+1)ビットのデジタル出力データVoutを出力する。
図3(d)は、上位6ビットの判定結果D1〜D6に基づいて出力されるVoutの一例を示す図である。図3(c)に示すように、上位6ビットの判定結果は、D1=「1」、D2=「1」、D3=「0」、D4=「1」、D5=「0」、D6=「1」となる。出力レジスタ102は、図3(d)に示すように、これらを上位ビットから順番に並べ、デジタル出力データVoutの上位6ビット「110101」を出力する。尚、出力レジスタ102は、例えば、シフトレジスタなどで構成される。
図4は、図1の逐次比較型A/D変換器1における他の入力Ainに関する被判定電圧VSNの遷移、トリガクロック、コンパレータの判定出力信号の値、および、上位6ビットの判定結果に基づく出力を例示する図である。
図4(a)は、被判定電圧である、ストレージノードSNの電位の反転極性の電圧をプロットした一例を示している。図4(a)において、縦軸が電圧、横軸が時間を表している。また、図4(b)は、制御部101から出力されるトリガクロックCLKの変化の一例を示し、これはコンパレータ104における一定間隔の判定タイミングを表している。また、図4(c)は、コンパレータ104の判定出力信号DOの値の一例を示している。
図4(a)は、被判定電圧である、ストレージノードSNの電位の反転極性の電圧をプロットした一例を示している。図4(a)において、縦軸が電圧、横軸が時間を表している。また、図4(b)は、制御部101から出力されるトリガクロックCLKの変化の一例を示し、これはコンパレータ104における一定間隔の判定タイミングを表している。また、図4(c)は、コンパレータ104の判定出力信号DOの値の一例を示している。
また、図4では、一例としてAin=−(5.2/8)×VRの入力電圧Ainがサンプリングされた場合について表している。
初期状態としてキャパシタ106_1〜106_nの電圧がアナログ入力電圧Ainに追従している場合、制御部101から供給される制御信号CTRL(そのうちの電圧印加形態制御信号Ct4)に応じて、スイッチ103a及びスイッチ103cがオンであり、スイッチ103bがオフである。
初期状態としてキャパシタ106_1〜106_nの電圧がアナログ入力電圧Ainに追従している場合、制御部101から供給される制御信号CTRL(そのうちの電圧印加形態制御信号Ct4)に応じて、スイッチ103a及びスイッチ103cがオンであり、スイッチ103bがオフである。
また、制御部101から供給される制御信号CTRL(そのうちのスイッチ群制御信号Ct1)に応じて、スイッチ群105_1〜105_(n−1)における、スイッチ103d_1〜103d_(n−1)がオンであり、スイッチ103e_1〜103e_(n−1)及び103f_1〜103f_(n−1)がオフである。
更にまた、参照電位切替え部であるスイッチ群107において、制御部101から供給される制御信号CTRL(そのうちの参照電位切替え制御信号Ct2)に応じて、スイッチ103hがオンであり、スイッチ103g、および、103iがオフである。
更にまた、参照電位切替え部であるスイッチ群107において、制御部101から供給される制御信号CTRL(そのうちの参照電位切替え制御信号Ct2)に応じて、スイッチ103hがオンであり、スイッチ103g、および、103iがオフである。
アナログ入力電圧Ainをキャパシタ106_1〜106_nによってサンプリング(離散化)する時刻において、制御信号CTRL(Ct4)によってスイッチ103aがオフし、ただちにスイッチ103cがオフする。その後にスイッチ103bがオンすることにより、サンプリングされたAinの極性が反転して−Ain[V]としてストレージノードSNに現れる。
既述のように、スイッチ103bとスイッチ103cとは同時にオンしないノンオーバーラップの関係が成り立っている。
スイッチの切替後に電荷再分配が十分に行われ、便宜上、寄生容量を無視した場合、ストレージノードSNの電位が−Ainに十分に収束した時刻に、図4(b)のトリガクロックCLKにおける第1判定立ち上がりクロック(図4(a)中、「1st Judge」と表記のタイミング)が、コンパレータ104に入力される。
スイッチの切替後に電荷再分配が十分に行われ、便宜上、寄生容量を無視した場合、ストレージノードSNの電位が−Ainに十分に収束した時刻に、図4(b)のトリガクロックCLKにおける第1判定立ち上がりクロック(図4(a)中、「1st Judge」と表記のタイミング)が、コンパレータ104に入力される。
この第1判定立ち上がりクロックの入力に応答して、コンパレータ104において、第1判定立ち上がりクロックによってストレージノードSNの電位と参照電位Vrefとが比較される。
既述のように、コンパレータ104におけるこの比較は、直接的にはストレージノードSNの電位VSNと参照電位Vrefとの比較であるが、上述の現象から容易に理解されるとおり、ストレージノードSNの電位を実質的に一義に決する−Ain(従って、Ain)と参照電圧VCとの比較であると見做すことができる。
既述のように、コンパレータ104におけるこの比較は、直接的にはストレージノードSNの電位VSNと参照電位Vrefとの比較であるが、上述の現象から容易に理解されるとおり、ストレージノードSNの電位を実質的に一義に決する−Ain(従って、Ain)と参照電圧VCとの比較であると見做すことができる。
コンパレータ104からは、−Ain<Vref、即ちAin>Vrefの場合に「DO=1」が出力され、−Ain>Vref、即ちAin<Vrefの場合に「DO=0」が出力される。
この第1判定結果が「DO=0」である場合、制御部101からの制御信号CTRL(Ct2)によってスイッチ群107が制御され、スイッチ103hがオフし、スイッチ103gがオンする。その結果、参照電位Vref=VRPになる。
この第1判定結果が「DO=0」である場合、制御部101からの制御信号CTRL(Ct2)によってスイッチ群107が制御され、スイッチ103hがオフし、スイッチ103gがオンする。その結果、参照電位Vref=VRPになる。
次いで、図4(b)のトリガクロックCLKにおける第2判定立ち上がりクロック(図4(a)中、「2nd Judge」と表記のタイミング)が、コンパレータ104に入力される。
この第2判定立ち上がりクロックの入力に応答して、コンパレータ104において、ストレージノードSNの電位と参照電位Vrefとが比較される。
この第2判定立ち上がりクロックの入力に応答して、コンパレータ104において、ストレージノードSNの電位と参照電位Vrefとが比較される。
この結果、コンパレータ104からは、−Ain<Vref、即ちAin>Vrefの場合にDO=1が出力され、−Ain>Vref、即ちAin<Vrefの場合に「DO=0」が出力される。
この第2判定結果が「DO=1」である場合、制御部101によってスイッチ群105_1が制御され、スイッチ103d_1がオフし、スイッチ103e_1がオンする。その結果、ストレージノードSNの電位VSNは電荷再分配により−(Ain−VR/2)[V]になる。
この第2判定結果が「DO=1」である場合、制御部101によってスイッチ群105_1が制御され、スイッチ103d_1がオフし、スイッチ103e_1がオンする。その結果、ストレージノードSNの電位VSNは電荷再分配により−(Ain−VR/2)[V]になる。
また、第2判定結果が「DO=0」である場合、制御部101からの制御信号CTRL(Ct2)によってスイッチ群105_1が制御され、スイッチ103d_1がオフし、スイッチ103f_1がオンする。
その結果、ストレージノードSNの電位VSNは電荷再分配により−(Ain+VR/2)[V]になる。
同様に、第y番目(yは3〜nの自然数)の判定立ち上がりクロックである第y判定立ち上がりクロックが入力された時刻において、ストレージノードSNの電位VSNと参照電位Vrefとを比較し、この判定結果に応じてスイッチ群105_(y−1)を制御する。
その結果、ストレージノードSNの電位VSNは電荷再分配により−(Ain+VR/2)[V]になる。
同様に、第y番目(yは3〜nの自然数)の判定立ち上がりクロックである第y判定立ち上がりクロックが入力された時刻において、ストレージノードSNの電位VSNと参照電位Vrefとを比較し、この判定結果に応じてスイッチ群105_(y−1)を制御する。
そして、第n判定立ち上がりクロックが入力された時刻においてストレージノードSNの電位VSNと参照電位Vrefとを比較し、その結果に応じてスイッチ群105_(n−1)を制御した後に、第(n+1)判定立ち上がりクロックが入力された時刻においてストレージノードSNの電位VSNと参照電位Vrefとが比較される。
これにより、1〜(n+1)ビットの逐次比較動作が完了し、出力レジスタ102からは(n+1)ビットの出力データVoutが出力される。
上述のように参照した図4(a)では、一例として、ストレージノードSNの電位VSNについて、VSN=(5.2/8)×VRがサンプリングされた場合の被判定信号の変遷が表わされている。
これにより、1〜(n+1)ビットの逐次比較動作が完了し、出力レジスタ102からは(n+1)ビットの出力データVoutが出力される。
上述のように参照した図4(a)では、一例として、ストレージノードSNの電位VSNについて、VSN=(5.2/8)×VRがサンプリングされた場合の被判定信号の変遷が表わされている。
図4(b)におけるトリガクロックCLKのうち、既述の第1判定立ち上がりクロックにおいて(5.2/8)×VR<VCであるため、図4(c)に示すように、「D1=0」が出力される。
その結果、スイッチ群107が制御され、スイッチ103iがオンになり、Vref=VRPとなる。第2判定立ち上がりクロックにおいて(5.2/8)×VR<VRPであるため、図4(c)に示すように、「D2=1」が出力される。その結果、スイッチ群105_1が制御され、ストレージノードSNの電位VSNが、VSN=(5.2/8)×VR+VR/2=(9.2/8)×VRとなる。
その結果、スイッチ群107が制御され、スイッチ103iがオンになり、Vref=VRPとなる。第2判定立ち上がりクロックにおいて(5.2/8)×VR<VRPであるため、図4(c)に示すように、「D2=1」が出力される。その結果、スイッチ群105_1が制御され、ストレージノードSNの電位VSNが、VSN=(5.2/8)×VR+VR/2=(9.2/8)×VRとなる。
次いで、図4(b)におけるトリガクロックCLKのうち、第3判定立ち上がりクロック(図4(a)中、「2nd Judge」と表記のタイミング)において、(9.2/8)×VR>VRPであるため、図4(c)に示すように、D3=0が出力される。その結果、スイッチ群105_2が制御され、ストレージノードSNの電位VSNが、VSN=(9.2/8)×VR−VR/4=(7.2/8)×VRとなる。
これ以降、同様の処理がn回まで繰り返され、第(n+1)判定立ち上がりクロックによってD(n+1)が決定され(n+1)ビットの逐次比較動作が完了すると、出力レジスタ102は、格納されたD1〜D(n+1)に基づき、(n+1)ビットのデジタル出力データVoutを出力する。
これ以降、同様の処理がn回まで繰り返され、第(n+1)判定立ち上がりクロックによってD(n+1)が決定され(n+1)ビットの逐次比較動作が完了すると、出力レジスタ102は、格納されたD1〜D(n+1)に基づき、(n+1)ビットのデジタル出力データVoutを出力する。
図4(d)は、上位6ビットの判定結果D1〜D6に基づき出力されるVoutの一例を示す図である。図4(c)に示すように、上位6ビットの判定結果は、D1=「0」、D2=「1」、D3=「0」、D4=「1」、D5=「0」、D6=「1」」となる。出力レジスタ102は、図4(d)に示すように、これらを上位ビットから順番に並べ、デジタル出力データVoutの上位6ビット「010101」を出力する。ここで、出力レジスタ102は、例えば、シフトレジスタなどで構成される。
以上の通り、本実施の形態の逐次比較型A/D変換器1では、従来と比較して、新たなコンパレータ及び加算回路及び増幅器を必要としないため、実装面積を増大させることがなく、且つ、消費電力を増加させることのない広い入力レンジを有する逐次比較型A/D変換器を提供することができる。また、簡易な構成の回路で実現できるため、半導体集積化におけるデザイン設計を容易に行うことができる。
以上、図3および図4を参照して説明した図1の逐次比較型A/D変換器1における制御部101に関する一つの局面は次のように要約される。
即ち、制御部101は、比較器(コンパレータ104)において比較電位VSNが参照電位Vrefよりも高い旨の判定出力「1」を得た場合は、参照電位切替え部としてのスイッチ群107が基準参照電位VCよりも高い参照電位VRPを選択し、比較器104において比較電位VSNが参照電位Vrefよりも低い旨の判定出力「0」を得た場合は、参照電位切替え部107が基準参照電位VCよりも低い参照電位VRNを選択するような参照電位切替え制御信号Ct2を生成する。
即ち、制御部101は、比較器(コンパレータ104)において比較電位VSNが参照電位Vrefよりも高い旨の判定出力「1」を得た場合は、参照電位切替え部としてのスイッチ群107が基準参照電位VCよりも高い参照電位VRPを選択し、比較器104において比較電位VSNが参照電位Vrefよりも低い旨の判定出力「0」を得た場合は、参照電位切替え部107が基準参照電位VCよりも低い参照電位VRNを選択するような参照電位切替え制御信号Ct2を生成する。
尚、この場合、制御部は、比較器(コンパレータ104)における判定出力に応じて参照電位切替え制御信号Ct2を参照電位切替え部としてのスイッチ群107に供給した後は、参照電圧を変更する旨の参照電位切替え制御信号Ct2を参照電位切替え部107に供給しないように構成することができる。
さらに、本発明の実施形態において、VRP2をVRPとし、VRPを(1/2)・VRPとし、VRNを(1/2)・VRNとし、VRN2をVRNとすることで、入力動作範囲は従来技術と同等の2VRとなるが、内部動作電圧範囲が従来のVRP−VRN=2VRから、(1/2)・VRP−(1/2)・VRN=VRと、なり、消費電力を従来の半分とすることができる。換言すれば、従来通りの入力電圧範囲で、内部動作電源電圧を従来の半分にすることで消費電力を従来の半分にすることができる。
さらに、本発明の実施形態において、VRP2をVRPとし、VRPを(1/2)・VRPとし、VRNを(1/2)・VRNとし、VRN2をVRNとすることで、入力動作範囲は従来技術と同等の2VRとなるが、内部動作電圧範囲が従来のVRP−VRN=2VRから、(1/2)・VRP−(1/2)・VRN=VRと、なり、消費電力を従来の半分とすることができる。換言すれば、従来通りの入力電圧範囲で、内部動作電源電圧を従来の半分にすることで消費電力を従来の半分にすることができる。
1…逐次比較型A/D変換器、101…制御部、102…出力レジスタ、104…コンパレータ、103a〜103c,103d_1〜103d_(n−1),103e_1〜103e_(n−1),103f_1〜103f_(n−1),103g〜103i,503a〜503c,503d_1〜503d_(n−1),503e_1〜503e_(n−1),503f_1〜503f_(n−1)…スイッチ
Claims (7)
- 静電容量の値が2の累乗の逆数で順次段階的に重み付けされ各一端側が共通の導体にそれぞれ接続た複数のキャパシタを含むキャパシタアレイを備え、前記キャパシタアレイの複数のキャパシタのうちの該当する各キャパシタにおける保持電圧と既定の参照電圧との逐次比較によって入力アナログ信号に対応するデジタル出力信号を得る逐次比較型A/D変換器であって、
前記キャパシタアレイの複数のキャパシタのうちの該当する各キャパシタの他端にそれぞれ接続されスイッチ群制御信号に応答して前記逐次比較に適用するキャパシタを逐次選択的に切替える複数のスイッチ群と、
前記キャパシタアレイの複数のキャパシタうち前記スイッチ群によって選択されたキャパシタにおける保持電位に基づく比較電位と既定の参照電位とを比較タイミング制御信号に同期して逐次比較し、比較結果に応じた判定出力を得る比較器と、
少なくとも一の基準参照電位を含む既定の複数の参照電位のうちの何れかの参照電位を参照電位切替え制御信号に応答して選択的に切替えて前記比較器に供給する参照電位切替え部と、
前記比較器からの判定出力に応答して、前記スイッチ群制御信号、前記比較タイミング制御信号、およびは、前記参照電位切替え制御信号を生成する制御部と、
を備えたことを特徴とする逐次比較型A/D変換器。 - 前記比較器での前記逐次比較における該当する各キャパシタに関する電圧保持のタイミングと印加電圧の極性反転のタイミングとを電圧印加形態切替え制御信号に応答して切替える電圧印加形態切替えスイッチと、
前記比較器からの判定出力に基づいて前記入力アナログ信号に対応するデジタル出力信号を得る出力レジスタと、を備え、
前記制御部は、前記電圧印加形態切替え制御信号をも生成することを特徴とする請求項1に記載の逐次比較型A/D変換器。 - 前記制御部は、前記比較器において前記比較電位が前記参照電位よりも高い旨の判定出力を得た場合は、参照電位切替え部が前記基準参照電位よりも高い参照電位を選択し、前記比較器において前記比較電位が前記参照電位よりも低い旨の判定出力を得た場合は、参照電位切替え部が前記基準参照電位よりも低い参照電位を選択するような、前記参照電位切替え制御信号を生成することを特徴とする請求項1または2の何れかに記載の逐次比較型A/D変換器。
- 前記参照電位切替え部は、前記複数の参照電位のうち前記基準参照電位よりも高い参照電位、および、前記複数の参照電圧のうち前記基準参照電位よりも低い参照電位として、何れも電源電圧の範囲内の電位を選択することを特徴とする請求項1ないし請求項3の何れか一項に記載の逐次比較型A/D変換器。
- 前記参照電位切替え部は、前記複数の参照電位のうち前記基準参照電位よりも高い参照電位として電源電圧の正極側の電位を選択し、前記複数の参照電圧のうち前記基準参照電位よりも低い参照電位として電源電圧の負極側の電位を選択することを特徴とする請求項1ないし請求項4の何れか一項に記載の逐次比較型A/D変換器。
- 前記出力レジスタは、前記比較器における判定出力に応じて前記デジタル出力信号におけるMSBを決定することを特徴とする請求項1ないし請求項5の何れか一項に記載の逐次比較型A/D変換器。
- 前記制御部は、前記比較器における判定出力に応じて前記参照電位切替え制御信号を前記参照電位切替え部に供給した後は、前記参照電圧を変更する旨の前記参照電位切替え制御信号を前記参照電位切替え部に供給しないことを特徴とする請求項1ないし請求項6の何れか一項に記載の逐次比較型A/D変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010061426A JP2011199403A (ja) | 2010-03-17 | 2010-03-17 | 逐次比較型a/d変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010061426A JP2011199403A (ja) | 2010-03-17 | 2010-03-17 | 逐次比較型a/d変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011199403A true JP2011199403A (ja) | 2011-10-06 |
Family
ID=44877104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010061426A Pending JP2011199403A (ja) | 2010-03-17 | 2010-03-17 | 逐次比較型a/d変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011199403A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8957804B2 (en) | 2012-10-30 | 2015-02-17 | Asahi Kasei Microdevices Corporation | Successive approximation A/D converter |
US9413379B2 (en) | 2014-04-21 | 2016-08-09 | Samsung Electronics Co., Ltd. | Successive approximation analog-to-digital converters and methods using shift voltage to support oversampling |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6130815A (ja) * | 1984-07-23 | 1986-02-13 | Oki Electric Ind Co Ltd | アナログ・デイジタル変換器 |
JPS6169217A (ja) * | 1984-09-11 | 1986-04-09 | Oki Electric Ind Co Ltd | アナログ・デイジタル変換器 |
JPH01195721A (ja) * | 1988-01-30 | 1989-08-07 | Nec Corp | 差動入力式a/dコンバータ |
JPH06181435A (ja) * | 1992-12-14 | 1994-06-28 | Asahi Kasei Micro Syst Kk | Adコンバータ |
-
2010
- 2010-03-17 JP JP2010061426A patent/JP2011199403A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6130815A (ja) * | 1984-07-23 | 1986-02-13 | Oki Electric Ind Co Ltd | アナログ・デイジタル変換器 |
JPS6169217A (ja) * | 1984-09-11 | 1986-04-09 | Oki Electric Ind Co Ltd | アナログ・デイジタル変換器 |
JPH01195721A (ja) * | 1988-01-30 | 1989-08-07 | Nec Corp | 差動入力式a/dコンバータ |
JPH06181435A (ja) * | 1992-12-14 | 1994-06-28 | Asahi Kasei Micro Syst Kk | Adコンバータ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8957804B2 (en) | 2012-10-30 | 2015-02-17 | Asahi Kasei Microdevices Corporation | Successive approximation A/D converter |
US9413379B2 (en) | 2014-04-21 | 2016-08-09 | Samsung Electronics Co., Ltd. | Successive approximation analog-to-digital converters and methods using shift voltage to support oversampling |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7265705B1 (en) | Opamp and capacitor sharing scheme for low-power pipeline ADC | |
US8081097B2 (en) | Analog-to-digital converter and related calibrating comparator | |
US10312932B2 (en) | Successive approximation analog-to-digital converter | |
JP5310222B2 (ja) | 電荷分配型デジタル・アナログ変換器及びそれを有する逐次比較型アナログ・デジタル変換器 | |
US9432046B1 (en) | Successive approximation analog-to-digital converter | |
TWI521887B (zh) | 連續近似式類比數位轉換器 | |
KR20140041126A (ko) | 연속 근사 레지스터 아날로그 디지털 컨버터 | |
US9041575B2 (en) | Analog-to-digital conversion apparatus and method capable of achieving fast settling | |
JPH06152420A (ja) | アナログ/ディジタル変換器 | |
US20110148500A1 (en) | Sample hold circuit and method thereof for eliminating offset voltage of analog signal | |
JP2006311144A (ja) | デジタルアナログ変換器、およびそれを用いた逐次比較型アナログデジタル変換器 | |
JP5210289B2 (ja) | 逐次比較型a/d変換器 | |
JP5695629B2 (ja) | 逐次比較型a/d変換器及びそれを用いたマルチビットデルタシグマ変調器 | |
WO2018047457A1 (ja) | アナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法 | |
JP2011199403A (ja) | 逐次比較型a/d変換器 | |
JP4977115B2 (ja) | パイプライン型a/dコンバータ | |
US20040257257A1 (en) | A/D converter and A/D conversion method | |
US8957804B2 (en) | Successive approximation A/D converter | |
CN113131941A (zh) | 一种应用于逐次逼近模数转换器的低功耗开关方法 | |
JPH05167449A (ja) | 逐次比較型アナログデジタル変換器 | |
JP2020107985A (ja) | アナログデジタル変換回路及びその信号変換方法 | |
KR102140007B1 (ko) | 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 | |
JP2623298B2 (ja) | アナログ/デジタル変換器の制御方法 | |
US20230163778A1 (en) | Analog digital converter and method for analog to digital converting in the analog digital converter | |
JP2017135616A (ja) | アナログ・デジタル変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130910 |