JP2017135616A - アナログ・デジタル変換回路 - Google Patents
アナログ・デジタル変換回路 Download PDFInfo
- Publication number
- JP2017135616A JP2017135616A JP2016014931A JP2016014931A JP2017135616A JP 2017135616 A JP2017135616 A JP 2017135616A JP 2016014931 A JP2016014931 A JP 2016014931A JP 2016014931 A JP2016014931 A JP 2016014931A JP 2017135616 A JP2017135616 A JP 2017135616A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital conversion
- conversion
- voltage
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
1a,1b,1c AD変換部
11 キャパシタアレイ
12 スイッチアレイ
13 ロジック回路
14 比較器
100 従来のAD変換回路
SW1,SW2 パイプラインスイッチ
SR リセットスイッチ
Vin 入力電圧
Vc 中間用参照電圧
Vp 上限用参照電圧
Vn 下限用参照電圧
Vsig 信号電圧
Claims (6)
- 逐次比較型のアナログ・デジタル変換回路であって、
それぞれアナログ・デジタル変換処理の変換ビット数に応じた所定の比率の容量を持ち、それぞれの出力端が互いに接続された複数のキャパシタからなるキャパシタアレイと、
前記キャパシタアレイの出力端に前記アナログ・デジタル変換処理におけるビット判定用の信号電圧を発生させるために、前記キャパシタアレイの入力端に、変換処理対象の入力電圧、変換レンジの上限用参照電圧及び下限用参照電圧、及び前記変換レンジの上限と下限の中間電位を示す中間用参照電圧のうちいずれか1つと接続する複数のスイッチからなるスイッチアレイと、
前記スイッチアレイにおける各スイッチの接続を制御する制御手段と、
前記アナログ・デジタル変換処理の変換周期でサンプリングした当該入力電圧を基に前記制御手段の制御による各スイッチの接続に応じて前記キャパシタアレイの出力端に発生する当該信号電圧を、前記変換レンジの上限用参照電圧と下限用参照電圧のうち予め定めたいずれか一方と逐次比較し、前記変換ビット数の各ビット値を判定する比較器と、
を備えることを特徴とするアナログ・デジタル変換回路。 - 前記変換ビット数Nに対し、前記キャパシタアレイが前記所定の比率として単位容量Cとしたとき容量C,C,2C,…,2N−2Cをそれぞれ持つN個のキャパシタから構成されていることを特徴とする、請求項1に記載のアナログ・デジタル変換回路。
- 前記変換ビット数Nに対し、前記スイッチアレイがN個のスイッチから構成されていることを特徴とする、請求項1又は2に記載のアナログ・デジタル変換回路。
- 前記スイッチアレイは、
前記キャパシタアレイの出力端に前記アナログ・デジタル変換処理における最上位ビット判定用の信号電圧を発生させるためのキャパシタから最下位ビットより1ビット上位のビット判定用の信号電圧を発生させるためのキャパシタまでの各キャパシタの入力端に対して、それぞれ前記変換処理対象の入力電圧、変換レンジの上限用参照電圧及び下限用参照電圧のうちいずれか1つと接続する複数のスイッチと、
前記キャパシタアレイの出力端に前記アナログ・デジタル変換処理における最下位ビット判定用の信号電圧を発生させるためのキャパシタの入力端に対して、前記変換処理対象の入力電圧、前記変換レンジの上限用参照電圧と下限用参照電圧のうち予め定めたいずれか一方、及び前記変換レンジの上限と下限の中間電位を示す中間用参照電圧のうちいずれか1つと接続するスイッチと、
から構成されていることを特徴とする、請求項1から3のいずれか一項に記載のアナログ・デジタル変換回路。 - アナログ・デジタル変換処理の変換ビット数を分割し並列動作する複数段のアナログ・デジタル変換部を備えるパイプライン構造のアナログ・デジタル変換回路であって、
当該複数段のアナログ・デジタル変換部のうち最終段のアナログ・デジタル変換部に、請求項1から4のいずれか一項に記載のアナログ・デジタル変換回路を備えることを特徴とするアナログ・デジタル変換回路。 - 前記複数段のアナログ・デジタル変換部が、全体でnビットのアナログ・デジタル変換処理を行うために、上位からiビット目までサイクリック型のアナログ・デジタル変換処理を行う第1のアナログ・デジタル変換部と、更にkビットのサイクリック型のアナログ・デジタル変換処理を行う第2のアナログ・デジタル変換部と、残りの(n−i−k)ビットについて逐次比較型のアナログ・デジタル変換処理を行う第3のアナログ・デジタル変換部とから構成され、
前記第3のアナログ・デジタル変換部が、当該請求項1から4のいずれか一項に記載のアナログ・デジタル変換回路で構成されていることを特徴とする、請求項5に記載のアナログ・デジタル変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016014931A JP2017135616A (ja) | 2016-01-28 | 2016-01-28 | アナログ・デジタル変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016014931A JP2017135616A (ja) | 2016-01-28 | 2016-01-28 | アナログ・デジタル変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017135616A true JP2017135616A (ja) | 2017-08-03 |
Family
ID=59504517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016014931A Pending JP2017135616A (ja) | 2016-01-28 | 2016-01-28 | アナログ・デジタル変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017135616A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019198586A1 (ja) * | 2018-04-10 | 2019-10-17 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子及び電子機器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5741032A (en) * | 1980-08-25 | 1982-03-06 | Oki Electric Ind Co Ltd | Analog-to-digital converter |
JPS6130815A (ja) * | 1984-07-23 | 1986-02-13 | Oki Electric Ind Co Ltd | アナログ・デイジタル変換器 |
JP2006013662A (ja) * | 2004-06-23 | 2006-01-12 | Sony Corp | アナログ/ディジタル変換回路および変換誤差測定回路 |
JP2009164914A (ja) * | 2008-01-07 | 2009-07-23 | Toshiba Corp | A/d変換装置 |
WO2011142452A1 (ja) * | 2010-05-14 | 2011-11-17 | 国立大学法人静岡大学 | A/d変換器 |
JP2013211611A (ja) * | 2012-03-30 | 2013-10-10 | Seiko Epson Corp | A/d変換回路及び電子機器 |
WO2015041937A1 (en) * | 2013-09-19 | 2015-03-26 | Qualcomm Incorporated | Pipelined successive approximation analog-to-digital converter |
-
2016
- 2016-01-28 JP JP2016014931A patent/JP2017135616A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5741032A (en) * | 1980-08-25 | 1982-03-06 | Oki Electric Ind Co Ltd | Analog-to-digital converter |
JPS6130815A (ja) * | 1984-07-23 | 1986-02-13 | Oki Electric Ind Co Ltd | アナログ・デイジタル変換器 |
JP2006013662A (ja) * | 2004-06-23 | 2006-01-12 | Sony Corp | アナログ/ディジタル変換回路および変換誤差測定回路 |
JP2009164914A (ja) * | 2008-01-07 | 2009-07-23 | Toshiba Corp | A/d変換装置 |
WO2011142452A1 (ja) * | 2010-05-14 | 2011-11-17 | 国立大学法人静岡大学 | A/d変換器 |
JP2013211611A (ja) * | 2012-03-30 | 2013-10-10 | Seiko Epson Corp | A/d変換回路及び電子機器 |
WO2015041937A1 (en) * | 2013-09-19 | 2015-03-26 | Qualcomm Incorporated | Pipelined successive approximation analog-to-digital converter |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019198586A1 (ja) * | 2018-04-10 | 2019-10-17 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子及び電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5072607B2 (ja) | A/d変換装置 | |
JP6899287B2 (ja) | 逐次比較型アナログデジタル変換器 | |
JP4884519B2 (ja) | アナログ−デジタル変換器 | |
JP5922997B2 (ja) | 固体撮像装置 | |
TWI521887B (zh) | 連續近似式類比數位轉換器 | |
TWI559687B (zh) | 逐次逼進型類比至數位轉換器 | |
US9041580B2 (en) | Solid-state imaging apparatus and semiconductor device | |
JP4897047B2 (ja) | 非同期電流モード循環比較を使用するアナログ/ディジタル変換 | |
US20070290915A1 (en) | Pipeline A/D converter conterting analog signal to digital signal | |
US8514123B2 (en) | Compact SAR ADC | |
US20130033613A1 (en) | Analog-to-digital converter, image sensor including the same, and apparatus including image sensor | |
US6229472B1 (en) | A/D converter | |
JP5062213B2 (ja) | 逐次比較型ad変換回路 | |
JP4684028B2 (ja) | パイプラインa/d変換器 | |
US7804437B2 (en) | Analog-to-digital converter for accumulating reference voltages successively divided by two | |
JP2009218964A (ja) | アナログデジタル変換回路およびそれを搭載した撮像装置 | |
US8487801B2 (en) | Analog-to-digital converter and signal processing system | |
CN102480293B (zh) | 模数转换装置 | |
JP5097064B2 (ja) | パイプライン型a/dコンバータ及びパイプライン型a/dコンバータの制御方法 | |
JP5695629B2 (ja) | 逐次比較型a/d変換器及びそれを用いたマルチビットデルタシグマ変調器 | |
JP4424406B2 (ja) | 直並列型アナログ/デジタル変換器及びアナログ/デジタル変換方法 | |
JP2017135616A (ja) | アナログ・デジタル変換回路 | |
TWI509998B (zh) | 逐次逼近式類比至數位轉換器及其轉換方法 | |
JP2014236373A (ja) | A/d変換装置 | |
JP2011120001A (ja) | アナログ−デジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200519 |