TW201409947A - 三角積分調變器及其校正方法 - Google Patents

Abstract

一種三角積分調變器及其校正方法，其包括迴路濾波器、校正處理器、量化器及數位類比轉換器。其中，迴路濾波器用以接收輸入訊號、回授訊號與校正訊號，且迴路濾波器更包括至少一積分器，各積分器相互串聯。校正處理器包括至少一校正單元，各校正單元耦接相對應之各積分器，各校正單元利用偵測訊號以產生誤差訊號至各積分器，各積分器依據偵測訊號調整其操作極點。量化器耦接迴路濾波器，用以數位化迴路濾波器之輸出訊號以輸出數位資料。數位類比轉換器耦接量化器，轉換量化器之數位資料以輸出回授訊號。

Description

三角積分調變器及其校正方法

本發明是有關於一種三角積分調變器，且特別是有關於一種三角積分調變器及其對各個積分器校正之方法。

近年來，三角積分調變器(Delta-Sigma modulator，DSM)被大幅的應用於音訊系統中的高取樣類比數位轉換器(Over-Sampling ADC)上，從現有相當普及的MP3隨身聽到高階音響甚至是助聽器，都可以看到三角積分調變器的蹤影。一般而言，三角積分調變器具有解析度高、電路簡單、對時脈抖動不敏感的優點。又由於三角積分調變器具有雜訊整形之特性，其訊雜比也相對提高，而其中越高階的三角積分調變器其雜訊整形之效果也就越好。另外，三角積分調變器中的積分器更左右著三角積分調變器的效能，如果三角積分調變器裡的積分器產生失真的現象，其雜訊整形的能力也會相對隨之下降，訊雜比也會相對的不理想。

一般來說，切換式電容電路(switched-capacitor circuit)的技術可以應用於三角積分調變器的積分器上。一個切換式電容電路包括了開關、電容與運算放大器，其中運算放大器的增益與整體電路效能有著顯著的關聯。然而，隨著現今積體電路製程的進步，雖然增進了電路的速度且實現了較小的電路面積，但其電源電壓也相對隨之下降。這不 但限制了運算放大器的輸出阻抗，也限制了運算放大器增益，更因此可能造成切換式電容電路中的積分電容有漏損(leakage)的現象發生。

為了降低此漏損現象的影響，必須要使用大積分電容以及輸出阻抗大的運算放大器，也就是消耗大功率的大型元件。但在現今的製程中，要實現具有良好電壓增益的運算放大器是不易設計的，使得電容切換電路在現今製程的低電源供應的環境中確實遇到了瓶頸。此外，除了製程對積分器產生的影響，操作的環境因素也會使積分器產生漏損的現象，例如溫度的升降等。

為了改善電容切換式電路積分器所遇到的漏損或失真問題，在習知技術中，在三角積分調變器的量化器前或後加入一個測試訊號，並依據此測試訊號於系統的響應來校正積分器為一個常見的方法。此外，也藉由一特殊電路的計算來調整三角積分調變器的時間常數，也就是調整積分器中的多個電子元件來改善積分器的效能。然而，在習知技術中不僅需要花較長的時間進行校正，更需要較複雜之硬體電路設計，例如：適應性濾波器或窄頻濾波器的增設等。對於目前電子產業來說，不僅講求高效率，同時更要求低成本，因此如何更完善的設計出符合需求的產品也形成一個重要的議題。

有鑑於此，本發明提供一種三角積分調變器及其校正方 法，在三角積分調變器中各個串聯的積分器之輸出端的位置加入校正訊號，以及在各個串聯的積分器之輸入端的位置收集偵測訊號，並設置一簡單的校正處理器來計算與處理，據此調整各積分器的操作極點，以克服積分器漏損對三角積分調變器所造成的影響。

本發明提出一種三角積分調變器，其包括迴路濾波器、量化器、數位類比轉換器，以及校正處理器。其中，迴路濾波器用以接收輸入訊號、回授訊號與校正訊號。此迴路濾波器包括N個積分器，這些積分器相互串聯，而N為正整數。量化器耦接迴路濾波器，用以數位化迴路濾波器之輸出訊號以輸出數位資料。數位類比轉換器耦接量化器，轉換量化器之數位資料以輸出回授訊號。校正處理器包括N個校正單元，各個校正單元耦接相對應之各個積分器，其中第i個校正單元利用第(i-1)個積分器輸出的偵測訊號以產生誤差訊號至第i個積分器，第i個積分器根據上述誤差訊號調整其操作極點，而i為大於1且小於等於N的整數。

在本發明之一實施例中，上述之三角積分調變器中的迴路濾波器更包括多個加法器，這些加法器位於串聯的各個積分器的輸入端位置以及輸出端位置。這些加法器用來將校正訊號輸入至各個積分器的輸出端之位置，並將回授訊號輸入至各個積分器的輸入端之位置。

在本發明之一實施例中，上述之三角積分調變器中的第1個校正單元利用三角積分調變器輸出的數位資料以產生誤差訊號至第1個積分器，第1個積分器根據誤差訊號調整操作極 點。

在本發明之一實施例中，上述之三角積分調變器中的校正處理器更包括(N-1)個校正量化器，其中第i個校正量化器用以數位化第(i-1)個積分器所輸出的偵測訊號以產生數位偵測訊號至第i個校正單元。

在本發明之一實施例中，上述之各個校正單元包括乘法器、第一累加器、雙峰值偵測器，與第二累加器。其中，第一累加器耦接乘法器，接收濾波整形訊號，並累加濾波整形訊號以產生累加訊號。雙峰值偵測器耦接第一累加器，用以接收累加訊號，判斷累加訊號的絕對值是否大於臨界值，若判斷為是，則產生一穩定偵測訊號。第二累加器耦接雙峰值偵測器，用以接收穩定偵測訊號，並累加穩定偵測訊號以產生誤差訊號。其中，第1個校正單元的乘法器耦接三角積分調變器的輸出端，用以接收三角積分調變器的數位資料，第i個校正單元的乘法器耦接第i個校正量化器，用以接收數位偵測資料。

在本發明之一實施例中，上述之三角積分調變器中各校正單元的乘法器接收濾波序列訊號，用以對數位偵測訊號進行濾波整形。其中校正訊號為週期性訊號，且濾波序列訊號之週期與校正訊號相同。

在本發明之一實施例中，上述之三角積分調變器中，當累加訊號的絕對值大於臨界值，雙峰值偵測器產生重置訊號至第一累加器。

在本發明之一實施例中，上述之三角積分調變器中的積分器為可調極點切換式電容積分器。

在本發明之一實施例中，上述之三角積分調變器中，各積分器包括可變電容元件，依據誤差訊號控制可變電容元件的電容值以調整各積分器的操作極點。

在本發明之一實施例中，上述之三角積分調變器更包括校正訊號產生器。此校正訊號產生器耦接迴路濾波器，用來產生校正訊號。

在本發明之一實施例中，上述之三角積分調變器更包括邏輯電路。邏輯電路耦接校正訊號產生器，用來產生濾波序列訊號。

本發明提出一種三角積分調變器的校正方法，三角積分器接收輸入訊號並輸出數位資料，三角積分器包括至少一積分器與至少一校正單元，此校正方法包括下列步驟。首先，在各積分器的輸出端的位置輸入校正訊號。接著，在各積分器的上一個積分器的輸出端之位置收集偵測訊號，其中第一個校正單元收集三角積分調變器的數位資料。然後，各校正單元根據偵測訊號產生誤差訊號至各積分器。最後，各積分器根據誤差訊號調整各積分器的操作極點。

在本發明之一實施例中，上述之收集偵測訊號的步驟更包括利用校正量化器數位化偵測訊號以產生數位偵測訊號。

在本發明之一實施例中，上述之產生誤差訊號的步驟包括下列步驟。首先，把數位偵測訊號乘上濾波序列訊號，以產生濾波整形訊號。再來，累加濾波整形訊號以產生累加訊號。然後，判斷累加訊號的絕對值是否大於臨界值，若判對為是，產生穩定偵測訊號。最後，累加穩定偵測訊號，並據以輸出誤差 訊號。

在本發明之一實施例中，上述之判斷累加訊號的絕對值是否大於臨界值的步驟更包括若判斷為是，產生重置訊號使累加訊號回復為0。

在本發明之一實施例中，上述之調整各積分器的操作極點的步驟包括依據誤差訊號控制可變電容元件的電容值，以調整各積分器的操作極點。

基於上述，本發明所提供之三角積分調變器與其校正方法，藉由在各積分器之輸出端之位置輸入校正訊號及在各積分器輸入端之位置收集偵測訊號，並搭配簡單的校正處理器的設計，對每個積分器的操作極點逐一的進行校正。據此，使得各積分器能操作於較佳的操作極點上，克服積分器因製程或環境因素所造成的不良現象，也避免了複雜的硬體電路設計，讓三角積分調變器能實現其預期的雜訊整形功效。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

在現今主流積體電路設計當中，有大量的三角積分調變器皆採用切換式電容積分器與以實踐。舉例來說，圖1即為一個切換式電容積分器，當開關相位為T₁時，輸入電壓Vip和Vin分別被各自相連的C_s電容取樣，輸出電壓Vop與Von分別被各自相連的C_f電容取樣。當開關相位為T₂時，因為電荷守恆，被取樣的電壓差會被累加到C_i上。 因此此類積分器的Z轉換方程式(z-domain transfer-function)為

由上式可知，在此切換式電容積分器中，β為其極點，且當β為1的時候，此積分器會有最佳的操作結果。此外，β更與此積分器中的電容C_f的電容值有關，增加C_f可使β變大，減少C_f可使β縮小，因此可以藉由調整電容C_f來改變此積分器的極點，降低其失真或漏損的現象，以致三角積分調變器能有最好的雜訊重整效果，達到更佳的訊雜比。本發明便是藉由設計一校正處理方法來調控三角積分調變器中積分器的極點，以降低積分器漏損現象所造成的負面影響，為了使本發明內容更未明瞭，以下列舉實施例作為本發明確實能夠據以實施的範例。

圖2為本發明根據一實施例繪示的三角積分調變器的方塊圖。請參照圖2，本實施例之三角積分調變器20利用其元件的所組成的迴路，可讓電路將輸入訊號XS經過所產生的雜訊推至高頻(noise-shaping)，而其中包括迴路濾波器210、量化器220、數位類比轉換器230，以及校正處理器240。圖2中三角積分調變器20使用迴路濾波器210接收一個欲將其調變的輸入訊號XS、回授訊號FS，與校正訊號CS，迴路濾波器210包括至少一個積分器(未繪示)。量化器220耦接迴路濾波器210，並數位化迴路濾波器210的輸出訊號OS，再輸出三角積分調變器20的數位資料YS。數位類比轉換器230耦接量化器220，把量化器產生 的數位資料YS轉換成類比的回授訊號FS，也就是轉換量化器220輸出的數位資料YS以輸出回授訊號FS至回授濾波器210。

本實施例之三角積分調變器20更具備一校正處理器240，用以校正迴路濾波器210中的各個積分器，進而克服積分器失真的問題。校正處理器240包括了N個校正單元241~24N，而N除了為正整數也代表三角積分調變器中積分器的數量，每個校正單元241~24N都耦接迴路濾波器210。由於校正訊號CS的輸入以及電路之負回授的連接關係，每個校正單元241~24N可藉由從回授濾波器210接收到的偵測訊號DS₁~DS_N，來計算處出誤差訊號ES₁~ES_N，進而輸入誤差訊號ES₁~ES_N至回授濾波器中來調整積分器的操作極點。也就是說，當積分器的極點產生偏移的情形時，可藉由偵測訊號DS₁~DS_N的收集與校正單元241~24N的計算，取得誤差訊號ES₁~ES_N來調整積分器中與極點有關聯的一電容值，使積分器能夠回覆到較佳的操作狀態。

更詳細的來說，圖2繪示為本發明之三角積分調變器之另一實施例。三角積分調變器30包括了迴路濾波器310、量化器320、數位類比轉換器330以及校正單元340。迴路濾波器310更包括N個積分器H₁~H_N、多個加法器3111~311(p)以及增益元件b₁~b_N。校正處理器340包括了N個校正單元CP₁~CP_N以及N-1個校正量化器ADC₂~ADC_N，校正量化器ADC₂~ADC_N數位化偵測訊號DS₂~DS_N來產生數位偵測訊號DDS₂~DDS_N，使校正單元 的電路設計能夠因為數位化而更簡單。

如圖所示，積分器H₁~H_N耦接其相對應之校正單元CP₁~CP_N，即第i個校正單元CP_i耦接第i個積分器H_i。舉例來說，第1個積分器H₁耦接第1個校正單元CP₁，第2個積分器H₂耦接第2個校正單元CP₂，第N個積分器H_N耦接第N個校正單元CP_N。本實施例中的加法器3111~311(p)位於各積分器H₁~H_N的輸入端位置以及輸出端位置，這些加法器3111~311(p)用來將校正訊號CS輸入至各個積分器H₁~H_N後方的輸出端之位置，並將回授訊號FS輸入至各積分器H₁~H_N前方的輸入端之位置。換句話說，本發明校正訊號CS的輸入方法，即為在每個待校正的積分器H₁~H_N後方輸入校正訊號CS。

於本示範性實施例中，由於積分器H₁~H_N與校正單元CP₁~CP_N電路架構與運作原理實質上相同，僅第1個積分器H₁與第1個校正單元CP₁耦接關係略有不同，故此針對第i個積分器H_i與第i個校正單元CP_i來做說明如下，並額外說明第1個積分器H₁與第1個校正單元CP₁耦接關係。

在本發明之實施例中，當欲校正第i個積分器H_i時，先將校正訊號CS輸入至加法器311(j)。然後收集第(i-1)個積分器H_i-1的輸出作為偵測訊號DS_i。偵測訊號DS_i經過校正量化器ADCi的量化之後，產生了數位偵測訊號DDS_i，第i個校正單元CP_i接收數位偵測訊號DDS_i並計算處理之，而得到誤差訊號ES_i。於是，第i個積分器H_i便 可以藉由誤差訊號ES_i來調整其操作極點，使第i個積分器的操作極點能保持在接近1的地方，避免積分器漏損或失真所產生的問題。

在此需要注意的是，第1個校正單元CP₁接收三角積分調變器30輸出的數位資料YS作為偵測訊號DS₁，又由於三角積分調變器30具有天生的量化器320，所以並不需要再透過校正量化器來量化偵測訊號DS₁。因此，第1個校正單元CP₁僅需要利用量化器320輸出的數位資料YS作為其偵測訊號，以產生誤差訊號ES₁至第1個積分器H₁，第1個積分器再根據誤差訊號ES₁調整第1個積分器H₁的操作極點。由此可發現，本發明中之每一個積分器皆有其校正單元，校正過程可個別的針對各積分進行調整，不但可以簡短校正所需的時間，且可針對個別積分器做出相對應的調整。

基於上述，在當上述積分器數量為一的情形下(N=1)，亦即以包括一個積分器的三角積分調變器為例，來詳細說明校正單元內部的操作原理。圖4A繪示為圖3中N=1的一實施例，圖4B繪示為圖4A之校正單元的方塊圖，而圖5繪示為圖4之三角積分調變器的內部訊號的示意圖。請合併參照圖4A、圖4B與圖5，三角積分調變器40包括第一個積分器411、第一個校正器440、加法器451與452、量化器420，以及數位類比轉換器430。校正單元440更包括乘法器441、第一累加器442、雙向峰值偵測器443以及第二累加器444。

在本實施例中，三角積分調變器40為一個標準的三角積分調變器，其積分器411例如為圖1所示的可調極點切換式電容積分器，積分器411包括一可變電容元件C_f。此外，三角積分調變器40更包括了一個校正單元440。當三角積分調變器40在對輸入訊號XS進行訊號處理以產生數位資料YS的過程當中，積分器411可能會因為種種因素產生漏損的現象。使積分器411操作極點慢慢的偏離理想值，導致此三角積分調變器漸漸喪失其雜訊型變的功效，而校正單元440被用來對積分器411進行校正的動作，藉由控制圖1中之可變電容元件C_f的電容值以調整積分器411的操作極點。

當要校正積分器411時，先將校正訊號CS輸入至加法器452。在本實施例中，如圖5所示，校正訊號CS為一個週期性的方波。由於三角積分調變器之負回授(negative feedback)機制的影響，三角積分調變器40的數位資料YS除了本身的輸入訊號XS以及量化器420產生的訊號，此校正訊號CS會造成數位資料YS帶有如圖5中響應訊號CRS的成分。

如圖5所示，響應訊號CRS每半週期會收斂到一剩餘電壓(residue voltage)，且此剩餘電壓的極性和積分器的操作極點偏移的極性相關。換句話說，當有殘餘電壓的存在時，即代表了操作極點有偏移的現象產生。故可藉由校正單元440計算此殘餘電壓的殘餘量，來判斷出積分器411的極點的偏移方向及程度。據此，校正單元440收集收集 數位資料YS，並經由計算產生誤差訊號ES₁，來調整積分器411的操作極點。

再者，在校正單元接收到數位資料YS後，校正單元440的乘法器441接收一濾波序列訊號GS，對數位資料YS進行濾波整形的動作，並產生濾波整形訊號GFS至第一累加器442。在此需要注意的是，濾波序列訊號GS為三元序列，大小為0、+1或-1，週期與校正訊號CS相同。如圖5所示，GS由+1變0的時脈邊緣(edge)與校正訊號CS的下緣(falling-edage)同步或延遲數個取樣時脈。GS由-1變0的時脈邊緣與校正訊號CS的上緣(rising-edage)同步或延遲數個取樣時脈。

乘上此濾波整離型訊號GS的濾波功能可藉由使用一保護頻帶濾波器或一細節保護濾波器等濾波器達成，本發明對此不限定。如圖5所示，由於乘上了濾波整形訊號GS，可以濾除響應訊號GRS於週期前期尚未穩定的訊號，保留了收斂後的殘餘電壓值。使用此含有保護區間的GRS的目的，在於可濾除因三角積分調變器對偵測訊號產生的干擾，避免額外或複雜的的濾波器設計，簡易且快速的取出數位資料YS中帶有響應訊號CRS之殘餘電壓成分的資訊。

第一累加器442耦接乘法器441，接收濾波整形訊號GFS，並累加濾波整形訊號GFS以產生累加訊號SS，雙峰值偵測器443耦接第一累加器442，接收累加訊號SS，判斷累加訊號SS的絕對值是否大於一臨界值，若判斷為是， 產生一穩定偵測訊號BS。雙向峰值偵測器443之功能為監測累加訊號SS，累加訊號SS是校正單元441接收到的數位資料YS再乘上濾波整形訊號GS後的累加結果，其極性與操作極點相關。

雙向峰值偵測器443內部設有一臨界值，當累加訊號SS高於臨界值(Nth)，雙向峰值偵測器443送出穩定偵測訊號BS為1的訊號；當累加訊號SS低於負臨界值(-Nth)，雙向峰值偵測器443送出穩定偵測訊號BS為-1的訊號；其餘情況，穩定偵測訊號BS保持為0。上述動作除了可偵測出積分器漏損的程度，也可偵測出極點偏移的極性，檢查此時的操作極點是不足或是過頭。此外，由於數位訊號YS帶有許多其他訊號的成分，為了避免校正單元因太敏感而造成一時的誤差，雙向峰值偵測器443與第一累加器442收集一定的訊號資訊後再予之判斷，增加校正單元的穩定度與可信度。

另外，一旦累加訊號SS的絕對值大於臨界值，雙向峰值偵測器443送出穩定偵測訊號BS後，也將產生一重置訊號RS給第一累加器442，使累加訊號SS回復為0，重新開始累加的動作。第二累加器444耦接雙峰值偵測器443，接收穩定偵測訊號BS，並累加穩定偵測訊號BS以產生誤差訊號ES₁。誤差訊號ES₁便可以用來調整積分器H₁的極點，每當誤差訊號ES₁增加1，積分器H₁裡的可變電容隨之增加一固定微小量，因此積分器H₁的操作極點也隨之改變至較接近理想值的一操作極點，達到了校正積分 器H₁的目的。

圖6為根據本發明之另一實施例所繪示的示意圖。請參照圖6，三角積分調變器60包括二個積分器611與612。在此實施例中，三角積分調變器60還包括了一校正訊號產生器660與邏輯電路670。校正訊號產生器660產生校正訊號CS至加法器652與653，用以對積分器611與612來進行校正的動作。而邏輯電路670耦接校正訊號產生器660，產生一濾波序列訊號GS至校正單元642與641。

第一個積分器H₁的操作原理可參考圖4所示實施例之說明，在此不贅述。此外，校正訊號產生器660輸入校正訊號CS至第2個積分器後方的加法器653。而校正單元642利用第1個積分器H₁輸出的偵測訊號DS₂來偵測出第2個積分器H₂的操作極點的偏移，並依據誤差訊號ES₂來調整第2個積分器H₂的操作極點。其中，校正量化器643數位化偵測訊號DS₂以產生數位偵測訊號DDS₂，使校正單元642能夠進行更簡單的數位處理。

需要注意的是，在本實施例中的濾波序列訊號GS可藉由邏輯電路670簡單的處理校正訊號產生器660的校正訊號CS而產生，並輸入至乘法器6421來進行濾波的動作。也就是說，乘法器6421把校正量化器產生的數位偵測訊號DDS₂與邏輯電路產生的濾波序列訊號GS相乘，得到濾波整形訊號GFS。第2個校正單元CP2其餘的操作原理可參考圖4所示實施例之說明，在此不再贅述。第2個校正單元CP₂產生誤差訊號FS₂，而第2個積分器H₂依據誤 差訊號ES₂調整其操作極點。

在此，雖然上述示範性實施例僅以描述第1個校正單元CP₁內部的運作原理以及包含兩個積分器的三角積分調變器之耦接關係做說明，但其他包含多個積分器與校正單元的三角積分調變器中，其運作原理皆與之相似，對於熟悉本領域之技藝者而言可依之類推，故而在此並不再加以贅述之。

綜上所述，本發明主要是藉由校正訊號的輸入、偵測訊號取得，以及校正單元的計算，逐一的控制調整每個積分器的操作極點，來解決積分器漏損或失真的問題。藉由本發明所提出的校正方法，可在三角積分調變器正常運作的同時，能自行修正校正的幅度達到校正的目的，使漏損現象維持在低水平，並不影響三角積分器的正常操作。而每一個有漏損現象的積分器之極點誤差都可以單獨的被偵測出來，並不會受限於三角積分調變器的架構。此外，本發明僅需要簡單的電路設計及可以達到目的，不需要額外濾波器的增設，也不需要複雜的計算處理電路，大幅減少因校正所需的電路，提升其處理速度，也節省了功率的消耗。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

20、30、40、60‧‧‧三角積分調變器

210、310‧‧‧迴路濾波器

220、320、420、620‧‧‧量化器

230、330、430、630‧‧‧數位類比轉換器

240、340‧‧‧校正處理器

241~24N‧‧‧校正單元

3111、3112、311(i)、311(j)、311(o)、311(p)‧‧‧加法器

CP₁~CP_N、CP_i、CP_i+1‧‧‧校正單元

H₁~H_N、H_i、H_i+1、H_i-1、H_N-1‧‧‧積分器

b₁~b_N、b_i、b_i+1‧‧‧增益元件

ADC₂~ADC_N、ADC_i、ADC_i+1‧‧‧校正量化器

411、611、612‧‧‧積分器

440、641、642‧‧‧校正單元

451、452、651、652、653‧‧‧加法器

441、6421‧‧‧乘法器

442、6422‧‧‧第一累加器

443、6423‧‧‧雙峰值偵測器

444、6424‧‧‧第二累加器

660‧‧‧校正訊號產生器

670‧‧‧邏輯電路

643‧‧‧校正量化器

Vip、Vin‧‧‧輸入電壓

Vop、Von‧‧‧輸出電壓

T₁、T₂‧‧‧開關

C_s、C_i、C_j‧‧‧電容

C_f‧‧‧可變電容

XS‧‧‧輸入訊號

CS‧‧‧校正訊號

YS‧‧‧數位資料

OS‧‧‧輸出訊號

ES₁~ES_N‧‧‧誤差訊號

DS₁~DS_N‧‧‧偵測訊號

FS‧‧‧回授訊號

DDS₁~DDS_N‧‧‧數位偵測資料

GS‧‧‧濾波序列訊號

GFS‧‧‧濾波整形訊號

RS‧‧‧重置訊號

SS‧‧‧累加訊號

BS‧‧‧穩定偵測訊號

CRS‧‧‧響應訊號

下面的所附圖式是本發明的說明書的一部分，繪示了本發明的示例實施例，所附圖式與說明書的描述一起說明本發明的原理。

圖1繪示為本發明之切換式電容積分器實施例的電路圖。

圖2繪示為本發明之一實施例之三角積分調變器的方塊圖。

圖3繪示為本發明另一實施例之三角積分調變器的方塊圖。

圖4A繪示為本發明另一實施例之三角積分調變器的方塊圖。

圖4B繪示為本發明一實施例之校正單元的方塊圖。

圖5繪示為本發明一實施例之三角積分調變器訊之訊號波形的示意圖。

圖6繪示為本發明另一實施例之三角積分調變器的方塊圖。

20‧‧‧三角積分調變器

210‧‧‧迴路濾波器

220‧‧‧量化器

230‧‧‧數位類比轉換器

240‧‧‧校正處理器

241~24N‧‧‧校正單元

XS‧‧‧輸入訊號

CS‧‧‧校正訊號

YS‧‧‧數位資料

OS‧‧‧輸出訊號

ES₁~ES_N‧‧‧誤差訊號

DS₁~DS_N‧‧‧偵測訊號

FS‧‧‧回授訊號

Claims (21)

1. 一種三角積分調變器，包括：一迴路濾波器，接收一輸入訊號、一回授訊號與一校正訊號，該迴路濾波器包括N個積分器，該些積分器相互串聯，其中N為正整數；一量化器，耦接該迴路濾波器，數位化該迴路濾波器之一輸出訊號以輸出一數位資料；一數位類比轉換器，耦接該量化器，轉換從該量化器接收的該數位資料以輸出該回授訊號；以及一校正處理器，包括N個校正單元，各該校正單元耦接相對應之各該積分器，其中第i個校正單元利用第(i-1)個積分器輸出的一偵測訊號以產生一誤差訊號至第i個積分器，第i個積分器根據該誤差訊號調整一操作極點，i為大於1且小於等於N的整數。
2. 如申請專利範圍第1項所述之三角積分調變器，其中該迴路濾波器更包括多個加法器，該些加法器位於各該積分器的輸入端之位置以及輸出端之位置。
3. 如申請專利範圍第2項所述之三角積分調變器，其中該些加法器用來將該校正訊號輸入至各該積分器的輸出端的位置，並將該回授訊號輸入至各該積分器的輸入端的位置。
4. 如申請專利範圍第1項所述之三角積分調變器，其中第1個校正單元利用該三角積分調變器輸出的該數位資 料以產生該誤差訊號至第1個積分器，第1個積分器根據該誤差訊號調整該操作極點。
5. 如申請專利範圍第1項所述之三角積分調變器，其中該校正處理器更包括(N-1)個校正量化器，其中第i個校正量化器用以數位化第(i-1)個積分器所輸出的該偵測訊號以產生一數位偵測訊號至第i個校正單元。
6. 如申請專利範圍第1項所述之三角積分調變器，其中該校正訊號為一週期性訊號。
7. 如申請專利範圍第5項所述之三角積分調變器，其中各該校正單元更包括：一乘法器；一第一累加器，耦接該乘法器，接收一濾波整形訊號，並累加該濾波整形訊號以產生一累加訊號；一雙峰值偵測器，耦接該第一累加器，接收該累加訊號，判斷該累加訊號的絕對值是否大於一臨界值，若是，產生一穩定偵測訊號；以及一第二累加器，耦接該雙峰值偵測器，接收該穩定偵測訊號，並累加該穩定偵測訊號以產生該誤差訊號，其中，第1個校正單元的該乘法器耦接該三角積分調變器的一輸出端，用以接收該三角積分調變器的該數位資料，第i個校正單元的該乘法器耦接第i個校正量化器，接收該數位偵測資料。
8. 如申請專利範圍第7項所述之三角積分調變器，其中各該校正單元的該乘法器接收一濾波序列訊號，用以對該數位偵測訊號進行濾波整形。
9. 如申請專利範圍第8項所述之三角積分調變器，其中該校正訊號為一週期性訊號，且該濾波序列訊號之週期與該校正訊號相同。
10. 如申請專利範圍第7項所述之三角積分調變器，其中當該累加訊號的絕對值大於該臨界值，該雙峰值偵測器產生一重置訊號至該第一累加器。
11. 如申請專利範圍第1項所述之三角積分調變器，其中該些積分器為一可調極點切換式電容積分器。
12. 如申請專利範圍第1項所述之三角積分調變器，其中各該積分器包括一可變電容元件，依據該誤差訊號控制該可變電容元件的電容值以調整各該積分器的該操作極點。
13. 如申請專利範圍第1項所述之三角積分調變器，更包括一校正訊號產生器，耦接該迴路濾波器，用來產生該校正訊號。
14. 如申請專利範圍第13項所述之三角積分調變器，更包括一邏輯電路，耦接該校正訊號產生器，用來產生一濾波序列訊號。
15. 一種三角積分調變器的校正方法，該三角積分器接收一輸入訊號並輸出一數位資料，該三角積分器包括至少一積分器與至少一校正單元，該校正方法包括： 在各該積分器的輸出端之位置輸入一校正訊號至該三角積分調變器；在各該積分器的上一個積分器的輸出端之位置收集一偵測訊號，其中第一個校正單元收集該三角積分調變器的該數位資料；各該校正單元根據該偵測訊號產生一誤差訊號至各該積分器；各該積分器根據該誤差訊號調整各該積分器的一操作極點。
16. 如申請專利範圍第15項所述之校正方法，其中收集該偵測訊號的步驟更包括利用一校正量化器數位化該偵測訊號以產生一數位偵測訊號。
17. 如申請專利範圍第15項所述之校正方法，其中該校正訊號為一週期性訊號。
18. 如申請專利範圍第15項所述之校正方法，其中產生該誤差訊號的步驟包括：把該數位偵測訊號乘上一濾波序列訊號，產生一濾波整形訊號；累加該濾波整形訊號，產生一累加訊號；判斷該累加訊號的絕對值是否大於一臨界值，若是，產生一穩定偵測訊號；累加該穩定偵測訊號，並據以輸出該誤差訊號。
19. 如申請專利範圍第18項所述之校正方法，其中判斷該累加訊號的絕對值是否大於一臨界值的步驟更包括， 若該累加訊號的絕對值大於該臨界值，產生一重置訊號使該累加訊號回復為0。
20. 如申請專利範圍第18項所述之校正方法，其中該校正訊號為一週期性訊號，且該濾波序列訊號之週期與該校正訊號相同。
21. 如申請專利範圍第15項所述之校正方法，其中調整各該積分器的該操作極點的步驟包括依據該誤差訊號控制一可變電容元件的電容值以調整各該積分器的該操作極點。