JPH1079630A

JPH1079630A - 電源回路

Info

Publication number: JPH1079630A
Application number: JP8252289A
Authority: JP
Inventors: Akio Ozawa; 昭夫小沢
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1996-09-03
Filing date: 1996-09-03
Publication date: 1998-03-24
Anticipated expiration: 2016-09-03
Also published as: JP3505045B2; US5886506A

Abstract

(57)【要約】【課題】本発明は、主にオーディオのパワーアンプ及
び動作的に類似するアンプ（例えばモータ駆動アンプ
等）の電源回路に関する。【解決手段】増幅部に供給する電源電圧を生成する電
源回路であって、直流電源の一方端に第１のダイオード
のアノードに接続された第１のコイルと、他端に接続さ
れた第２のダイオードのカソードに接続された第２のコ
イルと、第１のダイオードのカソードと直流電圧源の他
端に接続され、第１のコイルに発生した逆起電力を蓄え
る第１のコンデンサと、第２のダイオードのアノードと
直流電圧の他端に接続され、第２のコイルに発生した逆
起電力を蓄える第２のコンデンサと、第１のダイオード
のアノードと第２のダイオードのカソード間に接続され
た開閉手段と、開閉手段に接続され、開閉手段の開閉動
作を制御する開閉制御手段と、第１のダイオードのカソ
ードと、第２のダイオードのアノード間に接続された増
幅手段とを備えたことを特徴とする電源回路。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、主にオーディオのパワ
ーアンプ及び動作的に類似するアンプ（例えばモータ駆
動アンプ等）の電源回路に関する。

【０００２】

【従来の技術】従来から、消費電力の効率化や小形軽量
化を考慮したオーディオパワーアンプやモータ駆動用ア
ンプ等の電源回路が種々提案されている。例えばオーデ
ィオ用パワーアンプの電源回路を例に取ると、小さな出
力の時は電源回路から供給される電源電圧で十分であっ
ても、大きな出力の時は、供給されている電源電圧で出
力信号の振幅が制限されるため、パワーアンプから得ら
れる最大出力信号の大きさは、電源電圧で決まる。この
ため、大きな出力時にも十分な出力振幅が得られるよう
に高い電圧の電源回路を設けると、通常時に於ける電源
回路及びパワーアンプの消費電力が大きく効率的でな
い。これを改善する方式として、図６に示す様に種々の
方式が提案されている。

【０００３】図６（ａ）の事例は、予め規定した以上の
出力信号がある場合に、電源電圧を信号のピーク値のエ
ンベロープに沿って電圧を制御する方式であり、図６
（ｂ）の事例は、出力振幅に追従して電源電圧を制御す
る方式である。また、図６（ｃ）の事例は、規定の出力
信号以上の出力信号に対して、複数の電源電圧を供給す
る方式である。図７は、図６に示す事例を具体的に示し
た電源回路の一例を示している。ここで、図７を用いて
電圧制御方式の電源回路の動作の概略を説明する。図７
において、電源として、例えば電池１（Ｖｂ）の正極側
にＰ型ＭＯＳＦＥＴ（ＰＦＥＴと略す）２のソース端子
が接続されている。このＰＦＥＴ２のゲート・ソース間
には抵抗３及びＰＷＭ発振器４が接続され、ＰＷＭ発振
器４からの信号によりＰＦＥＴ２をＯＮ−ＯＦＦさせる
スイッチ素子としている。

【０００４】ＰＦＥＴ１のドレイン端子には、アース端
子（ｂ端子）間にコイル５が接続され、更にダイオード
６のカソード端子に接続されている。このダイオード６
のアノード端子とアース端子間にはコンデンサ７が接続
されている。また、電池１にはコイル８の一方が接続さ
れ、他方端にＮ型ＭＯＳＦＥＴ（ＮＦＥＴと略す）９の
ドレイン端子及びダイオード１０のアノード端子に接続
されている。ＮＦＥＴ９のゲート・ソース間、即ちゲー
ト・アース間には抵抗１１及びＰＷＭ発振器１２が接続
され、ＰＷＭ発振器１２からの信号によりＮＦＥＴ９を
ＯＮ−ＯＦＦさせるスイッチ素子としている。また、ダ
イオード１０のカソード端子とアース間には、コンデン
サ１３が接続されている。このダイオード１０のカソー
ド端子とダイオード６のアノード端子間には、コンデン
サ１４及び負荷（ＲＬ）１５が接続されている。

【０００５】図７に示す電源回路は、ＰＦＥＴ２、コイ
ル５、ダイオード６及びコンデンサ７によりマイナス電
圧を発生させるマイナスチョッパ回路と、ＮＦＥＴ９、
コイル８、ダイオード１０及びコンデンサ１３によりプ
ラス電圧を発生させるプラスチョッパ回路とで構成され
るプラス・マイナス２電源回路である。プラスチョッパ
回路は、ＰＷＭ発振器１２で駆動されるスイッチ素子と
してのＮＦＥＴ９がＯＮした時に、電池１から供給され
る電流がコイル８に蓄えられ、次いでＮＦＥＴ９がＯＦ
Ｆした時に、コイルの逆起電力による電圧が電池１の電
圧に重畳され電池電圧（Ｖｂ）以上の正電圧を図中のｃ
端子に発生させる。

【０００６】この時に発生する逆起電力の大きさは、Ｐ
ＷＭ発振器１２から供給されるパルス幅によって制御さ
れる。即ち、パルス幅を広くしてスイッチ素子のＯＮ時
間を長くすれば大きな逆起電力が発生し、逆にＯＮ時間
を短くすれば小さな逆起電力が発生する。また、マイナ
スチョッパ回路は、ＰＷＭ発振器４で駆動されるスイッ
チ素子としてのＰＦＥＴ２がＯＮした時に電池１から供
給される電流がコイル５に蓄えられ、次いでＰＦＥＴ２
がＯＦＦした時に、アースに対してコイルの逆起電力が
発生するので、図中のｄ端子側には負電圧が発生する。
この負電圧はプラスチョッパ回路の場合とは異なり、コ
イル５からの逆起電力がアースに対して発生するので電
池１の電圧は重畳されない。

【０００７】上述したように２種類のチョッパ回路から
発生する電圧は、各スイッチ素子に設けられたＰＷＭ発
振器のパルス幅によって制御されるので、パワーアンプ
の出力信号或いは入力信号を検出し、図示せぬ制御回路
によってＰＷＭ発振器の出力パルスを制御することで、
上述した図６に示すように出力信号に応じて電源電圧を
変化させることが可能となる。例えば、パワーアンプの
入力信号が規定した信号電圧以内であれば、ＰＷＭ発振
器を停止させ例えばｃ端子側に＋１２Ｖを出力し、ｄ端
子側に０Ｖを出力させ１２Ｖの電源電圧として負荷に供
給する。また、規定した以上の入力信号がある場合は、
制御回路からの制御信号によりパルスを出力させ、各ス
イッチ素子に供給することにより、例えばｃ端子側に＋
１６Ｖを出力させ、ｄ端子側に−４Ｖの電圧を出力させ
＋２０Ｖの電源電圧として負荷に供給する。

【０００８】

【発明が解決しようとする課題】上述したように、パワ
ーアンプの出力信号に応じて電源電圧を効率的に変化さ
せる電源回路を用いる場合は、図７に示した２種類のチ
ョッパ回路で構成されるプラス・マイナス２電源回路が
最も一般的である。しかし、回路構成が複雑になること
から、コストが高くなり、小形軽量化が図り難い。ま
た、スイッチ素子として例えばＰ型ＭＯＳＦＥＴとＮ型
ＭＯＳＦＥＴの様に種類の異なる２種類の半導体スイッ
チ素子が必要となり、環境条件による特性変化を含めて
特性的に合うスイッチ素子を入手することが困難であ
る。このため、２種類のチョッパ回路の条件を合わせる
ことが難しくＰＷＭ発振器を制御する制御回路に多くの
負担（回路的及び工数的に）が有った。本発明は、上述
した問題点に鑑みてなされたものであり、異なる２種類
のスイッチ素子を不要とし、回路構成が簡単で、ローコ
ストで、小形化可能な電源回路を提供することにある。

【０００９】

【課題を解決するための手段】請求項１記載の発明は、
入力信号を増幅するための増幅部に供給する電源電圧を
生成するための電源回路であって、直流電圧源と、一端
が直流電圧源の一端に接続され、他端が第１のダイオー
ドのアノードに接続された第１のコイルと、一端が直流
電圧源の他端に接続され、他端が第２のダイオードのカ
ソードに接続された第２のコイルと、第１のダイオード
のカソードと直流電圧源の他端に接続され、第１のコイ
ルに発生した逆起電力を蓄える第１のコンデンサと、第
２のダイオードのアノードと前記直流電圧源の他端に接
続され、前記第２のコイルに発生した逆起電力を蓄える
第２のコンデンサと、第１のダイオードのアノードと第
２のダイオードのカソード間に接続された開閉手段と、
開閉手段に接続され、開閉手段の開閉動作を制御する開
閉制御手段と、第１のダイオードのカソードと、第２の
ダイオードのアノード間に接続された増幅手段と、を備
えたことを特徴とする。

【００１０】また、請求項２記載の発明は、請求項１記
載の電源回路において、開閉手段は、増幅手段の入力信
号レベルを検出する信号レベル検出手段と、増幅手段に
供給される電源電圧を検出する電源電圧検出手段と、検
出された電源電圧を所定量減衰させる減衰手段と、減衰
手段の出力と検出された入力信号レベルとの比較結果に
基づき、開閉手段の開閉動作を制御する制御信号を出力
する制御信号生成手段と、を有することを特徴とする。

【００１１】また、請求項２記載の発明は、請求項１記
載の電源回路において、開閉手段は、増幅手段の出力信
号レベルを検出する信号レベル検出手段と、増幅手段に
供給される電源電圧を検出する電源電圧検出手段と、検
出された電源電圧を所定量減衰させる第１の減衰手段
と、検出された出力信号レベルを所定量減衰させる第２
の減衰手段と、第１の減衰手段の出力と第２の減衰手段
の出力との比較結果に基づき、開閉手段の開閉動作を制
御する制御信号を出力する制御信号生成手段と、を有す
ることを特徴とする。

【００１２】

【発明の実施の形態】図１は、本発明の実施の形態であ
る電源回路及び各種制御手段をオーディオアンプに適用
した第１実施例の電源電圧コントロール回路のブロック
図である。図１において、符号２０はオーディオアンプ
の入力端子であり、コンデンサ２１を介して増幅部とし
てのパワーアンプ２２の入力端子に信号が供給される。
また、パワーアンプ２２の入力端子には増幅器２３が接
続され、該増幅器２３の出力信号は信号レベル検出手段
としての絶対値検出回路２４に供給される。この絶対値
検出回路２４は、後述する複数のパワーアンプを有する
場合に備えて複数の入力端子を設けている。絶対値検出
回路２４の出力信号は、後述するパワーアンプ２２の損
失電圧を補正するために設けられた直流電圧２５を経て
電源電圧検出手段としての比較器２６の一方の入力端子
である非反転入力端子（＋）に供給される。

【００１３】この比較器２６の出力信号は、制御信号検
出手段としてのパルス幅変調器２７の一方の入力端子で
ある非反転入力端子（＋）に供給される。また、パルス
幅変調器２７の反転入力端子（−）には、三角波発生器
２８が接続され、規定する周波数の三角波信号が供給さ
れる。パルス幅変調器２７の出力信号は、電源回路とし
ての２出力昇圧型チョッパ回路２９のｅ端子に供給され
る。この２出力昇圧型チョッパ回路２９は、ａ端子に直
流電源としての電池（Ｖｂ）を供給することによって、
プラス（＋Ｖｃ）とマイナス（−Ｖｃ）の２種類の電圧
を出力する昇圧型チョッパ回路であり、各出力電圧はパ
ルス幅変調器２７から供給されるパルス幅変調信号によ
って制御される。

【００１４】一方、パワーアンプ２２の出力端子は、負
荷（ＲＬ）３０の一方に接続され、他方は２出力昇圧型
チョッパ回路２９の各出力端子に各々接続された２つの
コンデンサ３１及び３２の中点に接続されている。パワ
ーアンプ２２は、２出力昇圧型チョッパ回路２９から電
源電圧（±Ｖｃ）が供給され、パワーアンプ２２の図示
せぬ内部バイアス回路によって２出力昇圧型チョッパ回
路２９から出力される＋Ｖｃ及び−Ｖｃ電圧を加算した
電圧の略１／２（中点電圧）の電圧を中心に動作する様
に構成されている。２出力昇圧型チョッパ回路２９のｃ
端子（＋Ｖｃ）には、減衰手段としての減衰器Ａ３３が
接続され、減衰器Ａ３３の出力は上述した比較器２６の
反転入力端子（−）に供給されている。また、パワーア
ンプ２２の出力端子と絶対値検出回路２４間に設けられ
た減衰器Ｂ２４は、後述する信号レベル検出をパワーア
ンプ２２の出力振幅で行う場合に用いられる回路であ
り、図中点線で示している。

【００１５】ここで、上述した電源電圧コントロール回
路に用いられた２出力昇圧型チョッパ回路２９の回路構
成を図２を用いて説明する。図２において、２出力昇圧
型チョッパ回路２９のａ端子には、第１のコイル（Ｌ
１）４１を介して開閉手段としてのＮＭＯＳＦＥＴ（以
下ＦＥＴと略す）４２のドレイン端子及び第１のダイオ
ード（Ｄ１）４３のアノード端子が接続されている。ま
た、ｂ端子には第２のコイル（Ｌ２）４５が接続され、
他方端にはＦＥＴ４２のソース端子及び第２のダイオー
ド（Ｄ２）４６のカソード端子が接続されている。ま
た、ｂ端子には２つのコンデンサ（Ｃ１）４８とコンデ
ンサ（Ｃ２）４７との中点に接続され、コンデンサ（Ｃ
２）４７の他方端はダイオード（Ｄ２）４６のアノード
端子に、また、コンデンサ（Ｃ１）４８の他方端はダイ
オード（Ｄ１）４３のカソード端子に夫々接続されてい
る。

【００１６】ダイオード（Ｄ１）４３のカソード端子は
２出力昇圧型チョッパ回路２９のプラス電圧出力端子と
してのｃ端子に接続され、ダイオード（Ｄ２）４６のア
ノード端子はマイナス電圧端子としてのｄ端子に接続さ
れている。このｃ端子とｄ端子間には、平滑用のコンデ
ンサ（Ｃ３）４９が接続されている。この２出力昇圧型
チョッパ回路２９の各端子は、図１に示すようにａ端子
及びｂ端子間には、直流電圧としての電池（例えば＋１
２Ｖ）４０が接続され、ａ端子側に正電圧が印加され、
ｂ端子側は負電圧が接続されたアース端子である。ま
た、ｃ端子とｄ端子間には、増幅手段等の負荷３０が接
続されている。

【００１７】では、ここで図１に示す電源電圧コントロ
ール回路及び２出力昇圧型チョッパ回路２９の動作を説
明するに当たり、本出願人が特願平８−１３１０２３号
出願において開示されている内容に関しては、簡略化し
て説明する。先ず、図２を用いて２出力昇圧型チョッパ
回路２９の動作を説明する。２出力昇圧型チョッパ回路
２９のａ端子に＋１２Ｖの電池４０が、ｂ端子はアース
端子に、ｃ端子−ｄ端子間には負荷３０が夫々接続され
ている。ｅ端子に信号がない、或いは低い電圧の場合
は、ＦＥＴ４２はＯＦＦ（非導通）状態となり、電池４
０から供給される電流は、コイル（Ｌ１）４１、ダイオ
ード（Ｄ１）４３、負荷３０、ダイオード（Ｄ２）４６
及びコイル（Ｌ２）４５の経路でアース端子に流入す
る。

【００１８】ここで、ｅ端子から高いパルス電圧が印加
されるとＦＥＴ４２はＯＮ状態、即ち略短絡状態にな
る。仮にコイル（Ｌ２）４５のインピーダンスがゼロと
仮定すれば、コイル（Ｌ１）４１とダイオード（Ｄ１）
４３の接続点（図中Ｃ点）は略短絡状態になるので、電
池４０から供給される電流はコイル（Ｌ１）４１に蓄え
られる。次いでＦＥＴ４２が再びＯＦＦ状態になると、
コイル（Ｌ１）４１に蓄えられた電流は、逆起電力の形
態で放出されるが、この時逆起電力で発生した電流値は
電池４０の電流に加算された電流値となってダイオード
（Ｄ１）４３を通過し、ｃ端子に電池４０の電圧（＋Ｖ
ｂ）よりも高いプラス電圧（＋Ｖｃ）が発生する。これ
らの動作は昇圧チョッパ回路として公知である。

【００１９】一方、コイル（Ｌ２）４５のインピーダン
スは、実際にはゼロでないので、ＦＥＴ４２がＯＮ状態
の時には、コイル（Ｌ１）４１の場合と同様にコイル
（Ｌ２）４５にも電流が蓄えられる。次いでＦＥＴ４２
が再びＯＦＦ状態になると、コイル（Ｌ２）４５に蓄え
られた電流は、逆起電力の形態で放出されるが、この時
逆起電力はアースに対して行われるため、コイル（Ｌ
２）４５とダイオード４６の接続点（図中Ｄ点）にはア
ースに対してマイナス電流が発生するので、ダイオード
（Ｄ２）４６を通過し、ｄ端子に電池４０の電圧よりも
低いマイナス電圧（−Ｖｃ）が発生する。

【００２０】図３は、２出力昇圧型チョッパ回路２９内
部の各接続点に於ける電圧波形の関係を示した。図３
（ａ）は、ｅ端子に供給されるパルス信号の波形を示
し、ＦＥＴ４２のゲート端子に供給される。また、図３
（ｂ）は、ＦＥＴ４２のゲート端子に供給されパルス信
号に同期してＦＥＴ４２がスイッチ動作し、これに応じ
た電流の変化を示している。図中Ｅ波形は、コイル（Ｌ
１）４１、ダイオード（Ｄ１）４３、コンデンサ（Ｃ
１）４８及びＦＥＴ４２によって構成されるプラス電圧
用昇圧型チョッパ回路の波形であり、Ｆ波形はコイル
（Ｌ２）４５、ダイオード（Ｄ２）４６、コンデンサ
（Ｃ２）４７及びＦＥＴ４２によって構成されるマイナ
ス電圧用昇圧型チョッパ回路の波形である。Ｅ波形及び
Ｆ波形は、コンデンサ４７、４８及び４９による充放電
特性を示すが簡略化のため矩形波形で示した。また、図
中Ｇ部は、ＦＥＴ４２が導通状態の時のＯＮ抵抗分を示
している。

【００２１】Ｖｄは、ダイオードが導通状態の時の損失
電圧であり、Ｃ点及びＤ点に発生した電圧よりも損失電
圧（Ｖｄ）分だけ低い電圧が出力電圧となる。２出力昇
圧型チョッパ回路２９に用いられるコイル４１、４５、
ダイオード４３、４６及びコンデンサ４７、４８の値を
略同一に、即ちＬ１＝Ｌ２、Ｄ１＝Ｄ２、Ｃ１＝Ｃ２と
なるように設定することにより、ＦＥＴ４２に供給され
るパルス幅変調信号に応じて昇圧される電圧値をほぼ同
一に制御することが可能である。

【００２２】次いで、図１に示す電源電圧コントロール
回路全体の動作を説明する。電源電圧コントロール回路
の入力端子２０には、例えば最大振幅が２Ｖの正弦波信
号が入力される。この正弦波信号は、コンデンサ２１を
介してパワーアンプ２２に供給され、増幅される。パワ
ーアンプ２２（利得をＡとする）の出力信号は、負荷３
０を経て負極信号はコンデンサ３２を介して、２出力昇
圧型チョッパ回路２９のｄ端子側に、また正極信号はコ
ンデンサ３１を介してｃ端子側に流入する。また、入力
端子２０の正弦波信号は、増幅器２３（利得をＢとす
る）で増幅され絶対値検出回路２４に供給される。この
絶対値検出回路２４は供給される正弦波信号の負極信号
を正極側に反転出力させ、且つ供給される正弦波信号の
振幅値を損なわず出力する直線両波整流回路である。

【００２３】絶対値検出回路２４の出力信号は、パワー
アンプ２２の損失電圧を補正のために設けられた直流電
圧２５（後述するＶｔｈ´＝Ｖｔｈ／Ｃ）で加算され比
較器２６の非反転入力端子（＋）の供給される。一方、
比較器２６の反転入力端子（−）には２出力昇圧型チョ
ッパ回路２９のｃ端子側から減衰器Ａ３３で１／Ｃに減
衰された電圧が供給されている。この減衰器Ａ３３は図
示せぬ２本の抵抗で構成され、２出力昇圧型チョッパ回
路２９から出力される２つの電圧の中点電圧に対する＋
Ｖｃ電圧の減衰を行っている。比較器２６の出力電圧
は、パルス幅変調器２７の非反転入力端子（＋）に供給
される。このパルス幅変調器２７の反転入力端子（−）
には、三角波発生器２８から三角波信号が供給されてお
り、比較器２６の出力電圧に応じてＯＮ−ＯＦＦ時間の
異なるパルス幅変調されたパルス信号を２出力昇圧型チ
ョッパ回路２９の入力端子（ｅ端子）に供給する。

【００２４】いま、仮にパルス幅変調器２７の出力電圧
によって２出力昇圧型チョッパ回路２９のＦＥＴ４２が
ＯＦＦ状態にある場合は、図２で示すように電池（Ｖ
ｂ）４０の電流はコイル４１、ダイオード４３、負荷５
０、ダイオード４６及びコイル４５を経てアースに流入
するので、２つのダイオードの損失電圧（Ｖｄ）が無い
ものとすれば、ｃ端子の電圧（＋Ｖｃ）は、略１２Ｖで
あり、ｄ端子の電圧（−Ｖｃ）は略０Ｖとなる。この時
のパワーアンプ２２は、図４（ａ）に示すように＋６Ｖ
を中心に０から＋１２Ｖの間で動作している。図４の図
中Ｖｔｈは、パワーアンプ２２の無効電圧であり、供給
される電源電圧（＋Ｖｃ）からこの無効電圧（Ｖｔｈ）
を減じた電圧の範囲以上の出力振幅を得ることができな
い。

【００２５】動作を明確にするため、具体的な数値を用
いて説明する。いま、入力端子２０に供給される正弦波
信号の最大振幅電圧を例えば±０．８Ｖ、パワーアンプ
２２の利得Ａは６倍、増幅器２３の利得Ｂは２倍、減衰
器Ａ３３の減衰量Ｃを１／３と仮定する。入力端子２０
に供給される正弦波信号は、パワーアンプ２２で６倍に
増幅されるので、負荷３０には±４．８Ｖの正弦波が出
力される。また、入力端子２０に供給される正弦波信号
は、増幅器２３で２倍に増幅され、±１．６Ｖの正弦波
が絶対値検出回路２４に供給される。そして、絶対値検
出回路２４は両波整流された最大振幅が１．６Ｖの信号
を出力する。絶対値検出回路２４の出力信号は、直流電
圧２５に重畳された信号として比較器２６に供給され
る。この直流電圧２５（Ｖｔｈ´）は上述したようにパ
ワーアンプ２２の無効電圧（Ｖｔｈ）を１／Ｃ倍した電
圧であるから、Ｖｔｈを０．６ＶとすればＶｔｈ´＝
０．２Ｖである。

【００２６】一方、ｃ端子に接続されている減衰器３３
は、＋Ｖｃ（＋１２Ｖ）と中点電圧（＋６Ｖ）の差電圧
を１／Ｃ倍するように設けられているので、減衰器３３
の出力電圧は、＋６Ｖ×１／３＝２Ｖとなる。比較器２
６の非反転入力端子（＋）には１．６Ｖ＋０．２Ｖ＝
１．８Ｖの電圧が、また、反転入力端子（−）には、２
Ｖが夫々供給されるので、比較器２６の出力は低い電圧
になり、これをパルス幅変調器２７の非反転入力端子
（＋）に供給する。このパルス幅変調器２７は三角波発
生器２８から供給される三角波の電圧と比較器２６の出
力電圧を比較し、比較器２６の出力電圧が高い時はＯＮ
時間の長いパルスを発生し、比較器２６の出力電圧が低
い場合はＯＮ時間の短いパルスを発生するように構成し
ているので、上記の条件の場合は、２出力昇圧型チョッ
パ回路２９のｃ端子の出力電圧は＋１２Ｖに保持され
る。

【００２７】次に、入力端子２０に供給される正弦波信
号の例えば最大振幅電圧が±１．９Ｖになった場合につ
いて説明する。他の条件は同一なので、パワーアンプ２
２の出力電圧は、±１１．４Ｖとなる。また、増幅器２
３の出力は±３．８Ｖとなるので、絶対値検出回路２４
の出力電圧は３．８Ｖとなる。この結果、比較器２６の
非反転入力端子（＋）には、３．８Ｖ＋０．２Ｖ＝４．
０Ｖとなる。しかし、現在、２出力昇圧型チョッパ回路
２９のｃ端子の出力電圧は＋１２Ｖに保持されているの
で、比較器２６の反転入力端子（−）には、２Ｖが供給
されている。このため比較器２６の出力は高い電圧にな
り、これをパルス幅変調器２７の非反転入力端子（＋）
に供給する。パルス幅変調器２７は三角波発生器２８か
ら供給される三角波の電圧よりも高い電圧が供給される
ので、ＯＮ時間の長いパルス信号を発生する。

【００２８】２出力昇圧型チョッパ回路２９は、パルス
幅に応じて電圧を昇圧するように動作するので、ｃ端子
電圧（＋Ｖｃ）及びｄ端子電圧（−Ｖｃ）は共に同一の
変化率で上昇する。いま、ｃ端子電圧が＋１２Ｖから＋
１８Ｖに６Ｖの電圧が昇圧されたと仮定すれば、ｄ端子
電圧は０Ｖから−６Ｖに電圧が昇圧される。この時の中
点電圧は、１８Ｖ−（１８Ｖ＋６Ｖ）／２＝６Ｖとな
る。減衰器３３はこの中点電圧とｃ端子電圧の＋１８Ｖ
との差電圧を検出し減衰させるので、減衰器Ａ３３の出
力電圧は４Ｖとなり比較器２６の２つの入力端子電圧が
同一になる。この時の電源電圧と出力信号の関係を図４
（ｂ）に示した。

【００２９】上述したように電源電圧コントロール回路
は、比較器２６、パルス幅変調器２７、２出力昇圧型チ
ョッパ回路２９及び減衰器Ａ３３を含めた帰還回路が構
成されているので、予め、パワーアンプとして必要とさ
れる最大出力電力が決まるので、パワーアンプ２２の利
得Ａ、増幅器２３の利得Ｂ及び減衰器３３の減衰量Ｃの
値等が予め設定することが可能となり、入力端子２０に
供給される信号の振幅値に応じて２出力昇圧型チョッパ
回路２９を制御し、必要となる電源電圧を供給させるこ
とが可能となる。また、出力信号に対して２出力昇圧型
チョッパ回路２９の制御する方式として図１に示す減衰
器Ｂ３４を用いても良い。この場合、減衰器Ｂ３４の減
衰量は減衰器Ａ３３と同一の値を用いることができる。

【００３０】上述したように図４の図中に示した、Ｖｔ
ｈはパワーアンプ２２の無効電圧であり、供給される電
源電圧に関係なく一定の値を有するが、採用するパワー
アンプや増幅形態により多少の異なる場合があるが、パ
ワーアンプ２２の利得Ａ、増幅器２３の利得Ｂ及び減衰
器３３の減衰量Ｃの各設定値との関係を以下に示すよう
に設定すれば、減衰器Ｂ３４の減衰量も含め、上述した
本発明の動作が可能となる。即ち、略Ｃ＝Ａ／Ｂの関係
を確保することが必要である。また、以上のことから、
電源電圧コントロール回路に用いられる直流電圧２５
は、Ｖｔｈ´＝Ｖｔｈ／Ｃで示される補正電圧を用いる
ことにより、電源電圧検出手段としての比較器２６の２
つの入力電圧を検出し監視することにより、常に必要と
なる電源電圧を供給することが可能となる。

【００３１】図５は、本発明の実施の形態である電源回
路及び各種制御手段をオーディオアンプに適用した第２
実施例の電源電圧コントロール回路ブロック図である。
尚、第２実施例と同一の部分には同一の符号を付し、同
一の部分に対しては重複を避け、説明を省略する。図１
に示す第１実施例は１つのパワーアンプ２２の場合で説
明したが、第２実施例では第２のパワーアンプ３５を設
け、負荷３０に対してＢＴＬ駆動する方式である。この
ため、入力端子２０に供給されるオーディオ信号の極性
は反転させる利得が１の反転アンプ３６を設けると共
に、第２のパワーアンプ３５の出力端子から絶対値検出
回路２４に対する減衰器Ｃ３７を設けた。新たに設けた
反転アンプ３６は、利得を１にしているので、第１実施
例で説明した条件と異なる点は無い。

【００３２】本発明の実施の形態に用いられる絶対値検
出回路２４には、複数のパワーアンプを有する場合に備
えて複数の入力端子を設けている。このことは、例え
ば、入力信号の異なる複数のパワーアンプの電源に本発
明の２出力昇圧型チョッパ回路２９を共通に用いた場
合、一方のパワーアンプの入力信号が小さいため、低い
電源電圧の供給で十分であっても、他方のパワーアンプ
に大きな入力信号が供給され、高い電源電圧の供給が必
要になる場合が多々生じる。しかし、他のパワーアンプ
からの信号を検出する複数の入力端子を絶対値検出回路
２４に設けたので、最も高い電源電圧を必要としている
パワーアンプに対応して電源電圧を昇圧して供給するこ
とが可能となる。

【００３３】尚、本発明の実施の形態の説明は、２出力
昇圧型チョッパ回路２９の電源電圧が図４（ｂ）又は図
６（ａ）に示す電源電圧切替え方式で図示したが、電源
電圧コントロール回路に示す比較回路２６の出力電圧の
形態（アナログ又はデジタル）とパルス幅変調器２７の
入力信号の比較の方法によっては、図６に示した各種の
電源供給方式が採用できることは言うまでもない。

【００３４】

【発明の効果】本発明の実施の形態に用いられる２出力
昇圧型チョッパ回路２９は、プラス電源を担うコイル
（Ｌ２）４１、ダイオード（Ｄ２）４３及びコンデンサ
（Ｃ２）４８と、マイナス電源を担うコイル（Ｌ１）４
５、ダイオード（Ｄ１）４６及びコンデンサ（Ｃ１）４
７は、Ｌ１＝Ｌ２、Ｄ１＝Ｄ２、Ｃ１＝Ｃ２の様に略同
一となる部品を用いて構成し、且つ、１種類のＦＥＴ４
２でスイッチ動作させているので、プラス電圧及びマイ
ナス電圧の昇圧値を略同一にすることが可能となる。ま
た、スイッチ素子が１つで構成されるので、２出力昇圧
型チョッパ回路２９全体の特性が均一化され、ローコス
トで、小形化可能な電源回路を提供することが可能とな
る。また、Ｌ１とＬ２は略同一の電流が流れるので同一
のコア（一つのコア、例えばトロイダル等）に巻くこと
ができＬ１＝Ｌ２と、構成し易くなるので２出力昇圧型
チョッパ回路２９全体の特性が均一化される。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を示す電源電圧コン
トロール回路ブロック図。

【図２】本発明の第１の実施の形態を示す電源電圧コン
トロール回路ブロック図に用いられる２出力昇圧型チョ
ッパ回路のブロック図。

【図３】２出力昇圧型チョッパ回路の各接続点の波形を
示す図。

【図４】パワーアンプの出力信号と電源電圧の関係を示
す図。

【図５】本発明の第２の実施の形態を示す電源電圧コン
トロール回路ブロック図。

【図６】従来例の於ける出力信号と電源電圧の関係を示
す図。

【図７】従来例に於ける２出力昇圧型チョッパ回路のブ
ロック図。

【符号の説明】

２９・・２出力昇圧型チョッパ回路３０・・負荷４０・・電池４１・・コイル（Ｌ１）４２・・ＦＥＴ４３・・ダイオード（Ｄ１）４４・・抵抗４５・・コイル（Ｌ２）４６・・ダイオード（Ｄ２）４７・・コンデンサ（Ｃ２）４８・・コンデンサ（Ｃ１）４９・・コンデンサ（Ｃ３）

Claims

【特許請求の範囲】

【請求項１】入力信号を増幅するための増幅部に供給
する電源電圧を生成するための電源回路であって、直流電圧源と、一端が前記直流電圧源の一端に接続され、他端が第１の
ダイオードのアノードに接続された第１のコイルと、一端が前記直流電圧源の他端に接続され、他端が第２の
ダイオードのカソードに接続された第２のコイルと、前記第１のダイオードのカソードと前記直流電圧源の他
端に接続され、前記第１のコイルに発生した逆起電力を
蓄える第１のコンデンサと、前記第２のダイオードのアノードと前記直流電圧源の他
端に接続され、前記第２のコイルに発生した逆起電力を
蓄える第２のコンデンサと、前記第１のダイオードのアノードと前記第２のダイオー
ドのカソード間に接続された開閉手段と、前記開閉手段に接続され、前記開閉手段の開閉動作を制
御する開閉制御手段と、前記第１のダイオードのカソードと、前記第２のダイオ
ードのアノード間に接続された増幅手段と、を備えたこ
とを特徴とする電源回路。
【請求項２】前記開閉手段は、前記増幅手段の入力信号レベルを検出する信号レベル検
出手段と、前記増幅手段に供給される電源電圧を検出する電源電圧
検出手段と、前記検出された電源電圧を所定量減衰させる減衰手段
と、前記減衰手段の出力と前記検出された入力信号レベルと
の比較結果に基づき、前記開閉手段の開閉動作を制御す
る制御信号を出力する制御信号生成手段と、を有するこ
とを特徴とする請求項１記載の電源回路。
【請求項３】前記開閉手段は、前記増幅手段の出力信号レベルを検出する信号レベル検
出手段と、前記増幅手段に供給される電源電圧を検出する電源電圧
検出手段と、前記検出された電源電圧を所定量減衰させる第１の減衰
手段と、前記検出された出力信号レベルを所定量減衰させる第２
の減衰手段と、前記第１の減衰手段の出力と前記第２の減衰手段の出力
との比較結果に基づき、前記開閉手段の開閉動作を制御
する制御信号を出力する制御信号生成手段と、を有する
ことを特徴とする請求項１記載の電源回路。