JPH0898512A - 出力電圧安定化回路およびそれを用いた電圧増倍器 - Google Patents
出力電圧安定化回路およびそれを用いた電圧増倍器Info
- Publication number
- JPH0898512A JPH0898512A JP7223518A JP22351895A JPH0898512A JP H0898512 A JPH0898512 A JP H0898512A JP 7223518 A JP7223518 A JP 7223518A JP 22351895 A JP22351895 A JP 22351895A JP H0898512 A JPH0898512 A JP H0898512A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- switch
- terminal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 出力電圧を安定的に保持し，実質的に電源電
圧，温度，プロセス，そして，一定の限度内で負荷吸収
電流とも無関係であるようにする。 【解決手段】 入力端子（ＩＮ）と，出力端子（ＯＵ
Ｔ）と，前記入力端子（ＩＮ）から電荷を取り出して前
記出力端子（ＯＵＴ）に伝達する電荷伝達コンデンサ
（Ｃ１）と，積分器とから構成され，入力が電圧増倍器
の出力端子に結合され，基準電圧（Ｖｒｉｆ）と前記電
圧増倍器の出力電圧（Ｖｏｕｔ）との間の差に対応した
連続電圧を発生する出力電圧安定化回路において，前記
連続電圧が前記電荷伝達コンデンサ（Ｃ１）の１つの端
子に供給される。
圧，温度，プロセス，そして，一定の限度内で負荷吸収
電流とも無関係であるようにする。 【解決手段】 入力端子（ＩＮ）と，出力端子（ＯＵ
Ｔ）と，前記入力端子（ＩＮ）から電荷を取り出して前
記出力端子（ＯＵＴ）に伝達する電荷伝達コンデンサ
（Ｃ１）と，積分器とから構成され，入力が電圧増倍器
の出力端子に結合され，基準電圧（Ｖｒｉｆ）と前記電
圧増倍器の出力電圧（Ｖｏｕｔ）との間の差に対応した
連続電圧を発生する出力電圧安定化回路において，前記
連続電圧が前記電荷伝達コンデンサ（Ｃ１）の１つの端
子に供給される。
Description
【０００１】
【発明の属する技術分野】この発明は，線形的に動作す
る出力電圧安定化回路を有する電圧増倍器あるいはブー
スタに関するものである。
る出力電圧安定化回路を有する電圧増倍器あるいはブー
スタに関するものである。
【０００２】
【従来の技術】電子システムにおいては，頻繁に起きる
ことであるが，例えば，低電圧バッテリー駆動装置や，
通常の５Ｖ供給電圧と比較して極めて高い書き込み電圧
を必要とするＥＥＰＲＯＭメモリーのように，電源電圧
より高い電圧を発生させなければならないものがある。
こうした機能を実行する回路は，電圧増倍器あるいはブ
ースタ回路と呼ばれ，通常は集積回路内に設けられてい
る。
ことであるが，例えば，低電圧バッテリー駆動装置や，
通常の５Ｖ供給電圧と比較して極めて高い書き込み電圧
を必要とするＥＥＰＲＯＭメモリーのように，電源電圧
より高い電圧を発生させなければならないものがある。
こうした機能を実行する回路は，電圧増倍器あるいはブ
ースタ回路と呼ばれ，通常は集積回路内に設けられてい
る。
【０００３】動作上の理由から電源電圧を２倍あるいは
３倍化しなければならない集積回路に用いられる場合を
例にとって，かなりの大きさ（最大数十分の１ミリアン
ペア）の出力電圧を供給することができる電圧増倍回路
の一例を図６に示す。
３倍化しなければならない集積回路に用いられる場合を
例にとって，かなりの大きさ（最大数十分の１ミリアン
ペア）の出力電圧を供給することができる電圧増倍回路
の一例を図６に示す。
【０００４】このような方式は，少なくとも２つの，や
や大きめのコンデンサを，通常は集積回路の外部で使用
することを要求される。第１のコンデンサＣ１は増倍器
の入力端子ＩＮからの電荷を取り入れて出力端子ＯＵＴ
に伝える役割を果たし，第２のコンデンサＣ２はこれら
の電荷を蓄積する役割を果たす。
や大きめのコンデンサを，通常は集積回路の外部で使用
することを要求される。第１のコンデンサＣ１は増倍器
の入力端子ＩＮからの電荷を取り入れて出力端子ＯＵＴ
に伝える役割を果たし，第２のコンデンサＣ２はこれら
の電荷を蓄積する役割を果たす。
【０００５】４つのスイッチ（ｓｗ１ａ，ｓｗ１ｂ，ｓ
ｗ２ａ，ｓｗ２ｂ）は，第１のフェーズ信号Φ１および
一時的にオーバラップしない第２のフェーズ信号Φ２に
よって制御される。
ｗ２ａ，ｓｗ２ｂ）は，第１のフェーズ信号Φ１および
一時的にオーバラップしない第２のフェーズ信号Φ２に
よって制御される。
【０００６】第１のフェーズ信号Φ１中，第１の（電荷
伝達）コンデンサＣ１が，電源電圧Ｖｂａｔとアースと
の間に接続され，そして上側プレートに下側プレートと
の関連で電源電圧Ｖｂａｔに等しい電圧が形成される。
第２のフェーズ信号Φ２中，下側プレートはＶｂａｔに
設定され，上側プレートは電圧Ｖｂａｔより高い電圧Ｖ
ｏｕｔが形成される出力ノードに接続される。
伝達）コンデンサＣ１が，電源電圧Ｖｂａｔとアースと
の間に接続され，そして上側プレートに下側プレートと
の関連で電源電圧Ｖｂａｔに等しい電圧が形成される。
第２のフェーズ信号Φ２中，下側プレートはＶｂａｔに
設定され，上側プレートは電圧Ｖｂａｔより高い電圧Ｖ
ｏｕｔが形成される出力ノードに接続される。
【０００７】伝達される電流がゼロの場合，直観的に分
かるように，数秒間後に出力電圧ＶｏｕｔはＶｂａｔの
二倍となり，完全に安定化する。
かるように，数秒間後に出力電圧ＶｏｕｔはＶｂａｔの
二倍となり，完全に安定化する。
【０００８】しかしながら，電流が流れている場合に
は，出力電圧Ｖｏｕｔは，電流値，用いられるプロセ
ス，および，稼働状況温度に依存するコンデンサとスイ
ッチ上の電圧降下に影響を受ける。
は，出力電圧Ｖｏｕｔは，電流値，用いられるプロセ
ス，および，稼働状況温度に依存するコンデンサとスイ
ッチ上の電圧降下に影響を受ける。
【０００９】しかしながら，バッテリー電圧は電圧放出
中さらに大きく変動する場合があるので，バッテリー駆
動システムの場合のように，例えば，供給電源Ｖｂａｔ
の値が変化しても，ブーストされた出力電圧を一定に保
持する必要性がしばしば起きる。このような場合，特別
な制御回路を用いて出力電圧を安定化させることが必要
となる。
中さらに大きく変動する場合があるので，バッテリー駆
動システムの場合のように，例えば，供給電源Ｖｂａｔ
の値が変化しても，ブーストされた出力電圧を一定に保
持する必要性がしばしば起きる。このような場合，特別
な制御回路を用いて出力電圧を安定化させることが必要
となる。
【００１０】電圧増倍器にの出力電圧安定化回路が装着
されている周知の方式としては，１９９２年１０月２２
日にモトローラ社が出願し，１９９３年５月１２日にＮ
ｏ．０５４０９４８の番号で開示された出願Ｎｏ．９２
１１８０８４がある。
されている周知の方式としては，１９９２年１０月２２
日にモトローラ社が出願し，１９９３年５月１２日にＮ
ｏ．０５４０９４８の番号で開示された出願Ｎｏ．９２
１１８０８４がある。
【００１１】上記出願において開示されている電圧増倍
器は，上記で説明したものと同じタイプであって，安定
化回路は出力電圧Ｖｏｕｔのためのネガティブ調整ルー
プによって構成されている。
器は，上記で説明したものと同じタイプであって，安定
化回路は出力電圧Ｖｏｕｔのためのネガティブ調整ルー
プによって構成されている。
【００１２】この調整ループは，電圧増倍器の出力電圧
と基準電圧との差に比例した連続エラー信号を発生する
ように設計された積分器によって実現される。このエラ
ー信号は，（電圧増倍回路の動作サイクルの伝導フェー
ズにおいて）電源電圧で電荷伝達コンデンサの接続スイ
ッチとして動作し，内部抵抗，したがってコンデンサ電
荷時間定数（capacitor charge time constant) を制御
するトランジスタを制御するために用いられる。こうし
た方法で，電圧増倍器の出力電圧の値を一定に制御する
ものである。
と基準電圧との差に比例した連続エラー信号を発生する
ように設計された積分器によって実現される。このエラ
ー信号は，（電圧増倍回路の動作サイクルの伝導フェー
ズにおいて）電源電圧で電荷伝達コンデンサの接続スイ
ッチとして動作し，内部抵抗，したがってコンデンサ電
荷時間定数（capacitor charge time constant) を制御
するトランジスタを制御するために用いられる。こうし
た方法で，電圧増倍器の出力電圧の値を一定に制御する
ものである。
【００１３】
【発明が解決しようとする課題】この方式に関連した主
な問題点は，ＭＯＳトランジスタの内部抵抗と，その制
御ゲートに印加された電圧との間の依存性が，強度に非
線形で，その結果として調整ループも非線形になってし
まうことである。
な問題点は，ＭＯＳトランジスタの内部抵抗と，その制
御ゲートに印加された電圧との間の依存性が，強度に非
線形で，その結果として調整ループも非線形になってし
まうことである。
【００１４】当業者には周知のように，非線形フィード
バック・ループは，かなりの“ロッキング時間”という
問題，すなわち，回路が始動されてから正しい出力電圧
に到達するまでにかなりの時間がかかるという問題と，
突然の負荷吸収によって電流ピークに達した後の上記電
圧を保持するのが難しいという問題があった。
バック・ループは，かなりの“ロッキング時間”という
問題，すなわち，回路が始動されてから正しい出力電圧
に到達するまでにかなりの時間がかかるという問題と，
突然の負荷吸収によって電流ピークに達した後の上記電
圧を保持するのが難しいという問題があった。
【００１５】この発明は，上記に鑑みてなされたもので
あって，出力電圧を安定的に保持し，実質的に電源電
圧，温度，プロセス，そして，一定の限度内で負荷吸収
電流とも無関係で，そのことによって，周知の技術に関
連する上に述べたような問題点を克服するような構造
的，機能的特徴を有する比較的高い出力電流用の出力電
圧安定化回路およびそれを用いた電圧増倍器（あるいは
ブースタ）を得ることを目的とする。
あって，出力電圧を安定的に保持し，実質的に電源電
圧，温度，プロセス，そして，一定の限度内で負荷吸収
電流とも無関係で，そのことによって，周知の技術に関
連する上に述べたような問題点を克服するような構造
的，機能的特徴を有する比較的高い出力電流用の出力電
圧安定化回路およびそれを用いた電圧増倍器（あるいは
ブースタ）を得ることを目的とする。
【００１６】
【課題を解決するための手段】上記の目的を達成するた
めに，請求項１に係る出力電圧安定化回路にあっては，
入力端子（ＩＮ）と，出力端子（ＯＵＴ）と，前記入力
端子（ＩＮ）から電荷を取り出して前記出力端子（ＯＵ
Ｔ）に伝達する電荷伝達コンデンサ（Ｃ１）と，積分器
とから構成され，入力が電圧増倍器の出力端子に結合さ
れ，基準電圧（Ｖｒｉｆ）と前記電圧増倍器の出力電圧
（Ｖｏｕｔ）との間の差に対応した連続電圧を発生する
出力電圧安定化回路において，前記連続電圧が前記電荷
伝達コンデンサ（Ｃ１）の１つの端子に供給されるもの
である。
めに，請求項１に係る出力電圧安定化回路にあっては，
入力端子（ＩＮ）と，出力端子（ＯＵＴ）と，前記入力
端子（ＩＮ）から電荷を取り出して前記出力端子（ＯＵ
Ｔ）に伝達する電荷伝達コンデンサ（Ｃ１）と，積分器
とから構成され，入力が電圧増倍器の出力端子に結合さ
れ，基準電圧（Ｖｒｉｆ）と前記電圧増倍器の出力電圧
（Ｖｏｕｔ）との間の差に対応した連続電圧を発生する
出力電圧安定化回路において，前記連続電圧が前記電荷
伝達コンデンサ（Ｃ１）の１つの端子に供給されるもの
である。
【００１７】また，請求項２に係る出力電圧安定化回路
にあっては，前記連続電圧が，少なくとも１つのタイミ
ング信号によってインターロックされたスイッチにより
前記電荷伝達コンデンサ（Ｃ１）の前記端子に印加され
るものである。
にあっては，前記連続電圧が，少なくとも１つのタイミ
ング信号によってインターロックされたスイッチにより
前記電荷伝達コンデンサ（Ｃ１）の前記端子に印加され
るものである。
【００１８】また，請求項３に係る出力電圧安定化回路
にあっては，前記スイッチが，相互に並列に接続され，
相互に補間しあう第１および第２のタイミング信号によ
って制御される一対の機能的に相補的なトランジスタ
（Ｍ４，Ｍ５）によって構成されているものである。
にあっては，前記スイッチが，相互に並列に接続され，
相互に補間しあう第１および第２のタイミング信号によ
って制御される一対の機能的に相補的なトランジスタ
（Ｍ４，Ｍ５）によって構成されているものである。
【００１９】また，請求項４に係る出力電圧安定化回路
にあっては，前記第１のタイミング信号が，前記電荷伝
達コンデンサ（Ｃ１）内に蓄積されている電荷を前記電
圧増倍器の出力コンデンサ（Ｃ２）に伝達するためのス
イッチ（Ｍ２）のパイロット・フェーズと一致した信号
である。
にあっては，前記第１のタイミング信号が，前記電荷伝
達コンデンサ（Ｃ１）内に蓄積されている電荷を前記電
圧増倍器の出力コンデンサ（Ｃ２）に伝達するためのス
イッチ（Ｍ２）のパイロット・フェーズと一致した信号
である。
【００２０】また，請求項５に係る出力電圧安定化回路
にあっては，前記パイロット・フェーズが，電圧によっ
てブーストされたフェーズであり，前記第１および第２
のタイミング信号が，電圧によってブーストされた信号
ではないものである。
にあっては，前記パイロット・フェーズが，電圧によっ
てブーストされたフェーズであり，前記第１および第２
のタイミング信号が，電圧によってブーストされた信号
ではないものである。
【００２１】また，請求項６に係る出力電圧安定化回路
にあっては，前記積分器が，反転入力および出力との間
に直列に接続されたインピーダンス（ＺＩ）を含むネガ
ティブ・フィードバック・ラインを有する演算増幅器
（ＯＡ）を備え，前記積分器の出力端子は前記電荷伝達
コンデンサ（Ｃ１）の前記端子と結合しているものであ
る。
にあっては，前記積分器が，反転入力および出力との間
に直列に接続されたインピーダンス（ＺＩ）を含むネガ
ティブ・フィードバック・ラインを有する演算増幅器
（ＯＡ）を備え，前記積分器の出力端子は前記電荷伝達
コンデンサ（Ｃ１）の前記端子と結合しているものであ
る。
【００２２】また，請求項７に係る出力電圧安定化回路
にあっては，前記インピーダンス（ＺＩ）が，集積コン
デンサ（ＣＩ）と，安定性を向上させるために前記演算
増幅器（ＯＡ）の伝達機能において低周波数ゼロを供給
するように設定された抵抗値を有する抵抗（ＲＺ）とに
よって構成されているものである。
にあっては，前記インピーダンス（ＺＩ）が，集積コン
デンサ（ＣＩ）と，安定性を向上させるために前記演算
増幅器（ＯＡ）の伝達機能において低周波数ゼロを供給
するように設定された抵抗値を有する抵抗（ＲＺ）とに
よって構成されているものである。
【００２３】また，請求項８に係る電圧増倍器にあって
は，少なくとも１つの第１の電荷伝達コンデンサ（Ｃ
１）と，電荷を蓄積するための第２のコンデンサ（Ｃ
２）と，前記第１の電荷伝達コンデンサ（Ｃ１）の第１
の端子を第１の基準電圧に接続する第１のスイッチ（Ｍ
３）と，前記第１の電荷伝達コンデンサ（Ｃ１）の第２
の端子を第２の基準電圧（Ｖｂａｔ）に接続する第２の
スイッチ（Ｍ１）と，前記第１の電荷伝達コンデンサ
（Ｃ１）の第２の端子を，電圧増倍器の出力ノード（Ｏ
ＵＴ）を構成する前記第２のコンデンサ（Ｃ２）の第１
の端子に接続する第３のスイッチ（Ｍ２）と，第１のパ
イロット・フェーズ信号により制御される第１および第
２のスイッチ（Ｍ３，Ｍ１）と，第２のパイロット・フ
ェーズ信号によって制御される第３のスイッチ（Ｍ２）
とを有する電圧増倍器において，第３の基準電圧（Ｖｒ
ｉｆ）が印加される非反転入力と，電圧分周器によって
前記出力ノード（ＯＵＴ）に接続されると共に，インピ
ーダンス（ＺＩ）によって，その出力端子に接続される
反転入力とを有する演算増幅器（ＯＡ）と，前記演算増
幅器（ＯＡ）の出力端子と前記第１の電荷伝達コンデン
サ（Ｃ１）の前記第１の端子との間に接続された第４の
スイッチとを具備するものである。
は，少なくとも１つの第１の電荷伝達コンデンサ（Ｃ
１）と，電荷を蓄積するための第２のコンデンサ（Ｃ
２）と，前記第１の電荷伝達コンデンサ（Ｃ１）の第１
の端子を第１の基準電圧に接続する第１のスイッチ（Ｍ
３）と，前記第１の電荷伝達コンデンサ（Ｃ１）の第２
の端子を第２の基準電圧（Ｖｂａｔ）に接続する第２の
スイッチ（Ｍ１）と，前記第１の電荷伝達コンデンサ
（Ｃ１）の第２の端子を，電圧増倍器の出力ノード（Ｏ
ＵＴ）を構成する前記第２のコンデンサ（Ｃ２）の第１
の端子に接続する第３のスイッチ（Ｍ２）と，第１のパ
イロット・フェーズ信号により制御される第１および第
２のスイッチ（Ｍ３，Ｍ１）と，第２のパイロット・フ
ェーズ信号によって制御される第３のスイッチ（Ｍ２）
とを有する電圧増倍器において，第３の基準電圧（Ｖｒ
ｉｆ）が印加される非反転入力と，電圧分周器によって
前記出力ノード（ＯＵＴ）に接続されると共に，インピ
ーダンス（ＺＩ）によって，その出力端子に接続される
反転入力とを有する演算増幅器（ＯＡ）と，前記演算増
幅器（ＯＡ）の出力端子と前記第１の電荷伝達コンデン
サ（Ｃ１）の前記第１の端子との間に接続された第４の
スイッチとを具備するものである。
【００２４】また，請求項９に係る電圧増倍器にあって
は，前記第４のスイッチが，第１の制御信号と，前記第
２のパイロット・フェーズ信号と一致するその補間信号
とによって制御される伝達ゲート（Ｍ４，Ｍ５）によっ
て構成されているものである。
は，前記第４のスイッチが，第１の制御信号と，前記第
２のパイロット・フェーズ信号と一致するその補間信号
とによって制御される伝達ゲート（Ｍ４，Ｍ５）によっ
て構成されているものである。
【００２５】また，請求項１０に係る電圧増倍器にあっ
ては，前記インピーダンス（ＺＩ）が，集積コンデンサ
（ＣＩ）と，安定性を向上させるために前記演算増幅器
（ＯＡ）の伝達機能において低周波数ゼロを供給するよ
うに設定された抵抗値を有する抵抗（ＲＺ）とによって
構成されているものである。
ては，前記インピーダンス（ＺＩ）が，集積コンデンサ
（ＣＩ）と，安定性を向上させるために前記演算増幅器
（ＯＡ）の伝達機能において低周波数ゼロを供給するよ
うに設定された抵抗値を有する抵抗（ＲＺ）とによって
構成されているものである。
【００２６】また，請求項１１に係る電圧増倍器にあっ
ては，少なくとも１つの第１の電荷伝達コンデンサ（Ｃ
１）と，電荷を蓄積するための第２のコンデンサ（Ｃ
２）と，前記第１の電荷伝達コンデンサ（Ｃ１）の第１
の端子を第１の基準電圧（Ｖｂａｔ）に接続するように
設計された第１のスイッチ（Ｍ１）と，前記第１の電荷
伝達コンデンサ（Ｃ１）の前記第１の端子を，電圧増倍
器の出力ノード（ＯＵＴ）を構成する前記第２のコンデ
ンサ（Ｃ２）の第１の端子に接続する第２のスイッチ
（Ｍ２）と，により構成され，前記第１のスイッチ（Ｍ
１）が第１のパイロット・フェーズ信号により制御さ
れ，前記第２のスイッチ（Ｍ２）が第２のパイロット・
フェーズ信号により制御される電圧増倍器において，前
記第２のパイロット・フェーズ信号と同期した第１のタ
イミング信号によって制御される第３のスイッチ（Ｍ
９）によって第２の基準電圧（Ｖｒｉｆ）に接続され，
さらに，前記第１のパイロット・フェーズ信号に同期し
た第２のタイミング信号によって制御される第４のスイ
ッチ（Ｍ１０）によって第３の基準電圧（ＧＮＤ）に接
続される非反転入力と，電圧分周器によって前記出力ノ
ード（ＯＵＴ）に接続されると共に，直列構成のインピ
ーダンス（ＺＩ）と第５のスイッチによって演算増幅器
（ＯＡ）の出力に接続される反転入力とを有する演算増
幅器（ＯＡ）により構成されているものである。
ては，少なくとも１つの第１の電荷伝達コンデンサ（Ｃ
１）と，電荷を蓄積するための第２のコンデンサ（Ｃ
２）と，前記第１の電荷伝達コンデンサ（Ｃ１）の第１
の端子を第１の基準電圧（Ｖｂａｔ）に接続するように
設計された第１のスイッチ（Ｍ１）と，前記第１の電荷
伝達コンデンサ（Ｃ１）の前記第１の端子を，電圧増倍
器の出力ノード（ＯＵＴ）を構成する前記第２のコンデ
ンサ（Ｃ２）の第１の端子に接続する第２のスイッチ
（Ｍ２）と，により構成され，前記第１のスイッチ（Ｍ
１）が第１のパイロット・フェーズ信号により制御さ
れ，前記第２のスイッチ（Ｍ２）が第２のパイロット・
フェーズ信号により制御される電圧増倍器において，前
記第２のパイロット・フェーズ信号と同期した第１のタ
イミング信号によって制御される第３のスイッチ（Ｍ
９）によって第２の基準電圧（Ｖｒｉｆ）に接続され，
さらに，前記第１のパイロット・フェーズ信号に同期し
た第２のタイミング信号によって制御される第４のスイ
ッチ（Ｍ１０）によって第３の基準電圧（ＧＮＤ）に接
続される非反転入力と，電圧分周器によって前記出力ノ
ード（ＯＵＴ）に接続されると共に，直列構成のインピ
ーダンス（ＺＩ）と第５のスイッチによって演算増幅器
（ＯＡ）の出力に接続される反転入力とを有する演算増
幅器（ＯＡ）により構成されているものである。
【００２７】また，請求項１２に係る電圧増倍器にあっ
ては，前記第５のスイッチが，第１の制御信号および前
記第２のパイロット・フェーズ信号と同期した，その補
間信号によって制御される伝達ゲート（Ｍ７，Ｍ８）に
よって構成されるものである。
ては，前記第５のスイッチが，第１の制御信号および前
記第２のパイロット・フェーズ信号と同期した，その補
間信号によって制御される伝達ゲート（Ｍ７，Ｍ８）に
よって構成されるものである。
【００２８】また，請求項１３に係る電圧増倍器にあっ
ては，前記インピーダンス（ＺＩ）が，集積コンデンサ
（ＣＩ）と，安定性を向上させるために前記演算増幅器
（ＯＡ）の伝達機能において低周波数ゼロを供給するよ
うに設定された抵抗値を有する抵抗（ＲＺ）とによって
構成されているものである。
ては，前記インピーダンス（ＺＩ）が，集積コンデンサ
（ＣＩ）と，安定性を向上させるために前記演算増幅器
（ＯＡ）の伝達機能において低周波数ゼロを供給するよ
うに設定された抵抗値を有する抵抗（ＲＺ）とによって
構成されているものである。
【００２９】この発明に係る出力電圧安定化回路および
それを用いた電圧増倍器の特徴および利点は，以下に示
す限定的ではない実施例と関連図面を参照することで，
より明らかになる。
それを用いた電圧増倍器の特徴および利点は，以下に示
す限定的ではない実施例と関連図面を参照することで，
より明らかになる。
【００３０】
【発明の実施の形態】以下，この発明に係る出力電圧安
定化回路およびそれを用いた電圧増倍器の実施例を図面
に基づいて詳細に説明する。
定化回路およびそれを用いた電圧増倍器の実施例を図面
に基づいて詳細に説明する。
【００３１】図１は，この発明に係る電圧増倍器の機能
的回路構成を示す説明図であり，コンデンサＣ１の下側
プレートは，制御クロック・サイクルのフェーズ信号Φ
２中において，電圧増倍器の出力ノードＯＵＴ上に存在
する電圧Ｖｏｕｔの値に線形的に依存する可変電圧発生
器に接続されている。
的回路構成を示す説明図であり，コンデンサＣ１の下側
プレートは，制御クロック・サイクルのフェーズ信号Φ
２中において，電圧増倍器の出力ノードＯＵＴ上に存在
する電圧Ｖｏｕｔの値に線形的に依存する可変電圧発生
器に接続されている。
【００３２】機能的観点から見て類似の方式に基づく回
路構成が，図２に示されているが，ここでは，コンデン
サＣ１の下側プレートが制御クロック・サイクルのフェ
ーズ信号Φ１中において，電圧増倍器の出力ノードＯＵ
Ｔ上に存在する電圧Ｖｏｕｔの値に線形的に依存する可
変電圧発生器に接続されている。
路構成が，図２に示されているが，ここでは，コンデン
サＣ１の下側プレートが制御クロック・サイクルのフェ
ーズ信号Φ１中において，電圧増倍器の出力ノードＯＵ
Ｔ上に存在する電圧Ｖｏｕｔの値に線形的に依存する可
変電圧発生器に接続されている。
【００３３】図１に示した機能的回路の第１の実施例を
示す図３に関連して，この発明に係る安定化フィードバ
ック・ループは以下のように構成される。すなわち，示
されている実施例においては，２つの抵抗器Ｒ１および
Ｒ２により構成されている電圧分周器が，電圧増倍回路
の出力ノードＯＵＴとアースＧＮＤとの間に直列に接続
された場合，電圧Ｖｂａｔで駆動され，それ以外の場合
は，Ｖｂａｔより高い入力電圧をサポートできない演算
増幅器ＯＡの反転入力で増倍回路の出力電圧Ｖｏｕｔの
減衰レプリカ電圧Ｖｘを供給する。
示す図３に関連して，この発明に係る安定化フィードバ
ック・ループは以下のように構成される。すなわち，示
されている実施例においては，２つの抵抗器Ｒ１および
Ｒ２により構成されている電圧分周器が，電圧増倍回路
の出力ノードＯＵＴとアースＧＮＤとの間に直列に接続
された場合，電圧Ｖｂａｔで駆動され，それ以外の場合
は，Ｖｂａｔより高い入力電圧をサポートできない演算
増幅器ＯＡの反転入力で増倍回路の出力電圧Ｖｏｕｔの
減衰レプリカ電圧Ｖｘを供給する。
【００３４】演算増幅器ＯＡは，容量性フィードバック
・ネットワークＲＺ−ＣＩと共にインテグレータ・ステ
ージ（積分器）を構成する。該積分器は分周器Ｒ１−Ｒ
２によって供給される減衰レプリカ電圧Ｖｘを基準電圧
Ｖｒｉｆと比較して，その出力端子で，基準電圧Ｖｒｉ
ｆと減衰レプリカ電圧Ｖｘ＝Ｖｏｕｔ＊（Ｒ１／（Ｒ１
＋Ｒ２））との間の誤差の積分値に比例した電圧で誤差
信号を発生する。
・ネットワークＲＺ−ＣＩと共にインテグレータ・ステ
ージ（積分器）を構成する。該積分器は分周器Ｒ１−Ｒ
２によって供給される減衰レプリカ電圧Ｖｘを基準電圧
Ｖｒｉｆと比較して，その出力端子で，基準電圧Ｖｒｉ
ｆと減衰レプリカ電圧Ｖｘ＝Ｖｏｕｔ＊（Ｒ１／（Ｒ１
＋Ｒ２））との間の誤差の積分値に比例した電圧で誤差
信号を発生する。
【００３５】図に示されている実施例においては，ＭＯ
ＳトランジスタＭ４とＭ５の対で構成されている伝達ス
イッチあるいはゲートは，フェーズ信号Φ２とその補間
信号によって制御され，制御クロック・サイクルのフェ
ーズ信号Φ２中に積分器（ステージ）によって電荷伝達
コンデンサＣ１の下側プレートに直接つくりだされるエ
ラー信号を伝達する。
ＳトランジスタＭ４とＭ５の対で構成されている伝達ス
イッチあるいはゲートは，フェーズ信号Φ２とその補間
信号によって制御され，制御クロック・サイクルのフェ
ーズ信号Φ２中に積分器（ステージ）によって電荷伝達
コンデンサＣ１の下側プレートに直接つくりだされるエ
ラー信号を伝達する。
【００３６】フィードバック・ループの高ゲイン値ＤＣ
は出力電圧Ｖｏｕｔを望ましい値，例えば， Ｖｏｕｔ＝Ｖｒｉｆ（（Ｒ１＋Ｒ２）／Ｒ１） に到達させる。
は出力電圧Ｖｏｕｔを望ましい値，例えば， Ｖｏｕｔ＝Ｖｒｉｆ（（Ｒ１＋Ｒ２）／Ｒ１） に到達させる。
【００３７】演算増幅器ＯＡのフィードバック・ライン
の集積コンデンサＣＩと直列に接続されている抵抗ＲＺ
は，システムに対する高い安定性を保証するための非二
次的な機能を有している。実際，安定化ループにおいて
は，回路の安定性をかなり低下させる傾向を有する２つ
の低周波数電極が存在している。集積コンデンサＣＩと
直列の抵抗ＲＺを導入したことで，低周波数ゼロをつく
りだすことが可能になり，これによって，電極（の存
在）が補償され，したがってシステムの安定性が向上す
る。
の集積コンデンサＣＩと直列に接続されている抵抗ＲＺ
は，システムに対する高い安定性を保証するための非二
次的な機能を有している。実際，安定化ループにおいて
は，回路の安定性をかなり低下させる傾向を有する２つ
の低周波数電極が存在している。集積コンデンサＣＩと
直列の抵抗ＲＺを導入したことで，低周波数ゼロをつく
りだすことが可能になり，これによって，電極（の存
在）が補償され，したがってシステムの安定性が向上す
る。
【００３８】図３に示した回路から導き出される図４に
示されている第２の回路方式にあっては，切り替えトラ
ンジスタが占有する面積の縮小を可能にしてくれる。こ
の方式にあっては，負荷によって吸収される電流が高い
（＞１０ｍＡ）場合に，特に適しているものである。
示されている第２の回路方式にあっては，切り替えトラ
ンジスタが占有する面積の縮小を可能にしてくれる。こ
の方式にあっては，負荷によって吸収される電流が高い
（＞１０ｍＡ）場合に，特に適しているものである。
【００３９】この回路においては，積分器の出力端子は
電荷伝達コンデンサＣ１の下側プレートに直接接続され
ている。
電荷伝達コンデンサＣ１の下側プレートに直接接続され
ている。
【００４０】この積分器は，その反転入力が電圧分周器
Ｒ１−Ｒ２の中央ノードに接続されると共に，抵抗Ｒ
Ｚ，集積コンデンサＣＩおよび伝達スイッチまたはゲー
トＭ７−Ｍ８の直列構成を介して演算増幅器ＯＡの出力
端子に接続されている。非反転入力はスイッチＭ９を介
して基準電圧Ｖｒｉｆに接続されると共に，他のスイッ
チＭ１０によって接地電位に接続されている。
Ｒ１−Ｒ２の中央ノードに接続されると共に，抵抗Ｒ
Ｚ，集積コンデンサＣＩおよび伝達スイッチまたはゲー
トＭ７−Ｍ８の直列構成を介して演算増幅器ＯＡの出力
端子に接続されている。非反転入力はスイッチＭ９を介
して基準電圧Ｖｒｉｆに接続されると共に，他のスイッ
チＭ１０によって接地電位に接続されている。
【００４１】ＭＯＳトランジスタＭ７とＭ８は，フェー
ズ信号Φ２およびその補間信号によって制御され，トラ
ンジスタＭ９はフェーズ信号Φ２により制御され，さら
にトランジスタＭ１０はフェーズ信号Φ１によって制御
される。
ズ信号Φ２およびその補間信号によって制御され，トラ
ンジスタＭ９はフェーズ信号Φ２により制御され，さら
にトランジスタＭ１０はフェーズ信号Φ１によって制御
される。
【００４２】フェーズ信号Φ１中，電荷伝達コンデンサ
Ｃ１の下側プレートは，その電荷伝達コンデンサＣ１の
上側プレートが電源電圧Ｖｂａｔに接続されている間は
そのフィードバック・ループが開いており，その非反転
入力がアースに接続されているので，強制的に演算増幅
器ＯＡの接地電位にされる。こうした方法で，電荷伝達
コンデンサＣ１は電源電圧Ｖｂａｔにより荷電される。
Ｃ１の下側プレートは，その電荷伝達コンデンサＣ１の
上側プレートが電源電圧Ｖｂａｔに接続されている間は
そのフィードバック・ループが開いており，その非反転
入力がアースに接続されているので，強制的に演算増幅
器ＯＡの接地電位にされる。こうした方法で，電荷伝達
コンデンサＣ１は電源電圧Ｖｂａｔにより荷電される。
【００４３】フェーズ信号Φ２中，演算増幅器ＯＡの非
反転入力はトランジスタＭ９を閉じることによって基準
電圧Ｖｒｉｆになると共に，演算増幅器ＯＡのフィード
バック・ループは閉じられる。こうした方法で，演算増
幅器ＯＡの出力電圧は基準電圧Ｖｒｉｆと出力電圧Ｖｏ
ｕｔ＊（Ｒ１／（Ｒ１＋Ｒ２））との間の差の積分値に
比例した値に到達する。電荷伝達コンデンサＣ１の下側
プレートは，したがって，出力電圧を望ましい値Ｖｏｕ
ｔ＝Ｖｒｉｆ＊（（Ｒ１＋Ｒ２）／Ｒ１）にするような
電圧となる。
反転入力はトランジスタＭ９を閉じることによって基準
電圧Ｖｒｉｆになると共に，演算増幅器ＯＡのフィード
バック・ループは閉じられる。こうした方法で，演算増
幅器ＯＡの出力電圧は基準電圧Ｖｒｉｆと出力電圧Ｖｏ
ｕｔ＊（Ｒ１／（Ｒ１＋Ｒ２））との間の差の積分値に
比例した値に到達する。電荷伝達コンデンサＣ１の下側
プレートは，したがって，出力電圧を望ましい値Ｖｏｕ
ｔ＝Ｖｒｉｆ＊（（Ｒ１＋Ｒ２）／Ｒ１）にするような
電圧となる。
【００４４】図５は，この発明に係る回路の２つの実施
例にしたがって，図３および図４に示した回路に用いら
れる制御フェーズの動作を示すタイミングチャートを示
している。
例にしたがって，図３および図４に示した回路に用いら
れる制御フェーズの動作を示すタイミングチャートを示
している。
【００４５】図からわかるように，フェーズ信号Φ１
（バー）はフェーズ信号Φ１ｓｕｒ（バー）とほぼ一致
しており，フェーズΦ２（バー）はフェーズΦ２ｓｕｒ
（バー）と基本的に一致している。フェーズΦ１ｓｕｒ
（バー）およびΦ２ｓｕｒ（バー）は出力電圧Ｖｏｕｔ
によって電源を供給されるタイミング回路によって発生
される。換言すると，パイロット・フェーズΦ１ｓｕｒ
（バー）およびΦ２ｓｕｒ（バー）は電圧ブーストされ
たフェーズである。
（バー）はフェーズ信号Φ１ｓｕｒ（バー）とほぼ一致
しており，フェーズΦ２（バー）はフェーズΦ２ｓｕｒ
（バー）と基本的に一致している。フェーズΦ１ｓｕｒ
（バー）およびΦ２ｓｕｒ（バー）は出力電圧Ｖｏｕｔ
によって電源を供給されるタイミング回路によって発生
される。換言すると，パイロット・フェーズΦ１ｓｕｒ
（バー）およびΦ２ｓｕｒ（バー）は電圧ブーストされ
たフェーズである。
【００４６】
【発明の効果】結論的に，この発明に係る回路は，その
出力電圧が安定しており，電源電圧，温度および一定の
限度内で負荷によって吸収される電流とは実質的に無関
係である，比較的高い出力電流用の電圧増倍器あるいは
ブースターの提供を可能にしてくれる。
出力電圧が安定しており，電源電圧，温度および一定の
限度内で負荷によって吸収される電流とは実質的に無関
係である，比較的高い出力電流用の電圧増倍器あるいは
ブースターの提供を可能にしてくれる。
【００４７】さらに，電圧増倍器の出力電圧の制御ルー
プは線形的であるので，電流投入時の初期安定時間は非
常に短く，具体的には，既存の技術に基づく回路におい
ては通常数十ミリ秒であるのに対して５００マイクロ秒
程度である。
プは線形的であるので，電流投入時の初期安定時間は非
常に短く，具体的には，既存の技術に基づく回路におい
ては通常数十ミリ秒であるのに対して５００マイクロ秒
程度である。
【図１】この発明に係る出力電圧安定化回路を備えた第
１の電圧増倍器の機能的回路構成を示す説明図である。
１の電圧増倍器の機能的回路構成を示す説明図である。
【図２】この発明に係る出力電圧安定化回路を備えた第
２の電圧増倍器の機能的回路構成を示す説明図である。
２の電圧増倍器の機能的回路構成を示す説明図である。
【図３】図１に示した電圧倍増回路の具体的構成を示す
回路図である。
回路図である。
【図４】図１に示した電圧倍増回路の他の具体的構成を
示す回路図である。
示す回路図である。
【図５】この発明に係る回路に採用されたパイロット・
フェーズの波形を示すタイミングチャートである。
フェーズの波形を示すタイミングチャートである。
【図６】従来における比較的高い電流を伝達するために
設計された電圧増倍器の概略構成を示す説明図である。
設計された電圧増倍器の概略構成を示す説明図である。
ＯＵＴ 出力ノード Ｃ１ （電荷伝達）コンデンサ Ｃ２ （出力）コンデンサ ＺＩ インピーダンス ＯＡ 演算増幅器 ＲＺ 抵抗 ＣＩ （集積）コンデンサ Ｖｘ 減衰レプリカ電圧 Φ１，Φ２ フェーズ信号 Ｍ１〜Ｍ１０ トランジスタ
Claims (13)
- 【請求項１】 入力端子と，出力端子と，前記入力端子
から電荷を取り出して前記出力端子に伝達する電荷伝達
コンデンサと，積分器とから構成され，入力が電圧増倍
器の出力端子に結合され，基準電圧と前記電圧増倍器の
出力電圧との間の差に対応した連続電圧を発生する出力
電圧安定化回路において，前記連続電圧が，前記電荷伝
達コンデンサの１つの端子に供給されることを特徴とす
る電圧増倍器のための出力電圧安定化回路。 - 【請求項２】 前記連続電圧が，少なくとも１つのタイ
ミング信号によってインターロックされたスイッチによ
り前記電荷伝達コンデンサの前記端子に印加されること
を特徴とする請求項１に記載の出力電圧安定化回路。 - 【請求項３】 前記スイッチが，相互に並列に接続さ
れ，相互に補間しあう第１および第２のタイミング信号
によって制御される一対の機能的に相補的なトランジス
タによって構成されていることを特徴とする請求項２に
記載の出力電圧安定化回路。 - 【請求項４】 前記第１のタイミング信号が，前記電荷
伝達コンデンサ内に蓄積されている電荷を前記電圧増倍
器の出力コンデンサに伝達するためのスイッチのパイロ
ット・フェーズと一致した信号であることを特徴とする
請求項３に記載の出力電圧安定化回路。 - 【請求項５】 前記パイロット・フェーズが，電圧によ
ってブーストされたフェーズであり，前記第１および第
２のタイミング信号が，電圧によってブーストされた信
号ではないことを特徴とする請求項４に記載の出力電圧
安定化回路。 - 【請求項６】 前記積分器が，反転入力および出力との
間に直列に接続されたインピーダンスを含むネガティブ
・フィードバック・ラインを有する演算増幅器を備え，
前記積分器の出力端子は前記電荷伝達コンデンサの前記
端子と結合していることを特徴とする請求項１に記載の
出力電圧安定化回路。 - 【請求項７】 前記インピーダンスが，集積コンデンサ
と，安定性を向上させるために前記演算増幅器の伝達機
能において低周波数ゼロを供給するように設定された抵
抗値を有する抵抗とによって構成されていることを特徴
とする請求項６に記載の出力電圧安定化回路。 - 【請求項８】 少なくとも１つの第１の電荷伝達コンデ
ンサと，電荷を蓄積するための第２のコンデンサと，前
記第１の電荷伝達コンデンサの第１の端子を第１の基準
電圧に接続する第１のスイッチと，前記第１の電荷伝達
コンデンサの第２の端子を第２の基準電圧に接続する第
２のスイッチと，前記第１の電荷伝達コンデンサの第２
の端子を，電圧増倍器の出力ノードを構成する前記第２
のコンデンサの第１の端子に接続する第３のスイッチ
と，第１のパイロット・フェーズ信号により制御される
第１および第２のスイッチと，第２のパイロット・フェ
ーズ信号によって制御される第３のスイッチとを有する
電圧増倍器において，第３の基準電圧が印加される非反
転入力と，電圧分周器によって前記出力ノードに接続さ
れると共に，インピーダンスによって，その出力端子に
接続される反転入力とを有する演算増幅器と，前記演算
増幅器の出力端子と前記第１の電荷伝達コンデンサの前
記第１の端子との間に接続された第４のスイッチとを具
備することを特徴とする電圧増倍器。 - 【請求項９】 前記第４のスイッチが，第１の制御信号
と，前記第２のパイロット・フェーズ信号と一致するそ
の補間信号とによって制御される伝達ゲートによって構
成されていることを特徴とする請求項８に記載の電圧増
倍器。 - 【請求項１０】 前記インピーダンスが，集積コンデン
サと，安定性を向上させるために前記演算増幅器の伝達
機能において低周波数ゼロを供給するように設定された
抵抗値を有する抵抗とによって構成されていることを特
徴とする請求項８に記載の電圧増倍器。 - 【請求項１１】 少なくとも１つの第１の電荷伝達コン
デンサと，電荷を蓄積するための第２のコンデンサと，
前記第１の電荷伝達コンデンサの第１の端子を第１の基
準電圧に接続するように設計された第１のスイッチと，
前記第１の電荷伝達コンデンサの前記第１の端子を，電
圧増倍器の出力ノードを構成する第２のコンデンサの第
１の端子に接続する第２のスイッチと，により構成さ
れ，前記第１のスイッチが第１のパイロット・フェーズ
信号により制御され，前記第２のスイッチが第２のパイ
ロット・フェーズ信号により制御される電圧増倍器にお
いて，前記第２のパイロット・フェーズ信号と同期した
第１のタイミング信号によって制御される第３のスイッ
チによって第２の基準電圧に接続され，さらに，前記第
１のパイロット・フェーズ信号に同期した第２のタイミ
ング信号によって制御される第４のスイッチによって第
３の基準電圧に接続される非反転入力と，電圧分周器に
よって前記出力ノードに接続されると共に，直列構成の
インピーダンスと第５のスイッチによって演算増幅器の
出力に接続される反転入力とを有する演算増幅器により
構成されていることを特徴とする電圧増倍器。 - 【請求項１２】 前記第５のスイッチが，第１の制御信
号および前記第２のパイロット・フェーズ信号と同期し
た，その補間信号によって制御される伝達ゲートによっ
て構成されることを特徴とする請求項１１に記載の電圧
増倍器。 - 【請求項１３】 前記インピーダンスが，集積コンデン
サと，安定性を向上させるために前記演算増幅器の伝達
機能において低周波数ゼロを供給するように設定された
抵抗値を有する抵抗とによって構成されていることを特
徴とする請求項１１に記載の電圧増倍器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT948304134 | 1994-08-31 | ||
| EP94830413A EP0700146B1 (en) | 1994-08-31 | 1994-08-31 | Voltage multiplier with linear stabilized output voltage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0898512A true JPH0898512A (ja) | 1996-04-12 |
Family
ID=8218515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7223518A Pending JPH0898512A (ja) | 1994-08-31 | 1995-08-31 | 出力電圧安定化回路およびそれを用いた電圧増倍器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5712777A (ja) |
| EP (1) | EP0700146B1 (ja) |
| JP (1) | JPH0898512A (ja) |
| DE (1) | DE69424668T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012509045A (ja) * | 2008-10-01 | 2012-04-12 | レステック リミテッド | 共鳴誘導性負荷に電気エネルギーを結合する回路及び方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6125047A (en) * | 1993-12-14 | 2000-09-26 | Seagate Technology, Inc. | Regulated inverting power supply |
| FI101914B (fi) * | 1996-11-08 | 1998-09-15 | Nokia Mobile Phones Ltd | Parannettu menetelmä ja piirijärjestely signaalin käsittelemiseksi |
| SE509679C2 (sv) * | 1997-04-10 | 1999-02-22 | Ericsson Telefon Ab L M | Förfarande för att styra en likspänning från en DC-DC- omvandlare och en DC-DC-omvandlare |
| DE19752985A1 (de) * | 1997-11-28 | 1999-06-02 | Siemens Ag | Halbleiterschaltungsanordnung mit monolithisch integrierten Schaltkreisen und einer Spannungspumpenschaltung |
| SE9801118D0 (sv) * | 1998-03-30 | 1998-03-30 | Astra Ab | Electrical device |
| DE19818465C2 (de) * | 1998-04-24 | 2001-02-15 | Siemens Ag | Schaltungsanordnung für eine Ladungspumpe und Spannungsreglerschaltung mit einer derartigen Schaltungsanordnung |
| FR2778286B1 (fr) * | 1998-04-30 | 2002-04-12 | Sgs Thomson Microelectronics | Circuit convertisseur de tension |
| KR100275743B1 (ko) * | 1998-09-08 | 2001-01-15 | 윤종용 | 승압회로 및 그의 승압방법 |
| TW504887B (en) | 1998-10-20 | 2002-10-01 | Hitachi Eng Co Ltd | Voltage booster circuit apparatus and control method therefor |
| US6522192B1 (en) * | 2000-10-11 | 2003-02-18 | Tropian Inc. | Boost doubler circuit |
| DE10050496B4 (de) * | 2000-10-11 | 2015-04-02 | Texas Instruments Deutschland Gmbh | Gleichspannungswandler |
| US6778347B2 (en) | 2000-11-20 | 2004-08-17 | Seagate Technology Llc | Load balancing circuit for a dual polarity power supply with single polarity voltage regulation |
| KR100374644B1 (ko) * | 2001-01-27 | 2003-03-03 | 삼성전자주식회사 | 승압 전압의 조절이 가능한 전압 승압 회로 |
| EP1271756A1 (en) * | 2001-06-20 | 2003-01-02 | Alcatel | Charge pump circuit |
| DE10336090A1 (de) * | 2003-08-06 | 2005-03-10 | Infineon Technologies Ag | Ladungspumpenregelkreis |
| US20050075809A1 (en) * | 2003-09-18 | 2005-04-07 | Ewc Controls Incorporated | Apparatus and method for detecting, filtering and conditioning AC voltage signals |
| DE102004060969A1 (de) * | 2004-12-17 | 2006-07-13 | Infineon Technologies Ag | Integrierte Ladungspumpe |
| WO2011023672A1 (en) * | 2009-08-25 | 2011-03-03 | Store Electronic Systems | High efficiency regulated charge pump |
| JP5087670B2 (ja) * | 2010-11-01 | 2012-12-05 | 株式会社東芝 | 電圧発生回路 |
| US9438062B2 (en) * | 2012-10-12 | 2016-09-06 | Samsung Electronics Co., Ltd | Wireless electric power receiver for wirelessly regulating electric power using switch |
| CN103501111B (zh) * | 2013-10-08 | 2015-09-23 | 北京控制工程研究所 | 一种低噪声、高稳定度红外偏置电源 |
| CN107274920B (zh) * | 2016-04-08 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 用于存储器的电压维持电路、存储器及电子设备 |
| US10790741B2 (en) * | 2018-09-24 | 2020-09-29 | Psemi Corporation | Pole compensation in reconfigurable power converter |
| TWI713302B (zh) * | 2019-01-04 | 2020-12-11 | 周重甫 | 具功率回授之音頻放大器架構及方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4636930A (en) * | 1985-10-01 | 1987-01-13 | Maxim Integrated Products, Inc. | Integrated dual charge pump power supply and RS-232 transmitter/receiver |
| US4807104A (en) * | 1988-04-15 | 1989-02-21 | Motorola, Inc. | Voltage multiplying and inverting charge pump |
| GB2245112A (en) * | 1990-06-13 | 1991-12-18 | Philips Electronic Associated | Dc/dc voltage multiplier. |
| US5051881A (en) * | 1990-07-05 | 1991-09-24 | Motorola, Inc. | Voltage multiplier |
| US5132895A (en) * | 1990-12-11 | 1992-07-21 | Motorola, Inc. | Variable charge pumping DC-to-DC converter |
| JPH04222455A (ja) * | 1990-12-20 | 1992-08-12 | Nec Corp | インタフェース回路 |
| US5111375A (en) * | 1990-12-20 | 1992-05-05 | Texas Instruments Incorporated | Charge pump |
| US5392205A (en) * | 1991-11-07 | 1995-02-21 | Motorola, Inc. | Regulated charge pump and method therefor |
| JPH05268763A (ja) * | 1992-03-17 | 1993-10-15 | Nec Corp | Ｄｃ／ｄｃコンバータ回路およびそれを用いたｒｓ−２３２インタフェース回路 |
| US5306954A (en) * | 1992-06-04 | 1994-04-26 | Sipex Corporation | Charge pump with symmetrical +V and -V outputs |
| US5262934A (en) * | 1992-06-23 | 1993-11-16 | Analogic Corporation | Bipolar voltage doubler circuit |
| US5493543A (en) * | 1994-11-07 | 1996-02-20 | Timex Corporation | Capacitive charge pump driver circuit for piezoelectric alarm |
-
1994
- 1994-08-31 EP EP94830413A patent/EP0700146B1/en not_active Expired - Lifetime
- 1994-08-31 DE DE69424668T patent/DE69424668T2/de not_active Expired - Fee Related
-
1995
- 1995-03-31 US US08/414,277 patent/US5712777A/en not_active Expired - Lifetime
- 1995-08-31 JP JP7223518A patent/JPH0898512A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012509045A (ja) * | 2008-10-01 | 2012-04-12 | レステック リミテッド | 共鳴誘導性負荷に電気エネルギーを結合する回路及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69424668T2 (de) | 2001-01-25 |
| DE69424668D1 (de) | 2000-06-29 |
| EP0700146A1 (en) | 1996-03-06 |
| US5712777A (en) | 1998-01-27 |
| EP0700146B1 (en) | 2000-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0898512A (ja) | 出力電圧安定化回路およびそれを用いた電圧増倍器 | |
| US5754417A (en) | Linearly regulated voltage multiplier | |
| US7362083B2 (en) | DC-DC converter with modulator circuit having a feed forward structure | |
| US7132820B2 (en) | Synthetic ripple regulator | |
| US5694308A (en) | Method and apparatus for regulated low voltage charge pump | |
| TWI387189B (zh) | 直流對直流轉換器及其方法 | |
| US5514947A (en) | Phase lead compensation circuit for an integrated switching regulator | |
| EP1472777B1 (en) | Synthetic ripple regulator | |
| US5717318A (en) | Step-down type DC-DC regulator | |
| US5847551A (en) | Voltage regulator | |
| US7948280B2 (en) | Controller including a sawtooth generator and method of operating the same | |
| US7106034B2 (en) | Voltage regulator circuit with a low quiescent current | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| EP0498553B1 (en) | Adaptive control method for power converters | |
| US20070108954A1 (en) | Compensation offset adjustment scheme for fast reference voltage transitioning | |
| JPH07110132B2 (ja) | 電圧変換装置 | |
| US7518349B2 (en) | Current multiplier/divider-configured feed-forward compensation for buck-mode converter controller with programmed switching frequency | |
| CN114244089B (zh) | 一种恒定补偿输出纹波的控制技术 | |
| CN112783245A (zh) | 用于电流型迟滞调制器的电压控制振荡器 | |
| CN113114030B (zh) | 斜波注入电路及其在开关电源中的误差补偿方法 | |
| EP0793333A1 (en) | Charge pump | |
| US20200251977A1 (en) | Output Adjustment Circuit for Power Converters, Corresponding Device, and Method | |
| US7145381B2 (en) | Apparatus for controlling a boosted voltage and method of controlling a boosted voltage | |
| US20050127887A1 (en) | DC-DC converter | |
| JPH1079630A (ja) | 電源回路 |