JPH06188704A - 負荷駆動装置 - Google Patents
負荷駆動装置Info
- Publication number
- JPH06188704A JPH06188704A JP33922692A JP33922692A JPH06188704A JP H06188704 A JPH06188704 A JP H06188704A JP 33922692 A JP33922692 A JP 33922692A JP 33922692 A JP33922692 A JP 33922692A JP H06188704 A JPH06188704 A JP H06188704A
- Authority
- JP
- Japan
- Prior art keywords
- load
- current
- terminal
- voltage
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 どのような負荷の短絡においても、負荷およ
び本体を確実に保護することができる負荷駆動装置を提
供する。 【構成】 ＭＯＳＦＥＴ１のゲート端子Ｇにハイレベル
の電圧が与えられると、ＭＯＳＦＥＴ１はＯＮして、負
荷１に電流が供給される。負荷１が短絡した場合、ドレ
イン端子Ｄとソース端子Ｓの間の電圧と、ドレイン端子
Ｄとミラー端子Ｍとの間の電圧のバランスを取るため、
トランジスタＴＲ３がＯＮする。トランジスタＴＲ３が
ＯＮすると、短絡時における負荷電流の値に比例した速
さでコンデンサＣ１が充電され、その充電電圧は演算増
幅器１０によって検出され、演算増幅器１０からローレ
ベルの電圧が出力される。その電圧が出力されると、ラ
ッチ回路５およびスイッチング素子駆動回路ブロック６
を介して、ＭＯＳＦＥＴ１のゲート端子Ｇはローレベル
になる。したがって、パワーＭＯＳＦＥＴ１はＯＦＦ
し、負荷１の負荷電流は遮断される。
び本体を確実に保護することができる負荷駆動装置を提
供する。 【構成】 ＭＯＳＦＥＴ１のゲート端子Ｇにハイレベル
の電圧が与えられると、ＭＯＳＦＥＴ１はＯＮして、負
荷１に電流が供給される。負荷１が短絡した場合、ドレ
イン端子Ｄとソース端子Ｓの間の電圧と、ドレイン端子
Ｄとミラー端子Ｍとの間の電圧のバランスを取るため、
トランジスタＴＲ３がＯＮする。トランジスタＴＲ３が
ＯＮすると、短絡時における負荷電流の値に比例した速
さでコンデンサＣ１が充電され、その充電電圧は演算増
幅器１０によって検出され、演算増幅器１０からローレ
ベルの電圧が出力される。その電圧が出力されると、ラ
ッチ回路５およびスイッチング素子駆動回路ブロック６
を介して、ＭＯＳＦＥＴ１のゲート端子Ｇはローレベル
になる。したがって、パワーＭＯＳＦＥＴ１はＯＦＦ
し、負荷１の負荷電流は遮断される。
Description
【０００１】
【産業上の利用分野】本発明は、負荷に電流を供給し、
負荷が短絡したとき、その負荷電流を検出して負荷電流
を遮断する負荷駆動装置に関する。特に、パワーＭＯＳ
電界効果トランジスタ（以下「パワーＭＯＳＦＥＴ」と
略称する）などのスイッチング素子を使用した負荷駆動
装置に関する。
負荷が短絡したとき、その負荷電流を検出して負荷電流
を遮断する負荷駆動装置に関する。特に、パワーＭＯＳ
電界効果トランジスタ（以下「パワーＭＯＳＦＥＴ」と
略称する）などのスイッチング素子を使用した負荷駆動
装置に関する。
【０００２】
【従来の技術】従来のパワーＭＯＳＦＥＴを使用した負
荷駆動装置では、負荷の短絡が生じた場合、その短絡を
検出し、パワーＭＯＳＦＥＴの保護、負荷および配線の
発熱などによる火災の防止のため、負荷電流を遮断して
いる。しかし、負荷駆動装置において、短絡電流を検出
する場合、短絡電流を検出する検出回路がノイズの影響
によって誤動作し、瞬時の短絡電流と判定して負荷電流
を遮断してしまうことがある。そこで、短絡電流を一定
時間にわたって検出したとき、負荷電流を遮断する方法
など用いて、瞬時に発生するノイズの影響を防止してい
る。
荷駆動装置では、負荷の短絡が生じた場合、その短絡を
検出し、パワーＭＯＳＦＥＴの保護、負荷および配線の
発熱などによる火災の防止のため、負荷電流を遮断して
いる。しかし、負荷駆動装置において、短絡電流を検出
する場合、短絡電流を検出する検出回路がノイズの影響
によって誤動作し、瞬時の短絡電流と判定して負荷電流
を遮断してしまうことがある。そこで、短絡電流を一定
時間にわたって検出したとき、負荷電流を遮断する方法
など用いて、瞬時に発生するノイズの影響を防止してい
る。
【０００３】
【発明が解決しようとする課題】前述の負荷短絡検出装
置では、ノイズの影響を防止するために、短絡電流を一
定時間にわたって検出したとき、負荷電流を遮断してい
る。しかし、短絡状態が完全な場合、短絡電流が瞬時に
多く流れるので、前述の一定時間にわたる短絡電流の検
出による負荷電流の遮断では、その一定時間内にパワー
ＭＯＳＦＥＴが破壊されたりして、パワーＭＯＳＦＥＴ
などの保護ができない場合が生じる。
置では、ノイズの影響を防止するために、短絡電流を一
定時間にわたって検出したとき、負荷電流を遮断してい
る。しかし、短絡状態が完全な場合、短絡電流が瞬時に
多く流れるので、前述の一定時間にわたる短絡電流の検
出による負荷電流の遮断では、その一定時間内にパワー
ＭＯＳＦＥＴが破壊されたりして、パワーＭＯＳＦＥＴ
などの保護ができない場合が生じる。
【０００４】本発明の目的は、どのような負荷の短絡に
おいても、パワーＭＯＳＦＥＴなどを確実に保護するこ
とができる負荷駆動装置を提供することである。
おいても、パワーＭＯＳＦＥＴなどを確実に保護するこ
とができる負荷駆動装置を提供することである。
【０００５】
【課題を解決するための手段】本発明は、負荷を駆動す
るか否かを表す駆動信号を出力する駆動手段と、電源と
負荷との間に直列に介在され、前記駆動手段からの駆動
信号に応答して、負荷電流を供給／遮断するとともに、
前記負荷電流の一部を分割して検知電流として出力する
ことができるスイッチング素子と、前記検知電流の電流
レベルに対応した判定時間を設定する設定手段と、前記
判定時間にわたって、前記検知電流の電流レベルに基づ
いて少なくとも負荷が短絡しているか否かを判定し、短
絡していることが判定されているとき、前記駆動手段か
らの駆動信号の出力を停止させる判定手段とを含むこと
を特徴とする負荷駆動装置である。
るか否かを表す駆動信号を出力する駆動手段と、電源と
負荷との間に直列に介在され、前記駆動手段からの駆動
信号に応答して、負荷電流を供給／遮断するとともに、
前記負荷電流の一部を分割して検知電流として出力する
ことができるスイッチング素子と、前記検知電流の電流
レベルに対応した判定時間を設定する設定手段と、前記
判定時間にわたって、前記検知電流の電流レベルに基づ
いて少なくとも負荷が短絡しているか否かを判定し、短
絡していることが判定されているとき、前記駆動手段か
らの駆動信号の出力を停止させる判定手段とを含むこと
を特徴とする負荷駆動装置である。
【０００６】
【作用】本発明に従えば、駆動手段と、スイッチング素
子と、設定手段と、判定手段とを含む負荷駆動装置が用
いられる。駆動手段は、負荷を駆動するか否かを表す駆
動信号を出力する。スイッチング素子は、電源と負荷と
の間に直列に介在され、駆動手段からの駆動信号に応答
して、負荷電流を供給／遮断するとともに、前記負荷電
流の一部を分割して検知電流として出力することができ
る。設定手段は、検知電流の電流レベルに対応した判定
時間を設定する。判定手段は、判定時間にわたって、検
知電流の電流レベルに基づいて少なくとも負荷が短絡し
ているか否かを判定し、短絡していることが判定されて
いるとき駆動手段からの駆動信号の出力を停止させる。
したがって、負荷の検知電流のレベルに対応した判定時
間において負荷の短絡を判定し、負荷電流を遮断するこ
とができる。これによって、どのような短絡の状態にお
いても、負荷および本体などを確実に保護することがで
きる負荷駆動装置を得ることができる。
子と、設定手段と、判定手段とを含む負荷駆動装置が用
いられる。駆動手段は、負荷を駆動するか否かを表す駆
動信号を出力する。スイッチング素子は、電源と負荷と
の間に直列に介在され、駆動手段からの駆動信号に応答
して、負荷電流を供給／遮断するとともに、前記負荷電
流の一部を分割して検知電流として出力することができ
る。設定手段は、検知電流の電流レベルに対応した判定
時間を設定する。判定手段は、判定時間にわたって、検
知電流の電流レベルに基づいて少なくとも負荷が短絡し
ているか否かを判定し、短絡していることが判定されて
いるとき駆動手段からの駆動信号の出力を停止させる。
したがって、負荷の検知電流のレベルに対応した判定時
間において負荷の短絡を判定し、負荷電流を遮断するこ
とができる。これによって、どのような短絡の状態にお
いても、負荷および本体などを確実に保護することがで
きる負荷駆動装置を得ることができる。
【０００７】
【実施例】図１は、本発明の一実施例の負荷駆動装置の
電気回路図である。この装置は、ディーゼルエンジンの
グロープラグを負荷１として電流を供給するためのもの
で、ディーゼルエンジン始動時にはグロープラグに予熱
電流を流す。また、ディーゼルエンジン始動後は、２０
Ｈｚ程度の電圧を加圧して、デューティ比を変えてグロ
ープラグの表面温度を一定に維持するように制御して、
振動や黒煙の防止を図っている。
電気回路図である。この装置は、ディーゼルエンジンの
グロープラグを負荷１として電流を供給するためのもの
で、ディーゼルエンジン始動時にはグロープラグに予熱
電流を流す。また、ディーゼルエンジン始動後は、２０
Ｈｚ程度の電圧を加圧して、デューティ比を変えてグロ
ープラグの表面温度を一定に維持するように制御して、
振動や黒煙の防止を図っている。
【０００８】回路ブロック２は、負荷駆動回路で、スイ
ッチング素子であるパワーＭＯＳＦＥＴ１を介して、負
荷１に電流を供給する。負荷１には、通常１０Ａ未満の
負荷電流が流れ、１０Ａ以上の電流が予め定める一定時
間以上流れたとき、パワーＭＯＳＦＥＴ１によってその
電流が遮断される。パワーＭＯＳＦＥＴ１のＯＮ，ＯＦ
Ｆは、ＭＯＳＦＥＴ１のゲート端子Ｇに入力される制御
信号の電圧レベルによって制御され、その制御信号がハ
イレベルになったとき、パワーＭＯＳＦＥＴ１はＯＮし
て、ドレイン端子Ｄとソース端子Ｓとは導通状態にな
る。そのとき、ドレイン端子Ｄは電源によって電圧＋Ｂ
が加圧されているので、負荷駆動装置は、電流を供給す
ることができる。
ッチング素子であるパワーＭＯＳＦＥＴ１を介して、負
荷１に電流を供給する。負荷１には、通常１０Ａ未満の
負荷電流が流れ、１０Ａ以上の電流が予め定める一定時
間以上流れたとき、パワーＭＯＳＦＥＴ１によってその
電流が遮断される。パワーＭＯＳＦＥＴ１のＯＮ，ＯＦ
Ｆは、ＭＯＳＦＥＴ１のゲート端子Ｇに入力される制御
信号の電圧レベルによって制御され、その制御信号がハ
イレベルになったとき、パワーＭＯＳＦＥＴ１はＯＮし
て、ドレイン端子Ｄとソース端子Ｓとは導通状態にな
る。そのとき、ドレイン端子Ｄは電源によって電圧＋Ｂ
が加圧されているので、負荷駆動装置は、電流を供給す
ることができる。
【０００９】図２（ａ）は、パワーＭＯＳＦＥＴ１のよ
り詳細な回路図を示し、複数のＭＯＳＦＥＴ２〜ｎで構
成されている。複数のＭＯＳＦＥＴ３〜ｎは、並列に接
続され、同一のゲート端子Ｇによって制御され、ゲート
端子Ｇをハイレベルに設定することによって、ＭＯＳＦ
ＥＴ３〜ｎは全てＯＮになる。このとき、パワーＭＯＳ
ＦＥＴ１は、ドレイン端子Ｄからソース端子Ｓへ負荷電
流を供給することができる。このように、ＭＯＳＦＥＴ
３〜ｎを並列に接続すると、ドレイン端子Ｄからソース
端子Ｓへ流れる電流は、各ＭＯＳＦＥＴを流れる電流の
和になるので、並列に接続されるＭＯＳＦＥＴ３〜ｎの
数に比例して負荷電流を流すことができる。
り詳細な回路図を示し、複数のＭＯＳＦＥＴ２〜ｎで構
成されている。複数のＭＯＳＦＥＴ３〜ｎは、並列に接
続され、同一のゲート端子Ｇによって制御され、ゲート
端子Ｇをハイレベルに設定することによって、ＭＯＳＦ
ＥＴ３〜ｎは全てＯＮになる。このとき、パワーＭＯＳ
ＦＥＴ１は、ドレイン端子Ｄからソース端子Ｓへ負荷電
流を供給することができる。このように、ＭＯＳＦＥＴ
３〜ｎを並列に接続すると、ドレイン端子Ｄからソース
端子Ｓへ流れる電流は、各ＭＯＳＦＥＴを流れる電流の
和になるので、並列に接続されるＭＯＳＦＥＴ３〜ｎの
数に比例して負荷電流を流すことができる。
【００１０】ＭＯＳＦＥＴ２〜ｎは、全て同一の特性を
有する素子で構成されている。ＭＯＳＦＥＴ２〜ｎのＯ
Ｎ状態での抵抗値をＲとし、ＭＯＳＦＥＴ３〜ｎの数を
ｍ（すなわち、ｎ＝ｍ＋２）とすると、パワーＭＯＳＦ
ＥＴ１の等価回路は、図２（ｂ）で示される。したがっ
て、ドレイン端子Ｄとソース端子Ｓとの間の抵抗値はＲ
／ｍとなり、ドレイン端子Ｄとミラー端子Ｍとの間の抵
抗値はＲとなる。この場合、図２（ｂ）で示されるよう
にドレイン端子Ｄとソース端子Ｓとの間の電圧をＶｄ−
ｓ、ドレイン端子Ｄからソース端子Ｓ１に流れる負荷電
流をＩｄｓ、ドレイン端子Ｄとミラー端子Ｍとの間の電
圧をＶｄ−ｍ、ドレイン端子Ｄからミラー端子Ｍに流れ
る電流をｉｄｍとすると、Ｖｄ−ｓ＝Ｒ／ｍ＊Ｉｄｓお
よびＶｄ−ｍ＝Ｒ＊ｉｄｍの関係から次式が成り立つ。
有する素子で構成されている。ＭＯＳＦＥＴ２〜ｎのＯ
Ｎ状態での抵抗値をＲとし、ＭＯＳＦＥＴ３〜ｎの数を
ｍ（すなわち、ｎ＝ｍ＋２）とすると、パワーＭＯＳＦ
ＥＴ１の等価回路は、図２（ｂ）で示される。したがっ
て、ドレイン端子Ｄとソース端子Ｓとの間の抵抗値はＲ
／ｍとなり、ドレイン端子Ｄとミラー端子Ｍとの間の抵
抗値はＲとなる。この場合、図２（ｂ）で示されるよう
にドレイン端子Ｄとソース端子Ｓとの間の電圧をＶｄ−
ｓ、ドレイン端子Ｄからソース端子Ｓ１に流れる負荷電
流をＩｄｓ、ドレイン端子Ｄとミラー端子Ｍとの間の電
圧をＶｄ−ｍ、ドレイン端子Ｄからミラー端子Ｍに流れ
る電流をｉｄｍとすると、Ｖｄ−ｓ＝Ｒ／ｍ＊Ｉｄｓお
よびＶｄ−ｍ＝Ｒ＊ｉｄｍの関係から次式が成り立つ。
【００１１】 Ｉｄｓ＜ｍ＊ｉｄｍの場合、Ｖｄ−ｓ＜Ｖｄ−ｍ …（１） Ｉｄｓ＝ｍ＊ｉｄｍの場合、Ｖｄ−ｓ＝Ｖｄ−ｍ …（２） Ｉｄｓ＞ｍ＊ｉｄｍの場合、Ｖｄ−ｓ＞Ｖｄ−ｍ …（３） （ここでｍ＝ＭＯＳＦＥＴ３〜ｎの数／ＭＯＳＦＥＴ２
の数）したがって、電流ｉｄｍの値を予め定めると、負
荷電流Ｉｄｓの値は、短絡していない状態で一定値ｍ＊
ｉｄｍ以下のとき、必ずＶｄ−ｓ＜Ｖｄ−ｍの関係が成
り立つ。また、Ｖｄ−ｓ＝Ｖｄ−ｍになるようにｉｄｍ
を制御すれば、このｉｄｍの値は、負荷電流Ｉｄｓの値
によって常に定まった値となる。実際に使用されるパワ
ーＭＯＳＦＥＴ１におけるミラー端子に接続されるＭＯ
ＳＦＥＴの数とソース端子Ｓに接続されるＭＯＳＦＥＴ
の数の比ｍは、１：１０００〜１００００程度に設定さ
れている。
の数）したがって、電流ｉｄｍの値を予め定めると、負
荷電流Ｉｄｓの値は、短絡していない状態で一定値ｍ＊
ｉｄｍ以下のとき、必ずＶｄ−ｓ＜Ｖｄ−ｍの関係が成
り立つ。また、Ｖｄ−ｓ＝Ｖｄ−ｍになるようにｉｄｍ
を制御すれば、このｉｄｍの値は、負荷電流Ｉｄｓの値
によって常に定まった値となる。実際に使用されるパワ
ーＭＯＳＦＥＴ１におけるミラー端子に接続されるＭＯ
ＳＦＥＴの数とソース端子Ｓに接続されるＭＯＳＦＥＴ
の数の比ｍは、１：１０００〜１００００程度に設定さ
れている。
【００１２】パワーＭＯＳＦＥＴ１は、本実施例では図
１に示すようにドレイン端子Ｄは＋Ｂに加圧され、ソー
ス端子Ｓは負荷および回路ブロック３に接続され、ミラ
ー端子Ｍは回路ブロック３に接続されている。
１に示すようにドレイン端子Ｄは＋Ｂに加圧され、ソー
ス端子Ｓは負荷および回路ブロック３に接続され、ミラ
ー端子Ｍは回路ブロック３に接続されている。
【００１３】回路ブロック３は、ミラー端子Ｍにトラン
ジスタＴＲ１とトランジスタＴＲ２との直列回路、およ
びトランジスタＴＲ３が接続され、ソース端子Ｓにはト
ランジスタＴＲ４およびトランジスタＴＲ５が直列に接
続される。トランジスタＴＲ４およびトランジスタＴＲ
１のベースは共通に接続され、同じ電位に設定されてい
る。また、トランジスタＴＲ２およびトランジスタＴＲ
５のベースは共通に接続され、電圧ＶＲが抵抗Ｒ１およ
びＲ２によって分圧され、分圧された電圧がそのベース
に加圧されている。したがって、トランジスタＴＲ２お
よびトランジスタＴＲ５は常に一定のベース電流が供給
され、コレクタの電位はベース電位より高いので、常時
ＯＮしている。ダイオードＤ１は、温度補償用に用いら
れている。
ジスタＴＲ１とトランジスタＴＲ２との直列回路、およ
びトランジスタＴＲ３が接続され、ソース端子Ｓにはト
ランジスタＴＲ４およびトランジスタＴＲ５が直列に接
続される。トランジスタＴＲ４およびトランジスタＴＲ
１のベースは共通に接続され、同じ電位に設定されてい
る。また、トランジスタＴＲ２およびトランジスタＴＲ
５のベースは共通に接続され、電圧ＶＲが抵抗Ｒ１およ
びＲ２によって分圧され、分圧された電圧がそのベース
に加圧されている。したがって、トランジスタＴＲ２お
よびトランジスタＴＲ５は常に一定のベース電流が供給
され、コレクタの電位はベース電位より高いので、常時
ＯＮしている。ダイオードＤ１は、温度補償用に用いら
れている。
【００１４】回路ブロック３は、電圧Ｖｄ−ｍと電圧Ｖ
ｄ−ｓとが等しくなるように、ドレイン端子Ｄからミラ
ー端子Ｍに流れる電流ｉｄｍを制御する回路である。電
流ｉｄｍが流れる経路は、ミラー端子Ｍからトランジス
タＴＲ１、抵抗Ｒ３およびトランジスタＴＲ２を介して
抵抗Ｒ４に流れる経路Ａと、ミラー端子Ｍから抵抗Ｒ５
およびトランジスタＴＲ３を介してコンデンサＣ１に流
れる経路Ｂとがある。経路Ａには、電圧ＶＲ、抵抗Ｒ
１、抵抗Ｒ２、ダイオードＤ１、トランジスタＴＲ２お
よび抵抗Ｒ４によって定まる最大値の電流ｉｍａｘ以上
の電流を流すことができない。また、電流ｉｄｍの値
が、その最大値の電流ｉｍａｘ以下のとき、経路Ｂには
電流が流れない。ここで、ドレイン端子Ｄからソース端
子Ｓに短絡電流Ｉｄｓｍの値以上の電流が流れたとき、
負荷の短絡状態とする。また、電圧Ｖｄ−ｓ＝電圧Ｖｄ
−ｍの関係が成り立つ場合において、ドレイン端子Ｄか
らソース端子Ｓに前述の電流Ｉｄｓｍが流れている状態
におけるドレイン端子Ｄからミラー端子Ｍに流れる電流
ｉｄｍの値を前述の電流ｉｍａｘの値に設定する。この
電流ｉｍａｘの値の設定は、抵抗Ｒ１およびＲ２によっ
て、トランジスタＴＲ２のベース電流を調整することに
よって行うことができる。したがって、負荷が短絡して
いない時、電流ｉｄｍの値は電流ｉｍａｘの値未満なの
で経路Ｂには電流ｉｄｍは流れず、負荷が短絡した時、
電流ｉｄｍの値は電流ｉｍａｘの値以上なので経路Ｂに
電流が流れる。
ｄ−ｓとが等しくなるように、ドレイン端子Ｄからミラ
ー端子Ｍに流れる電流ｉｄｍを制御する回路である。電
流ｉｄｍが流れる経路は、ミラー端子Ｍからトランジス
タＴＲ１、抵抗Ｒ３およびトランジスタＴＲ２を介して
抵抗Ｒ４に流れる経路Ａと、ミラー端子Ｍから抵抗Ｒ５
およびトランジスタＴＲ３を介してコンデンサＣ１に流
れる経路Ｂとがある。経路Ａには、電圧ＶＲ、抵抗Ｒ
１、抵抗Ｒ２、ダイオードＤ１、トランジスタＴＲ２お
よび抵抗Ｒ４によって定まる最大値の電流ｉｍａｘ以上
の電流を流すことができない。また、電流ｉｄｍの値
が、その最大値の電流ｉｍａｘ以下のとき、経路Ｂには
電流が流れない。ここで、ドレイン端子Ｄからソース端
子Ｓに短絡電流Ｉｄｓｍの値以上の電流が流れたとき、
負荷の短絡状態とする。また、電圧Ｖｄ−ｓ＝電圧Ｖｄ
−ｍの関係が成り立つ場合において、ドレイン端子Ｄか
らソース端子Ｓに前述の電流Ｉｄｓｍが流れている状態
におけるドレイン端子Ｄからミラー端子Ｍに流れる電流
ｉｄｍの値を前述の電流ｉｍａｘの値に設定する。この
電流ｉｍａｘの値の設定は、抵抗Ｒ１およびＲ２によっ
て、トランジスタＴＲ２のベース電流を調整することに
よって行うことができる。したがって、負荷が短絡して
いない時、電流ｉｄｍの値は電流ｉｍａｘの値未満なの
で経路Ｂには電流ｉｄｍは流れず、負荷が短絡した時、
電流ｉｄｍの値は電流ｉｍａｘの値以上なので経路Ｂに
電流が流れる。
【００１５】この経路Ｂに流れる電流ｉｄｍは、抵抗Ｒ
５およびトランジスタＴＲ３を介して流れ、コンデンサ
Ｃ１を充電する。このため、電位Ｐ１が上昇し、電位Ｐ
１が予め定める値に到達することで回路ブロック４の検
出回路を動作させ、負荷の短絡を検出することができ
る。経路Ｂに流れる電流ｉｄｍは、負荷の短絡による負
荷電流Ｉｄｓの増加に伴い、増加する。経路Ａには、予
め定められる電流ｉｍａｘの値以上流すことができない
ため、電流ｉｍａｘの値を超えた分の電流ｉｄｍは、経
路Ｂに流れる。
５およびトランジスタＴＲ３を介して流れ、コンデンサ
Ｃ１を充電する。このため、電位Ｐ１が上昇し、電位Ｐ
１が予め定める値に到達することで回路ブロック４の検
出回路を動作させ、負荷の短絡を検出することができ
る。経路Ｂに流れる電流ｉｄｍは、負荷の短絡による負
荷電流Ｉｄｓの増加に伴い、増加する。経路Ａには、予
め定められる電流ｉｍａｘの値以上流すことができない
ため、電流ｉｍａｘの値を超えた分の電流ｉｄｍは、経
路Ｂに流れる。
【００１６】したがって、負荷が短絡した状態におい
て、負荷電流が多いほど（短絡状態が完全に近いほど）
経路Ｂに流れる電流ｉｄｍの値が大きくなり、それに伴
いコンデンサＣ１が速く充電され、電位Ｐ１が予め定め
る短絡の検出電位に速く到達する。これによって、負荷
の短絡状態が完全に近いほど、その短絡の検出を速く行
うことができる。
て、負荷電流が多いほど（短絡状態が完全に近いほど）
経路Ｂに流れる電流ｉｄｍの値が大きくなり、それに伴
いコンデンサＣ１が速く充電され、電位Ｐ１が予め定め
る短絡の検出電位に速く到達する。これによって、負荷
の短絡状態が完全に近いほど、その短絡の検出を速く行
うことができる。
【００１７】回路ブロック４は、負荷の短絡によって発
生した端子Ｐ１の電位が、予め定める電位より高いか否
かを判別する比較回路である。演算増幅器１０の反転
（−）側入力端子１２には負荷の短絡を検出する端子Ｐ
１と接地間の電圧が加圧され、非反転（＋）側入力端子
１１には、電圧ＶＲが抵抗Ｒ１０および抵抗Ｒ１１によ
って分圧される電圧が加圧される。したがって、演算増
幅器１０は、電源電圧ＶＲを抵抗Ｒ１０および抵抗Ｒ１
１によって分圧した電圧を基準電圧として、端子Ｐ１か
ら入力された電圧との比較を行っている。演算増幅器１
０において、端子Ｐ１から反転（−）側入力端子１２に
入力された電圧が、非反転（＋）側端子１１に入力され
た基準電圧より高い場合、出力端子１３はローレベルに
なり、端子Ｐ１から反転（−）側入力端子１２に入力さ
れた電圧が非反転（＋）側端子１１に入力された基準電
圧より低い場合は、出力端子１３はハイレベルになる。
生した端子Ｐ１の電位が、予め定める電位より高いか否
かを判別する比較回路である。演算増幅器１０の反転
（−）側入力端子１２には負荷の短絡を検出する端子Ｐ
１と接地間の電圧が加圧され、非反転（＋）側入力端子
１１には、電圧ＶＲが抵抗Ｒ１０および抵抗Ｒ１１によ
って分圧される電圧が加圧される。したがって、演算増
幅器１０は、電源電圧ＶＲを抵抗Ｒ１０および抵抗Ｒ１
１によって分圧した電圧を基準電圧として、端子Ｐ１か
ら入力された電圧との比較を行っている。演算増幅器１
０において、端子Ｐ１から反転（−）側入力端子１２に
入力された電圧が、非反転（＋）側端子１１に入力され
た基準電圧より高い場合、出力端子１３はローレベルに
なり、端子Ｐ１から反転（−）側入力端子１２に入力さ
れた電圧が非反転（＋）側端子１１に入力された基準電
圧より低い場合は、出力端子１３はハイレベルになる。
【００１８】回路ブロック５は、演算増幅器１０から出
力された負荷の短絡を判定するための電圧レベルをラッ
チするラッチ回路で、ＮＡＮＤゲート２０およびＮＡＮ
Ｄゲート２１などから構成されている。ＮＡＮＤゲート
２０の一方の入力端子２２は、抵抗Ｒ２０を介して電圧
ＶＲが加圧され、かつコンデンサＣ３を介して０Ｖに接
地され、他方の入力端子２３は、ＮＡＮＤゲート２１の
出力端子２７に接続されている。また、ＮＡＮＤゲート
２１の一方の入力端子２４は、演算増幅器１０の出力１
３が接続され、他方の入力端子２５は、ＮＡＮＤゲート
２０の出力端子２６に接続されている。したがって、Ｎ
ＡＮＤゲート２０およびＮＡＮＤゲート２１は、フリッ
プフロップ回路を構成し、ＮＡＮＤゲート２０の入力端
子２２がハイレベルで、かつＮＡＮＤゲート２１の入力
端子２４がローレベルのとき、ＮＡＮＤゲート２０の出
力端子２６はローレベルとなり、ＮＡＮＤゲート２１の
出力端子２７はハイレベルとなる。ＮＡＮＤゲート２０
の入力端子２２がローレベルで、かつＮＡＮＤゲート２
１の入力端子２４がハイレベルのとき、ＮＡＮＤゲート
２０の出力端子２６はハイレベルとなり、ＮＡＮＤゲー
ト２１の出力端子２７はローレベルとなる。また、ＮＡ
ＮＤゲート２０の入力端子２２とＮＡＮＤゲート２１の
入力端子２４が、ともにハイレベルのとき、ＮＡＮＤゲ
ート２０の出力端子２６およびＮＡＮＤゲート２１の出
力端子２７は、以前の出力状態をラッチする。ＮＡＮＤ
ゲート２０の入力端子２２およびＮＡＮＤゲート２１の
入力端子２１がともにローレベルの場合は禁止状態で、
出力端子２６および出力端子２７はともにハイレベルに
なるがラッチされない。
力された負荷の短絡を判定するための電圧レベルをラッ
チするラッチ回路で、ＮＡＮＤゲート２０およびＮＡＮ
Ｄゲート２１などから構成されている。ＮＡＮＤゲート
２０の一方の入力端子２２は、抵抗Ｒ２０を介して電圧
ＶＲが加圧され、かつコンデンサＣ３を介して０Ｖに接
地され、他方の入力端子２３は、ＮＡＮＤゲート２１の
出力端子２７に接続されている。また、ＮＡＮＤゲート
２１の一方の入力端子２４は、演算増幅器１０の出力１
３が接続され、他方の入力端子２５は、ＮＡＮＤゲート
２０の出力端子２６に接続されている。したがって、Ｎ
ＡＮＤゲート２０およびＮＡＮＤゲート２１は、フリッ
プフロップ回路を構成し、ＮＡＮＤゲート２０の入力端
子２２がハイレベルで、かつＮＡＮＤゲート２１の入力
端子２４がローレベルのとき、ＮＡＮＤゲート２０の出
力端子２６はローレベルとなり、ＮＡＮＤゲート２１の
出力端子２７はハイレベルとなる。ＮＡＮＤゲート２０
の入力端子２２がローレベルで、かつＮＡＮＤゲート２
１の入力端子２４がハイレベルのとき、ＮＡＮＤゲート
２０の出力端子２６はハイレベルとなり、ＮＡＮＤゲー
ト２１の出力端子２７はローレベルとなる。また、ＮＡ
ＮＤゲート２０の入力端子２２とＮＡＮＤゲート２１の
入力端子２４が、ともにハイレベルのとき、ＮＡＮＤゲ
ート２０の出力端子２６およびＮＡＮＤゲート２１の出
力端子２７は、以前の出力状態をラッチする。ＮＡＮＤ
ゲート２０の入力端子２２およびＮＡＮＤゲート２１の
入力端子２１がともにローレベルの場合は禁止状態で、
出力端子２６および出力端子２７はともにハイレベルに
なるがラッチされない。
【００１９】負荷の短絡状態では、前述のように演算増
幅器１０の出力端子１３がローレベルとなるので、ＮＡ
ＮＤゲート２１の入力端子２４はローレベルになる。ま
た、ＮＡＮＤゲート２０の入力端子２２はハイレベルに
固定されている。したがって、ＮＡＮＤゲート２０の出
力端子２６はローレベルになるので、回路ブロック６の
ＡＮＤゲート３０の出力はローレベルになり、ＭＯＳＦ
ＥＴ１のゲート端子はローレベルになって、ＭＯＳＦＥ
Ｔ１はＯＦＦする。したがって、負荷の短絡が生じた場
合、ＭＯＳＦＥＴ１に流れている負荷電流を遮断するこ
とができる。
幅器１０の出力端子１３がローレベルとなるので、ＮＡ
ＮＤゲート２１の入力端子２４はローレベルになる。ま
た、ＮＡＮＤゲート２０の入力端子２２はハイレベルに
固定されている。したがって、ＮＡＮＤゲート２０の出
力端子２６はローレベルになるので、回路ブロック６の
ＡＮＤゲート３０の出力はローレベルになり、ＭＯＳＦ
ＥＴ１のゲート端子はローレベルになって、ＭＯＳＦＥ
Ｔ１はＯＦＦする。したがって、負荷の短絡が生じた場
合、ＭＯＳＦＥＴ１に流れている負荷電流を遮断するこ
とができる。
【００２０】回路ブロック５に電圧ＶＲを供給した初期
状態では、コンデンサＣ３の充電電圧は０であるので、
ＮＡＮＤゲート２０の入力端子２２の電圧はローレベル
になっている。また、演算増幅器１０の出力端子１３
は、前述のように負荷電流が通常の場合はハイレベルに
なるので、ＮＡＮＤゲート２１の入力端子２４はハイレ
ベルになる。したがって、ＮＡＮＤゲート２０の出力端
子２６は、ハイレベルになる。次に、回路ブロック５に
電圧ＶＲを供給してから一定時間経過後には、コンデン
サＣ３は充電され、ＮＡＮＤゲート２０の入力端子２２
はハイレベルとなる。したがって、ＮＡＮＤゲート２０
の入力端子２２およびＮＡＮＤゲート２１の入力端子２
４はともにハイレベルとなり、以前の状態を保持するの
で、ＮＡＮＤゲート２０の出力端子２６はハイレベルと
なる。スイッチング素子駆動回路ブロック６の駆動回路
３１の出力がハイレベルのとき、ＡＮＤゲート３１の出
力はハイレベルとなり、ＭＯＳＦＥＴ１のゲート端子は
ハイレベルとなり、ＭＯＳＦＥＴ１はＯＮする。したが
って、負荷１に通常電流が流れているとき、ＭＯＳＦＥ
Ｔ１はＯＮになり、継続して負荷電流を供給することが
できる。
状態では、コンデンサＣ３の充電電圧は０であるので、
ＮＡＮＤゲート２０の入力端子２２の電圧はローレベル
になっている。また、演算増幅器１０の出力端子１３
は、前述のように負荷電流が通常の場合はハイレベルに
なるので、ＮＡＮＤゲート２１の入力端子２４はハイレ
ベルになる。したがって、ＮＡＮＤゲート２０の出力端
子２６は、ハイレベルになる。次に、回路ブロック５に
電圧ＶＲを供給してから一定時間経過後には、コンデン
サＣ３は充電され、ＮＡＮＤゲート２０の入力端子２２
はハイレベルとなる。したがって、ＮＡＮＤゲート２０
の入力端子２２およびＮＡＮＤゲート２１の入力端子２
４はともにハイレベルとなり、以前の状態を保持するの
で、ＮＡＮＤゲート２０の出力端子２６はハイレベルと
なる。スイッチング素子駆動回路ブロック６の駆動回路
３１の出力がハイレベルのとき、ＡＮＤゲート３１の出
力はハイレベルとなり、ＭＯＳＦＥＴ１のゲート端子は
ハイレベルとなり、ＭＯＳＦＥＴ１はＯＮする。したが
って、負荷１に通常電流が流れているとき、ＭＯＳＦＥ
Ｔ１はＯＮになり、継続して負荷電流を供給することが
できる。
【００２１】図３は、本発明の他の実施例の負荷駆動装
置の電気回路図を示す。この実施例は、図１に示す実施
例に類似し、対応する部分には同一の参照符を付す。こ
の実施例において、図１に示す実施例と異なる点は、回
路ブロック３のトランジスタＴＲ２および抵抗Ｒ１、抵
抗Ｒ２による分圧回路が削除されていることである。し
たがってトランジスタＴＲ４がＯＮのとき、そのトラン
ジスタに流れる電流は抵抗Ｒ３および抵抗Ｒ４によって
決定される。図１に示す回路では、トランジスタＴＲ４
に流れる電流はＴＲ５によってほぼ一定になり、ソース
端子Ｓの電位は一定になる。これによって電圧Ｖｄ−ｓ
は、電圧＋Ｂが変動した場合、ほぼ同様に変動する。し
かし、この実施例では、パワーＭＯＳＦＥＴ１の端子Ｓ
から見た回路ブロック３の負荷抵抗は一定になり、通常
の負荷電流が流れているとき、電圧＋Ｂの変動に対して
も、電圧Ｖｄ−ｓの変動が小さくなり、より安定した短
絡電流の検出を行うことができる。この実施例は、前述
の内容以外は、図１に示す実施例と同様なので説明は省
略する。
置の電気回路図を示す。この実施例は、図１に示す実施
例に類似し、対応する部分には同一の参照符を付す。こ
の実施例において、図１に示す実施例と異なる点は、回
路ブロック３のトランジスタＴＲ２および抵抗Ｒ１、抵
抗Ｒ２による分圧回路が削除されていることである。し
たがってトランジスタＴＲ４がＯＮのとき、そのトラン
ジスタに流れる電流は抵抗Ｒ３および抵抗Ｒ４によって
決定される。図１に示す回路では、トランジスタＴＲ４
に流れる電流はＴＲ５によってほぼ一定になり、ソース
端子Ｓの電位は一定になる。これによって電圧Ｖｄ−ｓ
は、電圧＋Ｂが変動した場合、ほぼ同様に変動する。し
かし、この実施例では、パワーＭＯＳＦＥＴ１の端子Ｓ
から見た回路ブロック３の負荷抵抗は一定になり、通常
の負荷電流が流れているとき、電圧＋Ｂの変動に対して
も、電圧Ｖｄ−ｓの変動が小さくなり、より安定した短
絡電流の検出を行うことができる。この実施例は、前述
の内容以外は、図１に示す実施例と同様なので説明は省
略する。
【００２２】
【発明の効果】以上のように本発明によれば、負荷電流
の一部を分割して検知電流として出力することができる
スイッチング素子を用いて検知電流を出力し、その検知
電流の電流レベルに対応して判定時間を設定し、その判
定時間にわたって短絡電流が検出されれば、負荷電流を
遮断することができる負荷駆動装置を得ることができ
る。したがって、この負荷駆動装置を用いることによっ
て、ノイズやデューティ電圧の駆動によるスイッチング
ノイズなどによる誤動作を防止することができ、また完
全な短絡状態においても瞬時に負荷電流を遮断して負荷
および本体を保護することができる。これによって、こ
の負荷駆動装置は、どのような負荷短絡においても、負
荷および本体などを確実に保護することができる。
の一部を分割して検知電流として出力することができる
スイッチング素子を用いて検知電流を出力し、その検知
電流の電流レベルに対応して判定時間を設定し、その判
定時間にわたって短絡電流が検出されれば、負荷電流を
遮断することができる負荷駆動装置を得ることができ
る。したがって、この負荷駆動装置を用いることによっ
て、ノイズやデューティ電圧の駆動によるスイッチング
ノイズなどによる誤動作を防止することができ、また完
全な短絡状態においても瞬時に負荷電流を遮断して負荷
および本体を保護することができる。これによって、こ
の負荷駆動装置は、どのような負荷短絡においても、負
荷および本体などを確実に保護することができる。
【図１】本発明の一実施例の負荷駆動装置の電気回路図
である。
である。
【図２】図１図示のパワーＭＯＳＦＥＴ１の電気回路図
である。
である。
【図３】本発明の他の実施例の負荷駆動装置の電気回路
図である。
図である。
１ 負荷 ２ 負荷駆動回路 ３ 負荷短絡検出回路 ４ 比較回路 ５ ラッチ回路 ６ スイッチング素子駆動回路
Claims (1)
- 【請求項１】 負荷を駆動するか否かを表す駆動信号を
出力する駆動手段と、 電源と負荷との間に直列に介在され、前記駆動手段から
の駆動信号に応答して、負荷電流を供給／遮断するとと
もに、前記負荷電流の一部を分割して検知電流として出
力することができるスイッチング素子と、 前記検知電流の電流レベルに対応した判定時間を設定す
る設定手段と、 前記判定時間にわたって、前記検知電流の電流レベルに
基づいて少なくとも負荷が短絡しているか否かを判定
し、短絡していることが判定されているとき、前記駆動
手段からの駆動信号の出力を停止させる判定手段とを含
むことを特徴とする負荷駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33922692A JPH06188704A (ja) | 1992-12-18 | 1992-12-18 | 負荷駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33922692A JPH06188704A (ja) | 1992-12-18 | 1992-12-18 | 負荷駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06188704A true JPH06188704A (ja) | 1994-07-08 |
Family
ID=18325447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33922692A Withdrawn JPH06188704A (ja) | 1992-12-18 | 1992-12-18 | 負荷駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06188704A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222709B1 (en) | 1999-02-14 | 2001-04-24 | Yazaki Corporation | Device and method for supplying electric power to a load |
| US6229355B1 (en) | 1999-02-26 | 2001-05-08 | Yazaki Corporation | Switching device for suppressing a rush current |
| US6269011B1 (en) | 1999-02-14 | 2001-07-31 | Yazaki Corporation | Power supply system having semiconductor active fuse |
| US6313690B1 (en) | 1999-02-14 | 2001-11-06 | Yazaki Corporation | Semiconductor switching device with leakage current detecting junction |
| US6356138B1 (en) | 1999-02-14 | 2002-03-12 | Yazaki Corporation | Switching device with break detecting function |
| US6377428B1 (en) | 1999-02-26 | 2002-04-23 | Yakaki Corporation | Switching device having the capability of detecting an abnormality |
| US6392859B1 (en) | 1999-02-14 | 2002-05-21 | Yazaki Corporation | Semiconductor active fuse for AC power line and bidirectional switching device for the fuse |
| US6400545B1 (en) | 1999-02-19 | 2002-06-04 | Yazaki Corporation | Fuseless dc-dc converter |
| US6441679B1 (en) | 2000-02-14 | 2002-08-27 | Yazaki Corporation | Semiconductor active fuse operating at higher supply voltage employing current oscillation |
| US6441557B1 (en) | 1999-02-26 | 2002-08-27 | Yazaki Corporation | Auto light-control system |
| US6459167B1 (en) | 1999-02-26 | 2002-10-01 | Yazaki Corporation | System for controlling electromotive force of motor of electric vehicle |
-
1992
- 1992-12-18 JP JP33922692A patent/JPH06188704A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222709B1 (en) | 1999-02-14 | 2001-04-24 | Yazaki Corporation | Device and method for supplying electric power to a load |
| US6269011B1 (en) | 1999-02-14 | 2001-07-31 | Yazaki Corporation | Power supply system having semiconductor active fuse |
| US6313690B1 (en) | 1999-02-14 | 2001-11-06 | Yazaki Corporation | Semiconductor switching device with leakage current detecting junction |
| US6356138B1 (en) | 1999-02-14 | 2002-03-12 | Yazaki Corporation | Switching device with break detecting function |
| US6392859B1 (en) | 1999-02-14 | 2002-05-21 | Yazaki Corporation | Semiconductor active fuse for AC power line and bidirectional switching device for the fuse |
| US6400545B1 (en) | 1999-02-19 | 2002-06-04 | Yazaki Corporation | Fuseless dc-dc converter |
| US6229355B1 (en) | 1999-02-26 | 2001-05-08 | Yazaki Corporation | Switching device for suppressing a rush current |
| US6377428B1 (en) | 1999-02-26 | 2002-04-23 | Yakaki Corporation | Switching device having the capability of detecting an abnormality |
| US6441557B1 (en) | 1999-02-26 | 2002-08-27 | Yazaki Corporation | Auto light-control system |
| US6459167B1 (en) | 1999-02-26 | 2002-10-01 | Yazaki Corporation | System for controlling electromotive force of motor of electric vehicle |
| US6441679B1 (en) | 2000-02-14 | 2002-08-27 | Yazaki Corporation | Semiconductor active fuse operating at higher supply voltage employing current oscillation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4504222B2 (ja) | 過電流検出装置 | |
| JP3216972B2 (ja) | 内燃機関の点火装置 | |
| EP0373694B1 (en) | Diagnostic circuit for units providing current control and protection against excessive heat dissipation for semiconductor power devices | |
| JPH06217453A (ja) | 電流制限回路 | |
| US20100165529A1 (en) | Protection circuit apparatus | |
| JPH06188704A (ja) | 負荷駆動装置 | |
| US5781385A (en) | Method and apparatus for protecting an adjustable impedance element controlling the power supply to an electric motor, in particular in a motor vehicle | |
| US4426960A (en) | Control circuitry for multistage fans | |
| US4926283A (en) | Temperature protected transistor circuit and method of temperature protecting a transistor | |
| JP3022861B1 (ja) | Ｄｃ−ｄｃコンバータの入力回路 | |
| JP2001157356A (ja) | 短絡回路検出及び過電流保護用の電源制御回路とその方法 | |
| JP2000308250A (ja) | 電源供給制御装置および電源供給制御方法 | |
| JPH08338350A (ja) | 内燃機関用点火装置 | |
| JP3466928B2 (ja) | 過電流検出回路 | |
| USRE37876E1 (en) | Power supply switch reference circuitry | |
| US4329725A (en) | Control circuitry for multistage fans | |
| US5289109A (en) | Current limit circuit | |
| JPH0522853B2 (ja) | ||
| JPH11113169A (ja) | 半導体回路の保護装置 | |
| JP2783678B2 (ja) | 内燃機関における点火出力段に対する監視装置 | |
| JP3285660B2 (ja) | 抵抗計の定電流装置 | |
| JP2004072325A (ja) | 演算増幅器 | |
| JPS6320512A (ja) | ソレノイド駆動回路 | |
| JP3094653B2 (ja) | 過電流防止回路 | |
| JPH08279232A (ja) | 過電流検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |