JP2004072325A

JP2004072325A - 演算増幅器

Info

Publication number: JP2004072325A
Application number: JP2002227444A
Authority: JP
Inventors: Yushi Imai; 今井　祐志; Mitsuru Aoki; 青木　充; Hiroyuki Ban; 伴　博行
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-08-05
Filing date: 2002-08-05
Publication date: 2004-03-04
Anticipated expiration: 2022-08-05
Also published as: JP3945340B2; US6922105B2; US20040021520A1

Abstract

【課題】出力可能な電圧範囲を広くでき且つ回路構成を複雑化することなく、出力端子と電源線との短絡から回路を保護する。
【解決手段】出力端子２４が電源線１２と短絡すると、出力端子２４の電圧Ｖｏｕｔ　がバッテリ電圧ＶＢ付近にまで上昇し電圧検出回路２２の両端電圧が上昇するので、ツェナーダイオードＤ１３とトランジスタＱ２８がオンとなって、トランジスタＱ２６からトランジスタＱ２７に出力されるベース電流の一部を電源線１３に流す。トランジスタＱ２７のベース電流が減少し、トランジスタＱ３０を介して流れ込む出力電流Ｉｏｕｔ　が制限される。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、出力短絡保護機能を有する演算増幅器に関する。
【０００２】
【発明が解決しようとする課題】
車両に搭載されているＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）　は、ハーネスを用いて車両の各部に取り付けられている負荷や他のＥＣＵに接続されている。従来の接続形態では車体（ボデー）をアース（グランド）として使用していたため、駆動信号などの信号ハーネスを単独で配線する場合が多く、配線途中で生じる故障としては信号ハーネスとボデーとの短絡故障が主であった。このため、ＥＣＵの出力部に用いられているオペアンプには、出力端子とグランドとの短絡故障を防止するための保護回路が付加されている。
【０００３】
図３は、この従来から用いられているオペアンプの駆動部と出力部の電気的構成を示している。電源線１と２との間には、プッシュプル出力回路３を構成するトランジスタＱ１とＱ２が出力端子４を挟んで直列に接続されており、そのトランジスタＱ１と出力端子４との間には抵抗Ｒ１が接続されている。トランジスタＱ３〜Ｑ６は、これらトランジスタＱ１とＱ２を駆動する駆動回路５を構成している。トランジスタＱ７は、抵抗Ｒ１とともに保護回路６を構成しており、出力端子４がグランド線２に短絡した時にオンとなってトランジスタＱ１をオフさせる。
【０００４】
ところで、近年の車両は多くのＥＣＵを搭載し多機能化が図られており、それに伴って車両に搭載されるハーネスの重量が問題となってきている。そこで、ハーネスの本数を低減するため、バッテリから各ＥＣＵ毎に並列配線されていた電源ハーネスの接続形態に替えて、バッテリからの１本の電源ハーネスを信号ハーネスとまとめて各ＥＣＵに順次縦続配線していく接続形態が用いられる場合がある。また、外来ノイズが侵入することを防止するために、ガードリングとして信号ハーネスと電源ハーネス、グランドハーネスとをまとめて配線する場合も増加している。その結果、信号ハーネスとボデーとの短絡故障のみならず、信号ハーネスと電源ハーネスとの短絡故障も増えている。
【０００５】
図３に示したオペアンプは、出力端子４が電源ハーネス（電源線１と同電位）と短絡しても直ちに壊れることはないが、その短絡状態が継続すれば熱破壊に至る虞がある。これに対しては、トランジスタＱ２に上記保護回路６と同様の回路を付加することも考えられるが、出力端子４とトランジスタＱ２との間に抵抗を挿入すると出力可能な最低電圧が上昇し、接続される負荷によっては使用できない場合が生じる。そのため、従来は短絡故障の発生を検出しオペアンプの出力端子を電気的に切り離す保護回路を別途設けたり、オペアンプを構成する各素子サイズを大きくして素子自体の破壊耐力を上げるなどの措置が必要となり、回路規模の増大やコストの上昇を招いていた。
【０００６】
本発明は上記事情に鑑みてなされたもので、その目的は、出力可能な電圧範囲を広くでき且つ回路構成を複雑化することなく、出力端子と電源線との短絡から保護する機能を備えた演算増幅器を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１に記載した手段によれば、出力端子と電源線が短絡して駆動用トランジスタに出力トランジスタを通して所定のしきい値を超える過大な電圧が印加された時、信号低減回路は、差動増幅回路から駆動用トランジスタに与えられる制御信号を低減するので、駆動用トランジスタによる出力トランジスタの駆動能力が一時的に低下して、出力トランジスタに流れる短絡電流が制限される。
【０００８】
この信号低減回路は、出力トランジスタに直列に挿入される構成要素を有していないので、出力可能な電圧範囲を広く設定できる。また、一般に演算増幅器はフィードバックをかけた状態で使用されるが、出力端子と電源線とが短絡されている期間においても駆動用トランジスタが遮断しないため、差動増幅回路からのフィードバックに係る制御信号が駆動用トランジスタに入力され続ける。その結果、出力端子と電源線との短絡状態が解消すると、駆動用トランジスタはフィードバックに係る制御信号によって直ちに出力短絡前における出力トランジスタの駆動能力を回復でき、不安定状態に移行することなく正常動作に復帰することができる。
【０００９】
請求項２に記載した手段によれば、出力端子と電源線が短絡して駆動用トランジスタに印加される電圧が前記しきい値を超えると、電圧検出回路は検出信号を出力する。この出力期間、制御信号調整回路は、差動増幅回路から与えられる制御信号の一部を無効化するので、その無効化分だけ駆動用トランジスタに与えられる制御信号が低減する。この制御信号調整回路は、駆動用トランジスタの制御端子間に接続されているので、出力トランジスタの出力可能な電圧範囲を狭めることがない。
【００１０】
請求項３に記載した手段によれば、電圧検出回路は、駆動用トランジスタに印加される電圧がしきい値を超えないように制限するので、駆動用トランジスタに過大な電圧が印加されることを防止することができる。
【００１１】
請求項４に記載した手段によれば、制御信号調整回路は、差動増幅回路から与えられる制御信号の一部を検出信号に応じてグランドに逃すことにより無効化を図り、駆動用トランジスタに与えられる制御信号を低減する。
【００１２】
請求項５に記載した手段によれば、出力端子と電源線とが短絡した場合に、抵抗などの電流制限回路が、出力トランジスタから駆動用トランジスタに流れる電流を制限する。
【００１３】
【発明の実施の形態】
以下、本発明の一実施形態について図１および図２を参照しながら説明する。
図１は、車両用ＥＣＵの信号出力部に用いられているオペアンプの電気的構成を示している。この図１に示すオペアンプ１１（演算増幅器に相当）は、ＥＣＵの基板上に搭載された制御用ＩＣの一部として構成されており、図示しないバッテリからイグニッションスイッチを介して電源線１２、１３間に供給されるバッテリ電圧ＶＢにより動作するようになっている。
【００１４】
オペアンプ１１は、差動増幅回路１４、駆動部１５、出力部１６およびバイアス回路１７から構成されている。このうちバイアス回路１７は、ＰＮＰ形トランジスタＱ１１〜Ｑ１７の共通ベース線１８にバイアス電圧を出力し、これらトランジスタＱ１１〜Ｑ１７を定電流動作させる回路である。電源線１２とトランジスタＱ１１〜Ｑ１５の各エミッタとの間には、それぞれ抵抗Ｒ１１〜Ｒ１５が接続されている。
【００１５】
差動増幅回路１４において、トランジスタＱ１３のコレクタには一対のＰＮＰ形トランジスタＱ１８、Ｑ１９が接続されている。これらトランジスタＱ１８、Ｑ１９と電源線１３との間には、それぞれ能動負荷１９を構成するトランジスタＱ２０と抵抗Ｒ１６、トランジスタＱ２１と抵抗Ｒ１７が接続されている。トランジスタＱ２０のベース・コレクタ間は短絡されている。
【００１６】
トランジスタＱ１２、Ｑ１４の各コレクタと電源線１３との間には、それぞれレベルシフト回路の形態を持つＰＮＰ形トランジスタＱ２２、Ｑ２３が接続されている。これらトランジスタＱ２２、Ｑ２３の各エミッタは、それぞれトランジスタＱ１８、Ｑ１９のベースに接続されており、トランジスタＱ２２、Ｑ２３の各ベースは、それぞれ抵抗Ｒ１８、Ｒ１９を介して反転入力端子２０、非反転入力端子２１に接続されている。これらトランジスタＱ２２、Ｑ２３を付加することにより、入力バイアス電流を低減できるとともに入力電圧Ｖｉｎｍ　、Ｖｉｎｐ　の下限電圧を０Ｖ付近にまで下げることができる。
【００１７】
トランジスタＱ１１、Ｑ１５の各コレクタと電源線１３との間には、それぞれＰＮＰ形トランジスタＱ２４、Ｑ２５が接続されている。トランジスタＱ２４、Ｑ２５のベースは、それぞれトランジスタＱ２０、Ｑ２１のコレクタ（トランジスタＱ１８、Ｑ１９のコレクタ）に接続されている。これらトランジスタＱ２４、Ｑ２５は、それぞれトランジスタＱ１８、Ｑ１９に代わってトランジスタＱ２０、Ｑ２１にベース電流を供給するベース電流補償回路を構成している。
【００１８】
駆動部１５は、差動増幅回路１４から出力される制御信号に応じて出力部１６を駆動する回路である。トランジスタＱ１６のコレクタと電源線１３との間にはＮＰＮ形トランジスタＱ２６と抵抗Ｒ２０とが直列に接続されており、そのトランジスタＱ２６のベースは差動増幅回路１４の出力ノードであるトランジスタＱ２５のエミッタに接続されている。一方、トランジスタＱ１７のコレクタと電源線１３との間にはダイオードＤ１１とＤ１２とＮＰＮ形トランジスタＱ２７とが直列に接続されており、そのトランジスタＱ２７のベースはトランジスタＱ２６のエミッタに接続されている。
【００１９】
トランジスタＱ２７のコレクタとエミッタ（電源線１３）との間には、図示極性のツェナーダイオードＤ１３とダイオードＤ１４との直列回路からなる電圧検出回路２２が接続されている。また、トランジスタＱ２７の制御端子間であるベース・エミッタ間には、制御信号調整回路としてのトランジスタＱ２８のコレクタ・エミッタ間が接続されており、そのトランジスタＱ２８のベースは、ツェナーダイオードＤ１３とダイオードＤ１４の各アノードの共通接続点に接続されている。これら電圧検出回路２２とトランジスタＱ２８とにより制御信号低減回路２３が構成されている。なお、上記ダイオードＤ１４に替えて抵抗を用いても良い。トランジスタＱ２７のコレクタとトランジスタＱ２１のコレクタとの間には、位相補償用のコンデンサＣ１１が接続されている。
【００２０】
出力部１６は、プッシュプル回路の構成となっている。電源線１２と出力端子２４との間にはＮＰＮ形トランジスタＱ２９と抵抗Ｒ２１とが直列に接続されており、出力端子２４と電源線１３の間にはＰＮＰ形トランジスタＱ３０が接続されている。トランジスタＱ２９、Ｑ３０の各ベースは、それぞれ抵抗Ｒ２２、Ｒ２３を介してトランジスタＱ１７、Ｑ２７の各コレクタに接続されている。ここで、抵抗Ｒ２３は電流制限回路に相当する。トランジスタＱ２９のベース・エミッタ間には、過電流保護用のＮＰＮ形トランジスタＱ３１のコレクタ・ベース間が接続されており、そのトランジスタＱ３１のエミッタは、抵抗Ｒ２４を介して出力端子２４に接続されている。
【００２１】
次に、フィードバックをかけた状態でのオペアンプ１１の動作について図２も参照しながら説明する。
まず、制御用ＩＣの外部において出力端子２４に繋がる信号ハーネスが電源線１２、１３と同電位を持つ電源ハーネス、グランドハーネスと短絡されていない正常状態の場合、出力端子２４の出力電圧Ｖｏｕｔ　は、バッテリ電圧ＶＢからトランジスタＱ２９のコレクタ・エミッタ間電圧および抵抗Ｒ２１の両端電圧だけ低下した電圧となっている。この出力電圧Ｖｏｕｔ　は、トランジスタＱ３０のエミッタ・ベース間および抵抗Ｒ２３を介して、トランジスタＱ２７のコレクタ・エミッタ間および電圧検出回路２２に印加される。
【００２２】
この時の印加電圧は、ツェナーダイオードＤ１３のツェナー電圧ＶｚとトランジスタＱ２８がオンするためのベース・エミッタ間電圧ＶＢＥとを加算した電圧Ｖｒ（所定のしきい値に相当）よりも低いため、ツェナーダイオードＤ１３、ダイオードＤ１４およびトランジスタＱ２８は全てオフ状態となっている。また、抵抗Ｒ２１の両端電圧が、トランジスタＱ３１がオンするためのベース・エミッタ間電圧ＶＢＥよりも低いため、トランジスタＱ３１はオフ状態となっている。
【００２３】
差動増幅回路１４は、入力電圧Ｖｉｎｐ　とＶｉｎｍ　との差電圧を増幅し、その増幅電圧を駆動部１５のトランジスタＱ２６のベースに出力する。トランジスタＱ２６は、トランジスタＱ２７に対し上記増幅電圧に応じたベース電流（制御信号に相当）を出力し、トランジスタＱ１７とＱ２７はトランジスタＱ２９とＱ３０とからなるプッシュプル回路を駆動する。
【００２４】
これに対し、出力端子２４に繋がる信号ハーネスがグランドハーネスと短絡した場合、または出力端子２４とグランド（バッテリの負極端子）との間に接続される負荷抵抗が小さい場合には、抵抗Ｒ２１の両端電圧がトランジスタＱ３１のオンに必要なベース・エミッタ間電圧ＶＢＥよりも高くなる。その結果、トランジスタＱ３１がオンとなり、トランジスタＱ２９のベース電位を下げて当該トランジスタＱ２９を介して流れる出力電流Ｉｏｕｔ　を制限する。これにより、オペアンプ１１は出力端子２４のグランド短絡から保護される。
【００２５】
一方、出力端子２４に繋がる信号ハーネスがバッテリ電位を持つ電源ハーネスと短絡した場合、または信号ハーネスと電源（バッテリの正極端子）との間に接続される負荷抵抗が小さい場合には、出力端子２４の電圧Ｖｏｕｔ　がバッテリ電圧ＶＢ付近にまで上昇し、トランジスタＱ３０のエミッタ・ベース間および抵抗Ｒ２３を介して、トランジスタＱ２７のコレクタ・エミッタ間および電圧検出回路２２に印加される電圧が上昇する。
【００２６】
この電圧は、上記電圧Ｖｒよりも高いため、ツェナーダイオードＤ１３がオンとなりトランジスタＱ２８にベース電流が流れる。その結果、トランジスタＱ２８がオンとなって、トランジスタＱ２６からトランジスタＱ２７に出力されるベース電流の一部を電源線１３に流す。その結果、トランジスタＱ２７のベース電流が減少し、当該トランジスタＱ２７のコレクタ電位すなわちトランジスタＱ３０のベース電位が上昇して、当該トランジスタＱ３０を介して流れ込む出力電流Ｉｏｕｔ　を制限する。これにより、オペアンプ１１は出力端子２４の電源短絡から保護される。
【００２７】
図２は、オペアンプ１１をボルテージフォロアの接続形態で使用し、非反転入力端子２１に３．３Ｖの入力電圧Ｖｉｎｐ　を印加した状態で、出力端子２４が電源線１２と短絡した場合のシミュレーション波形を示している。（ａ）は出力電流Ｉｏｕｔ　の波形で、（ｂ）は出力電圧Ｖｏｕｔ　の波形である。時刻１．０μｓにおいて出力端子２４が電源線１２（ＶＢ＝１４Ｖ）と短絡すると、ごく短時間だけ短絡電流が流れるが、その後は出力電流Ｉｏｕｔ　が制限されていることが分かる。この場合、制御信号低減回路２３はトランジスタＱ２７が遮断しない範囲内でそのベース電流を低減させるので、これにより駆動される出力段のトランジスタＱ３０も完全にオフすることはなく、トランジスタＱ３０の過電流保護が図られながら出力電流Ｉｏｕｔ　が流れ続ける。
【００２８】
図２には示されていないが、その後出力端子２４と電源線１２との短絡状態が解消されると、ツェナーダイオードＤ１３およびトランジスタＱ２８がオフに転じ、トランジスタＱ２６からトランジスタＱ２７に流れ込むベース電流が直ちに出力短絡前の元の電流値に戻る。これにより、トランジスタＱ３０は元の駆動能力を回復でき、オペアンプ１１は不安定状態に移行することなく正常動作に復帰することができる。
【００２９】
これに対し、本願発明とは異なり出力短絡時にトランジスタＱ２７が遮断状態となってトランジスタＱ３０が完全にオフした状態になると、短絡状態が解消された時に差動増幅回路１４からのフィードバック信号がトランジスタＱ２７に直ちに作用されず、トランジスタＱ２７の駆動能力の回復ひいてはトランジスタＱ３０の電流出力能力の回復が遅れ、出力状態が不安定となる虞がある。
【００３０】
以上説明したように、本実施形態のオペアンプ１１は、駆動部１５に制御信号低減回路２３を備えた構成に特徴を有している。そして、出力端子２４に繋がる信号ハーネスがバッテリ電位ＶＢを持つ電源ハーネスと短絡して駆動トランジスタＱ２７に電圧Ｖｒを超える電圧が印加された時に、制御信号低減回路２３は駆動用トランジスタＱ２７のベース電流を減少させるので、トランジスタＱ２７によるトランジスタＱ３０の駆動能力が一時的に低下して、出力トランジスタＱ３０に流れる短絡電流が制限される。
【００３１】
この制御信号低減回路２３は、トランジスタＱ３０に直列に接続される構成要素を持たないので、出力電圧Ｖｏｕｔ　はグランド電位（０Ｖ）付近まで低下することができ、出力電圧範囲を広く設定できる。また、出力端子２４が電源短絡している期間においてトランジスタＱ２７が遮断しないため、差動増幅回路１４からのフィードバックに係る制御信号がベース電流としてトランジスタＱ２７に入力され続ける。その結果、出力端子２４の電源短絡状態が解消すると、トランジスタＱ２７は差動増幅回路１４からトランジスタＱ２６を介して与えられるベース電流によって直ちに出力短絡前におけるトランジスタＱ３０の駆動能力を回復でき、不安定状態に移行することなく正常動作に復帰することができる。
【００３２】
また、出力端子２４が電源短絡している期間、電圧検出回路２２は、トランジスタＱ２７に印加される電圧が電圧Ｖｒを超えないように制限するので、トランジスタＱ２７のコレクタ・エミッタ間に電圧Ｖｒを超える過大な電圧が印加されることを防止することができる。さらに、トランジスタＱ２７のコレクタとトランジスタＱ３０のベースとの間に接続された抵抗Ｒ２３が、トランジスタＱ３０を介してトランジスタＱ２７およびツェナーダイオードＤ１３に流れ込む電流を制限するので、過大な電流から保護することができる。
【００３３】
このように、ＥＣＵに用いられるオペアンプ１１の電源短絡保護が図られることにより、ＥＣＵ相互間またはＥＣＵと車載機器との間で信号ハーネスと電源ハーネスとをまとめて配線することができ、配線の効率化および信号ハーネスのガードリング効果が得られる。
【００３４】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
バイポーラトランジスタに替えてＦＥＴにより構成しても良い。この場合には、差動増幅回路から駆動用ＦＥＴに与えられる制御信号はゲート電圧信号となり、制御信号調整回路は、出力端子２４に繋がる信号ハーネスが電源ハーネスと短絡している期間、差動増幅回路から与えられる電圧の一部を負担することにより駆動用ＦＥＴに与えられるゲート電圧信号を低減する。
【００３５】
上記実施形態の制御信号低減回路２３は、出力端子２４が電源線１２または電源ハーネスと短絡した場合に出力トランジスタＱ３０を保護するものであるが、図１において電源線１２をグランド電位、電源線１３を電源電位とし、各トランジスタの形式（ＰＮＰ形、ＮＰＮ形）を入れ替え、それに合わせてダイオードの向きを替えることによって、出力端子２４がグランドと短絡した場合に出力トランジスタＱ３０を保護することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すオペアンプの電気的構成図
【図２】出力端子が電源線と短絡した場合のシミュレーション波形図
【図３】従来技術を示すオペアンプの駆動部と出力部の電気的構成図
【符号の説明】
１１はオペアンプ（演算増幅器）、１４は差動増幅回路、２０は反転入力端子（入力端子）、２１は非反転入力端子（入力端子）、２２は電圧検出回路、２３は制御信号低減回路、２４は出力端子、Ｑ２７はトランジスタ（駆動用トランジスタ）、Ｑ２８はトランジスタ（制御信号調整回路）、Ｑ３０はトランジスタ（出力トランジスタ）である。

Claims

入力端子の電圧を増幅する差動増幅回路と、
出力端子に接続された出力トランジスタと、
前記差動増幅回路から与えられる制御信号に応じて前記出力トランジスタを駆動する駆動用トランジスタと、
この駆動用トランジスタに前記出力トランジスタを通して所定のしきい値を超える電圧が印加されている時に、前記差動増幅回路から前記駆動用トランジスタに与えられる制御信号を前記駆動用トランジスタが遮断しない範囲内で低減する制御信号低減回路とを備えて構成されていることを特徴とする演算増幅器。
前記制御信号低減回路は、
前記駆動用トランジスタに印加される電圧が前記しきい値を超えている時に検出信号を出力する電圧検出回路と、
前記駆動用トランジスタの制御端子間に接続され、前記電圧検出回路が検出信号を出力している時に、前記差動増幅回路から与えられる制御信号の一部を無効化する制御信号調整回路とから構成されていることを特徴とする請求項１記載の演算増幅器。
前記電圧検出回路は、前記駆動用トランジスタに印加される電圧が前記しきい値を超えないように制限することを特徴とする請求項２記載の演算増幅器。
前記制御信号調整回路は、前記検出信号に応じて、前記差動増幅回路から与えられる制御信号の一部をグランドに逃すことを特徴とする請求項２または３記載の演算増幅器。
前記駆動用トランジスタの出力端子と前記出力トランジスタの入力端子との間に電流制限回路が接続されていることを特徴とする請求項１ないし４の何れかに記載の演算増幅器。