DE69011713T2

DE69011713T2 - Schaltung und Verfahren zur Feststellung eines elektrischen Stromflusses in einem MOS-Transistor.

Info

Publication number: DE69011713T2
Application number: DE69011713T
Authority: DE
Inventors: Michel Barou
Original assignee: SGS Thomson Microelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1989-01-20
Filing date: 1990-01-16
Publication date: 1995-04-06
Anticipated expiration: 2010-01-17
Also published as: FR2642176A1; EP0389383A2; JP3168571B2; US5004970A; EP0389383B1; FR2642176B1; EP0389383A3; JPH02233007A; DE69011713D1

Description

Die vorliegende Erfindung betrifft das Gebiet von MOS-Leistungstransistoren.
Herkömmlicherweise wird ein MOS-Leistungstransistor oft mit dem sogenannten DMOS-Verfahren (diffused MOS) realisiert und besteht aus einer Gruppe von n1 identischen Zellen, die es ihm aufgrund ihrer Wiederholung gestatten, hohe Leistungen zu tragen. Der Wert von n1 ist z.B. 2500. Dieser MOS-Transistor ist im allgemeinen dafür vorgesehen, in Reihe mit einer Last geschaltet zu werden.
Die Fig. 1 stellt einen MOS-Leistungstransistor M1 dar, der über seine Source S1 mit einer Last L in Reihe geschaltet ist. Das Drain D1 des Transistors ist mit einem ersten Anschluß 1 einer Versorgungsquelle verbunden. Der freie Anschluß der Last L ist mit dem zweiten Anschluß 2 der Versorgungsquelle verbunden. In der Regel wird eine positive Spannung VCC an den Anschluß 1 angelegt, während der Anschluß 2 mit der Masse verbunden ist. Der Transistor M1 wird leitend gemacht, wenn eine Steuerspannung VH, welche größer als die Spannung VCC ist, an seinem Gate G1 durch eine Steuerquelle 3 angelegt wird.
Es kann vorkommen, daß die Last unterbrochen wird, während sich der Transistor im leitenden Zustand befindet. Die Last kann als unterbrochen betrachtet werden, wenn der sie durchfließende Strom kleiner als ein Schwellenstrom IA wird, dessen Wert zum Beispiel IA = 3mA ist. Wenn der Strom, der durch den Transistor M1 fließt, auf einen Wert unterhalb dieses Schwellenstroms abfällt, nimmt der Spannungsabfall VDS zwischen dem Drain und der Source dieses Transistors ab und wird kleiner als 1 mV.
Die japanische Patentanmeldung JP-A-59-114923 beschreibt eine Schaltung, welche es gestattet, eine solche Lastunterbrechung durch eine Messung des Stroms in der Last festzustellen.
Eine genauere Methode zum Detektieren einer solchen Lastunterbrechung könnte darin bestehen, den Spannungsabfall VDS zu messen. Hierfür verwendet man üblicherweise eine Schaltung, welche einen MOS-Hilfstransistor M2 umfaßt, der z.B. aus n2 = 50 Zellen aufgebaut ist, die identisch mit den ni Zellen sind, welche den Leistungstransistor bilden, und der mit seinem Drain D2 mit einem Widerstand R verbunden ist, dessen freier Anschluß mit dem Anschluß 1 der Versorgungscuelle verbunden ist. Die Source S2 des Transistors M2 ist direkt mit der Source S1 des Transistors M1 verbunden. Das Gate G2 des Transistors M2 ist direkt mit dem Gate G1 des Transistors M1 verbunden.
Eine ähnliche Konfiguration wie die vorangehend beschriebene ist aus dem amerikanischen Patent US-A-4 599 554 bekannt. In diesem Patent ist der Widerstand mit dem Niveau der Source des Transistors M2 verbunden.
Ein Operationsverstärker A1 vergleicht den Spannungsabfall an den Anschlüssen des Widerstands R mit einem Vergleichswert VX. Wenn man mit IL den Strom in der Last L, mit IM1 den Strom in dem Transistor M1, mit IM2 dem Strom in dem Transistor M2 und mit RON1 und RON2 den Widerstand im leitenden Zustand im linearen Bereich der Transistoren M1 bzw. M2 bezeichnet, ist der Spannungsabfall VR an den Anschlüssen des Widerstands R:
VR = R IM2
VR = R IL RON1/ (RON1 + RON2 + R)
oder VR ist im wesentlichen gleich RON1 IL. (1)
Tatsächlich sind RONI und RoN2 immer klein gegenüber R.
Der Wert von RON1 liegt typischerweise in der Größenordnung von einigen Zehntel X, z. B. bei 0,3 X. Die Spannung VR ist diejenige, die man mit einer Referenzspannung vergleicht. In der Praxis kann man nicht ohne weiteres Zuordnungen von Vergleichern und Referenzspannungen vornehmen, bei denen der Wert der Referenzspannung kleiner als einige zehn mV, z.B. 30 mV, ist.
Daher schließt man aus der Beziehung (1), daß man einen Stromfluß IL bei einem Minimalwert von 30 mV/0,3 X = 100 mA detektieren kann.
Man möchte jedoch Ströme in der Last von der Größenordnung von 3 mA detektieren.
Die vorliegende Erfindung schlägt eine Vorrichtung, welche die Detektion von Strömen, die mit Lastunterbrechungen zusammenhängen, gestattet, und ein entsprechendes Detektionsverfahren vor.
Genauer sieht die vorliegende Erfindung eine Detektionsvorrichtung für einen Stromfluß vor, der kleiner als ein Schwellenstrom ist und in einer Last in Reihe mit einem MOS-Leistungstransistor vorliegt, wobei der freie Anschluß des MOS- Transistors mit einem ersten Anschluß einer Versorgungsquelle verbunden ist, deren zweiter Anschluß mit dem freien Anschluß der Last verbunden ist, und das Gate des MOS-Transistors mit einer Steuerquelle verbunden ist. Eine Einrichtung zum Detektieren des Spannungsabfalls ist mit den Anschlüssen des MOS- Transistors verbunden und ein Regelkreis gibt dem MOS-Transistor eine geeignete Gate-Spannung auf, wenn der Spannungsabfall an seinen Anschlüssen dazu neigt, ein vorbestimmtes Niveau zu unterschreiten.
Nach einem anderen Anspekt der vorliegenden Erfindung ist ein Detektionsverfahren für einen Stromfluß unterhalb eines Schwellenstroms vorgesehen, der in einer Last in Reihe mit einem MOS-Leistungstransistor vorliegt, der mit einer vorbestimmten Spannung versorgt wird. Dieses Verfahren besteht darin, die Spannung an den Anschlüssen des MOS-Transistors mit einer Referenzspannung zu vergleichen und die Spannung an dem Gate des MOS-Transistors zu verringern, wenn seine Klemmenspannung unter die Referenzspannung fällt, was zur Folge hat, daß der Strom in dem MOS-Transistor detektierbar bleibt und der MOS-Transistor in seinem Sättigungsbereich arbeitet.
Diese und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden genauer in der folgenden Beschreibung einer besonderen Ausführungsform dargelegt, welche mit Bezug auf die beigefügten Zeichnungen gegeben wird, in denen
Fig. 1 bereits beschrieben wurde und ein elektrisches Schaltbild einer Stromdetektionsvorrichtung nach dem Stand der Technik zeigt,
Fig. 2 eine Stromdetektionsvorrichtung gemäß der vorliegenden Erfindung zeigt,
Fig. 3 eine Ausführungsform der Stromdetektionsvorrichtung gemäß der vorliegenden Erfindung zeigt und
Fig. 4 eine Kurvenschar des Stroms in einem MOS-Transistor in Abhängigkeit von dessen Klemmenspannung für verschiedene Werte der an seinem Gate angelegten Spannung zeigt.
Fig. 2 stellt ein elektrisches Schaltbild einer Vorrichtung zum Detektieren des Stromflusses IL in einer Last L in Reihe mit einem MOS-Leistungstransistors M1 dar. Wie im Fall der Fig. 1 ist der freie Anschluß des Transistors M1 mit einem ersten Anschluß 1 einer Versorgungsquelle verbunden und der freie Anschluß der Last L ist mit dem zweiten Anschluß 2 der Versorgungsquelle verbunden. Eine Steuerquelle 3, welche mit dem Gate G1 des Transistors M1 verbunden ist, liefert zu diesem Gate G1 eine Steuerspannung VH. Eine Detektionseinrichtung für den Spannungsabfall an den Klemmen des Transistors M1, welche durch den Block 11 dargestellt ist, ist zwischen dem Drain D1 und der Source S1 des Transistors M1 geschaltet.
Verglichen mit Fig. 1 umfaßt die Vorrichtung außerdem einen Regelkreis, welcher durch den Block 12 dargestellt ist, bei dem ein erster Anschluß 13 mit dem Gate G1 des Transistors M1 verbunden ist und ein zweiter Anschluß 14 mit der Source S1 dieses Transistors verbunden ist. Ein Element 15, welches z.B. durch eine Stromquelle gebildet wird, ist zwischen der Steuerquelle 3 und dem Gate G1 des Transistors M1 geschaltet, um das Variieren der an dieses Gate G1 angelegten Spannung derart zu gestatten, daß der Spannungsabfall an den Ahschlüssen des MOS- Transistors immer oberhalb eines festgelegten Wertes bleibt.
Die Fig. 3 stellt ein elektrisches Schaltbild einer Ausführungsform der Stromdetektionsvorrichtung gemäß der vorliegenden Erfindung dar. Dieses elektrische Schaltbild ist ähnlich zu dem elektrischen Schaltbild der Fig. 2. Die Detektionseinrichtung für den Spannungsabfall an den Anschlüssen des Transistors M1, welche in Fig. 2 durch den Block 11 dargestellt ist, ist aus einem MOS-Hilfstransistor M2 mit n2 Zellen, einem Widerstand R, einem Operationsverstärker A1 und einer Quelle einer Vergleichsspannung VX aufgebaut, welche in derselben Weise wie in der Fig. 1 angeordnet sind. Eine positive Spannung VCC ist an den Anschluß 1 der Versorgungsquelle angelegt, während der Anschluß 2 mit der Masse verbunden ist. Das Element 15 des elektrischen Schaltbilds der Fig. 2 ist eine Stromquelle (eine Impedanz).
Der Regelkreis, welcher in der Fig. 2 durch den Block 12 dargestellt ist, ist aus einem Operationsverstärker A2 und einer Referenzspannungsquelle 21 aufgebaut. Der Operationsverstärker A2 umfaßt einen ersten Eingang 22, welcher mit der Source S1 des Transistors M1 verbunden ist, und einen zweiten Eingang 23, welcher mit einem ersten Anschluß der Referenzspannungsquelle 21 verbunden ist. Der zweite Anschluß dieser Quelle 21 ist mit dem Drain D1 des Transistors M1 verbunden und gibt eine positive Referenzspannung VK ab. Der Ausgang 24 des Operationsverstärkers A2 ist mit den Gates G1 und G2 der Transistoren M1 bzw. M2 verbunden.
Fig. 4 stellt eine Schar von Kurven C1 bis C3 des Stroms 1M1 zwischen dem Drain und der Source des Transistors M1 in Abhängigkeit von der Spannung VDS zwischen dem Drain und der Source dieses Transistors dar. Jede der Kurven C1 bis C3 entspricht entspricht jeweils einer Gatespannung VGS1 bis VGS3. Die Spannung VGS1 ist gleich der Steuerspannung VH.
Jede Kurve ist in zwei Bereiche geteilt, einen Sättigungsbereich, in dem die Spannung VDS größer als eine Sättigungsspannung VDSSat ist und wo der Strom IM1 gleich einem konstanten Sättigungsstrom ISat ist, und einem im wesentlichen linearen Bereich, in dem die Spannung VDS kleiner als die Sättigungsspannung VDSSat ist und wo der Strom IM1 im wesentlichen proportional zu der Spannung VDS ist. In dem Maß, wie VGS abnimmt, nehmen ISat und VDSSat ab. Die Ströme ISat1, ISat2 und ISat3 sowie die Spannungen VDSSat1, VDSSat2 und VDSSat3 sind den Kurven C1, C2 bzw. C3 zugeordnet.
Bei einem Stromabfall IL in der Last nimmt die Spannung VDS ab. Sie wird kleiner als die Spannung VDSSat1. Solange sie größer als die Referenzspannung VK ist, nimmt die Stromstärke IM1 entlang der Kurve C1 ab.
Wenn die Spannung VDS beginnt, kleiner als die Spannung VK zu werden, wird der Operationsverstärker A2, der bestrebt ist, seine Eingänge 22 und 23 auf demselben Potential zu halten, aktiv, um die Spannung VDS an den Anschlüssen des Transistors M1 gleich der Spannung VK zu halten. Um dies erreichen, d.h. eine nennenswerte Spannung VGS aufrechtzuerhalten, wenn der Strom IM1 eine abnehmende Tendenz hat, läßt der Operationsverstärker A2 die Spannung VGS an den Gates G1 und G2 auf eine derartige Spannung abfallen, daß die Spannung VGS3 der Kurve C3 der Fig. 4 entspricht. Diese Sättigungsspannung VDSSat ist also gleich der Spannung VDSSat3.
Die Referenzspannung VK ist z.B. gleich 150 mV. Bei Lastunterbrechungen fallen die Sättigungsspannungen auf Spannungswerte VDSSat3 von der Größenordnung von 50 mV ab, welche deutlich kleiner als VK sind. Daher arbeitet der Transistor M1 im Sättigungsbereich. Der Strom IM1, der ihn durchfließt, ist gleich dem Sättigungsstrom ISat3.
Ohne den Regelkreis träten die Transistoren in den linearen Bereich ein, wenn der Strom in der Last abfällt.
Mit dem Regelkreis sind, da die Transistoren M1 und M2 im Sättigungsbereich nach dem Abfall des Stroms IL arbeiten, die Ströme IM1 und IM2 durch die Relation IM1 = (n1/n2) IM2 verknüpft. Also erhält man, da IL = IM1 + IM2 ist,
IL = (n1/n2) IM2 + IM2, und damit
IL = [(n1/n2) + 1] Im2.
Der Strom IM2 ist mit der Spannung VR an den Anschlüssen des Widerstands R über die Relation IM2 = VR/R verknüpft. Der Strom IL ist daher durch
IL = [(n1/n2) + 1] VR/R
gegeben.
Nimmt man die Werte R = 500 Ω und n1/n2 = 2500/50, also n1/n2 = 50, und betrachtet man als Vergleichsspannungswert, oberhalb dessen man geeignete Zuordnungen von Vergleichern und Vergleichsspannungen realisiert, den Wert 30 mV, kann man einen Stromfluß IL bis zu einem Wert von (50 + 1) 30 mV/500 Ω, d.h. ungefähr gleich 3 mA, realisieren, der in guter Übereinstimmung mit dem Schwellenstromwert IA steht.
Die vorliegende Erfindung ist zahlreichen Realisierungsvarianten zugänglich, die dem Fachmann ersichtlich sind. Zum Beispiel können der Transistor M2, der Widerstand R, der Operationsverstärker A1 und die Quelle der Vergleichsspannung VX durch eine beliebige Einrichtung zum Detektieren des Spannungsabfalls an den Anschlüssen des Transistors M1 ersetzt werden.

Claims

1. Detektionsvorrichtung fuhr einen Stromfluß (IL), der kleiner als ein Schwellenstrom (IA) ist und in einer Last (L) in Reihe mit einem MOS-Leistungstransistor (M1) vorliegt, wobei der freie Anschluß des MOS-Transistors mit einem ersten Anschluß (1) einer Stormversorgung verbunden ist, deren zweiter Anschluß (2) mit dem freien Anschluß der Last (L) verbunden ist und das Gate (G1) des MOS-Transistors mit einer Steuerquelle (3) verbunden ist, welche eine Einrichtung (11) zum Detektieren des Spannungsabfalls über den Anschlussen des MOS-Transistors umfaßt, dadurch gekennzeichnet, daß sie weiterhin einen Regelkreis (12) umfaßt, von welchem ein erster Anschluß (13) desselben mit dem Gate (G1) des MOS-Leistungstransistors (M1) verbunden ist und ein zweiter Ahschluß (14) desselben mit der Source (S1) des MOS-Transistors verbunden ist, um die Gate-Spannung des MOS-Transistors zu verringern, sobald der Spannungsabfall über seinen Anschlüssen dazu neigt, ein Referenzniveau (VK) zu unterschreiten, so daß der MOS-Transistor in seinem Sättigungsbereich arbeitet.

2. Detektionsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Regelkreis (12) einen Operationsverstärker (A2) und eine Referenzspannungsquelle (21) umfaßt, wobei der Operationsverstärker einen ersten Eingang (22), der mit der Source (S1) des MOS-Transistors verbunden ist, einen zweiten Eingang (23), der mit dem negativen Anschluß der Referenzspannungsquelle verbunden ist, deren positiver Anschluß mit dem Drain (D1) des MOS-Transistors verbunden ist, und einen Ausgang (24) aufweist, der mit dem Gate (G1) des MOS-Transistors verbunden ist, wobei eine Stromquelle (15) zwischen dem Ausgang (24) des Operationsverstärkers (A2) und der Steuerquelle (3) vorgesehen ist, um eine Stromaufnahme in dem Operationsverstärker zuzulassen, um die Gate-Spannung des MOS- Transistors herabzusetzen.

3. Detektionsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung (11) zum Detektieren des Spannungsabfalls über den Anschlüssen des MOS-Leistungstransistors umfaßt:

- einen MOS-Hilfstransistor (M2), dessen Source (S2) mit der Source (S1) des MOS-Leistungstransistors verbunden ist und dessen Gate (G2) mit dem Gate (G1) des MOS-Leistungstransistors verbunden ist,

- einen Widerstand (R), dessen erster Anschluß mit dem Drain (D2) des MOS-Hilfstransistors verbunden ist und dessen zweiter Anschluß mit dem ersten Anschluß der Stromversorgung verbunden ist, und

- einen Operationsverstärker (A1) und eine Quelle für eine Referenzspannung (VX).

4. Detektionsverfahren für einen Stromfluß (IL) unterhalb eines Schwellenstroms (IA), der in einer Last (L) in Reihe mit einem MOS-Leistungstransistor (M1) vorliegt, der mit einer festgelegten Spannung (VCC) versorgt wird, dadurch gekennzeichnet, daß es darin besteht, die Spannung (VDS) über den Anschlüssen des MOS-Transistors (M1) mit einer Referenzspannung (VK) zu vergleichen und die Spannung an dem Gate des MOSTransistors zu verringern, sobald seine Spannung über den Anschlüssen unter die Reterenzspannung fällt, was zur Folge hat, daß der Strom (IM1) in dem MOS-Transistor detektierbar bleibt und der MOS-Transistor in seinem Sättigungsbereich arbeitet.

5. Detektionsverfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Referenzspannung (VK) gleich 150 mV ist.