JPH01257270A - 半導体素子の電流検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パワー半導体装置に係り、特に制御回路と高
耐電圧、大電流の出力段素子を集積化したパワーＩＣの
電流検出回路に関する。

〔従来の技術〕

従来、パワー半導体を用いた回路においては。

負荷短絡等による過電流によってパワー半導体が破壊す
るのを防止するために、シャント抵抗を用いてその電圧
降下によってパワー半導体の電流を検出する方法があっ
た。しかしながら、高耐電圧、大電流のパワー半導体と
これを制御する制御回路をワンチップに集積化したパワ
ーＩＣでは、上述のシャント抵抗を用いる方法は電力損
失から生じる熱が問題となり、適していない。

パワーＩＣに適した電流検出回路としては、例えば米国
特許第４５５３０８４号に示されるように、出力段のパ
ワー半導体素子にＭＯＳＦＥＴを用い、ＭＯＳＦＥＴが
セルと呼ばれる小容量ＭＯ５ＦＥＴを多数個並列に接続
し、集積化された構造であることを利用して、数個のセ
ルを電流の検出用トランジスタとして用い、この検出用
トランジスタに抵抗を接続する方法がある。

上記検出用トランジスタに接続する抵抗での電圧降下が
小さければ、検出用トランジスタには出力段のパワーＭ
Ｏ８ＦＥＴに流れる主電流に対して、セル比率で決まる
検出電流が流れる。この検出電流と上述の抵抗で決まる
電圧値を基準電圧と比較することで、主電流を間接的に
検出することができる。

〔発明が解決しようとする課題〕

上述の従来技術では、抵抗をパワーＩＣ内部、即ち出力
段素子とともに同一の半導体基板内に集積化する場合、
現在の製造技術では抵抗の絶対精度を保証できず、抵抗
値のばらつきが検出精度を低下させる要因となる。また
、たとえ抵抗値を精度よく作れたとしても、抵抗値の温
度依存性のため、温度変化によって検出レベルに誤差を
多く含むことになる。

本発明の目的は、上記の問題点を解決し、製造上の特性
ばらつきや温度変化を受けにくい電流検出回路を提供す
ることにある。

〔課題を解決するための手段〕

従来技術が検出電流と抵抗で決まる検出電圧を不変の基
準電圧と比較したのに対して、本発明では、上述の基準
電圧の値が上記抵抗の製造上の特性ばらつきと温度変化
に依存して相対的に変化するようにし、検出電圧と上記
相対的に変化する基準電圧を比較することで前述の目的
を達成することができる。

また、上記抵抗として能動素子を用いれば、製造上の特
性ばらつきや温度上昇の影響が少なく、更に、上記検出
電流が上記定電流より大きくなるとき、上記能動素子の
インピーダンスが両電流の差に応じて急増することを利
用すれば、過電流の発生をインピーダンスの特性変化と
して検知でき、上記特性変化は温度変化の影響を殆んど
受けない。

〔作用〕

前述した抵抗の製造上の特性ばらつきと温度変化に依存
して相対的に変化する基準電圧は、上記低紙と同じ製造
工程で作られ、同じ温度係数を有する第２の抵抗に不変
の基準電流を流したときの電圧降下により作ることがで
きる。この結果、前述の検出電圧と上記基準電流の比は
、検出電流と上記基準電流の比のみで決定される。

次に検出電流と定電流の大小比較を前記能動素子のイン
ピーダンスの特性変化から検知する方法では、定電流が
検出電流より大きい場合には、低インピーダンス、逆の
場合には高インピーダンスとなることを利用し、インピ
ーダンスの変化に応じて検出電圧が変化する。

〔実施例〕

以下、本発明の一実施例を第１図を用いて説明する。第
１図において、１は、パワー半導体素子であり、同図で
は、ＭＯＳＦＥＴを用いているが、他の、電圧駆動型素
子でもよい。８，９、及び７はそれぞれ、パワー半導体
素子１の入力端子、出力端子、及び、制御端子である。

パワー半導体素子１には、同じ特性を有し、入力端子８
及び制御端子７を共有する小容量の半導体素子２が接続
されており、図示されていない負荷に流れる電流■は、
パワー半導体素子を流れる主電流工１と、半導体素子２
を流れる電流Ｉ２に分流する。尚、半導体素子２はパワ
ー半導体素子１に比べて耐電圧が等しく、電流容量は小
さいものとする。

以上の構成は、公知の技術であるマルチ電極１−ランジ
スタと同じであり、本発明の電流検出回路は、上述の構
成に適している。

以下には、本発明の特徴となる構成をしめす。

半導体素子２の出力端子１２は、抵抗３と接続され、ま
た、抵抗３の他方の端子は、パワー半導体素子１の出力
端子９と接続されている。

次に、定電圧手段１０と、定電流手段５、及び抵抗４は
閉回路を構成し、定電圧手段１０の低電位側端子と、抵
抗４の接続箇所は、パワー半導体素子１の出力端子９に
接続されている。ここで、抵抗３と４は、温度特性が等
しいことが必要である。

次に、半導体素子２の出力端子と、抵抗３の接続箇所か
ら出力１２を取り出しており、定電流手段５と、抵抗４
の接続箇所から、出力１３を取り出している。出力１２
と、出力１３は、電圧比較回路６に接続され、そめ電圧
比較回路６から、出力１１を取り出している。

次に、上記回路の動作を説明する。まず、負荷電流Ｉか
ら分流する電流Ｉ２は、次式で求められる。

ｌ２＝Ｒ１／　　（Ｒｔ＋Ｒｚ＋Ｒδ）・Ｉ　　　　　
・・・（１）ここで、　Ｒ１，Ｒ２、及びＲ３はそれぞ
れ、パワー半導体素子１、半導体素子２のオン抵抗及び
抵抗３の抵抗値である。この電流Ｉ２により、抵抗Ｒ３
に誘起される電圧ｖ３は、（１）式を使って次式で与え
られる。

Ｖａ＝Ｒｔ−Ｒ３／（Ｒｔ＋Ｒｚ＋Ｒａ）・Ｉ　　　−
（ｚ）次に、抵抗４の両端の電圧ｖ４は、抵抗４の抵抗
値をＲ４とすれば、次式で与えられる。

Ｖ４＝ＲａＩａ　　　　　　　　　　　　　−（３）上
述の電圧ｖ３が、■４に比べて小さい場合と。

逆に、■３が、Ｖａに比べて大きい場合で、出力１１に
あられれる電圧は、大きく変化する。

負荷電流Ｉに制限を加えたい場合、上述の（２）。

（３）式から、この電流制限値に対する電圧ｖ３を求め
、電圧ｖ４の設定値を上記■３に等しく置けば、上述の
出力１１の変化を検知して、負荷電流に制限を加えるこ
とができる。

ここで、温度変化により、抵抗３の抵抗値Ｒ３は変化す
るため、抵抗３の両端の電圧Ｖ３は、ｌ＜３に比例して
変化する。パワー半導体素子１のオン抵抗Ｒ１及び抵抗
３の抵抗値Ｒ３に比べて、半導体素子２のオン抵抗Ｒ２
は充分大きいので、（２）式は次のように近似できる。

■３舛Ｒ１／　Ｒｚ・Ｒ２ｌ−■　　　　　　　　　　
・・（４）（４）式において、Ｒ１とＲ２は、前記半導
体素子のオン抵抗であり、その温度係数は等しいため、
Ｒ１／Ｒ２は定数とみなすことができる。また、Ｒ３と
Ｒ４は、温度係数が等しい抵抗であるので、この結果、
ｖｌＳとＶａの温度による変化は等しくなる。上述の機
能により、温度の影響を受けない電流検出をすることが
できる。

また、抵抗３と、抵抗４は、同じプロセスで製造すると
、温度係数だけでなく、抵抗値のばらつきも等しくなる
。この結果、抵抗値のばらつきの影響を受けない電流検
出をすることができる。

第２図は、本発明の他の実施例を示す。

パワー半導体素子１及び半導体素子２の構成は、第１図
に示した実施例と同様であり、説明は省略する。半導体
素子２の出力端子は、ｎチャンネルＭＯＳトランジスタ
１４のドレイン端子と接続され、その接続箇所から出力
１６を取り出している。

また、ＭＯＳトランジスタ１４のゲート端子は。

ＭＯＳトランジスタ１５のゲート、及びドレイン端子と
接続されておりｌＭｏ５トランジスタ１４と１５は、い
わゆるカレントミラー回路を構成している。この結果、
ＭＯＳトランジスタ１４は、ＭｏＳトランジスタ１５を
流れる電流工３に比例した電流■２を流しうる機能を有
する。ここで、ＭＯＳトランジスタ１４と１５は、単位
面積当たりの特性が等しいことが必要である。また、同
図ではｌＭＯＳトランジスタを用いているが、バイポー
ラトランジスタでも良い。

次に、ＭＯＳトランジスタ１５のドレイン端子には、定
電流源手段５が接続され、これによって設定される電流
が流れる。また、定電圧源手段１０、定電流源手段５．
及びＭＯＳトランジスタ１５は、閉回路を構成する。

次に、上記回路の動作を説明する。まず、半導体素子２
が流しうる電流は、パワー半導体素子１に対する半導体
素子２の面積比で決まる電流である。一方、ＭＯＳトラ
ンジスタ１４および１５で構成されるカレントミラー回
路の動きにより、ＭＯＳトランジスタ１４が流しうる電
流Ｉ２は次式で求められる。

Ｉ　ｚ＝　ｎ　Ｉ　ａ　　　　　　　　　　　　　　　
−（５）ここで、定数ｎは、ＭＯＳトランジスタ１５に
対するＭＯＳトランジスタ１４の面積比である。

上述の、半導体素子２を流しうる電流に比べて、工２が
大きい時には、ＭＯＳトランジスタ１４のインピーダン
スは小さくみえるので、出力１６の電圧は出力端子９の
電圧に近くなる。逆に、工２に比べて半導体素子２を流
れようとする電流が大きい場合にはｌＭＯＳトランジス
タのインピーダンスは大きくみえるので、出力１６の電
圧は、入力端子８の電圧とほぼ等しくなる。すなわち、
負荷電流Ｉの変化により、出力端子１６にあられれる電
圧１６は、第３図に示すように変化をする。

上述の出力端子１６の変化を検知することにより、負荷
電流Ｉに制限を加えることができる。

また、第２図の実施例では、ＭｏＳトランジスタで構成
しているため、抵抗素子に比べて、温度依存性が少ない
。

第４図は、本発明による過電流保護機能を備えたパワー
半導体装置の駆動回路と、前記駆動回路とは別チップの
出力段素子の回路構成を示す。第４図においては、ａは
パワー半導体素子１と、半導体素子２を有する半導体チ
ップである。パワー半導体素子１と、半導体素子２の構
成については、第１１図に示した実施例と同様である。

次に、ｂは、前記の出力段素子ａを駆動するための駆動
回路１９と、過電流検出回路及び制御回路２０を含む半
導体チップである。出力段素子ａと、半導体チップｂと
は配線１８−１．１８−２及び１８−３で接続されてい
る６出力段素子ａと、半導体チップｂとに分割すること
により、大容量に半導体素子にも本実施例を適用して電
流検出することが可能である。

本実施例では、第１図の実施例と同様に、半導体素子２
を流れる電流により抵抗３の電圧降下が、所望する電流
値に設定された電流源５による抵抗４の電圧降下を超え
ると、電圧比較器６の出力１１の電圧が変化し、制御回
路２ｏに入力される。

この結果、駆動回路の出カフにはローレベルの電圧が出
力され、半導体素子１及び２は遮断される。

上述の機能により、過電流保護を行うことができる。

第５図には、本発明の他の実施例を示す。第５図は、過
電流検出レベルをＩＣチップの外部で設定し得る機能を
備えた半導体装置の駆動回路である。ＩＣチップの外部
に抵抗を設けることにより。

検出する電流値を自由に設定可能である。また、外部抵
抗はＩＣチップの発熱による温度上昇の影響を受けにく
いため、精度の良い電流検出が可能である。電圧源１０
、半導体素子１及び２、抵抗３及び４、電圧比較器６の
構成は、第１図に示した実施例と同様であり、説明は省
略する。また、駆動回路１９、制御回路２０の構成につ
いては、第４図に示した実施例と同様であり、説明は省
略する。

抵抗４の端子１３にはトランジスタ２２のコレクタ端子
が接続され、トランジスタ２２のベース端子はトランジ
スタ２３のベース及びコレクタ端子と接続され、トラン
ジスタ２２とトランジスタ２３はカレントミラー回路を
構成している。トランジスタ２２及びトランジスタ２３
のエミッタ端子は、端子２６−１を介して定電圧′ｒＡ
１０と接続されている。トランジスタ２３のコレクタ及
びベース端子は端子２４−１を介して抵抗２５と接続さ
れている。抵抗２５は、ＩＣチップＣの外部に設けられ
る抵抗であり、抵抗２５の抵抗値を変化させることによ
り、検出する過電流値を所望の値゛に設定することが可
能である。すなわち、トランジスタ２３コレクタ電流は
、定電圧源１０と、抵抗２５によって設定され、トラン
ジスタ２３を流れるコレクタ電流はカレントミラ一対に
よってトランジスタ２２に移され、抵抗４に電圧降下が
生じる。このため、検出すべき電流が、半導体素子１及
び２に流れた時に、抵抗３に生じる電圧降下と、抵抗４
に生じる電圧降下が等しくなるように抵抗２５を選ぶこ
とによって、所望する電流値の検出及び半導体素子１及
び２の保護が可能である。

ここで、トランジスタ２２及び２３は、単位面積当たり
の特性が等しいことが必要である。また、第５図ではバ
イポーラトランジスタを用いているが、ＭＯＳＦＥＴで
も良い。また、端子２７には、外部から与えられる半導
体素子１及び２の駆動信号が入力され、端子２８からは
、過電流検出時に外部に信号を出力する機能を有する。

第６図１こは、本発明の他の実施例として、２種類の電
流検出機能を備えた半導体素子の駆動回路を示す。

第６図に示す実施例は、第４図および第５図における実
施例と同一の構成を２種類、合わせ持つ構成である。

半導体素子２−１．抵抗３−１、定電流源５、抵抗４−
１及び電圧比較回路６−１で構成される検出回路は、第
４図の実施例と同様の過電流検出及び半導体素子１と２
の保護動作をする機能を有しており、これらに関しては
説明を省略する。

次に、半導体素子２−２、抵抗３−２、抵抗４−２、ト
ランジスタ２２、トランジスタ２３、抵抗２５及び電圧
比較回路６−２で構成される検出回路は、第５図の実施
例と同様の動作を行なう。

後者の検出回路で検出する負荷電流値を、前者の検出回
路で検出する負荷電流値よりも小さく設定することによ
り、後者の検出回路は負荷電流の制御に使用することが
可能である。すなわち、後者の検出回路の電流設定値を
所望する負荷電流値となるように外部抵抗２５の値を設
定することにより負荷電流を検知でき、この結果、負荷
電流の制御ができる。

〔発明の効果〕 本発明によれば、製造上の特性ばらつきや温度変化を受
けにくい電流検・出回路が得られる効果がある。

【図面の簡単な説明】

第１図は本発明による電流検出回路の第１の実施例を示
す図、第２図は本発明の第２の実施例を示す図、第３図
は第２図の負荷電流■と、出力端子１６の電圧の特性図
、第４図は本発明の第３の実施例を示す図、第５図は本
発明の第４の実施例を示す図、第６図は本発明の第５の
実施例を示す図である。 １・・・電圧制御型パワー半導体素子、２・・・１と同
じ特性を有し、電流容量が小さい半導体素子、３゜４・
・・等しい温度係数を持つ抵抗素子、５・・・定電流源
、６・・・電圧比較器、１０・・・定電圧源、１１・・
・出力端子、１４．１５・・・それぞれカレントミラー
回路を構成するトランジスタ、１６・・・出力端子、１
８・・・出力段素子と駆動回路チップとを接続する配線
、１９・・・駆動回路、２０・・・制御回路、２２゜２
３・・・それぞれカレントミラー回路を構成するトラン
ジスタ、２５・・・ＩＣチップ外部に設けられた抵抗、
２９・・・負荷、３０・・・定電圧源、ａ・・・出力段
素子、ｂ・・・駆動回路チップ、Ｃ・・・ＩＣチップ〜
第１図 第２図 第３図 第４図 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 １、半導体素子を流れる第１の電流に応じて変化する第
   ２の電流を取り出す機能を備えた半導体素子において、 前記第２の電流と前記半導体素子の温度に応じて変化す
   る第１の電圧を取り出す手段と、基準電流を設定する手
   段と、前記基準電流と前記半導体素子の温度に応じて変
   化する第２の電圧を設定する手段と、前記第１と第２の
   電圧を比較する手段を備えたことを特徴とする半導体素
   子の電流検出回路。 ２、半導体素子を流れる第１の電流に応じて変化する第
   ２の電流を取り出す機能を備えた半導体素子において、 基準電流を設定する手段と前記基準電流に比例した電流
   を取り出す手段と前記第２の電流と前記基準電流に比例
   した電流の差に応じてインピーダンスが変化する手段と
   を備えたことを特徴とする半導体素子の電流検出回路。 ３、半導体素子を流れる第１の電流に応じて変化する第
   ２の電流を取り出す機能を備えた半導体素子において、 前記第２の電流が流れる第１の抵抗手段と、前記第１の
   抵抗に対して抵抗値の比を一定に保ちうる第２の抵抗手
   段と、前記第２の抵抗手段に所望の電流値を通流する手
   段と、前記第１の抵抗手段で生じる電圧降下と前記第２
   の抵抗手段で生じる電圧降下を比較する手段とを備えた
   ことを特徴とする半導体装置の電流検出回路。 ４、特許請求の範囲第１項記載の半導体素子の電流検出
   回路において、 少なくとも前記第１の電圧を取り出す手段と、前記基準
   電流を設定する手段と、前記第２の電圧を設定する手段
   と、前記第１の電圧と前記第２の電圧を比較する手段と
   が単一の半導体基板に形成された集積回路手段であると
   ともに、前記集積回路手段に、少なくとも１つの端子を
   設け、前記基準電流を所望の電流値に設定するための手
   段を備えることを特徴とする半導体素子の電流検出回路
   。 ５、半導体装置と、該半導体装置を駆動する機能を有す
   る制御手段との動作によつて、負荷に電流を供給するも
   のにおいて、 前記電流に応じて変化する第１と第２の電圧を取り出す
   手段と、第１と第２の基準電流を設定する手段と、前記
   第１と第２の基準電流に応じた第３と第４の電圧を設定
   する手段と、前記第１と第３の電圧を比較する第１の比
   較手段と、前記第２と第４の電圧を比較する第２の比較
   手段を備えるとともに、前記第１の比較手段の出力に応
   じて、前記負荷に供給される電流を所望の値に設定する
   とともに、前記第２の比較手段の出力に応じて、前記負
   荷に供給される電流を遮断することを特徴とする半導体
   装置の制御方法。