RU1812634C - Преобразователь логических уровней - Google Patents

Abstract

Использование: изобретение относитс  к импульсной технике и может быть использовано дл  преобразовани  логических сигналов стандартных уровней в логические сигналы программируемых уровней. Устройство содержит: транзисторные ключи (1, 2), каждый из которых включает в себ  два р-п-р-транзистора (4, 14), два п-р-п-транзи- стора (5, 13), два диода (6, 7), три резистора

Description

Изобретение относитс  к импульсной технике, может быть использовано дл  преобразовани  логических сигналов стандартных уровней в логические сигналы программируемых уровней.

Цель изобретени  - расширение диапазона изменени  (программировани ) и уменьшение погрешности установки уровней напр жени  выходного логического сигнала при ненасыщенном режиме работы выходных транзисторов.

Поставленна  цель достигаетс  тем, что в преобразователь, содержащий два транзисторных ключа и схему управлени  состо нием ключей, введены два параметрических стабилизатора напр жени , вследствие чего напр жение питани  выходных каскадов транзисторных ключей не зависит от величин программируемых напр жений на опорных шинах.

По сравнению с прототипом в предлагаемом устройстве имеютс  новые элементы: параметрические стабилизаторы напр жени  питани  выходных каскадов транзисторных ключей и новые взаимосв зи.

По сравнению с другими известными решени ми в предлагаемом устройстве каждый уровень логического сигнала формируетс  своим отдельным двухтактным каскадом . За счет введени  параметрических стабилизаторов напр жени , обеспечиваетс  ненасыщенный режим работы выходных транзисторов, уменьшаетс  погрешность формировани  уровней выходного логического сигнала.

На чертеже представлена электрическа  принципиальна  схема предлагаемого преобразовател  логических уровней.

Преобразователь логических уровней содержит два идентичных-транзисторных ключа низкого, 1 и высокого 2 уровней логического сигнала и схему 3 управлени  состо-  нием ключей. Транзисторный ключ 1 низкого уровн  содержит выходной двухтактный каскад, выполненный на двух комплементарных транзисторах 4 и 5, коллекторы которых через диоды 6 и 7 соединены с выходной шиной 8, эмиттер транзистора 4 соединен с шиной 9 опорного напр жени  низкого уровн  выходного логического сигнала, а эмиттер транзистора 5 - с выходом параметрического стабилизатора напр жени , включающего стабилитрон 10 и гас щий резистор 11. Резистор 11 соединен с минусовой шиной 12 питани . База переключающего транзистора 13. и эмиттер переключающего транзистора 14 соединены с инвертирующим выходом схе- мы 3 управлени  состо нием ключей, а коллекторы - с резисторами 15 и 16 и базами

выходных транзисторов 4 и 5. Транзисторный ключ 2 высокого уровн  выходного логического сигнала соединен с шиной 17 опорного напр жени  высокого уровн  выходного логического сигнала, с неинвертирующим выходом схемы 3 управлени  . состо нием ключей и минусовой шиной 12 питани . На вход 18 схемы 3 управлени  состо нием ключей подаетс  входной логи0 ческий сигнал стандартных уровней, через шину 19 на схему 3 управлени  состо нием ключей подаетс  плюсовое напр жение питани .

Преобразователь логических уровней

5 работает следующим образом.

При подаче на вход 18 низкого уровн  логического сигнала на инвертирующем выходе схемы 3 управлени  состо нием ключей устанавливаетс  высокий уровень

0 напр жени , который подаетс  -на базу транзистора 13 и эмиттер транзистора 14 ключа 1. низкого уровн  логического сигнала ,

Транзисторы 13 и 14 открываютс , че5 рез резисторы 15 и 16 протекает их коллекторный ток. Падени  напр жений на резисторах .15 и 16 открывают транзисторы 4 и 5 выходного двухтактного каскада, по цепи: шина 9 опорного напр жени  низкого

0 уровн , эмиттер-коллектор-транзистора 4, диод 6, диод 7, эмиттер-коллектор транзистора 5, резистор 11, минусова  шина 12 протекает ток. На выходной шине 8 устанавливаетс  напр жение, равное напр жению

5 на шине 9 опорного напр жени  низкого уровн  минус половина напр жени  стабилизации стабилитрона 10. Транзисторы выходного двухтактного каскада ключа 2 высокого уровн  логического сигнала в это

0 врем  закрыты, и величина напр жени  на шине 17 опорного напр жени  высокого уровн  не вли ет на величину выходного напр жени  на шине 8.

При подаче на вход 18 высокого уровн 

5 логического сигнала на инвертирующем выходе схемы 3 управлени  состо нием ключей устанавливаетс  низкий уровень напр жени  , который подаетс  на базу транзистора 13 и эмиттер транзистора клю0 ча 1 низкого уровн  логического сигнала. Транзисторы 13 и 14 закрываютс , падени  напр жений на резисторах 15 и 16, включенных между базами и эмиттерами транзисторов 4 и 5, станов тс  равными

5 нулю, транзисторы 4 и 5 выходного двухтактного каскада ключа 1 низкого уровн  закрываютс , и величина напр жени  на шине 9 опорного напр жени  низкого уровн  не . вли ет на величину выходного напр жени  на шине 8. В то же врем  высокий уровень

напр жени  с неинвертирующего выхода схемы 3 управлени  состо нием ключей, через соответствующие переключающие транзисторы, открывает транзисторы двухтактного выходного каскада ключа 2 высо- кого уровн  логического сигнала и на выходной шине 8 устанавливаетс  напр жение , равное напр жению на шине Л 7 опорного напр жени  высокого уровн  минус половина напр жени  стабилизации стаби- литрона ключа 2 высокого уровн  логического сигнала.

Разность потенциалов эмиттер-коллектор транзисторов 4 и 5 двухтактного выходного каскада определ етс  напр жением стабилизации стабилитрона 10 и слабо зависит от величины измен емого (программируемого ) напр жени  на-шине 9, вследствие чего дл  этих транзисторов может быть установлен ненасыщенный режим работы.

Технико-экономическа  эффективность предлагаемого преобразовател  состоит в том, что расширение диапазона изменени  уровнейлогического сигнала позвол ет рас- ширить функциональные возможности подобных устройств при сопр жении различных блоков аппаратуры, построенных на разных типах интегральных схем, обеспечива  преобразование логических сигналов одного из стандартных уровней в программируемые уровни напр жений, охватывающие сигналы элементов ЭСЛ, ТТЛ, МОП и «МОП. Выбором режима работы схемы 3 управлени  состо нием ключей обес- печиваетс  управление устройства от сигналов одного из стандартных уровней, например, ТТЛ или ЭСЛ, или «МОП. В устройствах автоматизированного диагностировани  изделий цифровой электронной техники (логических тестерах), в которых предлагаетс  примен ть данный преобразователь логических ур.овней, вследствие уменьшени  погрешности установки выходных напр жений он обеспечивает, ломима сопр жени  логического тестера с объектами диагностировани  различных типов, до- пусковый контроль изделий, Ввиду слабой зависимости выход ного напр жени  преобразовател  от сопротивлени  нагрузки (сопротивлени  входов объекта диагностировани ) облегчаетс  управление выходными напр жени ми и их калибровка, сокращаетс  врем  тестировани . Все это приведет к повышению конструктивных и эксплуатационных характеристик вышеназванной аппаратуры.

Claims (1)

1. Формула изобретени  Преобразователь логических уровней, содержащий первый и второй транзисторные ключи и схему управлени  состо нием ключей, отличающийс  тем, что, с целью расширени  диапазона изменени  и уменьшени  погрешности установки уровней напр жени  выходного логического сигнала , первый и второй транзисторные ключи выполнены на p-n-р и п-р-п-транзн- сторах выходных каскадов, при этом эмиттеры p-n-p-транзисторов выходных каскадов первого и второго транзисторных, ключей подключены соответственно к шинам опорного напр жени  низкого и высокого уровней выходного сигнала и к катодам соответственно первого и второго стабилитронов , аноды которых подключены к эмиттерам n-p-л-транзисторов выходных каскадов соответственно первого и второго транзисторных ключей и через соответствующие гас щие резисторы - к минусовой шине питани , коллекторы р-п-р-транзисторов выходных каскадов первого и второго транзисторных ключей через соответственно первый и третий диоды в пр мом включении соединены с выходной шиной, котора  через второй и четвертый диоды в пр мом включении соединена с коллекторами п-р-п- транзисторов выходных каскадов соответственно первого и второго транзисторных ключей, базы n-p-п и p-n-p-транзисторов выходных каскадов первого и второго транзисторных ключей соединены с коллекторами соответственно р-л-р и п-р-п-транзисторов входных каскадов этих ключей и через соответствующие резисторы - с собственными эмиттерами, базы и эмиттеры соответственно р-п-р и n-p-n-транзисторов входных каскадов первого и второго транзисторных ключей соединены с общей шиной, база и эмиттер соответственно n-p-п и р-п-р-транзисторов входных каскадов первого и второ- .го транзисторных ключей подключены соответственно к инвертирующему и неинвертирующему выходам схемы управлени  состо нием ключей.