JP2768014B2 - 三電圧出力回路 - Google Patents
三電圧出力回路Info
- Publication number
- JP2768014B2 JP2768014B2 JP3008280A JP828091A JP2768014B2 JP 2768014 B2 JP2768014 B2 JP 2768014B2 JP 3008280 A JP3008280 A JP 3008280A JP 828091 A JP828091 A JP 828091A JP 2768014 B2 JP2768014 B2 JP 2768014B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は三電圧出力回路に関し、
特に三ステート出力バッファで構成した三電圧出力回路
に関する。
特に三ステート出力バッファで構成した三電圧出力回路
に関する。
【０００２】
【従来の技術】従来の三電圧出力回路は、図５に示すよ
うに電源電圧ＶＤと接地電位Ｇの間に２つの抵抗Ｒ１，
Ｒ２を有し、かつ個々の抵抗部の電位を切り換えるため
の３つのスイッチＳ１，Ｓ２，Ｓ３が接続され、出力信
号Ｏが出力端子ＴＯに出力される構成になっていた。
うに電源電圧ＶＤと接地電位Ｇの間に２つの抵抗Ｒ１，
Ｒ２を有し、かつ個々の抵抗部の電位を切り換えるため
の３つのスイッチＳ１，Ｓ２，Ｓ３が接続され、出力信
号Ｏが出力端子ＴＯに出力される構成になっていた。
【０００３】次に動作について説明する。
【０００４】いま、仮に電源電圧ＶＤ，接地電位Ｇをそ
れぞれ５Ｖ，０Ｖと定めると、抵抗Ｒ１，Ｒ２の中間で
ある分電圧ＶＭの電位は２．５Ｖとなり、この時スイッ
チＳ２がオンで、スイッチＳ１，Ｓ３がオフならば、出
力端子Ｔ０より出力信号Ｏとして２．５Ｖの電圧が得ら
れる。
れぞれ５Ｖ，０Ｖと定めると、抵抗Ｒ１，Ｒ２の中間で
ある分電圧ＶＭの電位は２．５Ｖとなり、この時スイッ
チＳ２がオンで、スイッチＳ１，Ｓ３がオフならば、出
力端子Ｔ０より出力信号Ｏとして２．５Ｖの電圧が得ら
れる。
【０００５】同様に、スイッチＳ１のみがオンのとき、
５Ｖが、また、スイッチＳ３のみがオンのとき０Ｖが、
それぞれ出力信号Ｏとして出力端子ＴＯより得られると
いうものであった。
５Ｖが、また、スイッチＳ３のみがオンのとき０Ｖが、
それぞれ出力信号Ｏとして出力端子ＴＯより得られると
いうものであった。
【０００６】
【発明が解決しようとする課題】この従来の三電圧出力
回路では、回路構成が複雑なうえに、スイッチを切り換
えるための信号を外部から加えることにより三電圧を出
力するという構成であるため、部品点数が多いという欠
点があった。
回路では、回路構成が複雑なうえに、スイッチを切り換
えるための信号を外部から加えることにより三電圧を出
力するという構成であるため、部品点数が多いという欠
点があった。
【０００７】
【課題を解決するための手段】第１の発明の三電圧出力
回路は、電源電圧とこの電源電圧を所定の分圧比で分圧
した分電圧と接地電圧とのいずれか１つを選択して出力
信号として出力端子から出力する三電圧出力回路におい
て、イネーブル信号の第一のレベルに応答して出力信号
を遮断し前記イネーブル信号の第二のレベルに応答して
入力信号対応の第一又は第二のレベルの出力信号を前記
出力端子に出力する三ステートバッファと、電源と接地
間に直列接続して挿入され前記電源電圧を所定の分圧比
で分圧し前記分電圧を発生する第一および第二の抵抗
と、一端に前記分電圧の供給を受け他端を前記出力端子
に接続し前記イネーブル信号の前記第一のレベルに応答
して導通し前記イネーブル信号の前記第二のレベルに応
答して遮断するアナログスイッチとを備えて構成されて
いる。
回路は、電源電圧とこの電源電圧を所定の分圧比で分圧
した分電圧と接地電圧とのいずれか１つを選択して出力
信号として出力端子から出力する三電圧出力回路におい
て、イネーブル信号の第一のレベルに応答して出力信号
を遮断し前記イネーブル信号の第二のレベルに応答して
入力信号対応の第一又は第二のレベルの出力信号を前記
出力端子に出力する三ステートバッファと、電源と接地
間に直列接続して挿入され前記電源電圧を所定の分圧比
で分圧し前記分電圧を発生する第一および第二の抵抗
と、一端に前記分電圧の供給を受け他端を前記出力端子
に接続し前記イネーブル信号の前記第一のレベルに応答
して導通し前記イネーブル信号の前記第二のレベルに応
答して遮断するアナログスイッチとを備えて構成されて
いる。
【０００８】また、第２の発明の三電圧出力回路は、電
源電圧とこの電源電圧を所定の分圧比で分圧した分電圧
と接地電圧とのいずれか１つを選択して出力信号として
出力端子から出力する三電圧出力回路において、各々の
出力端が前記出力端子に接続されイネーブル信号の第一
のレベルに応答してそれぞれ出力信号を遮断し前記イネ
ーブル信号の第二のレベルに応答してそれぞれ前記第一
及び第二の入力信号の各々に対応の第一又は第二のレベ
ルの出力信号を出力する第一，第二の三ステートバッフ
ァと、電源と接地間に直列接続されこの直列接続点を前
記出力端子に接続し前記電源電圧を所定の分圧比で分圧
し前記直列接続点に前記分電圧を発生する第一および第
二の抵抗とを備えることにより構成されている。
源電圧とこの電源電圧を所定の分圧比で分圧した分電圧
と接地電圧とのいずれか１つを選択して出力信号として
出力端子から出力する三電圧出力回路において、各々の
出力端が前記出力端子に接続されイネーブル信号の第一
のレベルに応答してそれぞれ出力信号を遮断し前記イネ
ーブル信号の第二のレベルに応答してそれぞれ前記第一
及び第二の入力信号の各々に対応の第一又は第二のレベ
ルの出力信号を出力する第一，第二の三ステートバッフ
ァと、電源と接地間に直列接続されこの直列接続点を前
記出力端子に接続し前記電源電圧を所定の分圧比で分圧
し前記直列接続点に前記分電圧を発生する第一および第
二の抵抗とを備えることにより構成されている。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１は本発明の三電圧出力回路の一実施例
を示す回路図である。
を示す回路図である。
【００１１】本実施例の三電圧出力回路は、図１に示す
ように、三ステート出力バッファ１と、インバータ４
と、アナログスイッチ５と、電源電圧ＶＤを分圧して分
電圧ＶＭを発生する直列抵抗Ｒ１，Ｒ２とを含んで構成
されている。
ように、三ステート出力バッファ１と、インバータ４
と、アナログスイッチ５と、電源電圧ＶＤを分圧して分
電圧ＶＭを発生する直列抵抗Ｒ１，Ｒ２とを含んで構成
されている。
【００１２】次に、本実施例の動作について説明する。
【００１３】図２は図１に示した回路の動作を説明する
タイムチャートである。
タイムチャートである。
【００１４】いま、データ入力部ＴＩ１より三ステート
出力バッフア１に対して、入力信号Ｉ１が入力されてい
る。三ステート出力バッフア１はイネーブル信号Ｅのレ
ベルが”Ｌ”のとき入力信号の出力への伝達すなわち出
力信号を遮断し、イネーブル信号Ｅのレベルが”Ｈ”の
とき入力信号Ｉ１のレベルの”Ｌ”および”Ｈ”にそれ
ぞれ対応するレベル”Ｌ”および”Ｈ”の出力信号を出
力する。
出力バッフア１に対して、入力信号Ｉ１が入力されてい
る。三ステート出力バッフア１はイネーブル信号Ｅのレ
ベルが”Ｌ”のとき入力信号の出力への伝達すなわち出
力信号を遮断し、イネーブル信号Ｅのレベルが”Ｈ”の
とき入力信号Ｉ１のレベルの”Ｌ”および”Ｈ”にそれ
ぞれ対応するレベル”Ｌ”および”Ｈ”の出力信号を出
力する。
【００１５】また、イネーブル切り換え部ＴＥからは、
三ステート出力バッファ１およびインバータ４付きのア
ナログスイッチ５に対してイネーブル信号Ｅが同時に入
力される。イネーブル信号Ｅのレベルにより出力端子Ｔ
Ｏより電源電圧ＶＤか、接地電位Ｇか、さらには抵抗Ｒ
１，Ｒ２で分圧された中間電圧である分電圧ＶＭのいず
れかを出力信号Ｏとして出力させる。
三ステート出力バッファ１およびインバータ４付きのア
ナログスイッチ５に対してイネーブル信号Ｅが同時に入
力される。イネーブル信号Ｅのレベルにより出力端子Ｔ
Ｏより電源電圧ＶＤか、接地電位Ｇか、さらには抵抗Ｒ
１，Ｒ２で分圧された中間電圧である分電圧ＶＭのいず
れかを出力信号Ｏとして出力させる。
【００１６】まず、イネーブル信号Ｅのレベルが“Ｌ”
のときは、三ステート出力バッファ１の出力はしゃ断さ
れるが、同時にインバータ４付きのアナログスイッチ５
がオンになり、抵抗Ｒ１，Ｒ２で分圧された分電圧ＶＭ
が出力端子ＴＯより出力される。（区間１，３，５）次
に、イネーブル信号Ｅのレベルが“Ｈ”のときは、その
区間の入力信号Ｉ１のレベルが“Ｈ”であれば、ＶＤ
が、また、“Ｌ”であればＧが出力信号Ｏとしてそれぞ
れ出力端子ＴＯより出力される。（区間２，４）次に本
発明の第二の実施例について説明する。
のときは、三ステート出力バッファ１の出力はしゃ断さ
れるが、同時にインバータ４付きのアナログスイッチ５
がオンになり、抵抗Ｒ１，Ｒ２で分圧された分電圧ＶＭ
が出力端子ＴＯより出力される。（区間１，３，５）次
に、イネーブル信号Ｅのレベルが“Ｈ”のときは、その
区間の入力信号Ｉ１のレベルが“Ｈ”であれば、ＶＤ
が、また、“Ｌ”であればＧが出力信号Ｏとしてそれぞ
れ出力端子ＴＯより出力される。（区間２，４）次に本
発明の第二の実施例について説明する。
【００１７】図３は、本発明の第二の実施例を示す回路
図、図４は、図３に示した回路の動作を説明するタイム
チャートである。本実施例の第一の実施例との相違点は
セミカスタムＬＳＩを構成するブロックとして既に標準
化されているプルアップ抵抗Ｒ３付き三ステート出力バ
ッファ２およびプルダウン抵抗Ｒ４付き三ステート出力
バッファ３を２個並列に用い、かつ各々の三ステート出
力バッファ２，３に共通なイネーブル切り換え部ＴＥを
備えた構成になっていることである。
図、図４は、図３に示した回路の動作を説明するタイム
チャートである。本実施例の第一の実施例との相違点は
セミカスタムＬＳＩを構成するブロックとして既に標準
化されているプルアップ抵抗Ｒ３付き三ステート出力バ
ッファ２およびプルダウン抵抗Ｒ４付き三ステート出力
バッファ３を２個並列に用い、かつ各々の三ステート出
力バッファ２，３に共通なイネーブル切り換え部ＴＥを
備えた構成になっていることである。
【００１８】基本的動作は前述の第一の実施例と同様で
あるので省略する。
あるので省略する。
【００１９】２つのデータ入力部ＴＩ１，ＴＩ２に対
し、ともに同一の入力信号Ｉ１，Ｉ２が入力されている
とき、イネーブル信号Ｅが“Ｌ”の区間では三ステート
出力バッファ２，３が同時に遮断モードとなり、かわっ
てプルアップ抵抗Ｒ３とプルダウン抵抗Ｒ４を結ぶライ
ンが導通し、出力端子１９より中間電圧である分電圧Ｖ
Ｍを出力信号Ｏとして出力する。（区間１，３）したが
って本実施例２ではプルアップ付およびプルダウン付の
２つの三ステート出力バッファを用いることにより、セ
ミカスタムＬＳＩ等のディジタル回路中に三電圧出力回
路を容易にとり込めるという利点がある。
し、ともに同一の入力信号Ｉ１，Ｉ２が入力されている
とき、イネーブル信号Ｅが“Ｌ”の区間では三ステート
出力バッファ２，３が同時に遮断モードとなり、かわっ
てプルアップ抵抗Ｒ３とプルダウン抵抗Ｒ４を結ぶライ
ンが導通し、出力端子１９より中間電圧である分電圧Ｖ
Ｍを出力信号Ｏとして出力する。（区間１，３）したが
って本実施例２ではプルアップ付およびプルダウン付の
２つの三ステート出力バッファを用いることにより、セ
ミカスタムＬＳＩ等のディジタル回路中に三電圧出力回
路を容易にとり込めるという利点がある。
【００２０】
【発明の効果】以上説明したように本発明は、イネーブ
ル機能を有する三ステート出力バッファの出力部と、電
源電圧を分圧する直列接続された２本の抵抗による分電
圧を共通の出力端子で結合することにより、電源電圧と
接地電位と分電圧の三電圧を発生させるための三電圧出
力回路を単純な回路構成で容易に実現できるという効果
を有する。また、所要部品点数も減少できるという効果
を有する。
ル機能を有する三ステート出力バッファの出力部と、電
源電圧を分圧する直列接続された２本の抵抗による分電
圧を共通の出力端子で結合することにより、電源電圧と
接地電位と分電圧の三電圧を発生させるための三電圧出
力回路を単純な回路構成で容易に実現できるという効果
を有する。また、所要部品点数も減少できるという効果
を有する。
【図１】本発明の三電圧出力回路の一実施例を示す回路
図である。
図である。
【図２】図１に示した回路の動作タイムチャートであ
る。
る。
【図３】本発明の三電圧出力回路の第二の実施例を示す
回路図である。
回路図である。
【図４】図３に示した回路の動作タイムチャートであ
る。
る。
【図５】従来の三電圧出力回路の一例を示す回路図であ
る。
る。
１〜３ 三ステート出力バッファ ４ インバータ ５ アナログスイッチ Ｒ１〜Ｒ４ 抵抗 Ｓ１〜Ｓ３ スイッチ
Claims (2)
- 【請求項１】 電源電圧とこの電源電圧を所定の分圧比
で分圧した分電圧と接地電圧とのいずれか１つを選択し
て出力信号として出力端子から出力する三電圧出力回路
において、 イネーブル信号の第一のレベルに応答して出力信号を遮
断し前記イネーブル信号の第二のレベルに応答して入力
信号対応の第一又は第二のレベルの出力信号を前記出力
端子に出力する三ステートバッファと、電源と接地間に直列接続して挿入され 前記電源電圧を所
定の分圧比で分圧し前記分電圧を発生する第一および第
二の抵抗と、一端に前記分電圧の供給を受け他端を前記出力端子に接
続し 前記イネーブル信号の前記第一のレベルに応答して
導通し前記イネーブル信号の前記第二のレベルに応答し
て遮断するアナログスイッチとを備えることを特徴とす
る三電圧出力回路。 - 【請求項２】 電源電圧とこの電源電圧を所定の分圧比
で分圧した分電圧と接地電圧とのいずれか１つを選択し
て出力信号として出力端子から出力する三電圧出力回路
において、 各々の出力端が前記出力端子に接続されイネーブル信号
の第一のレベルに応答してそれぞれ第一及び第二の出力
信号を遮断し前記イネーブル信号の第二のレベルに応答
してそれぞれ前記第一及び第二の入力信号の各々に対応
の第一又は第二のレベルの出力信号を出力する第一，第
二の三ステートバッファと、電源と接地間に直列接続されこの直列接続点を前記出力
端子に接続し前記電源電圧を所定の分圧比で分圧し前記
直列接続点に前記分電圧を発生する 第一および第二の抵
抗とを備えることを特徴とする三電圧出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008280A JP2768014B2 (ja) | 1991-01-28 | 1991-01-28 | 三電圧出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008280A JP2768014B2 (ja) | 1991-01-28 | 1991-01-28 | 三電圧出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04250719A JPH04250719A (ja) | 1992-09-07 |
| JP2768014B2 true JP2768014B2 (ja) | 1998-06-25 |
Family
ID=11688772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3008280A Expired - Fee Related JP2768014B2 (ja) | 1991-01-28 | 1991-01-28 | 三電圧出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2768014B2 (ja) |
-
1991
- 1991-01-28 JP JP3008280A patent/JP2768014B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04250719A (ja) | 1992-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100253378B1 (ko) | 주문형반도체의외부표시장치 | |
| US4050064A (en) | Four-level voltage supply for liquid crystal display | |
| JPH04143791A (ja) | 液晶表示器駆動電源回路 | |
| JP2993395B2 (ja) | レベルシフト回路 | |
| CN108696251B (zh) | 驱动电路及其使用的运算放大器电路 | |
| US5006732A (en) | Semiconductor circuit having buffer function | |
| EP0334545A2 (en) | Single-level multiplexer | |
| EP0018739A2 (en) | A decoder circuit for a semiconductor memory device | |
| JP2768014B2 (ja) | 三電圧出力回路 | |
| EP0193459B1 (en) | Ttl tristate output device | |
| US4382251A (en) | Envelope control device for piezoelectric buzzer | |
| US4355246A (en) | Transistor-transistor logic circuit | |
| JP3209967B2 (ja) | 電流セル及びこれを用いたディジタル／アナログ変換器 | |
| JP3336105B2 (ja) | マルチプレクサ装置 | |
| US4613774A (en) | Unitary multiplexer-decoder circuit | |
| KR960003963B1 (ko) | 액정 표시 구동용 집적 회로 | |
| KR100373349B1 (ko) | 저전력 엘씨디 소오스 구동회로 | |
| IL43332A (en) | Voltage adapting arrangement between switching units of switch circuit series and outer circuits | |
| JP2960192B2 (ja) | 液晶表示装置 | |
| KR0179780B1 (ko) | 상보형 클럭발생기 | |
| JP3237231B2 (ja) | Ｌｃｄドライブ回路 | |
| JPH07174829A (ja) | 半導体集積回路 | |
| JP3002553B2 (ja) | アナログ・スイッチ回路 | |
| KR100186321B1 (ko) | 메모리 제어 모듈 | |
| JPH0865056A (ja) | アナログ信号出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980310 |
|
| LAPS | Cancellation because of no payment of annual fees |