JP2768014B2 - 三電圧出力回路 - Google Patents

三電圧出力回路

Info

Publication number
JP2768014B2
JP2768014B2 JP3008280A JP828091A JP2768014B2 JP 2768014 B2 JP2768014 B2 JP 2768014B2 JP 3008280 A JP3008280 A JP 3008280A JP 828091 A JP828091 A JP 828091A JP 2768014 B2 JP2768014 B2 JP 2768014B2
Authority
JP
Japan
Prior art keywords
voltage
output
power supply
level
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3008280A
Other languages
English (en)
Other versions
JPH04250719A (ja
Inventor
潔 藤元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3008280A priority Critical patent/JP2768014B2/ja
Publication of JPH04250719A publication Critical patent/JPH04250719A/ja
Application granted granted Critical
Publication of JP2768014B2 publication Critical patent/JP2768014B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は三電圧出力回路に関し、
特に三ステート出力バッファで構成した三電圧出力回路
に関する。
【0002】
【従来の技術】従来の三電圧出力回路は、図5に示すよ
うに電源電圧VDと接地電位Gの間に2つの抵抗R1,
R2を有し、かつ個々の抵抗部の電位を切り換えるため
の3つのスイッチS1,S2,S3が接続され、出力信
号Oが出力端子TOに出力される構成になっていた。
【0003】次に動作について説明する。
【0004】いま、仮に電源電圧VD,接地電位Gをそ
れぞれ5V,0Vと定めると、抵抗R1,R2の中間で
ある分電圧VMの電位は2.5Vとなり、この時スイッ
チS2がオンで、スイッチS1,S3がオフならば、出
力端子T0より出力信号Oとして2.5Vの電圧が得ら
れる。
【0005】同様に、スイッチS1のみがオンのとき、
5Vが、また、スイッチS3のみがオンのとき0Vが、
それぞれ出力信号Oとして出力端子TOより得られると
いうものであった。
【0006】
【発明が解決しようとする課題】この従来の三電圧出力
回路では、回路構成が複雑なうえに、スイッチを切り換
えるための信号を外部から加えることにより三電圧を出
力するという構成であるため、部品点数が多いという欠
点があった。
【0007】
【課題を解決するための手段】第1の発明の三電圧出力
回路は、電源電圧とこの電源電圧を所定の分圧比で分圧
した分電圧と接地電圧とのいずれか1つを選択して出力
信号として出力端子から出力する三電圧出力回路におい
て、イネーブル信号の第一のレベルに応答して出力信号
を遮断し前記イネーブル信号の第二のレベルに応答して
入力信号対応の第一又は第二のレベルの出力信号を前記
出力端子に出力する三ステートバッファと、電源と接地
間に直列接続して挿入され前記電源電圧を所定の分圧比
分圧し前記分電圧を発生する第一および第二の抵抗
と、一端に前記分電圧の供給を受け他端を前記出力端子
に接続し前記イネーブル信号の前記第一のレベルに応答
して導通し前記イネーブル信号の前記第二のレベルに応
答して遮断するアナログスイッチとを備えて構成されて
いる。
【0008】また、第2の発明の三電圧出力回路は、
源電圧とこの電源電圧を所定の分圧比で分圧した分電圧
と接地電圧とのいずれか1つを選択して出力信号として
出力端子から出力する三電圧出力回路において、各々の
出力端が前記出力端子に接続されイネーブル信号の第一
のレベルに応答してそれぞれ出力信号を遮断し前記イネ
ーブル信号の第二のレベルに応答してそれぞれ前記第一
及び第二の入力信号の各々に対応の第一又は第二のレベ
ルの出力信号を出力する第一,第二の三ステートバッフ
ァと、電源と接地間に直列接続されこの直列接続点を前
記出力端子に接続し前記電源電圧を所定の分圧比で分圧
し前記直列接続点に前記分電圧を発生する第一および第
二の抵抗とを備えることにより構成されている。
【0009】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0010】図1は本発明の三電圧出力回路の一実施例
を示す回路図である。
【0011】本実施例の三電圧出力回路は、図1に示す
ように、三ステート出力バッファ1と、インバータ4
と、アナログスイッチ5と、電源電圧VDを分圧して分
電圧VMを発生する直列抵抗R1,R2とを含んで構成
されている。
【0012】次に、本実施例の動作について説明する。
【0013】図2は図1に示した回路の動作を説明する
タイムチャートである。
【0014】いま、データ入力部TI1より三ステート
出力バッフア1に対して、入力信号I1が入力されてい
る。三ステート出力バッフア1はイネーブル信号Eのレ
ベルが”L”のとき入力信号の出力への伝達すなわち出
力信号を遮断し、イネーブル信号Eのレベルが”H”の
とき入力信号I1のレベルの”L”および”H”にそれ
ぞれ対応するレベル”L”および”H”の出力信号を出
力する。
【0015】また、イネーブル切り換え部TEからは、
三ステート出力バッファ1およびインバータ4付きのア
ナログスイッチ5に対してイネーブル信号Eが同時に入
力される。イネーブル信号Eのレベルにより出力端子T
Oより電源電圧VDか、接地電位Gか、さらには抵抗R
1,R2で分圧された中間電圧である分電圧VMのいず
れかを出力信号Oとして出力させる。
【0016】まず、イネーブル信号Eのレベルが“L”
のときは、三ステート出力バッファ1の出力はしゃ断さ
れるが、同時にインバータ4付きのアナログスイッチ5
がオンになり、抵抗R1,R2で分圧された分電圧VM
が出力端子TOより出力される。(区間1,3,5)次
に、イネーブル信号Eのレベルが“H”のときは、その
区間の入力信号I1のレベルが“H”であれば、VD
が、また、“L”であればGが出力信号Oとしてそれぞ
れ出力端子TOより出力される。(区間2,4)次に本
発明の第二の実施例について説明する。
【0017】図3は、本発明の第二の実施例を示す回路
図、図4は、図3に示した回路の動作を説明するタイム
チャートである。本実施例の第一の実施例との相違点は
セミカスタムLSIを構成するブロックとして既に標準
化されているプルアップ抵抗R3付き三ステート出力バ
ッファ2およびプルダウン抵抗R4付き三ステート出力
バッファ3を2個並列に用い、かつ各々の三ステート出
力バッファ2,3に共通なイネーブル切り換え部TEを
備えた構成になっていることである。
【0018】基本的動作は前述の第一の実施例と同様で
あるので省略する。
【0019】2つのデータ入力部TI1,TI2に対
し、ともに同一の入力信号I1,I2が入力されている
とき、イネーブル信号Eが“L”の区間では三ステート
出力バッファ2,3が同時に遮断モードとなり、かわっ
てプルアップ抵抗R3とプルダウン抵抗R4を結ぶライ
ンが導通し、出力端子19より中間電圧である分電圧V
Mを出力信号Oとして出力する。(区間1,3)したが
って本実施例2ではプルアップ付およびプルダウン付の
2つの三ステート出力バッファを用いることにより、セ
ミカスタムLSI等のディジタル回路中に三電圧出力回
路を容易にとり込めるという利点がある。
【0020】
【発明の効果】以上説明したように本発明は、イネーブ
ル機能を有する三ステート出力バッファの出力部と、電
源電圧を分圧する直列接続された2本の抵抗による分電
圧を共通の出力端子で結合することにより、電源電圧と
接地電位と分電圧の三電圧を発生させるための三電圧出
力回路を単純な回路構成で容易に実現できるという効果
を有する。また、所要部品点数も減少できるという効果
を有する。
【図面の簡単な説明】
【図1】本発明の三電圧出力回路の一実施例を示す回路
図である。
【図2】図1に示した回路の動作タイムチャートであ
る。
【図3】本発明の三電圧出力回路の第二の実施例を示す
回路図である。
【図4】図3に示した回路の動作タイムチャートであ
る。
【図5】従来の三電圧出力回路の一例を示す回路図であ
る。
【符号の説明】
1〜3 三ステート出力バッファ 4 インバータ 5 アナログスイッチ R1〜R4 抵抗 S1〜S3 スイッチ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 電源電圧とこの電源電圧を所定の分圧比
    で分圧した分電圧と接地電圧とのいずれか1つを選択し
    て出力信号として出力端子から出力する三電圧出力回路
    において、 イネーブル信号の第一のレベルに応答して出力信号を遮
    断し前記イネーブル信号の第二のレベルに応答して入力
    信号対応の第一又は第二のレベルの出力信号を前記出力
    端子に出力する三ステートバッファと、電源と接地間に直列接続して挿入され 前記電源電圧を
    定の分圧比で分圧し前記分電圧を発生する第一および第
    二の抵抗と、一端に前記分電圧の供給を受け他端を前記出力端子に接
    続し 前記イネーブル信号の前記第一のレベルに応答して
    導通し前記イネーブル信号の前記第二のレベルに応答し
    て遮断するアナログスイッチとを備えることを特徴とす
    る三電圧出力回路。
  2. 【請求項2】 電源電圧とこの電源電圧を所定の分圧比
    で分圧した分電圧と接地電圧とのいずれか1つを選択し
    て出力信号として出力端子から出力する三電圧出力回路
    において、 各々の出力端が前記出力端子に接続されイネーブル信号
    の第一のレベルに応答してそれぞれ第一及び第二の出力
    信号を遮断し前記イネーブル信号の第二のレベルに応答
    してそれぞれ前記第一及び第二の入力信号の各々に対応
    の第一又は第二のレベルの出力信号を出力する第一,第
    二の三ステートバッファと、電源と接地間に直列接続されこの直列接続点を前記出力
    端子に接続し前記電源電圧を所定の分圧比で分圧し前記
    直列接続点に前記分電圧を発生する 第一および第二の抵
    抗とを備えることを特徴とする三電圧出力回路。
JP3008280A 1991-01-28 1991-01-28 三電圧出力回路 Expired - Fee Related JP2768014B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3008280A JP2768014B2 (ja) 1991-01-28 1991-01-28 三電圧出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3008280A JP2768014B2 (ja) 1991-01-28 1991-01-28 三電圧出力回路

Publications (2)

Publication Number Publication Date
JPH04250719A JPH04250719A (ja) 1992-09-07
JP2768014B2 true JP2768014B2 (ja) 1998-06-25

Family

ID=11688772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3008280A Expired - Fee Related JP2768014B2 (ja) 1991-01-28 1991-01-28 三電圧出力回路

Country Status (1)

Country Link
JP (1) JP2768014B2 (ja)

Also Published As

Publication number Publication date
JPH04250719A (ja) 1992-09-07

Similar Documents

Publication Publication Date Title
KR100253378B1 (ko) 주문형반도체의외부표시장치
US4050064A (en) Four-level voltage supply for liquid crystal display
JPH04143791A (ja) 液晶表示器駆動電源回路
JP2993395B2 (ja) レベルシフト回路
CN108696251B (zh) 驱动电路及其使用的运算放大器电路
US5006732A (en) Semiconductor circuit having buffer function
EP0334545A2 (en) Single-level multiplexer
EP0018739A2 (en) A decoder circuit for a semiconductor memory device
JP2768014B2 (ja) 三電圧出力回路
EP0193459B1 (en) Ttl tristate output device
US4382251A (en) Envelope control device for piezoelectric buzzer
US4355246A (en) Transistor-transistor logic circuit
JP3209967B2 (ja) 電流セル及びこれを用いたディジタル/アナログ変換器
JP3336105B2 (ja) マルチプレクサ装置
US4613774A (en) Unitary multiplexer-decoder circuit
KR960003963B1 (ko) 액정 표시 구동용 집적 회로
KR100373349B1 (ko) 저전력 엘씨디 소오스 구동회로
IL43332A (en) Voltage adapting arrangement between switching units of switch circuit series and outer circuits
JP2960192B2 (ja) 液晶表示装置
KR0179780B1 (ko) 상보형 클럭발생기
JP3237231B2 (ja) Lcdドライブ回路
JPH07174829A (ja) 半導体集積回路
JP3002553B2 (ja) アナログ・スイッチ回路
KR100186321B1 (ko) 메모리 제어 모듈
JPH0865056A (ja) アナログ信号出力回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980310

LAPS Cancellation because of no payment of annual fees