JPH04150610A - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JPH04150610A JPH04150610A JP27589890A JP27589890A JPH04150610A JP H04150610 A JPH04150610 A JP H04150610A JP 27589890 A JP27589890 A JP 27589890A JP 27589890 A JP27589890 A JP 27589890A JP H04150610 A JPH04150610 A JP H04150610A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- temperature
- resistor
- level conversion
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 10
- 238000006243 chemical reaction Methods 0.000 claims description 35
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical group [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、接合型電界効果トランジスタを用いて信号の
レベル変換を行う場合に利用しうるレベル変換回路に関
する。
レベル変換を行う場合に利用しうるレベル変換回路に関
する。
（従来の技術）
従来の、接合型電界効果トランジスタ（以下ＦＥＴとい
う）を用いたレベル変換回路を第４図に示す。
う）を用いたレベル変換回路を第４図に示す。
第４図において、４０は差動増幅器でありＦＥＴＱＡ、
ＱＢ、ＱＣおよび抵抗ＲＡ、ＲＢ等で構成されておりＦ
ＥＴＱＡ、ＱＢのゲート電極に入力端子４１．４２より
入力電圧Ｖ ｉｎｋ、 Ｖ ｉｎ２がそれぞれ加えられ
ている。５０はレベル変換回路で、ＦＥＴＱＤ、ＱＥお
よびダイオードＤＡＤＢ、ＤＣで構成されており、ＦＥ
ＴＱＤのゲートに差動増幅器４０の一方のＦＥＴＱＢの
ドレイン出力電圧■、が加えられて、またＦＥＴＱＥと
ダイオードＤＣとの接続点に出力電圧ＶＯｕｌを取り出
す出力端子５１が設けられている。
ＱＢ、ＱＣおよび抵抗ＲＡ、ＲＢ等で構成されておりＦ
ＥＴＱＡ、ＱＢのゲート電極に入力端子４１．４２より
入力電圧Ｖ ｉｎｋ、 Ｖ ｉｎ２がそれぞれ加えられ
ている。５０はレベル変換回路で、ＦＥＴＱＤ、ＱＥお
よびダイオードＤＡＤＢ、ＤＣで構成されており、ＦＥ
ＴＱＤのゲートに差動増幅器４０の一方のＦＥＴＱＢの
ドレイン出力電圧■、が加えられて、またＦＥＴＱＥと
ダイオードＤＣとの接続点に出力電圧ＶＯｕｌを取り出
す出力端子５１が設けられている。
ここで、３個のダイオードＤＡ、ＤＢ、ＤＣによるレベ
ルシフト量をＶｄとすると出力電圧Ｖｏｕｆは、 Ｖｏｕ＋＝Ｖ、−Ｖｇｓ−Ｖｄ・・・（１）Ｖｇｓ：Ｆ
ＥＴＱＤのゲート・ソース電極間電圧となる。
ルシフト量をＶｄとすると出力電圧Ｖｏｕｆは、 Ｖｏｕ＋＝Ｖ、−Ｖｇｓ−Ｖｄ・・・（１）Ｖｇｓ：Ｆ
ＥＴＱＤのゲート・ソース電極間電圧となる。
この回路ではレベルシフト量ＶｄをダイオードＤＡ、Ｄ
Ｂ、ＤＣの電圧降下により得ているためダイオードＤＡ
、ＤＢ、ＤＣの温度変化により第２ａ図に示すように出
力電圧Ｖ ｏｕ＋は大きく変動してしまう。
Ｂ、ＤＣの電圧降下により得ているためダイオードＤＡ
、ＤＢ、ＤＣの温度変化により第２ａ図に示すように出
力電圧Ｖ ｏｕ＋は大きく変動してしまう。
この問題を解決するために第５図に示す回路が開示され
ている（特開平１−１６５２０８号公報〉。
ている（特開平１−１６５２０８号公報〉。
第５図において、差動増幅器４０は第４図で示したもの
と同様である。また、レベル変換回路６０は、ＦＥＴＱ
Ｆ、ＱＧ、ＱＨ，ＱＩおよび抵抗ＲＣ，ＲＤで構成され
ており、ＦＥＴＱＦとＦＥＴＱＧを並列に接続して、そ
れらのゲート電極に入力信号ＶＡ、Ｖ、を供給すると共
に、それらの出力電極に抵抗ＲＣ，ＲＤの一端を接続し
、抵抗ＲＣ，ＲＤの他端に互いにカレントミラー回路を
構成するＦＥＴ（１，Ｑｌを接続し抵抗ＲＣとＦＥＴＱ
Ｈとの接続点より出力電圧Ｖ ｏ ｕ ｔを取り出して
いる。
と同様である。また、レベル変換回路６０は、ＦＥＴＱ
Ｆ、ＱＧ、ＱＨ，ＱＩおよび抵抗ＲＣ，ＲＤで構成され
ており、ＦＥＴＱＦとＦＥＴＱＧを並列に接続して、そ
れらのゲート電極に入力信号ＶＡ、Ｖ、を供給すると共
に、それらの出力電極に抵抗ＲＣ，ＲＤの一端を接続し
、抵抗ＲＣ，ＲＤの他端に互いにカレントミラー回路を
構成するＦＥＴ（１，Ｑｌを接続し抵抗ＲＣとＦＥＴＱ
Ｈとの接続点より出力電圧Ｖ ｏ ｕ ｔを取り出して
いる。
これによれば、レベルシフト量の温度依存性を低減する
ことができる。
ことができる。
（発明が解決しようとする課題）
しかし、第５図に示した特開平］−１６５２０８号公報
の回路によれば温度変化によるレベルシフト量の変動が
ないため、レベル変換回路６０への入力電圧Ｖ、、ＶＢ
、すなわちレベル変換回路６０の前段回路（第５図にお
いては、差動増幅器４０）の出力電圧に温度依存性があ
る場合には、その変動分をもったまま出力電圧Ｖｏｕｌ
から出力される。また、レベル変換回路６０の出力電圧
Ｖｏｕ＋を入力電圧とする、レベル変換回路６０の後段
回路（図示しない）の入出力特性に温度依存性がある場
合には、予めその変動分を考慮して変動を減するように
することはできない。
の回路によれば温度変化によるレベルシフト量の変動が
ないため、レベル変換回路６０への入力電圧Ｖ、、ＶＢ
、すなわちレベル変換回路６０の前段回路（第５図にお
いては、差動増幅器４０）の出力電圧に温度依存性があ
る場合には、その変動分をもったまま出力電圧Ｖｏｕｌ
から出力される。また、レベル変換回路６０の出力電圧
Ｖｏｕ＋を入力電圧とする、レベル変換回路６０の後段
回路（図示しない）の入出力特性に温度依存性がある場
合には、予めその変動分を考慮して変動を減するように
することはできない。
本発明は、温度変化によるレベルシフト量の変動を低減
することを第１の目的とし、所望の温度依存特性が得ら
れるレベル変換回路を提供することを第２の目的とする
。
することを第１の目的とし、所望の温度依存特性が得ら
れるレベル変換回路を提供することを第２の目的とする
。
（課題を解決するための手段）
本発明のレベル変換回路は、ドレイン電極に電源側一端
子（ｖｒ、ｎ）が接続され、ゲート電極に入力信号が供
給される接合型電界効果トランジスタ（ＦＥＴＱＩ）
；出力端子（２＋） ；接合型電界効果トランジスタ（
ＦＥＴＱＩ）のソース電極と出力端子（２１）の間に介
挿された、ダイオード（ＤＩ、Ｄ２）と抵抗（Ｒ１）の
直列回路：および、出力端子（２１）と電源側のもう１
つの端子（Ｖｓｓ）との間に実質上一定の電流を流す定
電流回路（ＦＥＴＱ２） ；を備える。
子（ｖｒ、ｎ）が接続され、ゲート電極に入力信号が供
給される接合型電界効果トランジスタ（ＦＥＴＱＩ）
；出力端子（２＋） ；接合型電界効果トランジスタ（
ＦＥＴＱＩ）のソース電極と出力端子（２１）の間に介
挿された、ダイオード（ＤＩ、Ｄ２）と抵抗（Ｒ１）の
直列回路：および、出力端子（２１）と電源側のもう１
つの端子（Ｖｓｓ）との間に実質上一定の電流を流す定
電流回路（ＦＥＴＱ２） ；を備える。
なお、カッコ内の記号は後述する実施例の対応要素であ
る。
る。
（作用）
これによれば、電界効果トランジスタ（ＦＥＴＱＩ）の
ソース電極と出力端子（２１）との間に電圧降下量の温
度係数が負であるダイオード（ＤＩ、Ｄ２）と温度係数
が正である抵抗（Ｒ１）からなる直列回路を介挿するの
で、ダイオード（ＤＩ、Ｄ２）と抵抗（Ｒ１）の値又は
その個数の組合せによって、出力端子からレベルシフト
量の温度による変動を抑制した出力電圧を取り出すこと
ができる。
ソース電極と出力端子（２１）との間に電圧降下量の温
度係数が負であるダイオード（ＤＩ、Ｄ２）と温度係数
が正である抵抗（Ｒ１）からなる直列回路を介挿するの
で、ダイオード（ＤＩ、Ｄ２）と抵抗（Ｒ１）の値又は
その個数の組合せによって、出力端子からレベルシフト
量の温度による変動を抑制した出力電圧を取り出すこと
ができる。
また、レベル変換回路の前段回路の出力電圧に温度依存
性がある場合、又はレベル変換回路の後段回路の入出力
特性に温度依存性がある場合には、予めその変動分を考
慮して変動を抑制するようにレベルシフト量の温度依存
性を調整することができる。
性がある場合、又はレベル変換回路の後段回路の入出力
特性に温度依存性がある場合には、予めその変動分を考
慮して変動を抑制するようにレベルシフト量の温度依存
性を調整することができる。
本発明の他の目的および特徴は、図面を参照した以下の
実施例の説明より明らかになろう。
実施例の説明より明らかになろう。
（実施例）
第１図に本発明の一実施例のレベル変換回路２０を組み
込んだ電気回路の構成概要を示す。
込んだ電気回路の構成概要を示す。
この電気回路は、シリコンに比較して耐熱性に優れ、高
いホール電圧が得られる砒化ガリウム（ＧａＡｉ）を基
板とする半導体集積回路の一系統の回路であり、レベル
変換回路２０．レベル変換回路２０の前段回路である差
動増幅器１０およびレベル変換回路２０の後段回路３０
から構成されている。
いホール電圧が得られる砒化ガリウム（ＧａＡｉ）を基
板とする半導体集積回路の一系統の回路であり、レベル
変換回路２０．レベル変換回路２０の前段回路である差
動増幅器１０およびレベル変換回路２０の後段回路３０
から構成されている。
差動増幅器１０は、ＦＥＴＱ３．Ｑ４および抵抗Ｒ２，
Ｒ３，Ｒ４等で構成されておりＦＥＴＱ３．Ｑ４のゲー
ト電極に入力端子１１．１２より入力電圧Ｖ ｉｎｌ、
Ｖ ｉｎ２がそれぞれ加えられている。
Ｒ３，Ｒ４等で構成されておりＦＥＴＱ３．Ｑ４のゲー
ト電極に入力端子１１．１２より入力電圧Ｖ ｉｎｌ、
Ｖ ｉｎ２がそれぞれ加えられている。
本発明によるレベル変換回路２０は、ＭＥＳ接合型のＦ
ＥＴＱＩ、Ｑ２、ショットキーダイオードであるダイオ
ードＤＩ、Ｄ２および抵抗Ｒ１から構成されており、Ｆ
ＥＴＱＩのソース電極とＦＥＴＱ２のドレイン電極の間
にダイオードＤＩ。
ＥＴＱＩ、Ｑ２、ショットキーダイオードであるダイオ
ードＤＩ、Ｄ２および抵抗Ｒ１から構成されており、Ｆ
ＥＴＱＩのソース電極とＦＥＴＱ２のドレイン電極の間
にダイオードＤＩ。
Ｄ２および抵抗Ｒ１が直列に接続されている。また、差
動増幅器１０の抵抗Ｒ３とＦＥＴＱ４との接続点から差
動増幅器１０の出力電圧ｖ３を、レベル変換回路２０の
入力電圧としてレベル変換回路２０のＦＥＴＱＩのゲー
トに加えている。また、ＦＥＴＱＩのドレイン電極に電
源側の端子ＶＤＩＩが接続されている。そして、ＦＥＴ
Ｑ２のドレイン電極と抵抗Ｒ１との接続点に出力電圧Ｖ
ｏｕｌを取り出す出力端子２１が設けられている。
動増幅器１０の抵抗Ｒ３とＦＥＴＱ４との接続点から差
動増幅器１０の出力電圧ｖ３を、レベル変換回路２０の
入力電圧としてレベル変換回路２０のＦＥＴＱＩのゲー
トに加えている。また、ＦＥＴＱＩのドレイン電極に電
源側の端子ＶＤＩＩが接続されている。そして、ＦＥＴ
Ｑ２のドレイン電極と抵抗Ｒ１との接続点に出力電圧Ｖ
ｏｕｌを取り出す出力端子２１が設けられている。
その出力端子２１に後段回路３０の入力端子（図示しな
い）が接続されている。後段回路３０は、通常差動増幅
器あるいは、シュミットトリガ回路であり、後段回路３
０の入力端子には、例えば、前段回路（差動増幅器１０
）の出力電圧が高すぎる場合等にレベル変換回路２０で
レベルが調整された出力電圧が入力される。
い）が接続されている。後段回路３０は、通常差動増幅
器あるいは、シュミットトリガ回路であり、後段回路３
０の入力端子には、例えば、前段回路（差動増幅器１０
）の出力電圧が高すぎる場合等にレベル変換回路２０で
レベルが調整された出力電圧が入力される。
レベル変換回路２０は、ＦＥＴＱ２を定電流源として使
用しており、ＦＥＴＱ２は第１図に示すように定電流Ｉ
を流す。この電流ＩによるダイオードＤ１．Ｄ２の立ち
上がり電圧をｖｂとすると、２・ｖｂに相当する電圧降
下と抵抗Ｒ１によるＲ１・Ｉの電圧降下により、出力電
圧Ｖｏｕｌは次式のようになる。
用しており、ＦＥＴＱ２は第１図に示すように定電流Ｉ
を流す。この電流ＩによるダイオードＤ１．Ｄ２の立ち
上がり電圧をｖｂとすると、２・ｖｂに相当する電圧降
下と抵抗Ｒ１によるＲ１・Ｉの電圧降下により、出力電
圧Ｖｏｕｌは次式のようになる。
Ｖｏｕｌ＝Ｖ３− （Ｖｇｓ＋２ ・Ｖｂ＋Ｒ１・Ｉ）
・ ・ ・（２） Ｖｇｓ ： Ｆ ＥＴＱ １のゲート・ソース電極間電
圧式（２）からレベルシフト量Ｖｓは、 Ｖｓ−Ｖｇｓ＋２ ・Ｖｂ十Ｒ１・Ｉ ７ ・・
（３）となる。しかし、ダイオードの電圧降下分ｖｂお
よび抵抗Ｒ１の電圧降下分Ｒ１・Ｉはともに温度依存性
があるためレベルシフト量ＶＳは温度により変動する。
・ ・ ・（２） Ｖｇｓ ： Ｆ ＥＴＱ １のゲート・ソース電極間電
圧式（２）からレベルシフト量Ｖｓは、 Ｖｓ−Ｖｇｓ＋２ ・Ｖｂ十Ｒ１・Ｉ ７ ・・
（３）となる。しかし、ダイオードの電圧降下分ｖｂお
よび抵抗Ｒ１の電圧降下分Ｒ１・Ｉはともに温度依存性
があるためレベルシフト量ＶＳは温度により変動する。
ここで、ダイオードの電圧降下分ｖｂによる温度係数は
負であるのに対して抵抗Ｒ１の電圧降下分Ｒ１・Ｉによ
る温度係数は正であるため、第４図に示した従来例のよ
うにダイオド（ＤＡ、ＤＢ、ＤＣ）のみの構成では、第
２ａ図に示すように温度が高くなるにつれて出力電圧Ｖ
ｏｕｌは高くなる方向に大きく変動するのに対して、抵
抗のみの構成では、第２ｂ図に示すようこ温度が高くな
るにつれて出力電圧Ｖｏｕｌは低くなる方向に大きく変
動する。
負であるのに対して抵抗Ｒ１の電圧降下分Ｒ１・Ｉによ
る温度係数は正であるため、第４図に示した従来例のよ
うにダイオド（ＤＡ、ＤＢ、ＤＣ）のみの構成では、第
２ａ図に示すように温度が高くなるにつれて出力電圧Ｖ
ｏｕｌは高くなる方向に大きく変動するのに対して、抵
抗のみの構成では、第２ｂ図に示すようこ温度が高くな
るにつれて出力電圧Ｖｏｕｌは低くなる方向に大きく変
動する。
よって第１図のようにダイオードと抵抗を直列に接続す
ることで、温度によるレベルシフト量の変動を相殺させ
ることができ第２ｃ図に示すような温度による変動の小
さい出力電圧を得ることができる。
ることで、温度によるレベルシフト量の変動を相殺させ
ることができ第２ｃ図に示すような温度による変動の小
さい出力電圧を得ることができる。
また、ダイオードおよび抵抗の値あるいは数を変更する
ことにより、レベル変換回路２０の前段回路の出力電圧
に温度依存性がある場合には、その変動分を抑制するこ
とが可能となり、レベル変換回路２０の後段回路の入出
力特性に温度依存性がある場合には、予めその変動分を
考慮して変動を抑制することが可能となる。
ことにより、レベル変換回路２０の前段回路の出力電圧
に温度依存性がある場合には、その変動分を抑制するこ
とが可能となり、レベル変換回路２０の後段回路の入出
力特性に温度依存性がある場合には、予めその変動分を
考慮して変動を抑制することが可能となる。
第３図に、レベル変換回路をダイオードによる構成回路
、抵抗による構成回路、ダイオードと抵抗を直列接続し
た構成回路のそれぞれにおける温度変化に対する出力電
圧Ｖｏｕｔの実験データを示す。ダイオードと抵抗を直
列接続した構成回路は、後段回路との関係で負の温度係
数をもった出力電圧Ｖｏｕｆになっているが、ダイオー
ドによる構成回路および抵抗による構成回路よりも温度
による変動は小さい。
、抵抗による構成回路、ダイオードと抵抗を直列接続し
た構成回路のそれぞれにおける温度変化に対する出力電
圧Ｖｏｕｔの実験データを示す。ダイオードと抵抗を直
列接続した構成回路は、後段回路との関係で負の温度係
数をもった出力電圧Ｖｏｕｆになっているが、ダイオー
ドによる構成回路および抵抗による構成回路よりも温度
による変動は小さい。
なお、本実施例においてはレベル変換回路２０のＦＥＴ
Ｑ２を定電流源として用いたが、これに代えて他の定電
流回路を使用してもよい。
Ｑ２を定電流源として用いたが、これに代えて他の定電
流回路を使用してもよい。
以上の通り本発明によれば、電界効果トランジスタ（Ｆ
ＥＴＱＩ）のソース電極と出力端子（２１）との間に介
挿された直列回路を構成するダイオード（Ｄｌ。
ＥＴＱＩ）のソース電極と出力端子（２１）との間に介
挿された直列回路を構成するダイオード（Ｄｌ。
Ｄ２）と抵抗（Ｒ１）の値又はその個数の組合せによっ
て、出力端子からレベルシフト量の温度による変動を抑
制した出力電圧を取り出すことができる。
て、出力端子からレベルシフト量の温度による変動を抑
制した出力電圧を取り出すことができる。
また、レベル変換回路の前段回路の出力電圧に温度依存
性がある場合、又はレベル変換回路の後段回路の入力に
温度依存性がある場合には、予めその変動分を考慮して
変動を抑制するようにレベルシフト量の温度依存性を調
整することができる。
性がある場合、又はレベル変換回路の後段回路の入力に
温度依存性がある場合には、予めその変動分を考慮して
変動を抑制するようにレベルシフト量の温度依存性を調
整することができる。
第１図は、本発明の一実施例のレベル変換回路２０が組
み込まれた回路の構成概要を示す電気回路図である。 第２ａ図は、レベル変換回路をダイオードで構成した場
合の、出力電圧Ｖｏｕｌの温度特性を示すグラフである
。 第２ｂ図は、レベル変換回路を抵抗で構成した場合の、
出力電圧Ｖｏｕｌの温度特性を示すグラフである。 第２ｃ図は、第１図に示すレベル変換回路２０の、出力
電圧Ｖｏｕｌの温度特性を示すグラフである。 第３図は、レベル変換回路をダイオードで構成した場合
の、抵抗で構成した場合の、および第１図に示すレベル
変換回路２０の場合の、実測による出力電圧Ｖｏｕｌの
温度特性を示すグラフである。 第４図および第５図は、従来のレベル変換回路が組み込
まれた回路の構成概要を示す電気回路図である。 １０：差動増幅器 １１．１２入力端子２０
ニレベル変換回路 ２１出力端子（出力端子） ３０後段回路 ４０差動増幅器５０ニレ
ベル変換回路 ６０レベル変換回路ＱＣＦＥＴ
（接合型電界効果トランジスタ）Ｑ２：ＦＥＴ（定電流
回路） ＤＩ、Ｄ２：ダイオード（ダイオード）Ｒ】抵抗（抵抗
） Ｑ３．Ｑ４：ＦＥＴ Ｒ２，Ｒ３，Ｒ
４抵抗Ｖ１．、、Ｖｓｓ：電源側端子 出願人アイシン精機株式会社他１名
み込まれた回路の構成概要を示す電気回路図である。 第２ａ図は、レベル変換回路をダイオードで構成した場
合の、出力電圧Ｖｏｕｌの温度特性を示すグラフである
。 第２ｂ図は、レベル変換回路を抵抗で構成した場合の、
出力電圧Ｖｏｕｌの温度特性を示すグラフである。 第２ｃ図は、第１図に示すレベル変換回路２０の、出力
電圧Ｖｏｕｌの温度特性を示すグラフである。 第３図は、レベル変換回路をダイオードで構成した場合
の、抵抗で構成した場合の、および第１図に示すレベル
変換回路２０の場合の、実測による出力電圧Ｖｏｕｌの
温度特性を示すグラフである。 第４図および第５図は、従来のレベル変換回路が組み込
まれた回路の構成概要を示す電気回路図である。 １０：差動増幅器 １１．１２入力端子２０
ニレベル変換回路 ２１出力端子（出力端子） ３０後段回路 ４０差動増幅器５０ニレ
ベル変換回路 ６０レベル変換回路ＱＣＦＥＴ
（接合型電界効果トランジスタ）Ｑ２：ＦＥＴ（定電流
回路） ＤＩ、Ｄ２：ダイオード（ダイオード）Ｒ】抵抗（抵抗
） Ｑ３．Ｑ４：ＦＥＴ Ｒ２，Ｒ３，Ｒ
４抵抗Ｖ１．、、Ｖｓｓ：電源側端子 出願人アイシン精機株式会社他１名
Claims (1)
- 【特許請求の範囲】 ドレイン電極に電源側一端子が接続され、ゲート電極に
入力信号が供給される接合型電界効果トランジスタ； 出力端子； 前記接合型電界効果トランジスタのソース電極と前記出
力端子の間に介挿された、ダイオードと抵抗の直列回路
；および、 前記出力端子と電源側のもう１つの端子との間に電流を
流す定電流回路； を備えるレベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27589890A JPH04150610A (ja) | 1990-10-15 | 1990-10-15 | レベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27589890A JPH04150610A (ja) | 1990-10-15 | 1990-10-15 | レベル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04150610A true JPH04150610A (ja) | 1992-05-25 |
Family
ID=17561978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27589890A Pending JPH04150610A (ja) | 1990-10-15 | 1990-10-15 | レベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04150610A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246685A (ja) * | 2001-02-16 | 2002-08-30 | Canon Inc | 発光素子の駆動回路 |
-
1990
- 1990-10-15 JP JP27589890A patent/JPH04150610A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246685A (ja) * | 2001-02-16 | 2002-08-30 | Canon Inc | 発光素子の駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI719809B (zh) | 溫度感測電路 | |
| JPH0227806A (ja) | 相互コンダクタンス回路 | |
| EP0181017B1 (en) | Simulated transistor/diode | |
| JPH03123208A (ja) | 差動電流増幅回路 | |
| JPH04150610A (ja) | レベル変換回路 | |
| TW202303165A (zh) | 電流感測電路 | |
| KR100280492B1 (ko) | 적분기 입력회로 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH0236728A (ja) | 利得１の電流制限回路 | |
| US20010043088A1 (en) | Offset comparator and method for forming same | |
| US7812668B2 (en) | Multi-input operational amplifier and method for reducing input offset thereof | |
| US20040263215A1 (en) | Voltage detector | |
| JPH03242715A (ja) | バンドギャップ基準電圧発生回路 | |
| JPH0339928Y2 (ja) | ||
| JPH02163808A (ja) | 定電流供給回路 | |
| EP1206033A3 (en) | Isolator circuit | |
| JPH0438568Y2 (ja) | ||
| JPS62147802A (ja) | 出力回路 | |
| JPS6126848B2 (ja) | ||
| JPS5824228A (ja) | Ｉｃコンパレ−タ回路 | |
| JPS61105628A (ja) | クランプ回路 | |
| JPH1155952A (ja) | 半波整流器 | |
| JPS6146506A (ja) | 定電圧電源回路 | |
| JPH0785199A (ja) | 対数変換回路 | |
| JPS61210714A (ja) | ゲインコントロ−ルアンプ |