JP3407928B2 - スイッチング可能な電流源回路 - Google Patents

スイッチング可能な電流源回路

Info

Publication number
JP3407928B2
JP3407928B2 JP14013193A JP14013193A JP3407928B2 JP 3407928 B2 JP3407928 B2 JP 3407928B2 JP 14013193 A JP14013193 A JP 14013193A JP 14013193 A JP14013193 A JP 14013193A JP 3407928 B2 JP3407928 B2 JP 3407928B2
Authority
JP
Japan
Prior art keywords
current source
terminal
transistor
current
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14013193A
Other languages
English (en)
Other versions
JPH0653757A (ja
Inventor
ドーニツヒ ギユンター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH0653757A publication Critical patent/JPH0653757A/ja
Application granted granted Critical
Publication of JP3407928B2 publication Critical patent/JP3407928B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、請求項１の前文による
スイッチング可能な電流源回路およびその位相検出器装
置での使用に関する。
【０００２】
【従来の技術】特にシーメンス社のデータブック“ラジ
オ装置用のＩＣ １９８９／９０”、第５１〜７２頁
に、品番ＴＢＢ２０６を有する商業的に入手可能な集積
回路ならびにそのＰＬＬ回路での使用が記載されてい
る。この回路内に使用される位相検出器は相い異なる符
号を有する電流を出力端を形成する共通の回路節点に供
給する２つの電流源回路から成る出力段を有する。その
際に使用されるアナログ制御される電流源はその駆動の
後に約３０ｎｓの比較的長い時間の後に初めてそれらの
所望の出力電流に到達する。これらの電流源の出力電流
のこの遅い上昇によりこのような応用で必要なアンチ‐
バックラッシュ‐パルスの幅も比較的大きくなる。これ
らのアンチ‐バックラッシュ‐パルスは、位相検出器の
出力スペクトルのなかに所望の出力周波数とならんで多
数のサイドラインがそれぞれ位相検出器の入力参照周波
数の間隔で生ずることに通ずる。これらのアンチ‐バッ
クラッシュ‐パルスが比較的広いならば、これらのサイ
ドラインの電力含有量は比較的高く、従って位相調節ル
ープ内での使用の際に信号レベルと雑音レベルとの間の
予め定められた比を守るために高価なフィルタが使用さ
れなければならない。本発明の課題は、位相検出器の出
力段に使用する際にこれらの問題が相当にわずかな度合
で生ずる電流源を提供することである。
【０００３】電流ミラー回路自体はなかんずくティーツ
ェ／シェンク著、“半導体回路技術”、第９版、１９９
１年、第６２〜６４頁の４．６．３章、特に第４．３６
図ならびに第９４〜９７頁の５．５章、特に第５．１３
図に説明されている。このような電流ミラー回路は、制
御電流を与えられ、また与えられた制御電流に関係して
制御電圧を与える制御段を有する。さらに、このような
電流ミラー回路は、制御段の制御電圧に関係して出力電
流を与える出力段を有する。ここで電流ミラー回路とい
う用語は、出力電流が入力電流に比例していることを意
味する。特に集積回路では、出力段を形成するトランジ
スタの有効面積が制御段を形成するトランジスタの有効
面積よりも特定のファクタだけ大きいトランジスタ面積
比により電流変換が行われる。
【０００４】さらに、基準電位に通常固定的に接続され
ている出力段が電子スイッチを介してこの基準電位にス
イッチング可能であることは知られている。この電子ス
イッチがその後に導通状態にスイッチングされると、一
定電流が電流源の電流出力端に流れ、これが電子スイッ
チを遮断し、従って電流は電流源の電流出力端を流れな
い。このようなスイッチング可能な電流源がスイッチオ
ンされると、制御段から与えられる制御電圧はスイッチ
オン時点で若干低下し、従って直接的には所望の定電流
は電流源回路の出力端に流れない。
【０００５】
【発明が解決しようとする課題】本発明の課題は、スイ
ッチオン特性がこの問題に関して改善されているスイッ
チング可能な電流源回路を提供することである。
【０００６】
【課題を解決するための手段】この課題は請求項１の特
徴を有するスイッチング可能な電流源回路により解決さ
れる。
【０００７】好ましい実施態様は請求項２ないし１１の
対象である。このようなスイッチング可能な電流源回路
の使用は請求項１２ないし１４の対象である。
【０００８】
【実施例】以下、図面に示されている実施例により本発
明の利点および機能の仕方を一層詳細に説明する。
【０００９】図１には、ｎチャネルＭＯＳ技術での本発
明による電流源回路ＳＱＳａならびにｐチャネルＭＯＳ
回路技術での本発明による電流源回路ＳＱＳｂが示され
ている。その際に等しい回路部分は等しい参照符号を有
し、ｎチャネル回路では参照符号にａが添えられてお
り、またｐチャネル回路では参照符号にｂが添えられて
いる。説明を簡単にするため、以下ではｎチャネル技術
での回路のみを説明する。示されているのは、その制御
段がトランジスタＴ３ａにより実現されており、またそ
の出力段がトランジスタＴ１ａにより実現されている電
流ミラー回路である。そのためにトランジスタＴ３ａの
ドレイン端子はそのベース端子と一括接続されており、
また電圧出力端ｘまたはトランジスタＴ１ａのゲート端
子により形成されている出力段の制御入力端ｘを形成し
ている。トランジスタＴ３ａのソース端子は供給電位端
子ＶCCと接続されている。その際に破線により、この接
続が回路の原理的な機能に対して直接的に行われ得るこ
とが示されている。
【００１０】トランジスタＴ１ａのドレイン端子は電流
源回路ＳＱＳａの電流出力端Ｉｏｕｔａを形成してお
り、またトランジスタＴ１ａのソース端子はトランジス
タＴ２ａのドレイン端子と接続されている。トランジス
タＴ２ａは電子スイッチとして設けられており、また電
流源回路ＳＱＳａのスイッチオンまたはスイッチオフの
役割をする。そのためにトランジスタＴ２ａのソース端
子は供給電位端子ＶCCと接続されており、またそのゲー
ト端子は制御入力端として制御電圧端子Ｕｓｔａと一括
接続されている。電流増幅比の比例性を保証するため、
トランジスタＴ３ａのソース端子はトランジスタＴ４ａ
のドレイン端子に一括接続され、直接に供給電位に接続
されていない。この場合にトランジスタＴ４ａのソース
端子が供給電位端子ＶCCと接続されており、またそのゲ
ート端子は最も簡単な場合には逆極性の供給電位ＶDDを
与えられている。トランジスタＴ４ａは、電流源回路の
制御または参照枝路において、出力枝路においてスイッ
チングトランジスタＴ２ａにより生ぜしめられている比
と等しい比を生じさせる。それにより電流ミラー回路の
対象性が保証される。
【００１１】トランジスタＴ３とトランジスタＴ１との
間の電流変換比はトランジスタＴ４とトランジスタＴ２
との間の電流変換比と等大であるべきであろう。
【００１２】ｎチャネルトランジスタ技術での示されて
いる回路の実現形態では、バルク端子の接続により追加
的に基板制御が排除され得る。
【００１３】本発明によれば、図１中で制御電圧の入力
端Ｕｓｔａと出力段の制御入力端ｘとの間にキャパシタ
ンスＣａが設けられている。
【００１４】トランジスタＴ２ａが制御入力端Ｕｓｔａ
における電圧変化によりスイッチオンされると、この電
圧変化がさらにキャパシタンスＣａを介して出力段Ｔ１
ａの制御入力端ｘに伝達される。その際に追加的に電荷
が出力段の制御入力端ｘに伝えられる。
【００１５】トランジスタＴ２ａのスイッチオンに伴っ
て所与の回路において、トランジスタＴ１ａのなかに含
まれている寄生的キャパシタンスがこのトランジスタの
ゲート端子を介して、電流出力端Ｉｏｕｔａが所望の出
力電流を供給する以前に、充電される。キャパシタンス
Ｃａは、必要であれば、制御信号入力端子Ｕｓｔａに与
えられるスイッチオン電圧に関係して、スイッチオンの
瞬間に、トランジスタのゲート‐ソース間キャパシタン
スの充電のために必要とされる電荷量とほぼ等しい電荷
量がキャパシタンスＣａを介して出力段Ｔ１ａの制御入
力端ｘにスイッチングされるように選定され得る。それ
によりスイッチオン時点で電流源回路の出力段における
電圧陥没が阻止される。
【００１６】キャパシタンスＣａの大きさは電流ミラー
回路内の電流密度に関係して選ぶ必要がある。特にそれ
は、トランジスタＴ２ａのゲート端子における制御電圧
の上昇によりトランジスタＴ１ａのゲート端子における
電圧がスイッチオン時点で低下しないことが保証されて
いるような大きさでなければならない。キャパシタンス
Ｃａが過大に選ばれると、このことはスイッチオン時点
での電流源の出力電流の過上昇に通ずる。過小なキャパ
シタンスＣａでは電流源装置の出力段の制御電圧の低下
は減ぜられるだけであって阻止はされない。
【００１７】図１には、それらの出力端Ｉｏｕｔａおよ
びＩｏｕｔｂに相い異なる符号を有する電流を与え得る
２つのスイッチング可能な電流源回路ＳＱＳａおよびＳ
ＱＳｂが示されている。両電流出力端Ｉｏｕｔａおよび
Ｉｏｕｔｂは、破線により示されているように共通の電
流出力端にまとめられており、それによってバイポーラ
電流源が実現され得る。このようなバイポーラ電流源装
置は、その出力端に正の符号を有する電流も負の符号を
有する電流も与えられ得る点で優れている。このバイポ
ーラ電流源にとって重要なのは、端子Ｉｏｕｔｂに与え
られる電流と端子Ｉｏｕｔａに与えられる電流との間の
差である。その際に場合によっては一方の電流源回路Ｓ
ＱＳａまたは他方の電流源回路ＳＱＳａのみが相応の制
御電圧ＵｓｔｂまたはＵｓｔａによりスイッチオンされ
得るが、両電圧源がスイッチオンされていてもよく、そ
の際に電流入力端子ＩｒｅｆｂおよびＩｒｅｆａにおけ
る相い異なる参照電流により差電流がバイポーラ電流源
の出力電流として設定され得る。
【００１８】図２には実施例として、出力端子ＡＰＤを
有する位相検出器装置の出力段として図１による３つの
バイポーラ電流源の並列回路が示されている。その際に
好ましい仕方で制御電圧端子Ｕｓｔａ１、Ｕｓｔａ２お
よびＵｓｔａ３または制御電圧端子Ｕｓｔｂ１、Ｕｓｔ
ｂ２およびＵｓｔｂ３は一括接続され、また位相検出器
により２つの入力信号の位相差に関係して制御される。
参照電流入力端子Ｉｒｅｆａ１、Ｉｒｅｆａ２、Ｉｒｅ
ｆａ３、Ｉｒｅｆｂ１、Ｉｒｅｆｂ２およびＩｒｅｆｂ
３は位相検出器装置の出力端子ＡＰＤにおける出力電流
の振幅を変更するため相い異なる参照電流により駆動さ
れ得る。特に、チャネル跳躍、すなわち周波数変更が行
われる位相調節ループでのこのような位相検出器装置の
使用の際には、これらの参照電流はそのつどの作動周波
数に適合され。得る。
【００１９】図３にはトランジスタ回路ＴＣａによる図
１中のキャパシタンスＣａの可能な実現形態が示されて
おり、その際に自己阻止性のｎチャネルＦＥＴのゲート
端子がキャパシタンスの出力端子を形成しており、また
ソース端子およびドレイン端子ならびに場合によっては
図示されているようにバルク端子が共通にキャパシタン
スＣａの他方の接続端子を形成している。
【００２０】図４には、図１中のキャパシタンスＣｂと
して使用され得る、ｐチャネルＭＯＳ電界効果トランジ
スタを使用した図３による装置が示されている。このト
ランジスタＴＣｂは相応に接続されており、その際に技
術的条件によりバルク端子はキャパシタンス端子として
は使用されていない。
【００２１】位相検出器の出力段での本発明によるバイ
ポーラ電流源装置の使用は、出力段による定格電流の短
時間の到達に基づいて、アンチ‐バックラッシュ‐パル
スに対して必要なパルス幅が非常に小さくなり得るとい
う利点を有する。それによりアンチ‐バックラッシュ‐
パルスにより条件付けられている位相検出器の出力スペ
クトル中のサイドラインの雑音電力が従来公知の電流源
装置の使用の際よりも顕著にわずかである。本発明によ
る位相検出器装置が位相調節ループ（ＰＬＬ）中に使用
されると、非常に経済的なフィルタにより所望の信号／
雑音電力比が達成され得る。
【図面の簡単な説明】
【図１】共通にバイポーラ電流源装置を形成するｎチャ
ネルＭＯＳ回路技術での本発明によるスイッチング可能
な電流源回路ならびにｐチャネルＭＯＳ回路技術での本
発明によるスイッチング可能な電流源回路。
【図２】本発明によるスイッチング可能な電流源を使用
した位相検出器回路装置の出力段。
【図３】図１による装置のなかに使用され得るｎチャネ
ルＭＯＳ技術でのキャパシタンスの好ましい実施例。
【図４】図１による装置のなかに使用され得るｐチャネ
ルＭＯＳ技術でのキャパシタンスの好ましい実施例。
【符号の説明】
ＡＰＤ 信号出力端 Ｃａ、Ｃｂ キャパシタンス Ｉｏｕｔａ、Ｉｏｕｔｂ 出力端子 Ｉｒｅｆａ、Ｉｒｅｆｂ 電流入力端 ＳＱＳａ、ＳＱＳｂ 電流源回路 Ｔ１ａ、Ｔ１ｂ 出力段 Ｔ２ａ、Ｔ２ｂ 電子スイッチ Ｔ３ａ、Ｔ４ａ、Ｔ３ｂ、Ｔ４ｂ 制御段 ＴＣａ、ＴＣｂ 電界効果トランジスタ Ｕｓｔａ、Ｕｓｔｂ 制御入力端 ＶCC、ＶDD 供給電位端子 ｘ 電圧出力端
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−182008（ＪＰ，Ａ) 特開 昭63−311417（ＪＰ，Ａ) 特開 昭61−82512（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/343 G05F 3/26 H03F 3/345

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 電子スイッチ（Ｔ２ａ；Ｔ２ｂ）および
    電流ミラー装置（Ｔ１ａ、Ｔ３ａ、Ｔ４ａ；Ｔ１ｂ、Ｔ
    ３ｂ、Ｔ４ｂ）を有する電流源回路であって、電流ミラ
    ー装置が電流入力端（Ｉｒｅｆａ；Ｉｒｅｆｂ）に与え
    られる制御電流に関係して電圧出力端（ｘ）に制御電圧
    を与える制御段（Ｔ３ａ、Ｔ４ａ；Ｔ３ｂ、Ｔ４ｂ）
    と、制御段（Ｔ３ａ、Ｔ４ａ；Ｔ３ｂ、Ｔ４ｂ）の電圧
    出力端（ｘ）と接続されている制御入力端と２つの端子
    を有する制御パスとを有する出力段（Ｔ１ａ；Ｔ１ｂ）
    とから形成されており、該２つの端子のうちの一方が電
    流源回路（ＳＱＳａ、ＳＱＳｂ）の電流出力端（Ｉｏｕ
    ｔａ；Ｉｏｕｔｂ）を形成しており、また他方が電子ス
    イッチ（Ｔ２ａ；Ｔ２ｂ）の一方の端子と接続されてお
    り、その際に該電子スイッチ（Ｔ２ａ；Ｔ２ｂ）の他方
    の端子が供給電位端子（ＶCC；ＶDD）と接続されてお
    り、また電流源回路が前記電子スイッチ（Ｔ２ａ；Ｔ２
    ｂ）の制御入力端（Ｕｓｔａ；Ｕｓｔｂ）の駆動に関係
    してスイッチオンおよびスイッチオフ可能であるスイッ
    チング可能な電流源回路において、 電子スイッチの制御入力端（Ｕｓｔａ；Ｕｓｔｂ）およ
    び電流ミラー装置の出力段（Ｔ１ａ；Ｔ１ｂ）の制御入
    力端（ｘ）がキャパシタンス（Ｃａ；Ｃｂ）を介して互
    いに接続されていることを特徴とするスイッチング可能
    な電流源回路。
  2. 【請求項２】 トランジスタおよびスイッチとして自己
    阻止性ｎチャネルＭＯＳトランジスタが使用されること
    を特徴とする請求項１記載の電流源回路。
  3. 【請求項３】 トランジスタおよびスイッチとして自己
    阻止性ｐチャネルＭＯＳトランジスタが使用されること
    を特徴とする請求項１記載の電流源回路。
  4. 【請求項４】 トランジスタおよびスイッチとしてｎｐ
    ｎバイポーラトランジスタが使用されることを特徴とす
    る請求項１記載の電流源回路。
  5. 【請求項５】 トランジスタおよびスイッチとしてｐｎ
    ｐバイポーラトランジスタが使用されることを特徴とす
    る請求項１記載の電流源回路。
  6. 【請求項６】 制御段がトランジスタ（Ｔ３ａ；Ｔ３
    ｂ）から成っており、そのドレイン端子がゲート端子と
    一括接続されており、またこれと共通に制御段の電流入
    力端（Ｉｒｅｆａ；Ｉｒｅｆｂ）ならびに電圧出力端
    （ｘ）を形成しており、またそのソース端子が供給電位
    端子（ＶCC；ＶDD) に接続されていることを特徴とする
    請求項２または３記載の電流源回路。
  7. 【請求項７】 制御段を形成するトランジスタ（Ｔ３
    ａ；Ｔ３ｂ）のソース端子が直接にではなく別のトラン
    ジスタ（Ｔ４ａ；Ｔ４ｂ）のドレイン‐ソース間パスを
    介して前記供給電位に接続されており、その際にこの別
    のトランジスタ（Ｔ４ａ；Ｔ４ｂ）のゲート端子が逆の
    極性の電位、たとえば他方の供給電位（ＶDD：ＶCC）を
    与えられていることを特徴とする請求項２または３記載
    の電流源回路。
  8. 【請求項８】 出力段がトランジスタ（Ｔ１ａ；Ｔ１
    ｂ）から成っており、そのドレイン端子が電流源回路の
    電流出力端（Ｉｏｕｔａ；Ｉｏｕｔｂ）を形成してお
    り、またそのゲート端子が出力段の制御入力端（ｘ）を
    形成しており、またそのソース端子が電子スイッチを形
    成するトランジスタ（Ｔ２ａ；Ｔ２ｂ）のドレイン端子
    と一括接続されていることを特徴とする請求項２、３、
    ６および７の１つに記載の電流源回路。
  9. 【請求項９】 キャパシタンス（Ｃａ：Ｃｂ）が電界効
    果トランジスタ（ＴＣａ：ＴＣｂ）により形成されてお
    り、そのゲート端子がキャパシタンス（Ｃａ：Ｃｂ）の
    一方の接続端子を形成しており、またその他の端子が共
    通にキャパシタンス（Ｃａ：Ｃｂ）の他方の接続端子を
    形成していることを特徴とする請求項１、２、３、６、
    ７および８の１つに記載の電流源回路。
  10. 【請求項１０】 キャパシタンス（Ｃａ：Ｃｂ）を実現
    するトランジスタ（ＴＣａ；ＴＣｂ）のゲート端子が前
    記電子スイッチの制御入力端と一括接続されていること
    を特徴とする請求項９記載の電流源回路。
  11. 【請求項１１】 相い異なる符号の出力電流を有する２
    つの電流源回路（ＳＱＳａ、ＳＱＳｂ）から成るバイポ
    ーラ電流源装置であって、それらの電流出力端（Ｉｏｕ
    ｔａ、Ｉｏｕｔｂ）が共通にバイポーラ電流源装置の電
    流出力端を形成しているバイポーラ電流源装置におい
    て、 装置を実現するために請求項１ないし１０の１つによる
    少なくとも２つの電流源回路（ＳＱＳａ、ＳＱＳｂ）が
    設けられていることを特徴とするバイポーラ電流源装
    置。
  12. 【請求項１２】 位相検出器の出力段で使用されること
    を特徴とする請求項１１記載のバイポーラ電流源装置。
  13. 【請求項１３】 複数の電流源回路（ＳＱＳａ１、ＳＱ
    Ｓａ２、ＳＱＳａ３、ＳＱＳｂ１、ＳＱＳｂ２、ＳＱＳ
    ｂ３）が設けられており、それらの出力端子（Ｉｏｕｔ
    ａ１、Ｉｏｕｔａ２、Ｉｏｕｔａ３、Ｉｏｕｔｂ１、Ｉ
    ｏｕｔｂ２、Ｉｏｕｔｂ３）が共通に位相検出器の信号
    出力端（ＡＰＤ）を形成していることを特徴とする請求
    項１２記載のバイポーラ電流源装置。
  14. 【請求項１４】 個々の電流源回路（ＳＱＳａ１、ＳＱ
    Ｓａ２、ＳＱＳａ３、ＳＱＳｂ１、ＳＱＳｂ２、ＳＱＳ
    ｂ３）が相い異なる大きさの出力電流をそれらの出力端
    （Ｉｏｕｔａ１、Ｉｏｕｔａ２、Ｉｏｕｔａ３、Ｉｏｕ
    ｔｂ１、Ｉｏｕｔｂ２、Ｉｏｕｔｂ３）に与え、その際
    に相い異なる符号の出力電流を有するそれぞれ２つの電
    流源（Ｉｏｕｔａ１、Ｉｏｕｔｂ１；Ｉｏｕｔａ２、Ｉ
    ｏｕｔｂ２；…）が絶対値の等しい大きさの電流を与え
    ることを特徴とする請求項１３記載のバイポーラ電流源
    装置。
JP14013193A 1992-05-20 1993-05-19 スイッチング可能な電流源回路 Expired - Lifetime JP3407928B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4216712.4 1992-05-20
DE4216712A DE4216712A1 (de) 1992-05-20 1992-05-20 Schaltbare Stromquellenschaltung und Verwendung einer solchen in einer Phasedetectoranordnung

Publications (2)

Publication Number Publication Date
JPH0653757A JPH0653757A (ja) 1994-02-25
JP3407928B2 true JP3407928B2 (ja) 2003-05-19

Family

ID=6459347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14013193A Expired - Lifetime JP3407928B2 (ja) 1992-05-20 1993-05-19 スイッチング可能な電流源回路

Country Status (4)

Country Link
US (1) US5461304A (ja)
EP (1) EP0570820B1 (ja)
JP (1) JP3407928B2 (ja)
DE (2) DE4216712A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2737066B1 (fr) * 1995-07-20 1997-09-19 Matra Mhs Dispositif de conversion analogique-numerique
FR2738422B1 (fr) * 1995-08-31 1997-10-24 Suisse Electronique Microtech Circuit de polarisation destine a fixer le niveau moyen d'une tension alternative
JPH1098380A (ja) * 1996-09-24 1998-04-14 Mitsubishi Electric Corp Ｐｌｌ回路
EP0905598B1 (de) * 1997-09-30 2002-01-09 Infineon Technologies AG Schaltbare Stromquellenschaltung
DE19803471C2 (de) * 1997-09-30 2003-01-16 Infineon Technologies Ag Schaltbare Stromquellenschaltung
FR2774232B1 (fr) * 1998-01-26 2000-02-25 Alsthom Cge Alcatel Dispositif de generation d'impulsions de courant a faible bruit, comparateur de phase, synthetiseur et utilisation correspondants
DE19909755C1 (de) * 1999-03-05 2000-11-16 Siemens Ag Ladungspumpenschaltung (Charge Pump)
DE19910113C1 (de) * 1999-03-08 2000-08-31 Siemens Ag Ladungspumpenschaltung (Charge Pump) in einer elektrischen Phasenregelschleife (PLL)
DE19939091B4 (de) * 1999-08-18 2004-09-30 Infineon Technologies Ag Ladungspumpe
KR100374631B1 (ko) * 2000-06-09 2003-03-04 삼성전자주식회사 전하펌프 회로

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3108385C2 (de) * 1981-03-05 1982-12-02 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Ansteuerung eines Leistungs-Feldeffekt-Schalttransistors und Schaltungsanordnungen zur Durchführung des Verfahrens
US4544878A (en) * 1983-10-04 1985-10-01 At&T Bell Laboratories Switched current mirror
DE3405936A1 (de) * 1984-02-18 1985-08-22 ANT Nachrichtentechnik GmbH, 7150 Backnang Einrichtung zur ansteuerung eines leistungs-feldeffekt-schalttransistors
US4677323A (en) * 1985-07-22 1987-06-30 American Telephone & Telegraph Co., At&T Bell Laboratories Field-effect transistor current switching circuit
DE3687161D1 (de) * 1985-09-30 1993-01-07 Siemens Ag Schaltbare bipolare stromquelle.
GB2209895B (en) * 1987-09-16 1991-09-25 Philips Electronic Associated A circuit arrangement for storing sampled analogue electrical currents
GB2225885A (en) * 1988-12-08 1990-06-13 Philips Electronic Associated Integrator circuit
US4950976A (en) * 1989-09-29 1990-08-21 Westinghouse Electric Corp. Current variation reduction for mosfet current sources
WO1991018338A1 (en) * 1990-05-17 1991-11-28 International Business Machines Corporation Switchable current source
JP2990863B2 (ja) * 1991-06-26 1999-12-13 日本電気株式会社 発振回路
DE4201155C1 (ja) * 1992-01-17 1993-01-28 Texas Instruments Deutschland Gmbh, 8050 Freising, De
US5311146A (en) * 1993-01-26 1994-05-10 Vtc Inc. Current mirror for low supply voltage operation

Also Published As

Publication number Publication date
DE4216712A1 (de) 1993-11-25
US5461304A (en) 1995-10-24
EP0570820B1 (de) 1996-07-24
JPH0653757A (ja) 1994-02-25
DE59303296D1 (de) 1996-08-29
EP0570820A2 (de) 1993-11-24
EP0570820A3 (en) 1993-12-15

Similar Documents

Publication Publication Date Title
EP0751621B1 (en) Bootstrap line power supply regulator with no filter capacitor
US4812784A (en) Temperature stable voltage controlled oscillator with super linear wide frequency range
JP3407928B2 (ja) スイッチング可能な電流源回路
JPH02162812A (ja) 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器
EP1001535B1 (en) Circuit for controlling the slew rate of the output voltage of a driver in push-pull configuration
JP3085803B2 (ja) 差動電流源回路
JP3080793B2 (ja) インターフェース回路
JPH0399516A (ja) レベル変換回路
US5030848A (en) Precision voltage divider
JPH09179646A (ja) 半導体装置の定電圧発生回路
US5625323A (en) FET gate bias circuit
JPH0258806B2 (ja)
US5519357A (en) Biasing arrangement for a quasi-complementary output stage
JPH0580164B2 (ja)
EP0432472B1 (en) Signal output circuit having bipolar transistor in output stage and arranged in CMOS semiconductor integrated circuit
EP0657995A1 (en) Mixed typology output stage
US5546040A (en) Power efficient transistor and method therefor
JP3225527B2 (ja) 遅延回路
US4404477A (en) Detection circuit and structure therefor
JP2637773B2 (ja) 相補型ｍｏｓ集積回路
JPS6252486B2 (ja)
JP2577425B2 (ja) 駆動回路
JP3195909B2 (ja) 出力回路
JP2748477B2 (ja) 定電圧発生回路
JPH10303701A (ja) 容量回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030130

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090314

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090314

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100314

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 11

EXPY Cancellation because of completion of term