DE19909755C1 - Ladungspumpenschaltung (Charge Pump) - Google Patents

Abstract

Durch Vertauschen der Gate- und zusammengeschalteten Drain/Source-Anschlüsse an zwei als Boostkapazitäten fungierenden komplementären Transistoren (C_SOURCE) im Source- bzw. Sink-Zweig einer in CMOS-Technik aufgebauten Ladungspumpe (CP) und Festlegung der Länge und Weite dieser Transistoren auf die gleiche Länge und bis zur halben Weite der entsprechenden Ladungspumpenausgangstransistoren (MP1, MN1) wird eine dynamische Symmetrierung des Einschaltvorgangs der Stromimpulse bei CMOS-Ladungspumpenschaltungen in PLL-Anwendungen erreicht.

Description

Die Erfindung bezieht sich auf eine Ladungspumpenschaltung (Charge Pump) gemäß dem Oberbegriff des Patentanspruchs 1.

Phasenregelschleifen, die auch als PLL (Phased Locked Loop) bezeichnet werden, lassen sich dazu verwenden, mit Hilfe ei­ ner hochgenauen Referenzfrequenz eine weitere hochgenaue und stabile Frequenz zu erzeugen, die von der Referenzfrequenz abweichen kann. In digitalen Phasenregelschleifen wird ge­ wöhnlich im Anschluß an den Phasen- oder Phasen-Frequenz-De­ tektor eine Ladungspumpenschaltung eingesetzt.

Im folgenden wird anhand der Fig. 1, in der ein Blockschalt­ bild einer digitalen Phasenregelschleife dargestellt ist, die Funktion einer solchen Schaltung erläutert.

Mit der in Fig. 1 dargestellten digitalen Phasenregelschleife soll mit Unterstützung durch eine hochgenaue Referenzfrequenz F_ref eine hochgenaue und stabile Frequenz F_VCO erzeugt werden, die ungleich der Referenzfrequenz F_ref sein kann. Eine einem quarzstabilisierten Oszillator Q entnehmbare Frequenz F_Q wird mit einem Referenzteiler R bis auf die benötigte Referenzfre­ quenz F_ref heruntergeteilt. Gleichzeitig wird die Ausgangsfre­ quenz F_VCO eines spannungsgesteuerten Oszillators (Voltage Controlled Oscillator) VCO in einem weiteren Frequenzteiler N heruntergeteilt.

Die beiden hinsichtlich ihrer Frequenzen geteilten Wechsel­ ströme bzw. deren relative Phasenlagen werden in einem soge­ nannten Phasen(-Frequenz-)-Detektor PD miteinander vergli­ chen. Der Phasendetektor PD erzeugt an seinem Ausgang zwei pulsweitenmodulierte Impulsfolgen UP und DOWN, die in fester Beziehung zum Phasenunterschied der beiden Wechselströme an seinen zwei Eingängen stehen. Wenn die geteilte Frequenz F_VCO/N zu hoch gegenüber der Referenzfrequenz F_ref ist, bzw. wenn die Phase des Wechselstroms mit der Frequenz F_VCO/N der­ jenigen des Wechselstroms mit der Frequenz F_ref voreilt, wird der Phasendetektor PD seinen für die Impulsfolge DOWN zustän­ digen Ausgang gegenüber seinem für die Impulsfolge UP zustän­ digen Ausgang länger "einschalten". Umgekehrtes gilt bei ent­ sprechend anderen Phasenlagen.

Bei genau gleicher Phasenlage der beiden Eingangswechsel­ ströme am Phasendetektor PD werden seine beiden Ausgänge für eine kurze Zeit genau gleich lang eingeschaltet. Dieser Vor­ gang wird als Anti-Backlash-Impuls (ABL) bezeichnet. Das Ein­ fügen eines solchen Anti-Backlash-Impulses ist aus dynami­ scher Sicht günstiger, als keinen der beiden Ausgänge des Phasendetektors PD einzuschalten, da dadurch Regeltotzeiten vermieden werden können.

Die Impulsfolgen UP und DOWN steuern eine Ladungspumpe CP an, an deren Ausgang ein Tiefpaß-Schleifenfilter LF angeschlossen ist, das als ein Integrator wirkt. Ein Impuls auf der die Im­ pulsfolge UP übertragenden Leitung veranlaßt die Ladungspumpe CP dazu, einen Strom einer definierten Stärke in das Tiefpaß- Schleifenfilter LF zu leiten ("sourcen"), so daß die Spannung am Tiefpaß-Schleifenfilter LF durch die in dieses Filter LF transportierte Ladungsmenge über die Dauer des Impulses steigt.

Ein Impuls auf der die Impulsfolge DOWN übertragenden Leitung zieht einen Strom aus dem Schleifenfilter LF heraus ("sin­ ken"), so daß die Spannung tendenziell über die Dauer des Im­ pulses fällt. Die mittlere Spannung am Schleifenfilter LF wird also bei gleich großen Strömen einzig und allein von der relativen Dauer der Impulse der Impulsfolgen UP und DOWN zu­ einander bestimmt.

Bei genau gleichen Phasen der hinsichtlich ihrer Frequenz ge­ teilten Eingangswechselströme am Phasendetektor PD, also beim Auftreten des Anti-Backlash-Impulses, ändert sich die Span­ nung am Schleifenfilter LF somit idealerweise nicht, da der Nettostrom in das Schleifenfilter LF dann null ist und auch keine Nettoladungsmenge in oder vom Schleifenfilter LF weg­ transportiert wird. Die sich am Schleifenfilter LF einstel­ lende Ausgangsspannung V_LF dient nun als Steuerspannung für den spannungsgesteuerten Oszillator VCO, dessen Frequenz F_VCO bzw. Phase somit durch die Phasenregelschleife an die Phase des Quarzoszillators Q gekoppelt wird.

Durch Verändern des im Frequenzteiler N einzustellenden Tei­ lerverhältnisses kann die Frequenz F_VCO des spannungsgesteu­ erten Oszillators VCO in weiten Bereichen eingestellt werden. Allerdings muß dazu auch die Steuerspannung V_LF des span­ nungsgesteuerten Oszillators VCO in weiten Bereichen variie­ ren, um den spannungsgesteuerten Oszillator VCO auf der ge­ wünschten Frequenz halten zu können, so daß der genutzte Spannungsbereich idealerweise bis nahe an das Nullpotential und nahe an die Versorgungsspannung herangehen soll. Dies ist vor allem in portablen Anwendungen wichtig, da dort die Ver­ sorgungsspannungen im 3V-Bereich liegen.

Wie bereits erwähnt worden ist, ist es wichtig, daß die Be­ träge von Source- und Sinkstrom gleich groß sind, da nur dann bei eingerasteter Phasenregelschleife während dem Anti-Back­ lash-Impuls keine Nettoladung zum Schleifenfilter LF trans­ portiert wird und der spannungsgesteuerte Oszillator VCO nicht verstimmt wird, da sich genau dann die Sollsteuerspan­ nung für den spannungsgesteuerten Oszillator VCO eingestellt hat.

Da die Anti-Backlash-Impulse in der Regel sehr kurz gehalten werden müssen (maximal wenige Nanosekunden wegen der Regeldy­ namik), ist nicht nur die Gleichheit der Amplituden der Sour­ ce- und Sinkströme wichtig, sondern auch die Dauer der An­ stiegs- und Abfallflanken. Bei starker Unsymmetrie in einer der Flanken überwiegt für die Dauer des Anti-Backlash-Impul­ ses die in einem der beiden Stromzweige (Source-Zweig und Sink-Zweig) zu- bzw. abgeführte Ladung ins bzw. aus dem Schleifenfilter LF, d. h. es wird zu stark umgeladen, was im nächsten PLL-Zyklus wieder ausgeglichen werden muß. Der Ef­ fekt ist unter Umständen ein Anstieg des im spannungsgesteu­ erten Oszillator VCO gebildeten Phasenrauschens oder gar ein Auftreten von Nebenwellenspitzen (Spurs) im Abstand von Viel­ fachen der halben Referenzfrequenz f_ref um die Sollfrequenz (Träger) des spannungsgesteuerten Oszillators VCO herum.

Da die integrierten PLL-Bausteine als Funktionsblöcke in sehr vielen unterschiedlichen Anwendungen eingesetzt werden kön­ nen, ist es erstrebenswert, einen möglichst großen Versor­ gungsspannungsbereich (beispielsweise 2,7 bis 5 V) zuzulas­ sen. Das Problem besteht nun darin, für diesen Bereich eine Schaltungsanordnung in der Ladungspumpe CP zu finden, die:

• 1. Einerseits eine gleiche Amplitude der Source- und Sink­ ströme in das bzw. aus dem Schleifenfilter LF garan­ tiert,
• 2. andererseits auch eine definierte und gleiche Kurvenform der beiden Ströme beim Ein- und Abschalten unabhängig von der Versorgungsspannung garantiert, und
• 3. zudem ein schnelles Schalten (< 1 ns) ermöglicht.

Fig. 2 zeigt eine bekannte Ladungspumpenschaltung in CMOS- Technik, wie sie bisher in verschiedenen integrierten PLL- Schaltungsbausteinen Anwendung findet.

Der aus vier PMOS-Transistoren MP1, MP2, MP3 und MP4 beste­ hende Source-Zweig stellt einen geschalteten Stromspiegel dar, der einen Referenzstrom I_refSOURCE mit einem bestimmten Spiegelverhältnis multipliziert von der Spannungsversorgung VDD in einen Ausgangsanschluß CP_out über den oberen in Fig. 2 fett eingezeichneten Weg leitet, sobald ein an einen Steuer­ eingang UPN angelegtes Steuersignal logisches LOW-Potential aufweist. An den Steuereingang UPN wird die invertierte Im­ pulsfolge UP vom ersten Ausgang des in Fig. 1 dargestellten Phasendetektors PD angelegt.

Der das Spiegelverhältnis angebende Strommultiplikationsfak­ tor beträgt im in Fig. 2 dargestellten Beispiel 12. Eine Ka­ pazität C_SOURCE dient dazu, einen schnellen Einschaltvorgang zu erreichen, indem dann die Gate-Anschlüsse der beiden strombestimmenden Transistoren MP1 und MP3 für eine kurze Zeit (ns-Bruchteil) mit jeder fallenden Flanke der vom Steu­ ereingang UPN kommenden Impulsfolge kapazitiv ein wenig wei­ ter Richtung Masse gezogen werden, um somit in der Anfangs­ phase des Stromimpulses mehr Strom durch den Ausgangstransi­ stor MP1 steuern zu können, damit die nicht unerheblichen pa­ rasitären Kapazitäten dieses Transistors schnell umgeladen werden können. Dieser Umladestrom geht dann in der Einschalt­ phase nicht vom gewünschten Ausgangsstrom ab.

Eine entsprechende Funktion für den Sink-Zweig der in Fig. 2 dargestellten Ladungspumpenschaltung haben vier NMOS-Transi­ storen MN1, MN2, MN3 und MN4, die dafür sorgen, daß während eines logischen HIGH-Potentials der am Steuereingang DOWN zu­ geführten Impulsfolge der mit dem Spiegelverhältnis (hier ebenfalls 12) multiplizierte Strom I_refSINK aus dem Ausgangs­ anschluß CP_out über den unteren in Fig. 2 fett eingezeichne­ ten Weg in Richtung Masse geleitet wird. An den Steuereingang DOWN wird die Impulsfolge DOWN vom zweiten Ausgang des in Fig. 1 dargestellten Phasendetektors PD angelegt. Eine Kapa­ zität C_SINK dient auch hierbei dazu, den Sink-Zweig der La­ dungspumpenschaltung schnell einschalten zu können.

Die beiden auch als Boostkapazitäten bezeichneten Kapazitäten C_SOURCE und C_SINK sind durch einen PMOS-(C_SOURCE) und ei­ nen NMOS-Transistor (C_SINK) realisiert, da diese per Defini­ tion in einem CMOS-Prozeß vorhanden sind und auch layouttech­ nisch gut in der Ladungspumpe angeordnet werden können. Bei den beiden Boostkapazitättransistoren C_SOURCE und C_SINK sind jeweils der Drain- und der Source-Anschluß zusammenge­ schaltet.

In der in Fig. 2 dargestellten Ladungspumpenschaltung sind noch zwei Transistoren N_DISCH und P_DISCH vorgesehen, die dazu dienen, ein floatendes Potential an den Knotenstellen jeweils zwischen den beiden PMOS und NMOS-Ausgangstransisto­ ren MP1 und MP2 bzw. MN1 und MN2 während des inaktiven (La­ dungspumpe aus) Zeitraumes einer Referenzperiode zu ver­ meiden, indem sie diese Knotenstellen dann auf Masse bzw. Versorgungsspannung klemmen, wenn die Schalttransistoren MP2 bzw. MN2 der Ladungspumpe abgeschaltet sind. Wenn P_DISCH bzw. N_DISCH nicht eingebaut sind, stellt sich bei Abschalten der Ladungspumpe am Knoten zwischen MN1 und MN2 eine Spannung von (V_IrefSINK - |V_TN|) bzw. zwischen MP1 und MP2 (V_IrefSOURCE + |V_TP|) ein.

Da die Boostkapazitäten C_SOURCE und C_SINK aus MOS-Transi­ storen aufgebaut sind, handelt man sich bei der in Fig. 2 dargestellten bekannten Ladungspumpenschaltung eine starke Abhängigkeit des Kapazitätswertes von der Versorgungsspannung ein, da beim Ein- und Abschalten je nach Versorgungsspannung die Schaltspannung über der Kapazität unterschiedlich ist. Weiterhin kommt hinzu, daß auch die parasitären Effekte der restlichen Transistoren in der Ladungspumpe stark von der Versorgungsspannung abhängen.

Alles in allem führt dies dazu, daß in der in Fig. 2 gezeig­ ten Schaltung die Größen der durch die Weite der MOS- Transistoren bestimmten Kapazitäten nur für einen kleinen Versorgungsspannungsbereich optimiert werden können. Bei ge­ ringerer Versorgungsspannung steigt der Strom dann langsamer an, da die Parasiten zu langsam umgeladen werden, bei höheren Versorgungsspannungen schwingt der Strom am Anfang stark über. Diese Effekte sind im Source- und Sinkteil der Ladungs­ pumpe wegen der unterschiedlichen Transistortypen zudem un­ terschiedlich stark ausgeprägt, wodurch sich abseits der op­ timalen Versorgungsspannung leicht unkontrollierte Stromver­ hältnisse während des Anti-Backlash-Impulses ergeben können.

In der bisherigen Problemlösung konnte kein versorgungsspan­ nungsunabhängiger Strompulsverlauf realisiert werden. Als Ab­ hilfe wurden die Boostkapazitäten so ausgelegt, daß möglichst bei keiner Versorgungsspannung nennenswerte Stromüberschwin­ ger auftreten. Das System wird also immer etwas überdämpft betrieben. Dadurch werden allerdings bei sehr niedrigen Ver­ sorgungsspannungen die Anti-Backlash-Impulse undefinierter, was sich in einer Erhöhung des Phasenrauschens zeigt. Versu­ che, bei mittlerer Versorgungsspannung (etwa 3,6 V) die Kapa­ zitäten zu optimieren, zeigten die Tendenz der Phasenregel­ schleife zur Erzeugung der bereits erwähnten Nebenwellenspit­ zen (Spurs) bei hohen Versorgungsspannungen.

In US 5,473,283 und DE 42 16 712 A1 sind Ladungspumpenschal­ tungen beschrieben, die jeweils einen Source-Zweig und einen Sink-Zweig ähnlich der Schaltungsanordnung nach Fig. 2 auf­ weisen. In der Schaltungsanordnung nach DE 42 16 712 A1 ent­ halten der Source-Zweig und der Sink-Zweig weiterhin jeweils eine Boostkapazität. Diese ist durch einen PMOS- bzw. NMOS- Transistor realisiert, wobei die Drain- und Source-Anschlüsse jeweils zu einem ersten Anschluß der Kapazität zusammenge­ schaltet sind. Der Gateanschluß des jeweiligen PMOS- bzw. NMOS-Transistors bildet den zweiten Anschluß der jeweiligen Boostkapazität. Der Gateanschluß des jeweiligen die Boostka­ pazität realisierenden Transistors ist mit einem Steuerein­ gang der Ladungspumpenschaltung verbunden.

Aufgabe der Erfindung ist es, eine Ladungspumpenschaltung für eine digitale Phasenregelschleife mit einfachen Mitteln so auszubilden, daß für einen großen Versorgungsspannungsbereich eine definierte und gleiche Kurvenform der Source- und Sink ströme beim Ein- und Ausschalten und damit eine dynamische Symmetrie des Einschaltvorgangs unabhängig von der Versor­ gungsspannung gewährleistet und darüber hinaus ein schnelles Schalten (< 1 ns) ermöglicht wird. Diese beiden Punkte sollen von der durch die Erfindung zu schaffenden Ladungspumpen­ schaltung sicher beherrscht werden.

Diese Aufgabe wird bei einer gattungsgemäßen Ladungspumpen­ schaltung durch die im kennzeichnenden Teil des Patentan­ spruchs 1 angegebenen Merkmale gelöst.

Die Erfindung geht von Auswertungen von Meßergebnissen an vorhandenen integrierten Schaltungsbausteinen aus, die eine Ladungspumpe enthalten. Im Anschluß an diese Auswertungen wurde nach den für die erwähnte Unsymmetrie verantwortlichen Stellen und Gründen gesucht. Dabei wurden hauptsächlich je­ weils die parasitäre Kapazität des ausgangsseitigen Strom­ spiegeltransistors zwischen seinem Gate und Source (Zwischen­ knoten zum Schalttransistor) ausfindig gemacht.

Da das Gatepotential durch den Referenzstromtransistor ge­ klemmt ist, sein Sourcepotential aber bei Verwendung der Transistoren N_DISCH bzw. P_DISCH zwischen Versorgungsspan­ nung und Masse umgeladen werden muß, ist der kapazitive Ef­ fekt auf sein eigenes Gate auch versorgungsspannungsabhängig. Werden N_DISCH und P_DISCH nicht verwendet, wird von dem sich zwischen MN1 und MN2 bzw. MP1 und MP2 einstellenden Potential auf Masse bzw. Versorgungsspannung aufgeladen.

Da dieser parasitäre Effekt hauptsächlich durch den Gate- Drain-Überlappungsbereich bestimmt wird, ist der Parasit selbst kaum versorgungsspannungsabhängig, sondern hauptsäch­ lich durch die Transistorgeometrie bestimmt. Bei der bekann­ ten Schaltungsversion wurde versucht, diesen Effekt durch die Boostkapazitäten, wie in Fig. 2 gezeigt, zu kompensieren. In der bekannten Ladungspumpenschaltung wird zwar beim Schalten des Stromes der gleiche, entgegengesetzt zum Ausgangstransi­ stor gerichtete- Spannungshub angelegt.

Das Problem besteht aber darin, daß an den Boostkapazitäts­ transistoren in der eingesetzten Art zusätzlich zum Überlap­ pen von Drain/Source-Gate noch andere parasitäre Effekte, z. B. je nach anliegender Gleichspannung Gate-Substrat- oder Gate-Inversionlayer-Kapazitäten, wirken, die zudem spannungs­ abhängig sind. Daraus resultiert immer eine Fehlanpassung in den kapazitiven Effekten, die nicht über einen Versorgungs­ spannungsbereich hinweg, sondern nur bei einer einzigen Ver­ sorgungsspannung durch entsprechende Einstellung der Boost­ transistorweiten/längen ideal kompensiert werden kann.

Nach der Erfindung sind bei eingebauten Transistoren N_DISCH und P_DISCH die Gate- und Drain/Source-Anschlüsse der Boost­ transistoren gegenüber der bekannten Ladungspumpenschaltung vertauscht und die Länge und Weite der Boosttransistoren sind jeweils auf die gleiche Länge und bis zur halben Weite der entsprechenden Pumpenausgangstransistoren festgelegt.

Bei der Erfindung wurde erkannt, daß sich im Boostkapazi­ tätstransistor durch die Zusammenschaltung von Drain und Source bei halber Weite der gleiche spannungsabhängige Para­ sit wie beim zugeordneten Ausgangstransistors ergibt, wodurch sich die Effekte kompensieren und eine versorgungsspannungs­ unabhängige Boostfunktion bzw. Anlaufunterstützung gewährlei­ stet wird.

In vorteilhafter Weise kann die Weite der Boosttransistoren geringfügig angepaßt werden, um eine sehr gute Symmetrie zu erhalten.

Wenn die Transistoren N_DISCH und P_DISCH nicht verwendet werden, kann die Weite der Boosttransistoren sogar viel wei­ ter reduziert werden.

Die Erfindung wird anhand von Zeichnungen erläutert. Es zei­ gen:

Fig. 1 das bereits beschriebene Blockschaltbild einer übli­ chen digitalen Phasenregelschleife (PLL),

Fig. 2 die ebenfalls bereits beschriebene Schaltung einer be­ kannten Ladungspumpe für eine digitale Phasenregelschleife,

Fig. 3 die Schaltung einer entsprechend der Erfindung ausge­ bildeten Ladungspumpe,

Fig. 4 die bei unterschiedlichen Versorgungsspannungen auf­ tretenden Impulsformen des Ladungspumpenausgangsstromes im Vergleich zwischen der bekannten und der durch die Erfindung angegebenen Ladungspumpenschaltung, und

Fig. 5 den aus der Fig. 4 herausvergrößerten Anti-Backlash- Impuls ebenfalls im Vergleich zwischen der bekannten und der durch die Erfindung angegebenen Ladungspumpenschaltung.

Die in Fig. 3 dargestellte Ladungspumpenschaltung entspricht in weiten Teilen der bereits ausführlich beschriebenen be­ kannten Ladungspumpenschaltung, die in Fig. 2 abgebildet ist. Um Wiederholungen zu vermeiden, wird deswegen im folgenden lediglich auf die Unterschiede eingegangen.

Die Gate-Anschlüsse und die zusammengeschalteten Drain/Source-Anschlüsse der beiden Boostkapazitätstransisto­ ren C_SOURCE und C_SINK sind im Vergleich zu der in Fig. 2 dargestellten Schaltung vertauscht. Der Gate-Anschluß des Boosttransistors C_SOURCE liegt also zum einen am Anschluß I_refSOURCE für den Referenzgleichstrom des Source-Zweiges und am Gate des PMOS-Transistors MP3 und zum anderen am Gate- Anschluß des Ausgangstransistors MP1.

Die zusammengeschalteten Drain/Source-Anschlüsse des Boost­ transistors C_SOURCE liegen dagegen am Steuereingang UPN für die invertierte Impulsfolge UP vom ersten Ausgang des Phasen­ detektors. In funktionsmäßig übereinstimmender Weise liegt der Gate-Anschluß des Boosttransistors C_SINK zum einen am Anschluß I_refSINK für den Referenzgleichstrom des Sink-Zweiges und am Gate des NMOS-Transistors MN3 und zum anderen am Gate- Anschluß des Ausgangstransistors MN1. Die zusammengeschal­ teten Drain/Source-Anschlüsse des Boosttransistors C_SINK liegen dagegen am Steuereingang DOWN für die invertierte Im­ pulsfolge DOWN vom zweiten Ausgang des Phasendetektors.

Was sich in Fig. 3 nicht erkennen läßt, ist die für die Er­ findung wesentliche Tatsache, daß die Länge und Weite der Boosttransistoren C_SOURCE und C_SINK jeweils auf die gleiche Länge und halbe Weite der entsprechenden Ladungspumpen-Aus­ gangstransistoren MP1 bzw. MN1 eingestellt sind. Aufgrund der Zusammenschaltung von Drain und Source bei den Boosttransi­ storen C_SOURCE und C_SINK ergibt sich bei halber Weite ein gleich großer spannungsabhängiger Parasit wie beim jeweiligen Ausgangstransistor MP1 bzw. MN1, so daß sich die kapazitiven Parasitäreffekte stets kompensieren und eine versorgungsspan­ nungsabhängige Boostfunktion bzw. Anlaufunterstützung sicher­ gestellt wird.

Die Weite des die Boostkapazität im Source-Zweig bildenden PMOS-Transistors C_SOURCE und/oder die Weite des die Boostka­ pazität im Sink-Zweig bildende NMOS-Transistors C_SINK können zur Erzielung einer optimalen Symmetrie mit dem parasitären Effekt des entsprechenden Ausgangstransistors MP1 bzw. MN1 der Ladungspumpe geringfügig angepaßt werden bzw. sehr viel weiter reduziert werden, wenn, wie bereits bezüglich der La­ dungspumpenschaltung der Fig. 2 ausgeführt, N_DISCH und P_DISCH nicht eingebaut sind.

In Fig. 4 sind Vergleichsergebnisse zwischen der bekannten Ladungspumpenschaltung und der Ladungspumpenschaltung nach der Erfindung dargestellt. Es sind jeweils die bei unter­ schiedlichen Versorgungsspannungen auftretenden Impulsformen des Ladungspumpenausgangsstromes I(A) in Abhängigkeit von der Zeit t(s) gezeigt. Der obere Verlauf gilt für die bekannte Ladungspumpenschaltung und der untere Impulsverlauf für die Ladungspumpenschaltung nach der Erfindung.

Das weitaus bessere Verhalten der Ladungspumpenschaltung nach der Erfindung, unabhängig von der Versorgungsspannung, ist deutlich zu erkennen. Die Schleifenfilterspannung beträgt im gewählten Versuchsbeispiel jeweils die Hälfte der Versor­ gungsspannung. Die bekannte Schaltung ist für eine Versor­ gungsspannung von 3,6 V optimiert. Bei anderen Spannungen werden Source- und Sinkanteile stark unsymmetrisch, was sich vor allem beim Anti-Backlash-Impuls negativ auswirkt. Die im Vergleich zur bekannten Lösung größeren Boostkapazitätstran­ sistoren können leicht in Kauf genommen werden.

Fig. 5 zeigt den aus Fig. 4 herausvergrößerten Stromverlauf I(A) eines Anti-Backlash-Impulses in Abhängigkeit von der Zeit t(s) ebenfalls für eine bekannte Ladungspumpenschaltung (oberer Verlauf) und für die Ladungspumpenschaltung nach der Erfindung (unterer Verlauf).

Bezugszeichenliste

Cp Ladungspumpe (Charge Pump)
CP_out

Ausgang der Ladungspumpe
C_SINK NMOS-Transistor, wirksam als Boostkapazität
C_SOURCE PMOS-Transistor, wirksam als Boostkapazität
DOWN Zweite Impulsfolge, Steuereingang
F_Q

Quarzstabilisierte Frequenz
F_ref

Referenzfrequenz
F_VCO

Ausgangsfrequenz des VCO
F_VCO

/N Durch N geteilte Frequenz F_VCO

I(A) Strom in Ampere
I_refSINK

Sink-Referenzstrom
I_refSOURCE

Source-Referenzstrom
LF Tiefpaß-Schleifenfilter
MN1 . . . MN4 NMOS-Transistoren
MP1 . . . MP4 PMOS-Transistoren
N Frequenzteiler
N_DISCH NMOS-Transistor
Q Quarzstabilisierter Oszillator
PD Phasen(-Frequenz-)-Detektor
P_DISCH PMOS-Transistor
R Referenzteiler
t(s) Zeit in Sekunden
UP Erste Impulsfolge
UPN Steuereingang für invertierte Impulsfolge UP
VCO Spannungsgesteuerter Oszillator (VCO)
VDD Versorgungsspannung
V_LF

Spannung am Ausgang des Schleifenfilters

Claims (4)

1. Ladungspumpenschaltung (Charge Pump), die in einer elek­ trischen Phasenregelschleife (PLL; Phase Locked Loop) einem zwei Wechselströme hinsichtlich ihrer gegenseitigen Phasen­ lage vergleichenden Phasendetektor nachgeschaltet ist, der an zwei Ausgängen zwei pulsweitenmodulierte, bezüglich ihrer Pulsweiten in fester Beziehung zu dem Phasenunterschied der beiden zu vergleichenden Wechselströme stehende Impulsfolgen erzeugt und bei gleicher Phasenlage der beiden zu verglei­ chenden Wechselströme für eine kurze Zeit beide Ausgänge zur Erzeugung eines Anti-Backlash-Impulses einschaltet, und die einem als Integrator wirkenden Tiefpaß-Schleifenfilter vorge­ schaltet ist, dessen Ausgangsspannung als Steuerspannung zur Einstellung der Frequenz eines nachfolgenden spannungsgesteu­ erten Oszillators (VCO; Voltage Controlled Oscillator) dient, mit zwei schaltbaren, in CMOS-Technik ausgeführten Stromquel­ len, von denen die erste (Source) in Abhängigkeit von der er­ sten Impulsfolge (UP) und die zweite (Sink) in Abhängigkeit von der zweiten Impulsfolge (DOWN) einen Strom von definier­ ter Stärke an das Tiefpaß-Schleifenfilter liefert bzw. davon abführt, wobei der Source-Zweig vier PMOS-Transistoren, die einen schaltbaren, einen Source-Referenzstrom um einen Strom­ spiegelfaktor multiplizierenden Stromspiegel darstellen, und eine durch einen an Drain und Source zusammengeschalteten PMOS-Transistor realisierte Boostkapazität zur Beschleunigung der Einschaltvorgänge enthält und der Sink-Zweig mit vier NMOS-Transistoren, die einen schaltbaren, einen Sink-Refe­ renzstrom um einen Stromspiegelfaktor multiplizierenden Stromspiegel darstellen, und mit einer durch einen an Drain und Source zusammengeschalteten NMOS-Transistor realisierten Boostkapazität zur Beschleunigung der Einschaltvorgänge ver­ sehen ist, dadurch gekennzeichnet, daß der die Boostkapazität im Source-Zweig bildende PMOS-Transistor (C_SOURCE) mit seinem Gate-Anschluß am Gate-Anschluß des PMOS-Ausgangstransistors (MP1) der Ladungspumpe (CP) liegt und an seinen zusammengeschalteten Drain- und Source-An­ schlüssen von der dem Source-Zweig vom Phasendetektor (PD) zugeführten invertierten Impulsfolge (UPN) angesteuert wird, daß der die Boostkapazität im Sink-Zweig bildende NMOS-Tran­ sistor (C_SINK) mit seinem Gate-Anschluß am Gate-Anschluß des NMOS-Ausgangstransistors (MN1) der Ladungspumpe liegt und an seinen zusammengeschalteten Drain- und Source-Anschlüssen von der dem Sink-Zweig vom Phasendetektor zugeführten Impulsfolge (DOWN) angesteuert wird und daß die Länge und Weite des die Boostkapazität im Source-Zweig bildenden PMOS-Transistors (C_SOURCE) und die Länge und Weite des die Boostkapazität im Sink-Zweig bildenden NMOS-Transistors (C_SINK) jeweils auf die gleiche Länge und bis zur halben Weite des entsprechenden PMOS- bzw. NMOS-Ausgangstransistors (MP1 bzw. MN1) der La­ dungspumpe festgelegt ist.

2. Ladungspumpenschaltung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Weite des die Boostkapazität im Source-Zweig bildenden PMOS-Transistors (C_SOURCE) und/oder die Weite des die Boostkapazität im Sink-Zweig bildenden NMOS-Transistors (C_SINK) zur Erzielung einer optimalen Sym­ metrie an den parasitären Effekt des entsprechenden Ausgangs­ transistors (MP1 bzw. MN1) der Ladungspumpe (CP) geringfügig angepaßt werden.

3. Ladungspumpenschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß im Source-Zweig ein zusätzlicher NMOS-Transistor (N_DISCH) und im Sink-Zweig ein zusätzlicher PMOS-Transistor (P_DISCH) vorgesehen sind, wobei der Gate-An­ schluß dieser beiden Transistoren jeweils von der entspre­ chenden, dem Source-Zweig bzw. dem Sink-Zweig zugeführten Im­ pulsfolge (UPN bzw. DOWN) angesteuert wird, der Drain-An­ schluß dieser beiden Transistoren jeweils am Drain-Anschluß des entsprechenden Ausgangstransistors (MP1 bzw. MN1) liegt und der Source-Anschluß dieser beiden Transistoren an negati­ vem bzw. positivem Potential der Versorgungsspannung (VDD) liegt und die Länge und Weite des die Boostkapazität im Sink- Zweig bildenden NMOS-Transistors jeweils auf die gleiche Län­ ge und halbe Weite des entsprechenden PMOS- bzw. NMOS-Aus­ gangstransistors (MP1 bzw. MN1) der Ladungspumpe festgelegt ist.

4. Ladungspumpenschaltung nach einem der vorhergehenden An­ sprüche, gekennzeichnet durch eine Implementierung in einem integrierten CMOS-Baustein.