JPS5890697A - レベル補正変調ゲ−ト - Google Patents
レベル補正変調ゲ−トInfo
- Publication number
- JPS5890697A JPS5890697A JP56187790A JP18779081A JPS5890697A JP S5890697 A JPS5890697 A JP S5890697A JP 56187790 A JP56187790 A JP 56187790A JP 18779081 A JP18779081 A JP 18779081A JP S5890697 A JPS5890697 A JP S5890697A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- dummy
- envelope
- current
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電子楽器の音源信号にエンベロープを付与す
る変調ｆ−）に関するもので、特に出力レベルのばらつ
きを防止するようにしたレベル補正変調ｒ−）に関する
ものである。
る変調ｆ−）に関するもので、特に出力レベルのばらつ
きを防止するようにしたレベル補正変調ｒ−）に関する
ものである。
電子楽器においては、多数の変調メートを用いて種々な
ピッチの楽音信号を同時に生成するために、これらの変
調ダートは集積回路化されている。
ピッチの楽音信号を同時に生成するために、これらの変
調ダートは集積回路化されている。
このように多数の変調ゲートを集積回路化すると、変調
ｆ−）間の相対的な特性差を小さくできるが、集積回路
工程のばらつきによる絶対的な特性のばらつきまでも小
さくできるとは限らず、特に変調ｆ−）の回路方式を簡
単化したり、寸法が小さくされたトランジスタや抵抗を
用いると、その絶対的なばらつきが大きくなるという問
題があった。
ｆ−）間の相対的な特性差を小さくできるが、集積回路
工程のばらつきによる絶対的な特性のばらつきまでも小
さくできるとは限らず、特に変調ｆ−）の回路方式を簡
単化したり、寸法が小さくされたトランジスタや抵抗を
用いると、その絶対的なばらつきが大きくなるという問
題があった。
、 本発明の目的は、このような問題を解決する
ため、鍵ＯＮ状態におけるエンベロープ信号電圧を、ダ
ミーエンベロー！信号発生器、ダミー変調ダート、検出
器、基準電源、誤差増幅器および補出電流源によって適
正に制御するようにしたレベル補正変調ダートを提供す
ることである。
ため、鍵ＯＮ状態におけるエンベロープ信号電圧を、ダ
ミーエンベロー！信号発生器、ダミー変調ダート、検出
器、基準電源、誤差増幅器および補出電流源によって適
正に制御するようにしたレベル補正変調ダートを提供す
ることである。
次に、本発明のレベル補正変調ｆ−）を実施例に基づい
て説明する。図は、本発明のレベル補正変調ｆ−）の実
施例を示す回路図である。
て説明する。図は、本発明のレベル補正変調ｆ−）の実
施例を示す回路図である。
トランジスタＱ！〜Ｑ６とインバータ１は、変調ｆ−）
を構成し、トランジスタＱ７ ＋ ＱＢ ＊ ＱＡ ｓ
抵抗ＲＡ＊ ＲＲ％キャノ？シタＣ８ハエンベローゾ信
号発生器を構成し、トランジスタＱｔとトランジスタＱ
ａはダミー変調ｆ−）を構成している。抵抗Ｒ１ｅＲ意
＃ Ｒｔ’％演算増幅器３は、ダミー変調ダートの出
力電流を検出し電圧に変換する検出器を構成し、抵抗Ｒ
１と抵抗Ｒ１は基準電圧■。ＬＩＴを発生する基準電源
、演算増幅器３は誤差増幅器を構成している。
を構成し、トランジスタＱ７ ＋ ＱＢ ＊ ＱＡ ｓ
抵抗ＲＡ＊ ＲＲ％キャノ？シタＣ８ハエンベローゾ信
号発生器を構成し、トランジスタＱｔとトランジスタＱ
ａはダミー変調ｆ−）を構成している。抵抗Ｒ１ｅＲ意
＃ Ｒｔ’％演算増幅器３は、ダミー変調ダートの出
力電流を検出し電圧に変換する検出器を構成し、抵抗Ｒ
１と抵抗Ｒ１は基準電圧■。ＬＩＴを発生する基準電源
、演算増幅器３は誤差増幅器を構成している。
トランジスタＱｔｅＱｍはＰチャンネルトランジスタで
、音源スイッチングトランジスタとして働く。そのソー
スは電源に接続され、ダート電極にはＤＩＶ端子より印
加される方形波状の振幅ｖｃｃの音源ノｆルスとその反
転された信号とがそれぞれ印加されている。トランジス
タＱ３とトランジスタＱ４はエンベロープ制御トランジ
スタであって、Ｐチャンネルトランジスタにより構成さ
れている。
、音源スイッチングトランジスタとして働く。そのソー
スは電源に接続され、ダート電極にはＤＩＶ端子より印
加される方形波状の振幅ｖｃｃの音源ノｆルスとその反
転された信号とがそれぞれ印加されている。トランジス
タＱ３とトランジスタＱ４はエンベロープ制御トランジ
スタであって、Ｐチャンネルトランジスタにより構成さ
れている。
そのソース電極はトランジスタＱ１とトランジスタＱ２
のドレイン電極に接続され、そのｆ−）電極にはエンベ
ロープ信号電圧ＥＣが印加される。
のドレイン電極に接続され、そのｆ−）電極にはエンベ
ロープ信号電圧ＥＣが印加される。
トランジスタＱｓ とトランジスタＱ６はカレントミラ
ーを構成するＮチャンネルトランジスタで１そのソース
電極は接地され、そのドレイン電極はトランジスタＱ３
とトランジスタＱ４のドレイン電極にそれぞれ接続され
、そのｒ−）電極はトランジスタＱＩＩのドレインに結
合されている。エンベロープ信号電圧ＥＣがｖｃｃに近
いと、トランジスタＱ３とトランジスタＱ□ｉのノース
−ドレイン間コンダクタンスＳ、Ｄが低くなり、トラン
ジスタＱｒ −Ｑｓ−Ｑｓを流れる電流■１およびト
ランジスタＱｚ 、Ｑ４ −ＱｌＢを流れる電流■２
は、Ｊ−さくなる、電圧ｇｃがＯｖに近いと、ｓｓｏが
大きくな９電流１１＊Ｉｓは大きくなる。−これらの電
流１１ｓＩｘはトランジスタＱ１とトランジスタＱ２に
よって、音源／ぐルスの周波数にしたがって断続する。
ーを構成するＮチャンネルトランジスタで１そのソース
電極は接地され、そのドレイン電極はトランジスタＱ３
とトランジスタＱ４のドレイン電極にそれぞれ接続され
、そのｒ−）電極はトランジスタＱＩＩのドレインに結
合されている。エンベロープ信号電圧ＥＣがｖｃｃに近
いと、トランジスタＱ３とトランジスタＱ□ｉのノース
−ドレイン間コンダクタンスＳ、Ｄが低くなり、トラン
ジスタＱｒ −Ｑｓ−Ｑｓを流れる電流■１およびト
ランジスタＱｚ 、Ｑ４ −ＱｌＢを流れる電流■２
は、Ｊ−さくなる、電圧ｇｃがＯｖに近いと、ｓｓｏが
大きくな９電流１１＊Ｉｓは大きくなる。−これらの電
流１１ｓＩｘはトランジスタＱ１とトランジスタＱ２に
よって、音源／ぐルスの周波数にしたがって断続する。
トランジスタＱ１がＯＮのとき電流■１ と同等の電流
がカレントミラーによりトランジスタＱ６に流れる。こ
のとき電流■２は零である。トランジスタＱ３がＯＮの
ときは電流Ｉ２は零である。また電流■１と電流１．は
トランジスタＱ１とトランジスタＱ！、トランジスタＱ
３どトランジスタＱ４、トランジスタＱＳとトランジス
タＱ６がそれぞれ同サイズであれば、等しい。したがっ
て、端子■。ＵＴには電流ｌ１（＝Ｉｚ）が汁入出する
。
がカレントミラーによりトランジスタＱ６に流れる。こ
のとき電流■２は零である。トランジスタＱ３がＯＮの
ときは電流Ｉ２は零である。また電流■１と電流１．は
トランジスタＱ１とトランジスタＱ！、トランジスタＱ
３どトランジスタＱ４、トランジスタＱＳとトランジス
タＱ６がそれぞれ同サイズであれば、等しい。したがっ
て、端子■。ＵＴには電流ｌ１（＝Ｉｚ）が汁入出する
。
トランジスタＱｔ ＊ ＱＢ ％抵抗ＲＲハキャノ量シ
タＣ８を充電する充電経路である。トランジスタＱＡと
抵抗Ｒ，ハキャパシタＣ８を放電させる放電経路である
。それぞれ直列に結合されている。トランジスタＱＲと
トランジスタＱＡの？−）は端子ＫＧに結合され、充放
電制御用の鍵ＯＮ 、 ＯＦＦ信号が印加され、一方の
トランジスタをＯＮに、他方をＯＦＦにして充放電を切
換えて制御する。トランジスタＱＴは、ＭＯＳトランジ
スタのスレシ、ルド電圧ｖ、 （通常０．３〜ｏ、 ｓ
ｖ ）を発生して、充電最高電圧をｖｃｃ−ｖＴに制
限する。
タＣ８を充電する充電経路である。トランジスタＱＡと
抵抗Ｒ，ハキャパシタＣ８を放電させる放電経路である
。それぞれ直列に結合されている。トランジスタＱＲと
トランジスタＱＡの？−）は端子ＫＧに結合され、充放
電制御用の鍵ＯＮ 、 ＯＦＦ信号が印加され、一方の
トランジスタをＯＮに、他方をＯＦＦにして充放電を切
換えて制御する。トランジスタＱＴは、ＭＯＳトランジ
スタのスレシ、ルド電圧ｖ、 （通常０．３〜ｏ、 ｓ
ｖ ）を発生して、充電最高電圧をｖｃｃ−ｖＴに制
限する。
トランジスタＱ目 、Ｑ１２は補正電流源であって、直
列接続され、トランジスタＱ目のドレイン電極は抵抗Ｒ
４の一端に結合され、そのｒ−）電極には端子ＫＧの＃
！０Ｎ−ＯＦＦ信号カインパータ２により反転されて印
加される。したがって、トランジスタｑｔｚとトラン・
ゾスタＱＡは同時にＯＮになり、トランジスタＱＢは、
このときＯＦＦとなる。トランジスタＱｓｇ とトラン
ジスタＱＡがＯＦＦのときトランジスタＱＢはＯＮにな
る。
列接続され、トランジスタＱ目のドレイン電極は抵抗Ｒ
４の一端に結合され、そのｒ−）電極には端子ＫＧの＃
！０Ｎ−ＯＦＦ信号カインパータ２により反転されて印
加される。したがって、トランジスタｑｔｚとトラン・
ゾスタＱＡは同時にＯＮになり、トランジスタＱＢは、
このときＯＦＦとなる。トランジスタＱｓｇ とトラン
ジスタＱＡがＯＦＦのときトランジスタＱＢはＯＮにな
る。
トランジスタＱＴＤ ｔ ＱＩＤ ｅ ＱＡＤ ｅ Ｑ
ｅ ｌ Ｑ１０ｘ抵抗Ｒ１１Ｄ ’ ＲＡＤは、上述
のエンベロー！信号発生器と同様の配置をされたダミー
エンベロープ信号発生器であって、トランジスタＱＢＤ
とトランジスタＱＡＤのダート電極はｖｃｃに結合され
、トランジスタＱｔｏのｒ−）電極は接地されているの
で、〆 トランジスタＱｌｏ とトランジスタＱＡＤは常にＯＮ
、トランジスタＱＩＤは常にＯＦＦである。抵抗ＲＡＤ
の一端にはキヤ・ｆシタＣｗＤが設けられている。
ｅ ｌ Ｑ１０ｘ抵抗Ｒ１１Ｄ ’ ＲＡＤは、上述
のエンベロー！信号発生器と同様の配置をされたダミー
エンベロープ信号発生器であって、トランジスタＱＢＤ
とトランジスタＱＡＤのダート電極はｖｃｃに結合され
、トランジスタＱｔｏのｒ−）電極は接地されているの
で、〆 トランジスタＱｌｏ とトランジスタＱＡＤは常にＯＮ
、トランジスタＱＩＤは常にＯＦＦである。抵抗ＲＡＤ
の一端にはキヤ・ｆシタＣｗＤが設けられている。
トランジスタＱ７ｓＱｇはダミー変調ダートでトランジ
スタＱｚ とトランジスタＱ４にそれぞれ対応し、同一
特性とする。トランジスタＱ７のソース電極はｖｃｃに
、ダート電極はＧＮＤＫ接続されている。ドレイン電極
はトランジスタＱ８のソース電極に結合されている。ト
ランジスタＱＢのドレイン電極は、端子ＤＩｏＵＴを介
して、出力電流検出用の抵抗Ｒｘに結合され、トランジ
スタＱ８を流れる電流■３を電圧Ｒｘｌ３に変換する。
スタＱｚ とトランジスタＱ４にそれぞれ対応し、同一
特性とする。トランジスタＱ７のソース電極はｖｃｃに
、ダート電極はＧＮＤＫ接続されている。ドレイン電極
はトランジスタＱ８のソース電極に結合されている。ト
ランジスタＱＢのドレイン電極は、端子ＤＩｏＵＴを介
して、出力電流検出用の抵抗Ｒｘに結合され、トランジ
スタＱ８を流れる電流■３を電圧Ｒｘｌ３に変換する。
抵抗Ｒ１＊ Ｒｚはｖｅ、ｃを分圧して基準電圧Ｖ。Ｕ
Ｔを発生する基準電源である。演算増幅器３は、基準電
圧Ｖ。ＵＴと検出電圧ＲＸ Ｉ ｓ とを比較し誤差電
圧をｍｌ［してトランジスタＱ９のｆ−）電極へ負帰還
すると共に、トランジスタＱｌｔのｒ−ト電極をも制御
する。Ｒｘ工３〈ｖｏＵ？のときには、トランジスタＱ
會のダート電圧が上がるから、トランジスタＱ９のドレ
イン電流は減少し、抵抗ＲＡＤの両端の電圧が下がるの
でトランジスタＱ８の？−）電圧ｖＡもさがる。したが
って、トランジスタＱｓは、よりＯＮの状態になシ、電
流■３が増加し、検出電圧Ｒ，Ｉ、は基準電圧Ｖ。、Ｊ
Ｔに近づく。
Ｔを発生する基準電源である。演算増幅器３は、基準電
圧Ｖ。ＵＴと検出電圧ＲＸ Ｉ ｓ とを比較し誤差電
圧をｍｌ［してトランジスタＱ９のｆ−）電極へ負帰還
すると共に、トランジスタＱｌｔのｒ−ト電極をも制御
する。Ｒｘ工３〈ｖｏＵ？のときには、トランジスタＱ
會のダート電圧が上がるから、トランジスタＱ９のドレ
イン電流は減少し、抵抗ＲＡＤの両端の電圧が下がるの
でトランジスタＱ８の？−）電圧ｖＡもさがる。したが
って、トランジスタＱｓは、よりＯＮの状態になシ、電
流■３が増加し、検出電圧Ｒ，Ｉ、は基準電圧Ｖ。、Ｊ
Ｔに近づく。
Ｒ工１３）ＶｏＵＴになると、逆の動作が生じ、やはり
検出電圧ＲｘＩ、は基準電圧Ｖ。ＵＴに近づく。したが
って、”Ｘ ■” ” ｖＯＵＴとなり、Ｉ、＝Ｖ。壽
／Ｒｘ となる。抵抗Ｒ，ＩＲ，の相対比は集積回路においては
正確に制御することができるので、抵抗Ｒｘの精度を良
くすれば、電流■３の値をトランジスタＱｔ 、Ｑａ
の特性のばらつきにかかわらず一定にできる。
検出電圧ＲｘＩ、は基準電圧Ｖ。ＵＴに近づく。したが
って、”Ｘ ■” ” ｖＯＵＴとなり、Ｉ、＝Ｖ。壽
／Ｒｘ となる。抵抗Ｒ，ＩＲ，の相対比は集積回路においては
正確に制御することができるので、抵抗Ｒｘの精度を良
くすれば、電流■３の値をトランジスタＱｔ 、Ｑａ
の特性のばらつきにかかわらず一定にできる。
エンベロー！信号発生回路とダミーエンペロー！信号発
生回路のトランジスタや抵抗の相対比がそろえば、キャ
ノクシタＣ０とキャパシタＣ１の端子電圧は、端子ＫＧ
の＠ＯＮ・ＯＦＦ電圧がｖｃｃすなわち＠ＯＮの状整で
は、等しくなる。トランジスタＱＢ −Ｑ＠ ｅＱ
ｖおよびトランジスタＱｌ 。
生回路のトランジスタや抵抗の相対比がそろえば、キャ
ノクシタＣ０とキャパシタＣ１の端子電圧は、端子ＫＧ
の＠ＯＮ・ＯＦＦ電圧がｖｃｃすなわち＠ＯＮの状整で
は、等しくなる。トランジスタＱＢ −Ｑ＠ ｅＱ
ｖおよびトランジスタＱｌ 。
Ｑａ−Ｑ−の相対比もそろっているので、■１＝Ｉ、＝
＝Ｉ、、となり、端子ｌ。ＵＴよりの流入出電流１１（
＝Ｉｚ）は電流■３と等しくなり、ばらつきが非常に小
さくなる＠ トランソノ夕Ｑｓｔ ｅＱｓｔがない場合には、最終
放電電圧はＯｖになる。本実施例のようにトランジスタ
Ｑ！ｔ 、Ｑ目があると補正電流！、がキャパシタＣ
８，抵抗ＲＡに流れ込み、最終放電電圧は、ＩＲになる
。この電圧■ＡＲＡに応じて、工Ａ ム ンベロープ制御用のトランジスタＱｓ ＝Ｑ４のソー
スドレイン間のコンダクタンスが制御されるので出力電
流Ｉｌ 、Ｉ、を一定にできるようになる。
＝Ｉ、、となり、端子ｌ。ＵＴよりの流入出電流１１（
＝Ｉｚ）は電流■３と等しくなり、ばらつきが非常に小
さくなる＠ トランソノ夕Ｑｓｔ ｅＱｓｔがない場合には、最終
放電電圧はＯｖになる。本実施例のようにトランジスタ
Ｑ！ｔ 、Ｑ目があると補正電流！、がキャパシタＣ
８，抵抗ＲＡに流れ込み、最終放電電圧は、ＩＲになる
。この電圧■ＡＲＡに応じて、工Ａ ム ンベロープ制御用のトランジスタＱｓ ＝Ｑ４のソー
スドレイン間のコンダクタンスが制御されるので出力電
流Ｉｌ 、Ｉ、を一定にできるようになる。
したがって、エンベローブ信号ＥＣの大きさは、ばらつ
き補正の量に応じて変化することになる・充電時には、
トランジスタＱ１ｚがＯＦＦになるので、トランジスタ
ＱＴ、Ｑ、を通じててｖｃｃ−■？）まで充電され、補
正電流Ｘ、はかかわりがなくなる・トランジスタＱＲＤ
は常にＯＦＦであるから、トラン−ジスタＱＴＤ ＃抵
抗Ｒ０と共に、キャノｌシタＣ０も省くことができる０ 以上のように、本発明では、鍵０反状態におけるエンベ
ローテ信号電圧ヲ、タミーエンベロー！信号発生器、ダ
ミー変調ｆ−）、検出器、基準電源、誤差増幅器および
補正電流源によって適正に制御することにより、変調ダ
ートの出力電流をダミー変調ｒ−）の出力電流に一致さ
せるか、または追随させるようにしたので、素子の相対
的特性を揃えることができる集積回路では、変調ダート
の出力電流を一定にできるという効果がある。
き補正の量に応じて変化することになる・充電時には、
トランジスタＱ１ｚがＯＦＦになるので、トランジスタ
ＱＴ、Ｑ、を通じててｖｃｃ−■？）まで充電され、補
正電流Ｘ、はかかわりがなくなる・トランジスタＱＲＤ
は常にＯＦＦであるから、トラン−ジスタＱＴＤ ＃抵
抗Ｒ０と共に、キャノｌシタＣ０も省くことができる０ 以上のように、本発明では、鍵０反状態におけるエンベ
ローテ信号電圧ヲ、タミーエンベロー！信号発生器、ダ
ミー変調ｆ−）、検出器、基準電源、誤差増幅器および
補正電流源によって適正に制御することにより、変調ダ
ートの出力電流をダミー変調ｒ−）の出力電流に一致さ
せるか、または追随させるようにしたので、素子の相対
的特性を揃えることができる集積回路では、変調ダート
の出力電流を一定にできるという効果がある。
図は、本発明のレベル補正変調ｙ−トの一実施例を示す
回路図である。
回路図である。
Claims (3)
- （１）音源パルス信号が印加される音源スイッチングト
ランジスタとエンベロープ制御トランジスタとを含む変
調ｒ−）と、 エンベロープキャパシタと充電経路と放電経路と充放電
制御回路とより成り、上記充放電制御回路により上記充
電経路と放電経路を介して上記エンベローゾキャ・ぐシ
タに対する充電と放電の少なくとも一方を制御してエン
ベロー！信号を形成するエンベロー！信号発生器と、ｏ
Ｎ状態にしたダミー音源スイッチングトランジスタとダ
ミーエンペロー！制御トランジスタとよシ成るダミー変
調ｒ−）と、ダミー放電経路を含むダミーエンベロープ
信号発生器−と、 上記放電経路に補正電流を供給する補正電流源と、上記
ダミー放電経路に補正電流を供給するダミー補正電流源
と、上記ダミー変調ダートの出力電流を検出する検出器
と、基準電源と、上記検出器と基準電源とに結合され両
者の出力の差を増幅する誤差増幅器とを備え、 上記エンベロープキャパシタに発生スルエンヘロープ信
号を上記エンベロープ制御トランジスタに加え、上記ダ
ミーエンベロープ信号発生器の出力ヲ上記ダミーエンベ
ロー！制御トランジスタに加え、上記誤差増幅器の出力
により上記補正電流源と上記ダミー補正電流源とを制御
することにより、上記ダミー変調デートと上記変調ダー
トの出力電流を一定電流に制御するようにしたことを特
徴とするレベル補正変調デート。 - （２）上記ダミー充電経路は常に充電状態を保持するよ
うにしたことを特徴とする特許請求の範囲第（１）項自
己程のレベル補正変調ｅ−）。 - （３）上記補正電流源は、電流制御用トランジスタと電
流遮断用トランジスタとを含み、上記放電経路が形成さ
れるときのみ上記補正電流を流すように上記電流遮断用
トラン、ジスタを開閉制御するようにしたことを特徴と
する特許請求の範囲第（１）項會こ叡のレベル補正変調
ｒ−）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56187790A JPS5890697A (ja) | 1981-11-25 | 1981-11-25 | レベル補正変調ゲ−ト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56187790A JPS5890697A (ja) | 1981-11-25 | 1981-11-25 | レベル補正変調ゲ−ト |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5890697A true JPS5890697A (ja) | 1983-05-30 |
| JPH0128957B2 JPH0128957B2 (ja) | 1989-06-06 |
Family
ID=16212262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56187790A Granted JPS5890697A (ja) | 1981-11-25 | 1981-11-25 | レベル補正変調ゲ−ト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890697A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7354586B2 (ja) | 2019-05-24 | 2023-10-03 | 株式会社Ｇｓユアサ | 推定装置、推定方法及びコンピュータプログラム |
| DE112020002544T5 (de) * | 2019-05-24 | 2022-02-17 | Gs Yuasa International Ltd. | Schätzungsvorrichtung, Schätzungsverfahren und Computerprogramm |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55133097A (en) * | 1979-01-31 | 1980-10-16 | Texas Instruments Inc | Tone synthesizer for electronic musical instrument |
-
1981
- 1981-11-25 JP JP56187790A patent/JPS5890697A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55133097A (en) * | 1979-01-31 | 1980-10-16 | Texas Instruments Inc | Tone synthesizer for electronic musical instrument |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0128957B2 (ja) | 1989-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3114158B2 (ja) | クロック信号発生回路 | |
| US4430622A (en) | Offset correction circuit | |
| US4608533A (en) | Automatic compensation circuit for use with analog multiplier | |
| US4396890A (en) | Variable gain amplifier | |
| JPH0744438B2 (ja) | 遅延回路 | |
| JP2001222283A (ja) | ブザードライブ回路 | |
| JPH04273613A (ja) | 電流駆動回路 | |
| JPS5890697A (ja) | レベル補正変調ゲ−ト | |
| JPS59175209A (ja) | 信号伝達回路 | |
| EP0784824A2 (en) | Current integrator | |
| JPH05235760A (ja) | ディジタル／アナログ変換器のオフセット補正方法および回路装置 | |
| JPH0535362B2 (ja) | ||
| JPS587190A (ja) | エンベロ−プ発生回路 | |
| JPS5834836Y2 (ja) | Ｆｅｔ スイツチカイロ | |
| US5025173A (en) | EFM-signal comparator | |
| JPS6367195B2 (ja) | ||
| JPS59156007A (ja) | 増幅回路 | |
| JP3311380B2 (ja) | リミッタ回路 | |
| JPH0352199A (ja) | ピーク・ホールド回路 | |
| SU826565A1 (ru) | Аналоговое запоминающее устройство | |
| SU1456917A1 (ru) | Устройство дл контрол электронной схемы | |
| JP2781704B2 (ja) | 定電流回路 | |
| SU1566302A1 (ru) | Магазин сопротивлени | |
| JPS5921073B2 (ja) | 乗除算回路 | |
| JPS58162126A (ja) | 集積回路装置の出力バツフア回路 |