JP2001222283A - ブザードライブ回路 - Google Patents
ブザードライブ回路Info
- Publication number
- JP2001222283A JP2001222283A JP2000031807A JP2000031807A JP2001222283A JP 2001222283 A JP2001222283 A JP 2001222283A JP 2000031807 A JP2000031807 A JP 2000031807A JP 2000031807 A JP2000031807 A JP 2000031807A JP 2001222283 A JP2001222283 A JP 2001222283A
- Authority
- JP
- Japan
- Prior art keywords
- buzzer
- output
- buzzer output
- drive circuit
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
- B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
- B06B1/0207—Driving circuits
- B06B1/0223—Driving circuits for generating signals continuous in time
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ブザー出力へのパスの影響を軽減し、かつ回
路を小型化するとともに、ブザー出力の安定性の向上、
制御データのビット数によらない回路構成とする。 【解決手段】 ＦＥＴ４のドレイン電流を制御すること
でブザー11の出力を制御し、そのＦＥＴ４のソース出力
を反転入力とするオペアンプ３でそのＦＥＴのゲート電
圧を制御する負帰還回路構成とすることで、ブザー出力
を制御するパスを１系統とし、かつブザー出力の安定性
を向上させる。ロジック部１の制御データに従って出力
が変化する可変電源２をオペアンプ３の非反転入力とす
ることで、制御データのビット数によらない回路構成と
なる。
路を小型化するとともに、ブザー出力の安定性の向上、
制御データのビット数によらない回路構成とする。 【解決手段】 ＦＥＴ４のドレイン電流を制御すること
でブザー11の出力を制御し、そのＦＥＴ４のソース出力
を反転入力とするオペアンプ３でそのＦＥＴのゲート電
圧を制御する負帰還回路構成とすることで、ブザー出力
を制御するパスを１系統とし、かつブザー出力の安定性
を向上させる。ロジック部１の制御データに従って出力
が変化する可変電源２をオペアンプ３の非反転入力とす
ることで、制御データのビット数によらない回路構成と
なる。
Description
【０００１】
【発明の属する技術分野】本発明はブザードライブ回路
に関し、特に回路の小型化とブザー出力の安定化を実現
したブザードライブ回路に関するものである。
に関し、特に回路の小型化とブザー出力の安定化を実現
したブザードライブ回路に関するものである。
【０００２】
【従来の技術】従来、この種のブザードライブ回路とし
て図２に示すものがあった。このブザードライブ回路
は、ロジック部14と、アンドゲート15〜18と、ＦＥＴ19
〜22と、端子23〜28とを有するＩＣ部13を備えている。
端子23はブザー出力波形を制御するために用いられる。
端子24は接地されている。端子25〜28には、それぞれの
端子とブザー12との間のパスに流れる電流の重み付けを
決定する抵抗29〜32が接続されている。各アンドゲート
15〜18は、ロジック部14の出力と端子23からの制御入力
との論理積を演算し、ＦＥＴ19〜22のゲートへ供給す
る。ＦＥＴ19〜22のソースは、端子24に共通に接続され
ている。ＦＥＴ19〜22のドレインは、端子25〜28に接続
されている。
て図２に示すものがあった。このブザードライブ回路
は、ロジック部14と、アンドゲート15〜18と、ＦＥＴ19
〜22と、端子23〜28とを有するＩＣ部13を備えている。
端子23はブザー出力波形を制御するために用いられる。
端子24は接地されている。端子25〜28には、それぞれの
端子とブザー12との間のパスに流れる電流の重み付けを
決定する抵抗29〜32が接続されている。各アンドゲート
15〜18は、ロジック部14の出力と端子23からの制御入力
との論理積を演算し、ＦＥＴ19〜22のゲートへ供給す
る。ＦＥＴ19〜22のソースは、端子24に共通に接続され
ている。ＦＥＴ19〜22のドレインは、端子25〜28に接続
されている。
【０００３】以上のように構成されたブザードライブ回
路において、ロジック部14からの制御データに応じ、Ｆ
ＥＴ19〜22のON/OFFを制御し、ブザーの出力を制御す
る。また、端子23に印加する信号により、ブザー出力波
形を制御する。すなわち、端子23がOFF状態の時、アン
ドゲート15〜18は常時OFFとなり、ブザーは鳴動しな
い。端子23がON状態の時、制御データに従ってアンドゲ
ート15〜18のON/OFFが選択される。このため、端子23へ
の入力信号周期に伴い、ブザーが鳴動する。これらアン
ドゲートはそれぞれＦＥＴを介して端子25〜28に接続さ
れているので、アンドゲートのON/OFFによりＦＥＴのON
/OFFを制御し、端子25〜28へのパスの開閉を行う。さら
にこれら端子25〜28には、それぞれのパスに流れる電流
の重み付けを決定する抵抗29〜32が接続されており、こ
れら端子へのパスの開閉によりブザー出力が制御され
る。
路において、ロジック部14からの制御データに応じ、Ｆ
ＥＴ19〜22のON/OFFを制御し、ブザーの出力を制御す
る。また、端子23に印加する信号により、ブザー出力波
形を制御する。すなわち、端子23がOFF状態の時、アン
ドゲート15〜18は常時OFFとなり、ブザーは鳴動しな
い。端子23がON状態の時、制御データに従ってアンドゲ
ート15〜18のON/OFFが選択される。このため、端子23へ
の入力信号周期に伴い、ブザーが鳴動する。これらアン
ドゲートはそれぞれＦＥＴを介して端子25〜28に接続さ
れているので、アンドゲートのON/OFFによりＦＥＴのON
/OFFを制御し、端子25〜28へのパスの開閉を行う。さら
にこれら端子25〜28には、それぞれのパスに流れる電流
の重み付けを決定する抵抗29〜32が接続されており、こ
れら端子へのパスの開閉によりブザー出力が制御され
る。
【０００４】図２において、ブザー出力制御用のデータ
ビット数は４ビットであり、ＩＣ部13内部の部品は、ア
ンドゲートおよびＦＥＴがそれぞれ制御データビットと
同数の４点づつあり、部品点数は計８点である。また端
子数は、ブザー部のON/OFF制御用端子23、端子24、それ
ぞれＦＥＴ１９〜２２のドレインと接続された端子25〜
28の計６端子である。さらにブザー以外のＩＣの外付け
部品として、端子25〜28にそれぞれのパスに流れる電流
の重み付けを決定する抵抗29〜32、計４点が必要であ
る。
ビット数は４ビットであり、ＩＣ部13内部の部品は、ア
ンドゲートおよびＦＥＴがそれぞれ制御データビットと
同数の４点づつあり、部品点数は計８点である。また端
子数は、ブザー部のON/OFF制御用端子23、端子24、それ
ぞれＦＥＴ１９〜２２のドレインと接続された端子25〜
28の計６端子である。さらにブザー以外のＩＣの外付け
部品として、端子25〜28にそれぞれのパスに流れる電流
の重み付けを決定する抵抗29〜32、計４点が必要であ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の回路構成ではロジック部からの制御データのビット
数に応じて、それぞれアンドゲートとＦＥＴとからなる
パスを有する構成であった。そのため、ブザー制御の精
度を上げるために制御データのビット数を増加すると、
ブザーへのパスとＩＣ部における部品点数および端子数
が増加することになる。さらに、その端子にそれぞれ外
付けの抵抗を必要とし、外付け部品も増加する。また、
ロジック部からＩＣ部の端子25〜28へはそれぞれパスを
有するため、ブザー出力はそれら端子に接続された抵抗
値のバラツキ等、パスの影響を受けることになる。さら
に、端子25〜28へのパス開閉の制御によりブザー出力制
御を行っているため、温度等の動作環境の変化やノイズ
などによって、その出力を影響を受ける。
来の回路構成ではロジック部からの制御データのビット
数に応じて、それぞれアンドゲートとＦＥＴとからなる
パスを有する構成であった。そのため、ブザー制御の精
度を上げるために制御データのビット数を増加すると、
ブザーへのパスとＩＣ部における部品点数および端子数
が増加することになる。さらに、その端子にそれぞれ外
付けの抵抗を必要とし、外付け部品も増加する。また、
ロジック部からＩＣ部の端子25〜28へはそれぞれパスを
有するため、ブザー出力はそれら端子に接続された抵抗
値のバラツキ等、パスの影響を受けることになる。さら
に、端子25〜28へのパス開閉の制御によりブザー出力制
御を行っているため、温度等の動作環境の変化やノイズ
などによって、その出力を影響を受ける。
【０００６】本発明は、上記従来の問題を解決するため
になされたもので、回路の小型化と、ブザー出力へのパ
スの影響の軽減およびブザー出力の安定性の向上、なら
びに制御データのビット数によらない回路を実現したブ
サードライブ回路を提供することを目的とする。
になされたもので、回路の小型化と、ブザー出力へのパ
スの影響の軽減およびブザー出力の安定性の向上、なら
びに制御データのビット数によらない回路を実現したブ
サードライブ回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明のブザードライブ
回路は、ブザー出力制御データに応じた電圧を生成する
ブザー出力制御電圧生成手段と、ブザー出力波形の制御
信号がゲートに印加されるブザー出力波形制御用トラン
ジスタと、前記ブザー出力制御電圧生成手段の出力、お
よび前記ブザー出力波形制御用トランジスタの出力がゲ
ートに印加され、ブザー出力を制御するブザー出力制御
用トランジスタとを備えたことを特徴とする。この構成
により、ブザー出力制御電圧生成手段で生成されるブザ
ー出力制御データに応じた電圧をブザー出力制御用トラ
ンジスタのゲートに印加してブザー出力を制御し、ブザ
ー出力波形制御用トランジスタの出力をブザー出力制御
用トランジスタのゲートに印加してブザー出力波形を制
御することができるので、ブザードライブ回路小型化、
ブザー出力へのパスの影響の軽減、および制御データの
ビット数によらない回路構成を実現することができる。
回路は、ブザー出力制御データに応じた電圧を生成する
ブザー出力制御電圧生成手段と、ブザー出力波形の制御
信号がゲートに印加されるブザー出力波形制御用トラン
ジスタと、前記ブザー出力制御電圧生成手段の出力、お
よび前記ブザー出力波形制御用トランジスタの出力がゲ
ートに印加され、ブザー出力を制御するブザー出力制御
用トランジスタとを備えたことを特徴とする。この構成
により、ブザー出力制御電圧生成手段で生成されるブザ
ー出力制御データに応じた電圧をブザー出力制御用トラ
ンジスタのゲートに印加してブザー出力を制御し、ブザ
ー出力波形制御用トランジスタの出力をブザー出力制御
用トランジスタのゲートに印加してブザー出力波形を制
御することができるので、ブザードライブ回路小型化、
ブザー出力へのパスの影響の軽減、および制御データの
ビット数によらない回路構成を実現することができる。
【０００８】また、前記ブザー出力制御電圧生成手段
は、ロジック部からのブザー出力制御データに従って出
力電圧が変化する可変電源と、前記可変電源の出力が非
反転入力端子に印加され、前記ブザー出力制御用トラン
ジスタの負帰還出力が反転入力端子に印加されるオペア
ンプとからなることを特徴とする。この構成により、ブ
ザー出力の安定性を向上させることができる。
は、ロジック部からのブザー出力制御データに従って出
力電圧が変化する可変電源と、前記可変電源の出力が非
反転入力端子に印加され、前記ブザー出力制御用トラン
ジスタの負帰還出力が反転入力端子に印加されるオペア
ンプとからなることを特徴とする。この構成により、ブ
ザー出力の安定性を向上させることができる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。図１は本発明の実施の形態の
ブザードライブ回路を示す図である。
て図面を用いて説明する。図１は本発明の実施の形態の
ブザードライブ回路を示す図である。
【００１０】このブザードライブ回路は、可変電源２
と、オペアンプ３と、ブザー出力制御用のＦＥＴ４と、
ブザー出力波形制御用のＦＥＴ５と、端子６〜８と、ロ
ジック部９とを有するＩＣ部１を備えている。端子６に
はブザー11が接続されている。端子７には、ブザー11の
最大電流を決定するための抵抗10が接続されている。端
子８には、ブザー出力波形制御信号が入力される。
と、オペアンプ３と、ブザー出力制御用のＦＥＴ４と、
ブザー出力波形制御用のＦＥＴ５と、端子６〜８と、ロ
ジック部９とを有するＩＣ部１を備えている。端子６に
はブザー11が接続されている。端子７には、ブザー11の
最大電流を決定するための抵抗10が接続されている。端
子８には、ブザー出力波形制御信号が入力される。
【００１１】可変電源２はロジック部からのブザー出力
制御データに従って出力電圧が変化する。可変電源２の
出力はオペアンプ３の非反転入力端子に入力される。オ
ペアンプ３の出力はＦＥＴ４のゲートに入力される。Ｆ
ＥＴ４のソースはオペアンプ３の反転入力端子に帰還さ
れた負帰還回路となっており、定電流回路を構成してい
る。ＦＥＴ４のドレインは端子６に接続されており、ソ
ースは端子７に接続されている。したがって、ＦＥＴ４
のゲートに印加される電圧の変化に応じて、電源電池Ｖ
BAT→ブザー11→ＦＥＴ４→抵抗10→アースへと流れる
電流レベルを可変制御することができる。
制御データに従って出力電圧が変化する。可変電源２の
出力はオペアンプ３の非反転入力端子に入力される。オ
ペアンプ３の出力はＦＥＴ４のゲートに入力される。Ｆ
ＥＴ４のソースはオペアンプ３の反転入力端子に帰還さ
れた負帰還回路となっており、定電流回路を構成してい
る。ＦＥＴ４のドレインは端子６に接続されており、ソ
ースは端子７に接続されている。したがって、ＦＥＴ４
のゲートに印加される電圧の変化に応じて、電源電池Ｖ
BAT→ブザー11→ＦＥＴ４→抵抗10→アースへと流れる
電流レベルを可変制御することができる。
【００１２】また、ＦＥＴ５のゲートには、端子８から
入力されたブザー出力波形制御用信号が印加される。Ｆ
ＥＴ５のソースはＦＥＴ４のゲートに接続されており、
ＦＥＴ５のドレインは接地されている。したがって、Ｆ
ＥＴ５のゲートに入力されるブザー出力波形制御用信号
のレベルに従ってＦＥＴ４のゲート電圧が変化する。つ
まり、端子８から入力されるブザー出力波形制御用信号
により、ブザー出力波形を変化させることができる。
入力されたブザー出力波形制御用信号が印加される。Ｆ
ＥＴ５のソースはＦＥＴ４のゲートに接続されており、
ＦＥＴ５のドレインは接地されている。したがって、Ｆ
ＥＴ５のゲートに入力されるブザー出力波形制御用信号
のレベルに従ってＦＥＴ４のゲート電圧が変化する。つ
まり、端子８から入力されるブザー出力波形制御用信号
により、ブザー出力波形を変化させることができる。
【００１３】次に、上記実施の形態の動作について説明
する。可変電源２の出力電圧はロジック部９からの制御
データによって制御され、この電源出力によりオペアン
プ３の出力が制御される。さらに、このオペアンプ３の
出力によりＦＥＴ４のドレイン電流を制御し、ブザー出
力を制御する。つまり、ロジック部９からの制御データ
によってＦＥＴ４のドレイン電流を制御することで、ブ
ザー出力を制御することができる。このとき、抵抗10に
よりブザーの最大電流が決定される。また、ＦＥＴ４の
ソースがオペアンプ３の反転入力端子へ帰還された定電
流回路構成となっているため、安定したブザー出力が得
られる。さらに、端子８への入力信号の周期に従って、
ＦＥＴ５の出力が変化する。ＦＥＴ５のドレインはＦＥ
Ｔ４のゲートに接続されているため、ＦＥＴ５の出力に
応じて、ブザー11が鳴動する。
する。可変電源２の出力電圧はロジック部９からの制御
データによって制御され、この電源出力によりオペアン
プ３の出力が制御される。さらに、このオペアンプ３の
出力によりＦＥＴ４のドレイン電流を制御し、ブザー出
力を制御する。つまり、ロジック部９からの制御データ
によってＦＥＴ４のドレイン電流を制御することで、ブ
ザー出力を制御することができる。このとき、抵抗10に
よりブザーの最大電流が決定される。また、ＦＥＴ４の
ソースがオペアンプ３の反転入力端子へ帰還された定電
流回路構成となっているため、安定したブザー出力が得
られる。さらに、端子８への入力信号の周期に従って、
ＦＥＴ５の出力が変化する。ＦＥＴ５のドレインはＦＥ
Ｔ４のゲートに接続されているため、ＦＥＴ５の出力に
応じて、ブザー11が鳴動する。
【００１４】なお、ブザー出力を制御するＦＥＴ４とブ
ザー出力波形を制御するＦＥＴ５はそれぞれ、バイポー
ラトランジスタでもよい。
ザー出力波形を制御するＦＥＴ５はそれぞれ、バイポー
ラトランジスタでもよい。
【００１５】このように、本実施の形態のブザードライ
ブ回路において、ブザー11の出力はＦＥＴ４のドレイン
電流により制御される。そのためＩＣ部１の端子数はＦ
ＥＴ４のドレイン端子６、ソース端子７、およびブザー
出力波形制御用の端子８の３端子のみとなり、端子数を
少なくすることができる。
ブ回路において、ブザー11の出力はＦＥＴ４のドレイン
電流により制御される。そのためＩＣ部１の端子数はＦ
ＥＴ４のドレイン端子６、ソース端子７、およびブザー
出力波形制御用の端子８の３端子のみとなり、端子数を
少なくすることができる。
【００１６】また、端子の減少に伴い、ブザー以外のＩ
Ｃ部１の外付け部品は抵抗10のみとなり、外付け部品も
少なくすることができる。
Ｃ部１の外付け部品は抵抗10のみとなり、外付け部品も
少なくすることができる。
【００１７】さらに、ＩＣ部１の内部も、ＦＥＴ４を制
御するための回路構成とすれば良いため、部品点数を抑
えることができる。これらの結果として、ＩＣ部１の内
部およびブザードライブ回路全体を小型にすることがで
きる。
御するための回路構成とすれば良いため、部品点数を抑
えることができる。これらの結果として、ＩＣ部１の内
部およびブザードライブ回路全体を小型にすることがで
きる。
【００１８】また、従来のブザードライブ回路では、ブ
ザー出力波形制御用の端子２３はアンドゲート15〜18の
入力端子に接続されていた。それらアンドゲート15〜18
の出力はＨ（High）／Ｌ（Low）のみから構成された２
値出力となるため、ＦＥＴ19〜22のON/OFF制御のみとな
り、ブザー出力波形はデジタル波形となる。一方、本実
施の形態のブザードライブ回路では、ＦＥＴ４のゲート
がＦＥＴ５のドレインと接続された構成となっている。
そのため、ブザー出力波形は、端子８への入力信号に応
じて、デジタル波形のみならず、正弦波などの任意のア
ナログ波形とすることができる。
ザー出力波形制御用の端子２３はアンドゲート15〜18の
入力端子に接続されていた。それらアンドゲート15〜18
の出力はＨ（High）／Ｌ（Low）のみから構成された２
値出力となるため、ＦＥＴ19〜22のON/OFF制御のみとな
り、ブザー出力波形はデジタル波形となる。一方、本実
施の形態のブザードライブ回路では、ＦＥＴ４のゲート
がＦＥＴ５のドレインと接続された構成となっている。
そのため、ブザー出力波形は、端子８への入力信号に応
じて、デジタル波形のみならず、正弦波などの任意のア
ナログ波形とすることができる。
【００１９】そして、ブザー出力を制御するためのパス
は、ＦＥＴ４を制御する経路の一系統であるので、ブザ
ー出力へのパスの影響は軽減される。ＦＥＴ４はオペア
ンプ３の出力により制御されるが、ＦＥＴ４のソースが
オペアンプ３の反転入力となる負帰還回路構成となって
いるため、ブザー出力の安定性が向上する。
は、ＦＥＴ４を制御する経路の一系統であるので、ブザ
ー出力へのパスの影響は軽減される。ＦＥＴ４はオペア
ンプ３の出力により制御されるが、ＦＥＴ４のソースが
オペアンプ３の反転入力となる負帰還回路構成となって
いるため、ブザー出力の安定性が向上する。
【００２０】さらに、ロジック部９からの制御データに
従ってＦＥＴ４のドレイン電流を制御することができ、
かつこれによりブザー出力を制御するため、制御データ
のビット数に関係なく同一の回路構成とすることができ
る。
従ってＦＥＴ４のドレイン電流を制御することができ、
かつこれによりブザー出力を制御するため、制御データ
のビット数に関係なく同一の回路構成とすることができ
る。
【００２１】
【発明の効果】以上のように、本発明のブザードライブ
回路は、ブザー出力制御電圧生成手段で生成されるブザ
ー出力制御データに応じた電圧をブザー出力制御用トラ
ンジスタのゲートに印加してブザー出力を制御し、ブザ
ー出力波形制御用トランジスタの出力をブザー出力制御
用トランジスタのゲートに印加してブザー出力波形を制
御することができるので、ブザードライブ回路の小型
化、ブザー出力へのパスの影響の軽減、および制御デー
タのビット数によらない回路構成を実現することができ
る。
回路は、ブザー出力制御電圧生成手段で生成されるブザ
ー出力制御データに応じた電圧をブザー出力制御用トラ
ンジスタのゲートに印加してブザー出力を制御し、ブザ
ー出力波形制御用トランジスタの出力をブザー出力制御
用トランジスタのゲートに印加してブザー出力波形を制
御することができるので、ブザードライブ回路の小型
化、ブザー出力へのパスの影響の軽減、および制御デー
タのビット数によらない回路構成を実現することができ
る。
【００２２】また、前記ブザー出力制御電圧生成手段
を、ロジック部からのブザー出力制御データに従って出
力電圧が変化する可変電源と、前記可変電源の出力が非
反転入力端子に印加され、かつ前記ブザー出力制御用ト
ランジスタの負帰還出力が反転入力端子に印加されるオ
ペアンプとから構成することにより、ブザー出力の安定
性を向上させることができる。
を、ロジック部からのブザー出力制御データに従って出
力電圧が変化する可変電源と、前記可変電源の出力が非
反転入力端子に印加され、かつ前記ブザー出力制御用ト
ランジスタの負帰還出力が反転入力端子に印加されるオ
ペアンプとから構成することにより、ブザー出力の安定
性を向上させることができる。
【図１】本発明の実施の形態のブザードライブ回路を示
す図、
す図、
【図２】従来のブザードライブ回路を示す図である。
１ ＩＣ部 ２ 可変電源 ３ オペアンプ ４、５ ＦＥＴ ６〜８ ＩＣ部の端子 ９ ロジック部 10 抵抗 11 ブザー
Claims (4)
- 【請求項１】 ブザー出力制御データに応じた電圧を生
成するブザー出力制御電圧生成手段と、ブザー出力波形
の制御信号がゲートに印加されるブザー出力波形制御用
トランジスタと、前記ブザー出力制御電圧生成手段の出
力、および前記ブザー出力波形制御用トランジスタの出
力がゲートに印加され、ブザー出力を制御するブザー出
力制御用トランジスタとを備えたことを特徴とするブザ
ードライブ回路。 - 【請求項２】 前記ブザー出力制御電圧生成手段は、ロ
ジック部からのブザー出力制御データに従って出力電圧
が変化する可変電源と、前記可変電源の出力が非反転入
力端子に印加され、かつ前記ブザー出力制御用トランジ
スタの負帰還出力が反転入力端子に印加されるオペアン
プとからなることを特徴とする請求項１記載のブザード
ライブ回路。 - 【請求項３】 前記ブザー出力波形制御用トランジスタ
および前記ブザー出力制御用トランジスタがＦＥＴであ
ることを特徴とする請求項１記載のブザードライブ回
路。 - 【請求項４】 前記ブザー出力波形制御用トランジスタ
および前記ブザー出力制御用トランジスタがバイポーラ
トランジスタであることを特徴とする請求項１記載のブ
ザードライブ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000031807A JP2001222283A (ja) | 2000-02-09 | 2000-02-09 | ブザードライブ回路 |
| GB0103049A GB2364402B (en) | 2000-02-09 | 2001-02-07 | Buzzer drive circuit |
| US09/779,311 US6411138B2 (en) | 2000-02-09 | 2001-02-08 | Buzzer drive circuit |
| CNB011036923A CN1134759C (zh) | 2000-02-09 | 2001-02-09 | 蜂鸣器驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000031807A JP2001222283A (ja) | 2000-02-09 | 2000-02-09 | ブザードライブ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001222283A true JP2001222283A (ja) | 2001-08-17 |
Family
ID=18556504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000031807A Pending JP2001222283A (ja) | 2000-02-09 | 2000-02-09 | ブザードライブ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6411138B2 (ja) |
| JP (1) | JP2001222283A (ja) |
| CN (1) | CN1134759C (ja) |
| GB (1) | GB2364402B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5056955B2 (ja) * | 2010-07-30 | 2012-10-24 | トヨタ自動車株式会社 | 電圧駆動型素子を駆動する駆動装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7256633B1 (en) | 2003-05-01 | 2007-08-14 | Ample Communications, Inc. | Systems for implementing high speed and high integration chips |
| GB0624978D0 (en) * | 2006-12-14 | 2007-01-24 | Ttp Communications Ltd | Noise/quality estimation for signals |
| CN101282591B (zh) * | 2007-04-06 | 2011-12-14 | 佛山普立华科技有限公司 | 蜂鸣器驱动电路 |
| CN101656068B (zh) * | 2008-11-13 | 2012-07-11 | 海洋王照明科技股份有限公司 | 蜂鸣器驱动电路、蜂鸣器和带有蜂鸣器的电器 |
| CN102157145B (zh) * | 2010-01-29 | 2014-05-07 | 能美防灾株式会社 | 音响报警装置及具有该音响报警装置的火灾警报设备 |
| CN102087851A (zh) * | 2010-11-11 | 2011-06-08 | 苏州合欣美电子科技有限公司 | 一种生态屋的蜂鸣器驱动电路 |
| CN104427437A (zh) * | 2013-08-22 | 2015-03-18 | 鸿富锦精密工业（深圳）有限公司 | 音频调整电路及具有上述音频调整电路的电子设备 |
| CN105096929A (zh) * | 2014-04-30 | 2015-11-25 | 鸿富锦精密工业(武汉)有限公司 | 蜂鸣器电路 |
| CN105096930A (zh) * | 2014-04-30 | 2015-11-25 | 鸿富锦精密工业(武汉)有限公司 | 蜂鸣器电路 |
| US20170193762A1 (en) | 2015-12-30 | 2017-07-06 | Google Inc. | Device with precision frequency stabilized audible alarm circuit |
| CN106773620A (zh) * | 2016-11-23 | 2017-05-31 | 北海高创电子信息孵化器有限公司 | 一种可调节音量的电子表 |
| CN106773632A (zh) * | 2016-11-23 | 2017-05-31 | 北海高创电子信息孵化器有限公司 | 一种基于蜂鸣器的电子表 |
| US10629180B2 (en) * | 2017-10-10 | 2020-04-21 | Hangzhou Boon Electronics Co., LTD. | Driving circuit for electronic device and associated system and method |
| CN110473509B (zh) * | 2019-08-19 | 2021-11-12 | 深圳南云微电子有限公司 | 一种峰值电流型蜂鸣器驱动电路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54140526A (en) * | 1978-04-24 | 1979-10-31 | Toyoda Chuo Kenkyusho Kk | Electrostrictive vibrator drive circuit |
| US4491744A (en) * | 1982-08-02 | 1985-01-01 | Burroughs Corporation | Current source direct base drive for transistor power switches |
| JPH06196746A (ja) * | 1992-12-25 | 1994-07-15 | Canon Inc | 光電変換装置、駆動回路、半導体発光素子駆動回路、記憶装置、及びシーケンシャルアクセスメモリー |
| US5798662A (en) * | 1996-12-19 | 1998-08-25 | National Semiconductor Corporation | Low-side driver with gate leakage detection circuitry |
-
2000
- 2000-02-09 JP JP2000031807A patent/JP2001222283A/ja active Pending
-
2001
- 2001-02-07 GB GB0103049A patent/GB2364402B/en not_active Expired - Fee Related
- 2001-02-08 US US09/779,311 patent/US6411138B2/en not_active Expired - Fee Related
- 2001-02-09 CN CNB011036923A patent/CN1134759C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5056955B2 (ja) * | 2010-07-30 | 2012-10-24 | トヨタ自動車株式会社 | 電圧駆動型素子を駆動する駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2364402B (en) | 2004-01-14 |
| CN1134759C (zh) | 2004-01-14 |
| GB0103049D0 (en) | 2001-03-21 |
| CN1308312A (zh) | 2001-08-15 |
| GB2364402A (en) | 2002-01-23 |
| US6411138B2 (en) | 2002-06-25 |
| US20010020856A1 (en) | 2001-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001222283A (ja) | ブザードライブ回路 | |
| US20100128898A1 (en) | Method and apparatus for operation sequencing of audio amplifiers | |
| US5218364A (en) | D/a converter with variable biasing resistor | |
| US5235218A (en) | Switching constant current source circuit | |
| JP2002204132A (ja) | 高精度差動型スイッチト電流源 | |
| JPH09284125A (ja) | 可変遅延回路 | |
| JPH08327705A (ja) | コンパレータ回路 | |
| US4408094A (en) | Output circuit | |
| JPH08116249A (ja) | データ出力バッファ | |
| JP2753315B2 (ja) | 半導体集積回路 | |
| JPH11312969A (ja) | 半導体回路 | |
| JPH05259880A (ja) | 入出力バッファ回路 | |
| US7659756B2 (en) | MOSFET transistor amplifier with controlled output current | |
| JPS5951621A (ja) | Ｄ／ａコンバ−タ | |
| JP3298804B2 (ja) | 電流出力回路 | |
| JPH06268456A (ja) | 差動増幅器 | |
| JP2000252769A (ja) | プッシュプル型増幅回路 | |
| JPH06132797A (ja) | 出力バッファ回路 | |
| JP3005560B1 (ja) | 入力回路 | |
| KR0157956B1 (ko) | 출력 버퍼회로 | |
| JP2908254B2 (ja) | 三値論理入力回路 | |
| JP3039970B2 (ja) | Ｃｍｏｓ集積回路 | |
| JPH0537380A (ja) | 電流セル回路 | |
| JPH08102990A (ja) | 音声出力装置 | |
| JPS5890697A (ja) | レベル補正変調ゲ−ト |