KR0182512B1 - 멀티 타이머 회로 - Google Patents

멀티 타이머 회로 Download PDF

Info

Publication number
KR0182512B1
KR0182512B1 KR1019960009204A KR19960009204A KR0182512B1 KR 0182512 B1 KR0182512 B1 KR 0182512B1 KR 1019960009204 A KR1019960009204 A KR 1019960009204A KR 19960009204 A KR19960009204 A KR 19960009204A KR 0182512 B1 KR0182512 B1 KR 0182512B1
Authority
KR
South Korea
Prior art keywords
control signal
comparison voltage
charge
transistor
capacitor
Prior art date
Application number
KR1019960009204A
Other languages
English (en)
Other versions
KR970068159A (ko
Inventor
서맹호
최낙춘
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960009204A priority Critical patent/KR0182512B1/ko
Publication of KR970068159A publication Critical patent/KR970068159A/ko
Application granted granted Critical
Publication of KR0182512B1 publication Critical patent/KR0182512B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 타이머 회로에 관한 것으로서, 특히 하나의 타이머로 여러개의 타이머 동작을 할 수 있는 멀티 타이머 회로에 관한 것이다.
본 발명은 입력 단자에 인가된 신호에 의해 제1 및 제2 상태를 갖는 제어 신호를 발생하는 듀티 제어부; 상기 제어 신호의 제1상태에 응답하여 충전을 하며, 상기 제어 신호의 제2상태에 응답하여 방전됨으로서 점진적으로 증가하는 비교 전압을 발생하는 비교 전압 발생부; 및 상기 비교 전압 발생부의 출력 신호와 복수의 서로 다른 기준 전압을 각각 비교하여 서로 다른 천이 시기를 갖는 복수의 출력 신호를 발생하며, 가장 늦게 천이된 출력 신호에 의해 상기 듀티 제어부를 차단시키는 출력부를 구비한 것을 특징으로 한다.

Description

멀티 타이머 회로
제1도는 본 발명에 따른 멀티 타이머를 나타낸 회로도.
제2도는 본 발명에 따른 멀티 타이머의 동작 설명을 위한 파형도.
*도면의 주요부분에 대한 부호의 설명
10 : 외부 입력 단자 100 : 듀티 제어부
102, 104 : 전류원 110 : 전류 미러
120 : 충방전 수단 200 : 비교 전압 발생부
300 : 출력부
Q1, Q2, Q3 : 트랜지스터 Vref1-Vrefn : 기준 전압
Comp1-Compn : 비교기 Idis : 방전 전류
Icha : 충전 전류 C : 캐패시터
본 발명은 타이머 회로에 관한 것으로서, 특히 하나의 타이머로 여러개의 타이머 동작을 할 수 있는 멀티 타이머 회로에 관한 것이다.
일반적으로, IC 내부에 타이머를 구현하고자 할 때, 일정 주기를 분주하는 분주기를 이용하여 구현하거나, 오실레이터를 이용하여 짧은 주기의 타이머로 사용한다. 그러나 비교적 큰 주기를 갖는 타이머를 구현하기 위해서는 분주기를 이용할 경우 여러개의 분주기가 필요하게 되므로 IC 칩 사이즈가 매우 커지게 되며, 오실레이터를 사용하는 경우에는 캐패시터의 용량이 매우 커지게 되는 문제점이 있다.
또한 여러개의 타이밍 시점을 갖는 타이머가 필요한 경우에는 부수적인 회로의 추가가 불가피해지고, 오실레이터를 이용할 경우에는 타이머의 숫자만큼 오실레이터가 필요하게 되어 칩 사이즈의 증가, 외부소자 증가, 대용량 캐패시터 필요 등의 많은 단점들로 인해 적용하기가 불편할 뿐더러 사용했을 경우에도 비용이 많이 들게 되어 경제적 측면에서도 많은 부담을 감수해야 하는 문제점이 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 하나의 타이머로 여러개의 타이머 동작을 구현 할 수 있는 멀티 타이머 회로를 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명은 입력 단자에 인가된 신호에 의해 제1 및 제2상태를 갖는 제어 신호를 발생하는 듀티 제어부; 상기 제어 신호의 제1상태에 응답하여 충전을 하며, 상기 제어 신호의 제2상태에 응답하여 방전됨으로서 점진적으로 증가하는 비교 전압을 발생하는 비교 전압 발생부; 및 상기 비교 전압 발생부의 출력 신호와 복수의 서로 다른 기준 전압을 각각 비교하여 서로 다른 천이 시기를 갖는 복수의 출력 신호를 발생하며, 가장 늦게 천이된 출력 신호에 의해 상기 듀티 제어부를 차단시키는 출력부를 구비한 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 설명한다.
제1도는 본 발명에 따른 멀티 타이머를 나타낸 회로도로서, 듀티 제어부(100), 비교 전압 발생부(200), 출력부(300)를 구비한다.
상기 듀티 제어부(100)는 외부 입력 단자(10)에 인가된 신호를 통해 하이 및 로우 상태를 갖는 제어 신호를 발생한다.
상기 비교 전압 발생부(200)는 일정한 방전 전류(Idis)와 일정한 충전 전류(Icha)를 공급하기 위한 전류 미러(110)와, 상기 듀티 제어 신호(V1)에 응답하는 상기 전류 미러(110)에 의해 충방전 되는 충방전 수단(120)을 구비한다.
상기 전류 미러(110)는 일정한 정전류가 방전되도록 하기 위한 방전 전류원(102)과, 일정한 정전류가 충전되도록 하기 위한 충전 전류원(104)과, 상기 방전 전류원(102)과 접지 사이에 다이오드 연결인 제1트랜지스터(Q1)와 상기 충전 전류원(104)과 접지 사이에 연결되며 상기 제1트랜지스터(Q1)와 베이스가 공통 연결된 제2트랜지스터(Q2)와, 상기 제1 및 제2트랜지스터(Q1, Q2)의 공통 베이스와 접지 사이에 연결되며 상기 듀티 제어 신호(V1)에 응답하는 제3트랜지스터(Q3)로 구성된다.
상기 충방전 수단(120)은 상기 제2트랜지스터(Q2)의 콜렉터와 접지 사이에 연결된 캐패시터(C)로 구성된다.
상기 출력부(300)는 상기 비교 전압 발생부의 출력 신호(Vc)와 제1 내지 제n개의 서로 다른 기준 전압(Vref1-Vrefn)을 각각 비교하여 서로 다른 천이 시기를 갖는 제1 내지 제n개의 출력 신호(Vout1-Voutn)를 발생하는 히스테리시스 특성을 갖는 n개의 비교기(Comp1-Compn)로 구성된다. 여기에서, 가장 늦게 천이된 제n번째 비교기(Compn)의 출력 신호(Voutn)는 상기 듀티 제어부(100)를 차단시키도록 연결한다.
상기와 같은 구성으로 제2도에 있는 파형도를 참조하여 본 발명에 따른 멀티 타이머의 동작을 설명하면, 상기 외부 입력 단자(10)에 공급된 입력 신호(Vi)에 의해 상기 듀티 제어부(100)에서는 원하는 듀티비로 조절하여 제어 신호(V1)를 출력한다. 그리고 상기 제어 신호(V1)의 하이 상태에 응답하여 상기 제3트랜지스터(Q3)가 턴 온 될 때, 상기 제2트랜지스터(Q2)는 턴 오프되어 상기 캐패시터(C)에는 상기 충전 전류원(104)에 의해 충전이 된다. 또한 상기 제어 신호(V1)의 로우 상태에 응답하여 상기 제3트랜지스터(Q3)가 턴 오프 될 때, 상기 제2트랜지스터(Q2)는 턴 온 되어 상기 캐패시터(C)에 충전된 전하의 방전 경로를 형성하며, 상기 방전 전류원(102)을 통하여 흐르는 방전 전류(Idis)와 동일하게 방전된다. 이와 같이 상기 듀티 제어부(100)에서 듀티비를 조절하는 것에 의해 상기 캐패시터(C)의 충방전 시간을 조절할 수 있으며, 상기 충방전 전류원(102, 104)의 충방전 전류(Idis, Icha)도 가변할 수 있도록 하면 마찬가지로 상기 캐패시터(C)의 충방전 시간을 조절할 수 있게 된다.
상기와 같이 충방전 전류원(102, 104)의 충방전 전류비(Icha:Idis)와 상기 듀티비(tc:td)에 의해 상기 캐패시터의 충방전 시간(tc, td)이 결정되면 상기 캐패시터 전압의 변화량()이 결정되며, 상기 비교 전압 발생부(200)가 일정하게 충방전을 반복할 때마다 상기 캐패시터 전압(Vc)이 상기 캐패시터 전압의 변화량() 만큼씩 계속 증가하게 되며, 상기 캐패시터 전압(Vc)이 상기 제1기준 전압(Vref1)에 도달하면 상기 제1비교기(Comp1)에 의해 상기 제1출력(Vout1)이 하이가 되어 제1타이밍 시간(T1)을 갖는 타이머의 동작을 한다. 이후, 상기 캐패시터 전압(Vc)은 계속 증가하고 상기 제1비교기(Comp1)의 출력 전압(Vout1)은 히스테리시스 특성에 의해 계속 하이를 유지한다.
또한 상기 캐패시터 전압(Vc)이 계속 증가하여 제2기준 전압(Vref2)에 도달하면 제2비교기(Comp2)에서도 상기 제1비교기(Comp1)와 같은 동작을 하여 제2타이밍 시간(T2)을 갖는 타이머 동작을 한다.
즉, 상기와 같은 동작을 계속하면 원하는 타이밍 시간을 갖는 복수개의 원하는 타이밍 시간을 가질 수 있게 된다.
그리고 최종적으로 가장 긴 타이밍 시간(Tn)을 갖는 비교기(Compn)의 출력(Voutn)이 상기 듀티 제어부(100)를 차단시키도록 하는 것은, 상기 캐패시터 전압(Vc)이 계속 증가하여 최종 기준 전압(Vrefn)에 도달하면 최종 비교기(Compn) 출력(Voutn)이 하이가 되고, 상기 최종 비교기(Compn) 출력(Voutn)으로 상기 캐패시터(C)가 완전히 방전되도록 하기 위한 것이다.
따라서 상기 캐패시터 전압(Vc)은 최종 출력(Voutn)이 로우가 될 때까지 방전을 하며, 최종 비교기(Compn)의 출력(Voutn)이 다시 로우가 되는 시점은 상기 캐패시터 전압(Vc)이 완전 방전되어 0V가 되는 시점이다. 즉, 상기 캐패시터(C)가 완전 방전하고 나면 상기 듀티 제어부(100)의 차단 상태가 풀리게 되며, 이후 처음부터 다시 반복되는 동작을 한다. 이때 상기 각 비교기(Comp1-Compn)에 입력되는 기준 전압(Vref1-Vrefn)은 제1기준 전압(Vref1) 제2기준 전압(Vref2) ··· 제 n기준 전압(Vrefn)의 관계를 갖는다.
여기에서 제1타이밍 시간(T1), 제2타이밍 시간(T2), ···, 제n타이밍 시간(T3)을 식을 통하여 구해 보면 다음과 같다.
먼저, 충전시 Vc의 변화 :
따라서 (1)식과 (2)식으로부터 상기 캐패시터(C)가 일정하다면 충전 전류(Icha)와 상기 캐패시터(C)의 충전시간()에 의해 상기 캐패시터의 충전 전압 변화량()이 결정되고, 방전 전류(Idis)와 상기 캐패시터(C)의 방전 시간()에 의해 상기 캐패시터(C)의 방전 전압 변화량()이 결정됨을 알수 있다. 결국 충전 전류(Icha): 방전 전류(Idis), 충전 시간(tc): 방전 시간(td)의 비를 조절함으로서 상기 캐패시터 전압 변화량()을 원하는 값으로 결정할 수 있음을 알 수 있다.
위 식(1), (2)에서 볼 때, 상기 비교 전압 발생부(200)의 주기(Tosc)가 한 번 반복 될 때 마다 상기 캐패시터 전압(Vc)은 상기 캐패시터 전압 변화량() 만큼씩 증가하고, 상개 캐패시터 전압(Vc)이 상기 제1기준 전압(Vref)과 동일 할 때 제1타이밍 시간(T1)을 갖는 타이머가 되므로 제1타이밍 시간(T1)은 다음과 같이 구해진다.
같은 방법으로 타이머의 다른 타이밍 시간을 구하면, 제2타이밍 시간(T2)은,
제n타이밍 시간(Tn)은,
( Vcha : 캐패시터 충전 전압.
Vcha0: 캐패시터의 초기 충전 전압.
N1, N2, Nn : 비교 전압 발생부의 주기 반복 횟수.
T1, T2, Tn : 타이밍 시간.
Tosc : 비교 전압 발생부의 주기. )
즉, 충전 전류(Icha): 방전 전류(Idis)와 충전 시간(tc): 방전 시간(td)의 비로 상기 캐패시터의 전압 변화량()을 결정하고, 상기 각 비교기(Comp1-Compn)의 기준 전압(Vref1-Vrefn)을 설정하면 상기 각 기준 전압(Vref1-Vrefn)에 각각 비례하는 상기 비교 전압 발생부(200)의 주기 반복 횟수가 결정되어 각각의 타이밍 시간이 결정된다.
또한 상기 비교기들(Comp1-Compn)의 각 기준 전압(Vref1-Vrefn)을 가변적으로 하면 원하는 타이밍 시간을 갖도록 조절할 수도 있다.
따라서 본 발명은 하나의 타이머로 여러개의 타이머 동작을 구현 할 수 있다.

Claims (5)

  1. 입력단자에 인가된 신호에 의해 제1 및 제2상태를 갖는 제어신호를 발생하는 듀티 제어부(100); 상기 제어신호의 제1상태에 응답하여 충전을 하며, 상기 제어신호의 제2상태에 응답하여 방전되어 점차적으로 증가하는 비교전압을 발생하는 비교전압 발생부(200); 및 상기 비교전압 발생부로부터 출력되는 비교전압과 복수개의 서로 다른 기준 전압을 각각 비교하여 복수개의 출력신호를 발생하기 위한 복수개의 비교기들을 구비하여, 상기 복수개의 출력신호들중 가장 늦게 천이되는 출력신호를 상기 듀티 제어부로 출력하는 출력부(300)를 구비한 것을 특징으로 하는 멀티 타이머 회로.
  2. 제1항에 있어서, 상기 비교전압 발생부(200)는 일정한 방전 전류와 일정한 충전전류를 공급하기 위한 전류 미러(110); 및 상기 제어신호에 응답하여 상기 전류 미러에 의해 충방전되는 충방전 수단(120)을 구비한 것을 특징으로 하는 멀티 타이머 회로.
  3. 제2항에 있어서, 상기 전류 미러는 일정한 정전류가 충전 및 방전되도록 하기 위한 충전 및 방전 전류원; 상기 제1방전 전류원에 연결된 콜렉터와 베이스와 접지전압에 연결된 에미터를 가진 제1트랜지스터; 상기 충전 전류원에 연결된 콜렉터와 상기 제1트랜지스터의 베이스에 연결된 베이스와 접지전압에 연결된 에미터를 가진 제2트랜지스터; 및 상기 제1 및 제2트랜지스터들의 공통 베이스에 연결된 콜렉터와 접지전압에 연결된 에미터와 상기 듀티 제어신호가 인가되는 베이스를 가진 제3트랜지스터를 구비한 것을 특징으로 하는 멀티 타이머 회로.
  4. 제3항에 있어서, 상기 충전 및 방전 전류원은 가변할 수 있는 것을 특징으로 하는 멀티 타이머 회로.
  5. 제1항에 있어서, 상기 기준전압은 가변할 수 있는 것을 특징으로 하는 멀티 타이머 회로.
KR1019960009204A 1996-03-29 1996-03-29 멀티 타이머 회로 KR0182512B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960009204A KR0182512B1 (ko) 1996-03-29 1996-03-29 멀티 타이머 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960009204A KR0182512B1 (ko) 1996-03-29 1996-03-29 멀티 타이머 회로

Publications (2)

Publication Number Publication Date
KR970068159A KR970068159A (ko) 1997-10-13
KR0182512B1 true KR0182512B1 (ko) 1999-04-15

Family

ID=19454477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009204A KR0182512B1 (ko) 1996-03-29 1996-03-29 멀티 타이머 회로

Country Status (1)

Country Link
KR (1) KR0182512B1 (ko)

Also Published As

Publication number Publication date
KR970068159A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
US7391247B2 (en) Timing vernier using a delay locked loop
KR910008514B1 (ko) 재기동가능한 멀티바이브레이터
US6181269B1 (en) Method for controlling an analog/digital converter
US8884666B2 (en) Clock generator
JP3460913B2 (ja) 可変遅延時間発生回路とその方法
US20100320981A1 (en) Power control circuit, power supply device, and electronic device
US7982438B2 (en) Method and circuit for controlling the refresh rate of sampled reference voltages
KR0182512B1 (ko) 멀티 타이머 회로
JP3963421B2 (ja) 制御発振システムとその方法
US8264266B2 (en) Clock with regulated duty cycle and frequency
JP3431053B2 (ja) タイミング発生装置
JP3183494B2 (ja) タイミング信号発生回路
JP2007507137A (ja) Ｒｃ発振回路
KR19990078269A (ko) 지연회로
US6384645B2 (en) Integrated generator of a slow voltage ramp
JP2002140131A (ja) クロック生成回路及びそれを用いた昇圧回路
KR100205004B1 (ko) 반도체 장치용 발진회로
JP3116922B2 (ja) 半導体集積回路
KR0153866B1 (ko) 타이머
JP3446425B2 (ja) 周波数同期回路
KR920004916B1 (ko) 구형파의 위상 지연회로
KR0168022B1 (ko) 클럭지연발생기
TWI750777B (zh) 具時序跳躍控制之電壓產生電路
SU1661973A2 (ru) Блокинг-генератор
JP3702169B2 (ja) 昇圧システム

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960329

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960329

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980917

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981211

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981211

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011116

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021112

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031117

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041105

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051109

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061129

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20071129

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20081201

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20091126

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20101125

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20111125

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20121022

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20130917

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20130917

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20140925

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20140925

Start annual number: 17

End annual number: 17

FPAY Annual fee payment

Payment date: 20151014

Year of fee payment: 18

PR1001 Payment of annual fee

Payment date: 20151014

Start annual number: 18

End annual number: 18

PC1801 Expiration of term