JPH10506251A

JPH10506251A - 可制御発振器装置

Info

Publication number: JPH10506251A
Application number: JP8514230A
Authority: JP
Inventors: ブラクスボグダン; ロートハインツ−ユルゲン
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1994-10-28
Filing date: 1995-10-17
Publication date: 1998-06-16
Also published as: US5852387A; EP0788681A1; DE4438670A1; EP0788681B1; WO1996013899A1; DE59503730D1

Abstract

(57)【要約】比較器ユニット及び２つのカレントミラー回路を有する可制御発生器装置が提案される。前記比較器ユニットの信号入力側には、インピーダンス変換器が前置接続されており、前記カレントミラー回路を介しては、発振器周波数及びインピーダンス変換器の出力インピーダンスが制御される。被制御出力インピーダンスにより発生器周波数の調整領域が拡大される。

Description

【発明の詳細な説明】可制御発振器装置本発明は、請求の範囲１の上位概念にて規定されている可制御発振器の回路装置に関する。その種の回路装置は、例えば下記刊行物から公知である。ＴｈｅＭａｃｒｏｃｈｉｐ、Ｄｅｓｉｇｎｍａｎｕａｌ、１９８７、ＦｅｒａｎｔｉＩｎｔｅｒｄｅｓｉｇｎ、Ｉｎｃ．ＳｃｏｔｔｓＶａｌｌｅｙ、Ｃａｌｉｆｏｒｎｉａ、第１頁。上記回路装置は、殊に、高い及び低い周波数のもとでの、周波数調整のための調整量と、予期される発振器周波数との間での不整合性、不精確性が増大するという欠点を有する。本発明の課題とするところは、ＶＣＯを大きな周波数領域に適するように構成することにある。本発明によれば、上記課題は、請求の範囲１に規定され構成要件により解決される。本発明により得られる利点とするところは、発振器周波数に影響を及ぼす電流を発振器の記憶ユニットの充電及び放電のためにのみ使用し、発振器を特に、著しく大きな繰返周波数及び極めて小さい繰返周波数の生成に適したものにし得るということである。回路装置の更なる利点とするところは、繰返周波数の低減と共に、当該回路装置の電流消費が低下し、そして、わずかな要求パワーのもとで有利な効率が得られることである。当該の回路装置により得られる更なる利点とするところは繰返周波数が著しく広い領域で調整可能であることである。当該装置のなお更なる利点とするところは、当該装置をＩＣで実施でき、所要の外部コンポーネントは極めて僅かで済むことである。上記回路装置の更なる利点とするところは、当該回路装置は温度補償され、そして、非飽和動作モードで動作し、それにより、大きな周波数安定性が得られることである。本発明の更なる特徴点は、図を用いての実施例の詳細な説明から明らかである。図は次の通りである。図２は、発振器の概略図である図２は、発振器の回路構成図である。図３及び図４は、発振器の詳細図である。図１のブロック接続図及び図２に示されているような簡単化構成に即して以下本発明の対象技術を説明する。上記回路装置は、殊に電子回路（これはコンバータの主電流回路中に設けられ得る）の制御に適する。図１中次の回路が当該の可制御発振器ＶＣＯ内に配置されている。ＦＣＩ：周波数制御入力側ＶＣＯＳ：ＶＣＯ−ＳｗｉｔｃｈＶＣＯスイッチＣＳＶＣＯ：ＣｕｒｒｅｎｔＳｏｕｒｃｅＶＣＯ；電流源ＶＣＯＴＣＣＳ：ＴｅｍｐｅｒａｔｕｒｅＣｏｍｐｅｎｓａｔｅｄＣｕｒｒｅｎｔＳｏｕｒｃｅ；温度補償電流源ＶＩＣ：ＶｏｌｔａｇｅｔｏＣｕｒｒｅｎｔＣｏｎｖｅｒｔｅｒ；電圧 −電流コンバータＣＦＦＶＣＯ；ＣｏｍｐａｒａｔｏｒＣＯ、ＥＣＬ−Ｆｌｉｐ−ＦｌｏｐＥＣＬ−ＦＦ１、ＨＬＲ：Ｈｉｇｈ／ＬＯＷＲｅｆｅｒｅｎｃｅ．個々の回路は、制御端子を有する。当該の制御端子を介しては、可制御発振器の出力信号の周波数が影響を受け得る。ＣＶＣＯ：最大クロック周波数決定のためのＣ１のコンデンサ端子ＩＲＥＧ：ｒｅｆｌで示す基準電圧により調整された内部限定値を有する周波数の低減のための調整入力側ＯＰＴＯ：周波数低減のための電流調整入力側Ｉ／Ｆ：端子ＣＶＣＯと関連しての最大周波数の調整図１における略示の回路構成により小さな出力及び高い周波数で動作し、広範囲に亘って周波数を変化させることが可能である。而して、６ＧＨｚの遷移周波数を有する高速トランジスタが使用されており、ここで、当該トランジスタは、非飽和状態で動作する。このことにより得られる利点とするところは、高いスイッチング周波数のもとで回路装置の電力消費が低く抑えられることである。周波数を広い領域にて変化し、温度に依存しないようにするため、数１０倍ないし何１０倍に亘って（over the decades）、温度補償された電流で動作する。記憶及び制御機能を実施するため、ＶＣＯにおける制御監視回路ＥＣＬ−ＦＦ１が使用され、該回路は、一定の差異的、区別的のレベルで動作する。周波数の低減、制御監視回路部分の入力インピーダンスは、常時適合化される。図２は、本発明の理解に必要な簡単化された回路構成を示す。次ぎに調整入力側ＯＰＴＯ及びＩＲＥＧにおける調整要求リクエストが存在しない場合に就いて説明する。調整設定入力側への調整要求リクエストが存在しないので、発振器は、最大周波数ＶＣＯｍａｘを有する出力信号を送出する。最大周波数は、容量Ｃ１、抵抗ＲＩ／Ｆ及び上限の電位限界値（これは、第１の基準電圧ＶＦにより定まる）及び下限の電位限界値（これは第２基準電圧ＶＧにより定まる）により設定（セッティング）せしめられる。最大の周波数電流は、カレントミラーＱ２０３Ｉ／Ｆｍａｘにて鏡映的に流れる。差動段Ｑ１、Ｑ２として構成されたスイッチＶＣＯＳを介しては、コンデンサＣ１は、電流源として作用するトランジスタＱ２００を介して充電され、そして電流源として作用するトランジスタＱ２００を介して放電される。電流源Ｑ２２００及びＱ３は、次のように選定される、即ち、コンデンサＣ１にて所望の周期期間を有する鋸歯状波振動がセッティングされるように選定される。インピーダンス変換器Ｑ４２を介しては、コンデンサＣ１に加わる電圧電位が、２つのコンパレータＱ４１、Ｑ３８から形成されたウインドコンパレータＦＫへ伝えられる。ウインドコンパレータＦＫは、コンデンサＣに現れる電圧電位を、コンパレータＱ４１に加わる第１の基準電圧ＶＦと、又はコンパレータＱ４１に加わる第１の基準電圧ＶＧと比較する。ウインドコンパレータＱ４１、Ｑ３８の出力信号により、フリップフロップＥＣＬ−ＦＦ１におけるセットないしリセットが行われる。Ｑ４５…Ｑ５０により形成されたスイッチングユニットレベルシフトＬＳを用いて、容量Ｃ１の充電又は放電は、スイッチＱ１、Ｑ２を介して、終了され（第１又は第２基準電圧ＶＦ、ＶＧに到達したとき）そして、放電又は充電が開始される。フリップフロップＥＣＬ−ＦＦ１の出力側からは、同時に可制御発振器ＶＣＯの回路装置全体のＥＣＬ出力信号ＭＯＳＡ、ＭＯＳＬが送出される。該ＭＯＳＡ，ＭＯＳＬによっては、例えば、コンパータの主電流回路中に配置されたスイッチを制御し得る。当該の出力信号ＭＯＳＨ，ＭＯＳＬによっては、例えば、コンバータ中に配置されたスイッチは、パワーＭＯＳトランジスタが制御され得る。次ぎに、調整要求リクエストにより、端子ＩＲＥＧ又はＯＰＴＯを介して電圧制御発振器ＶＣＯの出力信号の周波数に影響を与えようとする場合における回路の動作に就いて説明する。両調整電流は、スイッチングユニットＦＣＩにてまとめられる。最大可能の調整電流ＩＦｍａｘは、そのつど、調整電流ＩＲＥＧ、ＯＰＴＯ（Ｑ２０８、Ｑ７０及びカレントミラーＱ２０３）の和だけ低減される。当該電流に依存する鋸歯状波振動の周期期間は、同様に電流低減に比例して減少する。コンデンサＣ１にて３角波電圧は、上限及び下限の限界値（第１及び第２基準電圧）を有するウインドコンパレータＦＫを介して走査、検出されるので、ウインドコンパレータＦＫの入力インピーダンスにより、周期期間の増大が制限されることとなる、それというのは、ウインドコンパレータＦＫの入力電流が、Ｃ１の充放電電流の領域内に入ることとなるからである。このことを回避するため、Ｑ４１／Ｑ３の入力抵抗が絶えず、Ｑ４１／Ｑ４０、Ｑ３３／Ｑ３６、Ｑ３５／Ｑ３７を介してＶＣＯの動作周波数に適合される。入力インピーダンスの適合は、次のようにしてＶＣＯの電流呼出、検出を介して行われる、即ち、Ｑ１０を介して同時に、可制御発振器ＶＣＯの周波数調整のため実際値−電流がウインドコンパレータＦＫのインピーダンス変換器にも供給されるのである。このことにより、得られる利点とするところは、ＶＣＯの大きな実際値−電流に対してインピーダンス変換器段が、従って、大きなミラー電流Ｑ４０、Ｑ３７、Ｑ３６の故に高速であり、そして、他方ではＶＣＯの小さな実際値電流に対してＱ４２における電流が相応に低減される。それにより、Ｑ４２のベース電流は、ＶＣＯの周波数調整に関して広い領域内で、同様に比例する量を成す。それというのは、Ｑ４２のエミッタ電流が、直接実際値−電流−調整量から得られるからである。図３及び図４には図２に示す簡単化の図示内容の詳細な回路装置構成を示す。スイッチングコンポーネントＶＩＣの端子Ｉ／Ｆにて、トランジスタＱ７０、Ｑ７１を介して電圧−電流変換が行われる。トランジスタＱ６５…Ｑ７１、Ｑ２１５…Ｑ２１７及び電圧源ＶＤ（これはバンドキャップとして構成されている）により形成されたバッファ回路により、次のことが達成される、即ち、トランジスタＱ７０、Ｑ７１により抽出された電流が、温度依存性でなく、そして、それにより、周波数が温度領域に関して変化しないことが達成される。Ｑ７０のコレクタを流れる電流は、ＣＳＶＣＯＱ２００…Ｑ２０４のカレントミラーに供給される。トランジスタＱ２００…Ｑ２０４は、Ｑ３…Ｑ１１と共に周波数可変動作モードのための電流発生器を成す。ＶＣＯＳ（これは、トランジスタＱ１、Ｑ２により形成されている）を介しては、ＣＳＶＣＯの反転充電が行われる。トランジスタＱ１、Ｑ２のベースには、差異的、区別的電圧が現れる。ベースの制御に応じてＣＳＶＣＯは、Ｑ２００を介して充電され、又はＱ３、Ｑ４を介して放電される、それというのは、Ｑ２０４にて発生される放電電流が、比２：１（トランジスタＱ９、Ｑ１０、Ｑ３、Ｑ４）でミラー的ないし鏡映的に流れる。ＣＳＶＣＯの電圧の特性経過は、３角波状である。ＣＳＶＣＯにて生じる３角波振幅の大きさは、基準電圧ＶＦ及びＶＧにより設定され、該基準電圧は、トランジスタＱ１２４、Ｑ１２２、Ｑ８０ないし、Ｑ１２５、Ｑ１２３、Ｑ８１を介してＶＣＯ（コンパレータＣＯ／ＥＣＬ− フリップフロップスイッチング又／周波数）に供給される。Ｑ３３及びＱ３５を介してはコンパレータ、ＥＣＬフリップフロップ／周波数に基準電圧が加わり、前記コンパレータは、Ｑ４２を介して、ＶＣＯにおける電圧を当該の基準−又は限界値電圧ＶＦ、ＶＧと比較する。ＶＣＯＳが基準電圧の上方又は下方の値に達すると、フリップフロップＱ４３、Ｑ４４にて、Ｑ４１を介してＶＦに到達の際は行なわれ、又はＱ３８を介してＶＦに到達した際には、セットが行われる。電流源Ｑ５１〜Ｑ５４及び３．３Ｋのコレクタ抵抗における電流の選定により、フリップフロップトランジスタＱ４３、Ｑ４４にて、３２０mＶの区別的信号（differential signal）が得られ、該信号によっては、Ｑ４５…Ｑ５０を介してＶＣＯスイッチＱ１、Ｑ２が切換られる。これまでに述べた回路の特異性は、入力回路の構成により生ぜしめられ、上記入力回路は、Ｑ３６、Ｑ３７、Ｑ４０を介してカレントミラーＱ９、Ｑ１０から電流を、コンパレータの入力段に鏡映的に流す。ここで、次のような利点が得られる、即ち、Ｑ４２のベースにおける入力電流がＶＣＯコンパレータＱ１、Ｑ２における電流に依存するようになり、従って、比１：１００で端子ＶＣＯにて周波数変化の際、当該のベース電流は、同じ比だけ変化し、それにより、ダーリントン段Ｑ４２、Ｑ３９、Ｑ４１が速度の点でＶＣＯ−周波数に適合される。電流源Ｑ５１…Ｑ５６は、固定的に調整された電流で動作するので、ダーリントン入力トランジスタＱ３３／Ｑ３４、Ｑ３５／Ｑ３８、Ｑ４２／Ｑ４１、Ｑ４２／Ｑ３９により、ＶＣＯ電流へのインピーダンス整合及びコレクタＱ４２、４４における一定レベルへの変換が可能である。ここで、周波数調整は、次のような回路構成により行われる。回路例において、実現構成された、トランジスタのミラー比の場合、ＶＣＯの最大周波数は、端子Ｉ／Ｆにて調整された電流、振幅の大きさ、３角波電圧変化幅ＶＦ−ＶＧないしスイング、端子ＶＣＯにおけるコンデンサの大きさにより決定可能である。ＶＣＯの周波数を決定するために使用し得る時間ｔ1,ｔ2は、次のように算出し得る。ＶＦ−ＶＧ＝0,6Ｖ３角波電圧−変化幅ないし−、スイングＶＤ＝1.26Ｖ（バンドキャップ電圧）ＲＩ／Ｆ：端子Ｉ／Ｆにおける抵抗ｆ_vco：ＶＣＯの周波数周波数の調整は、回路における端子ＩＲＥＧ及びＯＰＴＯを介して実施可能である。カレントミラーＱ２０８、Ｑ２０９は、Ｑ２０８のコレクタにおいて、端子ＩＲＥはＯＰＴＯから流れる電流を次のようにカレントミラー２００ないしＱ２０４に鏡映的、ミラー的に流す、即ち、Ｑ２０８及び７０の電流が減算的に重畳し得るように鏡映的に当該電流を流す。コレクタＱ２０８の電流が、コレクタＱ７０の電流の値の大きさに達すると、カレントミラーＱ２００…Ｑ２０４は、無電流になり、端子ＶＣＯにおける周波数は０である。ここで下記の関係性が与えられる。ｔ１_opto/ireg：端子ＯＰＴＯ又はＩＲＥＧの位置における端子ＶＣＯにおけるＫＤＳＣＶＣＯの放電時間ｔ２_opto/ireg：端子ＯＰＴＯ又はＩＲＥＧの位置における端子ＶＣＯにおけるＫＤＳＣＶＣＯの充電時間ｆ_VCO _opto/iregアクティブ端子ＯＰＴＯ又はＩＲＥＧの場合におけるＶＣＯの周波数その種の周波数調整によっては、周波数変化、変動の大きな領域が与えられる。ＩＣ回路構成では１：３００より大の周波数変化、変動が実現可能である。入力側ＯＰＴＯ及びＩＲＥＧは、トランジスタＱ２０９にて結合され、オア回路として、周波数調整、設定機能に作用する。入力側ＯＰＴＯは、例えば、光学的カプラを介して変換器の２次側の制御監視機を引き受け得、そして、入力側ＩＲＥＧを介して、１次側のパワートランジスタの最大電流の制御監視を行い得る。

【手続補正書】特許法第１８４条の８第１項【提出日】１９９６年１０月３１日【補正内容】請求の範囲１．可制御発振器装置（ＶＣＯ）であって、比較器ユニット（Ｑ４１、Ｑ１８）を有し、該比較器ユニットは、それの信号入力側に供給される、メモリ素子（Ｃ１）の電圧電位を第１及び第２基準電圧電位（ＶＦ、ＶＧ）と比較するものであり、制御段（ＥＣＬ−ＦＦ１）を有し、該制御段は、比較器ユニット（Ｑ４１、Ｑ３８）に接続されており、該比較器ユニットにより制御されて、スイッチングユニット（Ｑ１、Ｑ２）を介して、充電−及び放電サイクルを定めるものであり、被制御電流源（Ｑ２００）として構成された２つのカレントミラーユニットが、カレントミラー素子（Ｃ１）の充、放電のため設けられており、ここで、第１カレントミラーユニットの１つの入力側を介して調整電流（Ｉｆｘ）が供給、給電され、第１の出力側がメモリ素子（Ｃ１）に接続されており、第２出力側が、第２カレントミラーユニットの１つの入力側に接続されて。それにより、調整電流（Ｉｆｘ）により第１、第２カレントミラーユニット（Ｑ２００、Ｑ２０３、Ｑ２０４、Ｑ２０４；Ｑ３、Ｑ１０、Ｑ４０）を介して発振器周波数が制御されるように構成されている可制御発振器装置において、インピーダンス変換器（Ｑ４２）が設けられており、該変換器の入力側は、メモリユニット（Ｃ１）に接続され、それの出力側は、比較器ユニット（Ｑ４１、Ｑ３８）信号入力側に接続されており、更に、第１カレントミラーユニット（Ｑ２００、Ｑ２０３、Ｑ２０４）の第２入力側は直接第２カレントミラーユニットの入力側に接続されており、前記第２カレントミラーユニットの第１出力側はスイッチングユニット（Ｑ１、Ｑ２）を介して、メモリ素子（Ｃ１）に接続されており、また、前記第２カレントミラーユニットの第２入力側は同様に比較器ユニット（Ｑ４１、Ｑ３８）の信号入力側に接続されており、更に、インピーダンス変換器（Ｑ４２）のエミッタが、電流源（Ｑ４０）と接続され、該電流源の出力電流が調整電流（Ｉｆｘ）に比例するように構成されていることを特徴とする可制御発振器装置。

───────────────────────────────────────────────────── フロントページの続き (72)発明者ハインツ−ユルゲンロートドイツ連邦共和国Ｄ−80469 ミュンヘンハンス−ザクス−シュトラーセ６

Claims

【特許請求の範囲】１．可制御発振器装置（ＶＣＯ）であって、比較器ユニット（Ｑ４１、Ｑ１８）を有し、該比較器ユニットの、それの信号入力側に供給されるメモリ蓄積素子（Ｃ１）電圧電位を第１及び第２基準電圧電位（ＶＦ、ＶＧ）と比較するものであり、制御段（ＥＣＬ−ＦＦ１）を有し、該制御段は、比較器ユニット（Ｑ４１、Ｑ３８）に接続されており、該比較器ユニットにより制御されて、スイッチングユニット（Ｑ１、Ｑ２）を介して、充電−及び放電サイクルを定めるものであり、被制御電流源（Ｑ２００）として構成された２つのカレントミラーユニットが、カレントミラー素子（Ｃ１）の充、放電のため設けられており、ここで、第１カレントミラーユニットの１つの入力側を介して調整電流（Ｉｆｘ）が供給、給電され、第１の出力側がメモリ素子（Ｃ１）に接続されており、第２出力側が、第２カレントミラーユニットの１つの入力側に接続されていて、それにより、調整電流（Ｉｆｘ）により第１、第２カレントミラーユニット（Ｑ２００、Ｑ２０３、Ｑ２０４、Ｑ２０４；Ｑ３、Ｑ１０、Ｑ４０）を介して発振器周波数が制御されるように構成されている可制御発振器装置において、インピーダンス変換器（Ｑ４２）が設けられており、該変換器の入力側は、メモリ蓄積ユニット（Ｃ１）に接続され、それの出力側は、比較器ユニット（Ｑ４１、Ｑ３８）信号入力側に接続されており、更に、第１カレントミラーユニット（Ｑ２００、Ｑ２０３、Ｑ２０４）の第２入力側は直接第２カレントミラーユニットの入力側に接続されており、前記第２カレントミラーユニットの第１出力側はスイッチングユニット（Ｑ１、Ｑ２）を介して、メモリ蓄積素子（Ｃ１）に接続されており、また、前記第２カレントミラーユニットの第２出力側は同様に比較器ユニット（Ｑ４１、Ｑ３８）の信号入力側に接続されていることを特徴とする可制御発振器装置。２．カレントミラーとして、それのベース端子を以て相互接続された少なくとも２つのトランジスタ（Ｑ２００、Ｑ２０４；Ｑ３、Ｑ４０、Ｑ３７、Ｑ３６）及び当該のベース端子に接続された１つのダイオード（Ｑ２０３；Ｑ１０）が設けられていることを特徴とする請求の範囲１記載の装置。３．前記比較器ユニット（Ｑ４１、Ｑ３８）は、第１及び第２コンパレータにより形成されたウインドコンパレータとして構成されていることを特徴とする請求の範囲１又は２記載の装置。４．インピーダンス変換器（Ｑ３３）が設けられており、該インピーダンス変換器の入力側には、第１の基準電位（ＶＦ）が加わり、前記インピーダンス変換器の出力側は、第１コンパレータ（Ｑ４１）の基準電圧入力側に接続されており、更に第２インピーダンス変換器（Ｑ３５）が設けられており、前記第２変換器の入力側には、第２基準電圧電位（ＶＧ）が加わり、変換器の出力側は、第２コンパレータ（Ｑ３８）の基準電圧入力側に接続されており、前記の第２の可制御電流源（Ｑ３）は、２つの更なる出力側を有し、該更なる出力側はそれぞれ、第１及び第２インピーダンス変換器（Ｑ３３、Ｑ３５）の１つの出力側に接続されていることを特徴とする請求の範囲１から３までのうちいずれか１項記載の装置。５．制御段として双安定マルチバイブレータ（ＥＣＬ−ＦＦ１）が設けられており、該双安定マルチバイブレータは、ウインドコンパレータ（Ｑ４１、Ｑ３８）の出力信号により制御されるように構成されていることを特徴とする請求の範囲１から４までのうちいずれか１項記載の装置。６．レベル適合化ユニット（ＬＳ）が設けられており、該レベル適合化ユニットを介しては、双安定マルチバイブレータ（ＥＣＬ−ＦＦ１）の出力信号がスイッチングユニット（ＶＣＯＳ）に供給されるように構成されていることを特徴とする請求の範囲１から５までのうちいずれか１項記載の装置。７．電流減算ユニット（ＳＵＢ）が設けられており該電流減算ユニット（ＳＵＢ）には、一定の最大電流及び少なくとも１つの制御電流が供給され、前記電流減算ユニット（ＳＵＢ）は、それの出力側にて調整電流（Ｉｆｘ）を送出するように構成されていることを特徴とする請求の範囲１から６までのうちいずれか１項記載の装置。