JPH08293773A - トランジスタ駆動回路 - Google Patents
トランジスタ駆動回路Info
- Publication number
- JPH08293773A JPH08293773A JP7096581A JP9658195A JPH08293773A JP H08293773 A JPH08293773 A JP H08293773A JP 7096581 A JP7096581 A JP 7096581A JP 9658195 A JP9658195 A JP 9658195A JP H08293773 A JPH08293773 A JP H08293773A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- state
- output
- push
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 少ない消費電流でプッシュ・プル型回路の出
力トランジスタの誤点弧を防ぐトランジスタ駆動回路を
提供する。 【構成】 出力トランジスタＭ１を駆動するための駆動
回路１内の出力バッファ部３に対して、トランジスタＳ
１、抵抗Ｒ１、Ｒ３、コンデンサーＣ１を有する電流供
給回路６を設ける。スイッチング信号源５が出力するス
イッチング信号がＬＯＷレベルからＨＩＧＨレベルに変
化すると、その信号はコンデンサーＣ１を介して正パル
スとしてトランジスタＳ１のベースに印加され、トラン
ジスタＳ１は、その瞬間のみＯＮ状態となる。そのとき
トランジスタＳ１を介して流れる電流は、トランジスタ
Ｑ１１のベース電流となる。その後、トランジスタＳ１
はＯＦＦ状態に戻る。
力トランジスタの誤点弧を防ぐトランジスタ駆動回路を
提供する。 【構成】 出力トランジスタＭ１を駆動するための駆動
回路１内の出力バッファ部３に対して、トランジスタＳ
１、抵抗Ｒ１、Ｒ３、コンデンサーＣ１を有する電流供
給回路６を設ける。スイッチング信号源５が出力するス
イッチング信号がＬＯＷレベルからＨＩＧＨレベルに変
化すると、その信号はコンデンサーＣ１を介して正パル
スとしてトランジスタＳ１のベースに印加され、トラン
ジスタＳ１は、その瞬間のみＯＮ状態となる。そのとき
トランジスタＳ１を介して流れる電流は、トランジスタ
Ｑ１１のベース電流となる。その後、トランジスタＳ１
はＯＦＦ状態に戻る。
Description
【０００１】
【産業上の利用分野】本発明は、トランジスタ駆動回路
に係り、特にプッシュ・プル型回路のトランジスタを駆
動する回路に関する。
に係り、特にプッシュ・プル型回路のトランジスタを駆
動する回路に関する。
【０００２】
【従来の技術】プッシュ・プル型回路は、一般に多くの
電子回路の一部として広く使用されている。例えば、同
期整流方式のＤＣ−ＤＣコンバータの一部として用いら
れ、ＩＣとしてパソコン等に組み込まれることも多い。
電子回路の一部として広く使用されている。例えば、同
期整流方式のＤＣ−ＤＣコンバータの一部として用いら
れ、ＩＣとしてパソコン等に組み込まれることも多い。
【０００３】プッシュ・プル型回路は、例えば２つのト
ランジスタを直列に接続し、両端に所定の電圧を印加し
て、２つのトランジスタのＯＮ状態とＯＦＦ状態とをそ
れぞれ交互に切替え、２つのトランジスタが接続されて
いる点から出力を取り出す構成を有している。
ランジスタを直列に接続し、両端に所定の電圧を印加し
て、２つのトランジスタのＯＮ状態とＯＦＦ状態とをそ
れぞれ交互に切替え、２つのトランジスタが接続されて
いる点から出力を取り出す構成を有している。
【０００４】また、プッシュ・プル型回路は、各トラン
ジスタ駆動用の駆動回路を有している。この駆動回路
は、これら２つのトランジスタが交互にＯＮ状態に切り
替わるように制御するものであり、電子回路内に設けら
れているスイッチング信号源からの信号に基づいてこの
動作を行うものである。
ジスタ駆動用の駆動回路を有している。この駆動回路
は、これら２つのトランジスタが交互にＯＮ状態に切り
替わるように制御するものであり、電子回路内に設けら
れているスイッチング信号源からの信号に基づいてこの
動作を行うものである。
【０００５】図５は、従来のプッシュ・プル型回路の一
例を示した図である。図５においては、直列接続されて
いる出力トランジスタＭ１及びＭ２の接続点Ｎ１から出
力端子Ｔ１が取り出されており、この出力端子Ｔ１より
プッシュ・プル回路としての出力を得る。なお、同図の
回路においては、出力トランジスタＭ１はｐ−ＭＯＳＦ
ＥＴ、出力トランジスタＭ２はｎ−ＭＯＳＦＥＴ、トラ
ンジスタＱ２１、Ｑ２２は共にｎｐｎ型バイポーラトラ
ンジスタである。
例を示した図である。図５においては、直列接続されて
いる出力トランジスタＭ１及びＭ２の接続点Ｎ１から出
力端子Ｔ１が取り出されており、この出力端子Ｔ１より
プッシュ・プル回路としての出力を得る。なお、同図の
回路においては、出力トランジスタＭ１はｐ−ＭＯＳＦ
ＥＴ、出力トランジスタＭ２はｎ−ＭＯＳＦＥＴ、トラ
ンジスタＱ２１、Ｑ２２は共にｎｐｎ型バイポーラトラ
ンジスタである。
【０００６】スイッチング信号源５は、出力トランジス
タＭ１及びＭ２を制御するためのスイッチング信号を駆
動回路５１及び５２に対して出力する。そして、駆動回
路５１及び５２は、それぞれ受信したスイッチング信号
に基づいて各出力トランジスタＭ１、Ｍ２を駆動する。
駆動回路５２は、トランジスタＱ２１、Ｑ２２、インバ
ータＩＮＶ２を有する構成であり、駆動回路５１は、駆
動回路５２と同じ構成である。
タＭ１及びＭ２を制御するためのスイッチング信号を駆
動回路５１及び５２に対して出力する。そして、駆動回
路５１及び５２は、それぞれ受信したスイッチング信号
に基づいて各出力トランジスタＭ１、Ｍ２を駆動する。
駆動回路５２は、トランジスタＱ２１、Ｑ２２、インバ
ータＩＮＶ２を有する構成であり、駆動回路５１は、駆
動回路５２と同じ構成である。
【０００７】以下に、このような構成のプッシュ・プル
型回路の動作を述べる。スイッチング信号源５がＨＩＧ
Ｈレベル信号を出力すると、駆動回路５２において、ト
ランジスタＱ２１のベースにＨＩＧＨレベル信号が入力
され、トランジスタＱ２２のベースにＬＯＷレベル信号
が入力される。したがって、トランジスタＱ２１がＯＮ
状態、トランジスタＱ２２がＯＦＦ状態となり、出力ト
ランジスタＭ２のゲートにＨＩＧＨレベル信号が印加さ
れるので、出力トランジスタＭ２はＯＮ状態になる。同
様に、出力トランジスタＭ１のゲートにもＨＩＧＨレベ
ル信号が印加されるが、出力トランジスタＭ１はｐ−Ｍ
ＯＳなので、ＯＦＦ状態となる。
型回路の動作を述べる。スイッチング信号源５がＨＩＧ
Ｈレベル信号を出力すると、駆動回路５２において、ト
ランジスタＱ２１のベースにＨＩＧＨレベル信号が入力
され、トランジスタＱ２２のベースにＬＯＷレベル信号
が入力される。したがって、トランジスタＱ２１がＯＮ
状態、トランジスタＱ２２がＯＦＦ状態となり、出力ト
ランジスタＭ２のゲートにＨＩＧＨレベル信号が印加さ
れるので、出力トランジスタＭ２はＯＮ状態になる。同
様に、出力トランジスタＭ１のゲートにもＨＩＧＨレベ
ル信号が印加されるが、出力トランジスタＭ１はｐ−Ｍ
ＯＳなので、ＯＦＦ状態となる。
【０００８】このように、出力トランジスタＭ１がＯＦ
Ｆ状態、Ｍ２がＯＮ状態となると、出力端子Ｔ１は低電
位状態となる。この状態をプル状態と呼ぶ。一方、スイ
ッチング信号源５がＬＯＷレベル信号を出力すると、上
記状態とは逆に、出力トランジスタＭ１がＯＮ状態、Ｍ
２がＯＦＦ状態となり、出力端子Ｔ１は高電位状態とな
る。この状態をプッシュ状態と呼ぶ。
Ｆ状態、Ｍ２がＯＮ状態となると、出力端子Ｔ１は低電
位状態となる。この状態をプル状態と呼ぶ。一方、スイ
ッチング信号源５がＬＯＷレベル信号を出力すると、上
記状態とは逆に、出力トランジスタＭ１がＯＮ状態、Ｍ
２がＯＦＦ状態となり、出力端子Ｔ１は高電位状態とな
る。この状態をプッシュ状態と呼ぶ。
【０００９】このように、プッシュ・プル型回路は、ス
イッチング信号源５が出力するスイッチング信号に従っ
て、出力端子Ｔ１の状態を制御する。
イッチング信号源５が出力するスイッチング信号に従っ
て、出力端子Ｔ１の状態を制御する。
【００１０】
【発明が解決しようとする課題】ところで、出力トラン
ジスタＭ２がＯＮ状態からＯＦＦ状態に変化すると、同
時に、出力トランジスタＭ１がＯＦＦ状態からＯＮ状態
になるので、出力端子Ｔ１あるいは出力トランジスタＭ
１とＭ２の接続点Ｎ１における電位は低電位（接地電
位）から高電位（電圧ＶCC）にまで上昇する。
ジスタＭ２がＯＮ状態からＯＦＦ状態に変化すると、同
時に、出力トランジスタＭ１がＯＦＦ状態からＯＮ状態
になるので、出力端子Ｔ１あるいは出力トランジスタＭ
１とＭ２の接続点Ｎ１における電位は低電位（接地電
位）から高電位（電圧ＶCC）にまで上昇する。
【００１１】この切替えの瞬間において、接続点Ｎ１の
電位が急激に上昇すると、出力トランジスタＭ２のドレ
インとゲート間の寄生容量の影響により、本来低電位で
なければならない出力トランジスタＭ２のゲートの電位
も、接続点Ｎ１の電位に引きずられて高くなってしま
う。このように、出力トランジスタＭ２のターンオフ時
にそのゲート電位が上昇すると、誤点弧が発生して出力
トランジスタＭ２をＯＮ状態にしてしまう恐れがある。
この場合、出力トランジスタＭ１、Ｍ２は共にＯＮ状態
となり、出力トランジスタＭ１、Ｍ２に貫通電流が流れ
てしまう。
電位が急激に上昇すると、出力トランジスタＭ２のドレ
インとゲート間の寄生容量の影響により、本来低電位で
なければならない出力トランジスタＭ２のゲートの電位
も、接続点Ｎ１の電位に引きずられて高くなってしま
う。このように、出力トランジスタＭ２のターンオフ時
にそのゲート電位が上昇すると、誤点弧が発生して出力
トランジスタＭ２をＯＮ状態にしてしまう恐れがある。
この場合、出力トランジスタＭ１、Ｍ２は共にＯＮ状態
となり、出力トランジスタＭ１、Ｍ２に貫通電流が流れ
てしまう。
【００１２】上述のような出力トランジスタＭ２の誤点
弧を防ぐために、駆動回路５２は、トランジスタＱ２２
に大きなベース電流を流し、トランジスタＱ２２を介し
て大きな電流を引き抜くことによって出力トランジスタ
Ｍ２のゲート電位を低電位に維持する方法が実施されて
いる。ところが、出力トランジスタＭ２がいったんＯＦ
Ｆ状態になってしまえば、寄生容量の影響はなくなるの
で、そのＯＦＦ状態を維持するために必要なトランジス
タＱ２２のベース電流は小さくてよい。しかしながら、
図５に示す従来の駆動回路では、トランジスタＱ２２の
ベース電流は、出力トランジスタＭ２をＯＦＦ状態とす
る期間は、常に大きな値に固定されていた。このため、
必要以上の電流を消費していた。
弧を防ぐために、駆動回路５２は、トランジスタＱ２２
に大きなベース電流を流し、トランジスタＱ２２を介し
て大きな電流を引き抜くことによって出力トランジスタ
Ｍ２のゲート電位を低電位に維持する方法が実施されて
いる。ところが、出力トランジスタＭ２がいったんＯＦ
Ｆ状態になってしまえば、寄生容量の影響はなくなるの
で、そのＯＦＦ状態を維持するために必要なトランジス
タＱ２２のベース電流は小さくてよい。しかしながら、
図５に示す従来の駆動回路では、トランジスタＱ２２の
ベース電流は、出力トランジスタＭ２をＯＦＦ状態とす
る期間は、常に大きな値に固定されていた。このため、
必要以上の電流を消費していた。
【００１３】上記問題点は、プル側の出力トランジスタ
Ｍ２に限らず、同様にプッシュ側の出力トランジスタＭ
１のゲートとドレイン間にも生じ得る。本発明は上記の
ような誤点弧を生じることなく、また、電流消費も必要
以上に多くすることもなく、より小さなＩＣとして構成
することができるように単純な構成を有するトランジス
タの駆動回路を提供することを目的とする。
Ｍ２に限らず、同様にプッシュ側の出力トランジスタＭ
１のゲートとドレイン間にも生じ得る。本発明は上記の
ような誤点弧を生じることなく、また、電流消費も必要
以上に多くすることもなく、より小さなＩＣとして構成
することができるように単純な構成を有するトランジス
タの駆動回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明のトランジスタ駆
動回路は、プッシュ・プル型回路における出力トランジ
スタがＯＮ状態からＯＦＦ状態に転ずる瞬間を含む所定
の時間の間、出力トランジスタを誤点弧させないように
所定の電圧で駆動するように構成する。
動回路は、プッシュ・プル型回路における出力トランジ
スタがＯＮ状態からＯＦＦ状態に転ずる瞬間を含む所定
の時間の間、出力トランジスタを誤点弧させないように
所定の電圧で駆動するように構成する。
【００１５】特に、本発明の第１のトランジスタ駆動回
路は、プッシュ側出力トランジスタのＯＮ状態とＯＦＦ
状態を駆動制御するプッシュ側トランジスタ駆動手段
と、プル側出力トランジスタのＯＮ状態とＯＦＦ状態を
駆動制御するプル側トランジスタ駆動手段と、プッシュ
側出力トランジスタがＯＦＦ状態からＯＮ状態へ、プル
側出力トランジスタがＯＮ状態からＯＦＦ状態へ転じる
瞬間を含む所定の時間の間、プル側トランジスタ駆動手
段に電流を加える電流供給手段とを有し、電流供給手段
が電流を加えた場合には、プル側トランジスタ駆動手段
が、電流供給手段が電流を加えないときよりも高い電圧
に基づいてプル側出力トランジスタを駆動する。
路は、プッシュ側出力トランジスタのＯＮ状態とＯＦＦ
状態を駆動制御するプッシュ側トランジスタ駆動手段
と、プル側出力トランジスタのＯＮ状態とＯＦＦ状態を
駆動制御するプル側トランジスタ駆動手段と、プッシュ
側出力トランジスタがＯＦＦ状態からＯＮ状態へ、プル
側出力トランジスタがＯＮ状態からＯＦＦ状態へ転じる
瞬間を含む所定の時間の間、プル側トランジスタ駆動手
段に電流を加える電流供給手段とを有し、電流供給手段
が電流を加えた場合には、プル側トランジスタ駆動手段
が、電流供給手段が電流を加えないときよりも高い電圧
に基づいてプル側出力トランジスタを駆動する。
【００１６】本発明の第２のトランジスタ駆動回路は、
プッシュ側トランジスタ駆動手段とプル側トランジスタ
駆動手段とを備えると共に、プル側出力トランジスタが
ＯＦＦ状態からＯＮ状態へ、プッシュ側出力トランジス
タがＯＮ状態からＯＦＦ状態へ転じる瞬間を含む所定の
時間の間、プッシュ側トランジスタ駆動手段に電流を加
える電流供給手段とを有し、電流供給手段が電流を加え
た場合には、プッシュ側トランジスタ駆動手段が、電流
供給手段が電流を加えないときよりも高い電圧に基づい
てプッシュ側出力トランジスタを駆動する。
プッシュ側トランジスタ駆動手段とプル側トランジスタ
駆動手段とを備えると共に、プル側出力トランジスタが
ＯＦＦ状態からＯＮ状態へ、プッシュ側出力トランジス
タがＯＮ状態からＯＦＦ状態へ転じる瞬間を含む所定の
時間の間、プッシュ側トランジスタ駆動手段に電流を加
える電流供給手段とを有し、電流供給手段が電流を加え
た場合には、プッシュ側トランジスタ駆動手段が、電流
供給手段が電流を加えないときよりも高い電圧に基づい
てプッシュ側出力トランジスタを駆動する。
【００１７】
【作用】プッシュ・プル型回路の出力トランジスタが誤
点弧を起こしやすいＯＮ状態からＯＦＦ状態に転ずる瞬
間を含む所定の時間の間、誤点弧を生じない電圧に基づ
いて出力トランジスタを駆動するので誤点弧が生じない
上に、この電圧での駆動は所定の時間の間なので、出力
トランジスタがＯＮ状態からＯＦＦ状態に転じた後にＯ
ＦＦ状態で安定して動作している場合には出力トランジ
スタの安定動作に適した電圧で駆動することが出来る。
点弧を起こしやすいＯＮ状態からＯＦＦ状態に転ずる瞬
間を含む所定の時間の間、誤点弧を生じない電圧に基づ
いて出力トランジスタを駆動するので誤点弧が生じない
上に、この電圧での駆動は所定の時間の間なので、出力
トランジスタがＯＮ状態からＯＦＦ状態に転じた後にＯ
ＦＦ状態で安定して動作している場合には出力トランジ
スタの安定動作に適した電圧で駆動することが出来る。
【００１８】すなわち、プル側出力トランジスタがＯＮ
状態からＯＦＦ状態に転ずるとき、プッシュ側出力トラ
ンジスタはＯＦＦ状態からＯＮ状態に転じるので、ＯＮ
状態になったプッシュ側出力トランジスタに引きずられ
るようにプル側出力トランジスタが自身の寄生容量の影
響によりＯＦＦ状態であるべきときにＯＮ状態になって
しまうという誤点弧が生じやすい。そこで、このような
誤点弧が生じるときに、トランジスタ駆動手段がＯＦＦ
状態であるべきプル側出力トランジスタを高い電圧に基
づいて駆動することにより誤点弧を防ぐことができる。
状態からＯＦＦ状態に転ずるとき、プッシュ側出力トラ
ンジスタはＯＦＦ状態からＯＮ状態に転じるので、ＯＮ
状態になったプッシュ側出力トランジスタに引きずられ
るようにプル側出力トランジスタが自身の寄生容量の影
響によりＯＦＦ状態であるべきときにＯＮ状態になって
しまうという誤点弧が生じやすい。そこで、このような
誤点弧が生じるときに、トランジスタ駆動手段がＯＦＦ
状態であるべきプル側出力トランジスタを高い電圧に基
づいて駆動することにより誤点弧を防ぐことができる。
【００１９】逆に、プッシュ側出力トランジスタがＯＮ
状態からＯＦＦ状態に転ずるとき、プル側出力トランジ
スタはＯＦＦ状態からＯＮ状態に転じる場合に、プッシ
ュ側出力トランジスタの誤点弧を防止することが出来
る。
状態からＯＦＦ状態に転ずるとき、プル側出力トランジ
スタはＯＦＦ状態からＯＮ状態に転じる場合に、プッシ
ュ側出力トランジスタの誤点弧を防止することが出来
る。
【００２０】更に、高い電圧に基づいてプル側あるいは
プッシュ側のトランジスタを駆動するのは、誤点弧の生
じるトランジスタのＯＮ状態からＯＦＦ状態への切替え
のときであるので、トランジスタ駆動手段は、トランジ
スタがＯＦＦ状態に安定して動作している場合には、よ
り小さな電圧すなわち安定動作に適した電圧に基づいて
トランジスタを駆動し、誤点弧を防止するためだけに必
要以上の電圧に基づいて出力トランジスタを駆動する必
要がない。
プッシュ側のトランジスタを駆動するのは、誤点弧の生
じるトランジスタのＯＮ状態からＯＦＦ状態への切替え
のときであるので、トランジスタ駆動手段は、トランジ
スタがＯＦＦ状態に安定して動作している場合には、よ
り小さな電圧すなわち安定動作に適した電圧に基づいて
トランジスタを駆動し、誤点弧を防止するためだけに必
要以上の電圧に基づいて出力トランジスタを駆動する必
要がない。
【００２１】
【実施例】図１は、本発明のトランジスタ駆動回路の第
１の実施例を示す回路図であり、プッシュ側とプル側の
両方に本発明を適用した構成図である。ここで、同図に
おいては、図５と同じ構成要素には同じ参照符号を付し
てある。
１の実施例を示す回路図であり、プッシュ側とプル側の
両方に本発明を適用した構成図である。ここで、同図に
おいては、図５と同じ構成要素には同じ参照符号を付し
てある。
【００２２】図１において、出力トランジスタＭ１及び
出力トランジスタＭ２のそれぞれのゲートに、出力トラ
ンジスタＭ１駆動用の駆動回路１と出力トランジスタＭ
２駆動用の駆動回路２が接続されている。スイッチング
信号源５の出力端子Ｉ１、Ｉ２からは同じスイッチング
信号が出力され、それぞれ駆動回路１、２に入力される
ようになっている。
出力トランジスタＭ２のそれぞれのゲートに、出力トラ
ンジスタＭ１駆動用の駆動回路１と出力トランジスタＭ
２駆動用の駆動回路２が接続されている。スイッチング
信号源５の出力端子Ｉ１、Ｉ２からは同じスイッチング
信号が出力され、それぞれ駆動回路１、２に入力される
ようになっている。
【００２３】第１の実施例の駆動回路１、２は、それぞ
れ出力バッファ部３、４、および電流供給回路６、７か
ら構成されている。電流供給回路６、７は、それぞれト
ランジスタＳ１、Ｓ２、抵抗Ｒ１、Ｒ２、コンデンサＣ
１、Ｃ２、抵抗Ｒ３、Ｒ４、ＡＮＤ回路ＡＮＤ１、ＡＮ
Ｄ２とを含み、駆動回路２の電流供給回路７には更にイ
ンバータＩＮＶ３が含まれている。トランジスタＳ１お
よびＳ２は、それぞれ抵抗Ｒ１、Ｒ２を介して電圧ＶCC
に接続され、ＯＮ状態になったときにはトランジスタＱ
１１、Ｑ２２にベース電流を供給する構成となってい
る。すなわち、電圧ＶCCから供給される電圧がそれぞれ
抵抗Ｒ１、Ｒ２を介してトランジスタＱ１１、Ｑ２２の
ベースに印加される。なお、ここではトランジスタＳ
１、Ｓ２は共にｎｐｎ型バイポーラトランジスタであ
る。
れ出力バッファ部３、４、および電流供給回路６、７か
ら構成されている。電流供給回路６、７は、それぞれト
ランジスタＳ１、Ｓ２、抵抗Ｒ１、Ｒ２、コンデンサＣ
１、Ｃ２、抵抗Ｒ３、Ｒ４、ＡＮＤ回路ＡＮＤ１、ＡＮ
Ｄ２とを含み、駆動回路２の電流供給回路７には更にイ
ンバータＩＮＶ３が含まれている。トランジスタＳ１お
よびＳ２は、それぞれ抵抗Ｒ１、Ｒ２を介して電圧ＶCC
に接続され、ＯＮ状態になったときにはトランジスタＱ
１１、Ｑ２２にベース電流を供給する構成となってい
る。すなわち、電圧ＶCCから供給される電圧がそれぞれ
抵抗Ｒ１、Ｒ２を介してトランジスタＱ１１、Ｑ２２の
ベースに印加される。なお、ここではトランジスタＳ
１、Ｓ２は共にｎｐｎ型バイポーラトランジスタであ
る。
【００２４】トランジスタＳ１とＳ２のベースは、それ
ぞれコンデンサＣ１、Ｃ２を介してＡＮＤ回路ＡＮＤ
１、ＡＮＤ２に接続される。ただし、ＡＮＤ２とＣ２と
の間にはインバータＩＮＶ３が設けられている。これら
ＡＮＤ回路はスイッチング信号源５から駆動回路１、２
への入力の論理和をとり、スイッチング信号をコンデン
サを介してトランジスタＳ１、Ｓ２に供給する。
ぞれコンデンサＣ１、Ｃ２を介してＡＮＤ回路ＡＮＤ
１、ＡＮＤ２に接続される。ただし、ＡＮＤ２とＣ２と
の間にはインバータＩＮＶ３が設けられている。これら
ＡＮＤ回路はスイッチング信号源５から駆動回路１、２
への入力の論理和をとり、スイッチング信号をコンデン
サを介してトランジスタＳ１、Ｓ２に供給する。
【００２５】ここで、コンデンサＣ１と抵抗Ｒ３、コン
デンサＣ２と抵抗Ｒ４はそれぞれトランジスタＳ１、Ｓ
２のベースにパルス状の信号を入力するように設けられ
ている。
デンサＣ２と抵抗Ｒ４はそれぞれトランジスタＳ１、Ｓ
２のベースにパルス状の信号を入力するように設けられ
ている。
【００２６】出力バッファ部３は出力トランジスタＭ１
を駆動する構成として、トランジスタＱ１１、Ｑ１２か
らなるプッシュ・プル型の構成を有している。トランジ
スタＱ１１、Ｑ１２のベース側には、出力段への十分な
駆動力を得るためにバッファ回路ＢＵＦ１、ＢＵＦ２が
設けられている。
を駆動する構成として、トランジスタＱ１１、Ｑ１２か
らなるプッシュ・プル型の構成を有している。トランジ
スタＱ１１、Ｑ１２のベース側には、出力段への十分な
駆動力を得るためにバッファ回路ＢＵＦ１、ＢＵＦ２が
設けられている。
【００２７】トランジスタＱ１２のベース側にはインバ
ータＩＮＶ１が設けられていて、トランジスタＱ１１と
トランジスタＱ１２を交互にＯＮ状態にするよう構成さ
れており、トランジスタＱ１１のベースにはトランジス
タＳ１のエミッタが接続されて電流供給回路６からのベ
ース電流の供給を受けるよう構成されている。
ータＩＮＶ１が設けられていて、トランジスタＱ１１と
トランジスタＱ１２を交互にＯＮ状態にするよう構成さ
れており、トランジスタＱ１１のベースにはトランジス
タＳ１のエミッタが接続されて電流供給回路６からのベ
ース電流の供給を受けるよう構成されている。
【００２８】出力バッファ部４は出力バッファ部３と基
本的に同じ構成となっている。すなわち、トランジスタ
Ｑ２１、Ｑ２２は出力トランジスタＭ２を駆動する構成
としてプッシュ・プル型回路構成を有しており、トラン
ジスタＱ２１のベースにはバッファ回路ＢＵＦ３が、ト
ランジスタＱ２２のベースにはバッファ回路ＢＵＦ４と
インバータＩＮＶ２とが接続されている。そして、電流
供給回路７からのベース電流の供給を受けるように、ト
ランジスタＳ２のエミッタがトランジスタＱ２２のベー
スに接続されている。
本的に同じ構成となっている。すなわち、トランジスタ
Ｑ２１、Ｑ２２は出力トランジスタＭ２を駆動する構成
としてプッシュ・プル型回路構成を有しており、トラン
ジスタＱ２１のベースにはバッファ回路ＢＵＦ３が、ト
ランジスタＱ２２のベースにはバッファ回路ＢＵＦ４と
インバータＩＮＶ２とが接続されている。そして、電流
供給回路７からのベース電流の供給を受けるように、ト
ランジスタＳ２のエミッタがトランジスタＱ２２のベー
スに接続されている。
【００２９】図２は、第１の実施例の回路における信号
およびトランジスタのスイッチング状態の変化の様子を
示すタイミングチャートである。同図において、はス
イッチング信号源５から出力されるスイッチング信号、
はトランジスタＳ１のベースに入力する信号、はト
ランジスタＳ２のベースに入力する信号である。ここ
で、トランジスタＳ１、Ｓ２は正の信号のときのみＯＮ
状態になる。、はトランジスタＱ１１およびＱ２２
の各ベース電流を示している。そして、、は出力ト
ランジスタＭ１、Ｍ２のＯＮ、ＯＦＦ状態を示してい
る。
およびトランジスタのスイッチング状態の変化の様子を
示すタイミングチャートである。同図において、はス
イッチング信号源５から出力されるスイッチング信号、
はトランジスタＳ１のベースに入力する信号、はト
ランジスタＳ２のベースに入力する信号である。ここ
で、トランジスタＳ１、Ｓ２は正の信号のときのみＯＮ
状態になる。、はトランジスタＱ１１およびＱ２２
の各ベース電流を示している。そして、、は出力ト
ランジスタＭ１、Ｍ２のＯＮ、ＯＦＦ状態を示してい
る。
【００３０】以下に、図１と図２を参照して、本発明の
第１の実施例の動作説明をする。まず、スイッチング信
号源５がＬＯＷレベル信号を出力している間は、トラン
ジスタＳ１、Ｓ２はＯＦＦ状態となっている。
第１の実施例の動作説明をする。まず、スイッチング信
号源５がＬＯＷレベル信号を出力している間は、トラン
ジスタＳ１、Ｓ２はＯＦＦ状態となっている。
【００３１】一方、上記ＬＯＷレベルのスイッチング信
号が出力バッファ部３、４に入力されると、このＬＯＷ
レベル信号はバッファ回路ＢＵＦ１、ＢＵＦ３を介して
トランジスタＱ１１、Ｑ２１のベースに入力され、これ
らトランジスタＱ１１、Ｑ２１をＯＦＦ状態にする。ま
た、トランジスタＱ１２、Ｑ２２には、それぞれインバ
ータＩＮＶ１、ＩＮＶ２を介して上記スイッチング信号
が入力されるので、トランジスタＱ１２、Ｑ２２はＯＮ
状態になる。したがって、出力トランジスタＭ１および
Ｍ２のゲートは、それぞれトランジスタＱ１２およびＱ
２２によって低電位状態とされ、ｐ−ＭＯＳＦＥＴであ
る出力トランジスタＭ１はＯＮ状態に、ｎ−ＭＯＳＦＥ
Ｔである出力トランジスタＭ２はＯＦＦ状態となる。こ
のとき、出力端子Ｔ１には高電位（電圧ＶCC）が出力さ
れる。
号が出力バッファ部３、４に入力されると、このＬＯＷ
レベル信号はバッファ回路ＢＵＦ１、ＢＵＦ３を介して
トランジスタＱ１１、Ｑ２１のベースに入力され、これ
らトランジスタＱ１１、Ｑ２１をＯＦＦ状態にする。ま
た、トランジスタＱ１２、Ｑ２２には、それぞれインバ
ータＩＮＶ１、ＩＮＶ２を介して上記スイッチング信号
が入力されるので、トランジスタＱ１２、Ｑ２２はＯＮ
状態になる。したがって、出力トランジスタＭ１および
Ｍ２のゲートは、それぞれトランジスタＱ１２およびＱ
２２によって低電位状態とされ、ｐ−ＭＯＳＦＥＴであ
る出力トランジスタＭ１はＯＮ状態に、ｎ−ＭＯＳＦＥ
Ｔである出力トランジスタＭ２はＯＦＦ状態となる。こ
のとき、出力端子Ｔ１には高電位（電圧ＶCC）が出力さ
れる。
【００３２】次に、スイッチング信号源５が出力端子Ｉ
１、Ｉ２から出力するスイッチング信号がＬＯＷレベル
からＨＩＧＨレベルに変化したときの動作を説明する。
このスイッチング信号のレベル変化により、図２の、
に示されているように、コンデンサＣ１、Ｃ２の出力
側、すなわち、トランジスタＳ１、Ｓ２のベースに、そ
のレベル変化の直後にパルス状の信号が印加される。こ
こで、トランジスタＳ１には、そのベースに瞬間的に電
流を供給する信号（正パルスと呼ぶ）が印加され、トラ
ンジスタＳ２には、インバータＩＮＶ３が設けられてい
るので、そのベースから瞬間的に電流を引き抜く信号
（負パルスと呼ぶ）が印加される。
１、Ｉ２から出力するスイッチング信号がＬＯＷレベル
からＨＩＧＨレベルに変化したときの動作を説明する。
このスイッチング信号のレベル変化により、図２の、
に示されているように、コンデンサＣ１、Ｃ２の出力
側、すなわち、トランジスタＳ１、Ｓ２のベースに、そ
のレベル変化の直後にパルス状の信号が印加される。こ
こで、トランジスタＳ１には、そのベースに瞬間的に電
流を供給する信号（正パルスと呼ぶ）が印加され、トラ
ンジスタＳ２には、インバータＩＮＶ３が設けられてい
るので、そのベースから瞬間的に電流を引き抜く信号
（負パルスと呼ぶ）が印加される。
【００３３】したがって、スイッチング信号がＬＯＷレ
ベルからＨＩＧＨレベルに変化すると、その直後の短い
期間だけトランジスタＳ１がＯＮ状態になる。ただし、
トランジスタＳ２はＯＦＦ状態のままである。これによ
り、出力バッファ部３においては、トランジスタＳ１を
介して流れる電流が、トランジスタＱ１１のベースに流
れ込む。
ベルからＨＩＧＨレベルに変化すると、その直後の短い
期間だけトランジスタＳ１がＯＮ状態になる。ただし、
トランジスタＳ２はＯＦＦ状態のままである。これによ
り、出力バッファ部３においては、トランジスタＳ１を
介して流れる電流が、トランジスタＱ１１のベースに流
れ込む。
【００３４】また、トランジスタＱ１１には、ＨＩＧＨ
レベルのスイッチング信号としてベース電流が供給され
る。従って、トランジスタＱ１１のベースには、スイッ
チング信号がＬＯＷレベルからＨＩＧＨレベルに変化し
た直後において、トランジスタＳ１を介して流れる電流
およびバッファ回路ＢＵＦ１を介したスイッチング信号
自身による電流が供給され、スイッチング信号がＨＩＧ
Ｈレベルに安定した状態では、バッファ回路ＢＵＦ１を
介したスイッチング信号自身による電流のみが供給され
る。
レベルのスイッチング信号としてベース電流が供給され
る。従って、トランジスタＱ１１のベースには、スイッ
チング信号がＬＯＷレベルからＨＩＧＨレベルに変化し
た直後において、トランジスタＳ１を介して流れる電流
およびバッファ回路ＢＵＦ１を介したスイッチング信号
自身による電流が供給され、スイッチング信号がＨＩＧ
Ｈレベルに安定した状態では、バッファ回路ＢＵＦ１を
介したスイッチング信号自身による電流のみが供給され
る。
【００３５】一方、出力バッファ部４では、ＨＩＧＨレ
ベルのスイッチング信号はインバータＩＮＶ２で反転さ
れてトランジスタＱ２２のベースに印加され、またトラ
ンジスタＳ２もＯＦＦ状態なので、トランジスタＱ２２
はＯＦＦ状態を維持する。このとき、トランジスタＱ２
１はＨＩＧＨレベル信号を受けてＯＮ状態となってお
り、出力トランジスタＭ２のゲートには電圧ＶCCが印加
される。
ベルのスイッチング信号はインバータＩＮＶ２で反転さ
れてトランジスタＱ２２のベースに印加され、またトラ
ンジスタＳ２もＯＦＦ状態なので、トランジスタＱ２２
はＯＦＦ状態を維持する。このとき、トランジスタＱ２
１はＨＩＧＨレベル信号を受けてＯＮ状態となってお
り、出力トランジスタＭ２のゲートには電圧ＶCCが印加
される。
【００３６】そして、図２の、に示されているよう
に、出力トランジスタＭ１はＯＮ状態からＯＦＦ状態に
切り替わる。また、出力トランジスタＭ２はＯＦＦ状態
からＯＮ状態に切り替わる。すると、接続点Ｎ１は高電
位から低電位に落ちるので、出力トランジスタＭ１のゲ
ートとドレイン間の寄生容量の効果により、出力トラン
ジスタＭ１のゲート電圧を上昇させようとする力が働
く。
に、出力トランジスタＭ１はＯＮ状態からＯＦＦ状態に
切り替わる。また、出力トランジスタＭ２はＯＦＦ状態
からＯＮ状態に切り替わる。すると、接続点Ｎ１は高電
位から低電位に落ちるので、出力トランジスタＭ１のゲ
ートとドレイン間の寄生容量の効果により、出力トラン
ジスタＭ１のゲート電圧を上昇させようとする力が働
く。
【００３７】ところで、図２のとに図示されている
ように、出力トランジスタＭ１がＯＮ状態からＯＦＦ状
態になるとき、トランジスタＱ１１のベースには、トラ
ンジスタＳ１を介して流れる電流およびバッファ回路Ｂ
ＵＦ１を介したスイッチング信号自身による電流が供給
される。これにより、その瞬間において、トランジスタ
Ｑ１１の出力インピーダンスがさらに低下し、トランジ
スタＱ１１を介して流れる電流が大きくなるので、出力
トランジスタＭ１のゲートのターンオフ時に、そのゲー
ト電位を高電位に保つための電流を供給することができ
る。すなわち、出力トランジスタＭ１のゲートとドレイ
ン間の寄生容量により出力トランジスタＭ１がＯＮ状態
になろうとする（誤点弧）のを防止することが出来る。
ように、出力トランジスタＭ１がＯＮ状態からＯＦＦ状
態になるとき、トランジスタＱ１１のベースには、トラ
ンジスタＳ１を介して流れる電流およびバッファ回路Ｂ
ＵＦ１を介したスイッチング信号自身による電流が供給
される。これにより、その瞬間において、トランジスタ
Ｑ１１の出力インピーダンスがさらに低下し、トランジ
スタＱ１１を介して流れる電流が大きくなるので、出力
トランジスタＭ１のゲートのターンオフ時に、そのゲー
ト電位を高電位に保つための電流を供給することができ
る。すなわち、出力トランジスタＭ１のゲートとドレイ
ン間の寄生容量により出力トランジスタＭ１がＯＮ状態
になろうとする（誤点弧）のを防止することが出来る。
【００３８】そして、トランジスタＳ１がＯＦＦ状態に
なった後は、トランジスタＱ１１のベース電流は、バッ
ファ回路ＢＵＦ１を介したスイッチング信号自身のみと
なる。このとき、出力トランジスタＭ１はＯＦＦ状態に
なっているので、この状態におけるトランジスタＱ１１
の役割は、出力トランジスタＭ１のＯＦＦ状態を安定さ
せることである。そして、出力トランジスタＭ１のＯＦ
Ｆ状態を安定させるためには、そのゲートに僅かな電流
を与えるだけでよいので、トランジスタＱ１１を介して
流れる電流は小さくてよく、そのベース電流も小さくて
よい。
なった後は、トランジスタＱ１１のベース電流は、バッ
ファ回路ＢＵＦ１を介したスイッチング信号自身のみと
なる。このとき、出力トランジスタＭ１はＯＦＦ状態に
なっているので、この状態におけるトランジスタＱ１１
の役割は、出力トランジスタＭ１のＯＦＦ状態を安定さ
せることである。そして、出力トランジスタＭ１のＯＦ
Ｆ状態を安定させるためには、そのゲートに僅かな電流
を与えるだけでよいので、トランジスタＱ１１を介して
流れる電流は小さくてよく、そのベース電流も小さくて
よい。
【００３９】このように、トランジスタＭ１のターンオ
フ時およびその近傍時には、トランジスタＭ１の誤点弧
を防止するためにトランジスタＱ１１のベースに大きな
電流を流し、トランジスタＭ１がＯＦＦ状態になった後
には、トランジスタＱ１１のベースにトランジスタＭ１
のＯＦＦ状態を安定させる程度の小さな電流を流す。す
なわち、トランジスタＭ１がＯＦＦ状態になった後に
は、トランジスタＭ１の誤点弧を防止する程度の大きな
電流を流すことはなく、駆動回路１において消費される
電流を小さくしながら、誤点弧を防ぐことができる。
フ時およびその近傍時には、トランジスタＭ１の誤点弧
を防止するためにトランジスタＱ１１のベースに大きな
電流を流し、トランジスタＭ１がＯＦＦ状態になった後
には、トランジスタＱ１１のベースにトランジスタＭ１
のＯＦＦ状態を安定させる程度の小さな電流を流す。す
なわち、トランジスタＭ１がＯＦＦ状態になった後に
は、トランジスタＭ１の誤点弧を防止する程度の大きな
電流を流すことはなく、駆動回路１において消費される
電流を小さくしながら、誤点弧を防ぐことができる。
【００４０】以上の説明と同様に、スイッチング信号源
５からのスイッチング信号がＨＩＧＨレベルからＬＯＷ
レベルに落ち込むときは、トランジスタＳ２がＯＮ状態
となり出力トランジスタＭ２の誤点弧を防止する。
５からのスイッチング信号がＨＩＧＨレベルからＬＯＷ
レベルに落ち込むときは、トランジスタＳ２がＯＮ状態
となり出力トランジスタＭ２の誤点弧を防止する。
【００４１】すなわち、このときには、図２のに図示
されているように、トランジスタＳ２のベースに正パル
スが入力される。そして、図２のに図示するように、
このタイミングでトランジスタＱ２２のベースにより大
きな電流が供給される。これにより、トランジスタＱ２
２が出力トランジスタＭ２のゲートに生じる電荷を引き
抜く能力を向上させることができる。この場合も、トラ
ンジスタＳ２がＯＦＦ状態になったあとは、トランジス
タＱ２２のベース電流は、バッファ回路ＢＵＦ４を介し
たスイッチング信号自身による小さな電流である。
されているように、トランジスタＳ２のベースに正パル
スが入力される。そして、図２のに図示するように、
このタイミングでトランジスタＱ２２のベースにより大
きな電流が供給される。これにより、トランジスタＱ２
２が出力トランジスタＭ２のゲートに生じる電荷を引き
抜く能力を向上させることができる。この場合も、トラ
ンジスタＳ２がＯＦＦ状態になったあとは、トランジス
タＱ２２のベース電流は、バッファ回路ＢＵＦ４を介し
たスイッチング信号自身による小さな電流である。
【００４２】よって、図２のに図示されているよう
に、出力トランジスタＭ２がＯＮ状態からＯＦＦ状態に
なるとき、出力トランジスタＭ２のゲートとドレイン間
の寄生容量によって誤点弧が発生するのを防止すること
ができる。また、出力トランジスタＭ２がＯＦＦ状態に
安定している場合には、トランジスタＱ２２のベースに
小さな電流を流すだけでよい。
に、出力トランジスタＭ２がＯＮ状態からＯＦＦ状態に
なるとき、出力トランジスタＭ２のゲートとドレイン間
の寄生容量によって誤点弧が発生するのを防止すること
ができる。また、出力トランジスタＭ２がＯＦＦ状態に
安定している場合には、トランジスタＱ２２のベースに
小さな電流を流すだけでよい。
【００４３】ここで、出力トランジスタＭ１のゲートに
加えられる信号は、駆動回路１を出る時点で駆動回路１
が持つ遅延時間により、トランジスタＱ１１のベースに
信号が入力されるよりも僅かに遅れる。これは、出力ト
ランジスタＭ２のゲートに入力される信号にも言えるこ
とであって、この結果、図２の、に図示されている
ように、出力トランジスタＭ１、Ｍ２のＯＮ・ＯＦＦの
切替えは、他の〜までの信号よりも駆動回路１、２
の遅延時間分だけ遅れることになる。
加えられる信号は、駆動回路１を出る時点で駆動回路１
が持つ遅延時間により、トランジスタＱ１１のベースに
信号が入力されるよりも僅かに遅れる。これは、出力ト
ランジスタＭ２のゲートに入力される信号にも言えるこ
とであって、この結果、図２の、に図示されている
ように、出力トランジスタＭ１、Ｍ２のＯＮ・ＯＦＦの
切替えは、他の〜までの信号よりも駆動回路１、２
の遅延時間分だけ遅れることになる。
【００４４】以上説明したように、第１の実施例の方式
によれば、出力トランジスタＭ１またはＭ２がＯＮ状態
からＯＦＦ状態に転じるときにのみ多くのベース電流を
流すことにより誤点弧を防止し、その他の期間には、必
要最低限の電流を流すようにしたので、電流消費を最小
限に抑えることが出来る。
によれば、出力トランジスタＭ１またはＭ２がＯＮ状態
からＯＦＦ状態に転じるときにのみ多くのベース電流を
流すことにより誤点弧を防止し、その他の期間には、必
要最低限の電流を流すようにしたので、電流消費を最小
限に抑えることが出来る。
【００４５】なお、第１の実施例は、電流供給回路の制
御信号（トランジスタＳ１、Ｓ２のベースに入力される
信号）として、出力バッファ部３、４に入力される信号
（スイッチング信号源５の出力端子Ｉ１、Ｉ２から出力
されるスイッチング信号）を利用する構成としたが、他
の実施例として、この制御信号を別途生成してトランジ
スタＳ１、Ｓ２のベースに直接入力する構成としても同
様の効果を得ることが出来る。
御信号（トランジスタＳ１、Ｓ２のベースに入力される
信号）として、出力バッファ部３、４に入力される信号
（スイッチング信号源５の出力端子Ｉ１、Ｉ２から出力
されるスイッチング信号）を利用する構成としたが、他
の実施例として、この制御信号を別途生成してトランジ
スタＳ１、Ｓ２のベースに直接入力する構成としても同
様の効果を得ることが出来る。
【００４６】図３は本発明のトランジスタ駆動回路の第
２の実施例を示す回路図である。ここで、図１と同じ構
成要素には同じ参照符号を付してある。第２の実施例に
おいては、スイッチング信号源５に電流供給回路駆動信
号源８が設けられている。電流供給回路駆動信号源８
は、スイッチング信号源５が出力端子Ｉ１、Ｉ２から出
力する矩形波状のスイッチング信号の立ち上がり、及び
立ち下がりに同期したパルス状の信号を生成し、出力端
子Ｉ３、Ｉ４から出力する。
２の実施例を示す回路図である。ここで、図１と同じ構
成要素には同じ参照符号を付してある。第２の実施例に
おいては、スイッチング信号源５に電流供給回路駆動信
号源８が設けられている。電流供給回路駆動信号源８
は、スイッチング信号源５が出力端子Ｉ１、Ｉ２から出
力する矩形波状のスイッチング信号の立ち上がり、及び
立ち下がりに同期したパルス状の信号を生成し、出力端
子Ｉ３、Ｉ４から出力する。
【００４７】出力端子Ｉ３は抵抗Ｒ５を介してトランジ
スタＳ１のベースに接続されており、出力端子Ｉ４は抵
抗Ｒ６を介してトランジスタＳ２に接続されている。こ
こで、出力端子Ｉ３から出力される信号は図２のに対
応し、出力端子Ｉ４から出力される信号は図２のに対
応する。
スタＳ１のベースに接続されており、出力端子Ｉ４は抵
抗Ｒ６を介してトランジスタＳ２に接続されている。こ
こで、出力端子Ｉ３から出力される信号は図２のに対
応し、出力端子Ｉ４から出力される信号は図２のに対
応する。
【００４８】ただし、図２の、の信号はスイッチン
グ信号の立ち下がり、あるいは立ち上がりの時にそれぞ
れ負パルスを生じているが、電流供給回路駆動信号源８
が生成する信号は、このような負パルスを含む必要はな
く、立ち上がり時あるいは立ち下がり時に生じる正パル
スのみがあればよい。
グ信号の立ち下がり、あるいは立ち上がりの時にそれぞ
れ負パルスを生じているが、電流供給回路駆動信号源８
が生成する信号は、このような負パルスを含む必要はな
く、立ち上がり時あるいは立ち下がり時に生じる正パル
スのみがあればよい。
【００４９】出力端子Ｉ３から出力される信号は出力端
子Ｉ１、Ｉ２から出力されるスイッチング信号の立ち上
がりに同期してトランジスタＳ１をＯＮ状態にするの
で、トランジスタＱ１１のベースに入力される電流は図
２のと同様になる。また、同じように、出力端子Ｉ４
から出力される信号は出力端子Ｉ１、Ｉ２から出力され
るスイッチング信号の立ち下がりに同期してトランジス
タＳ２をＯＮ状態にするので、トランジスタＱ２２のベ
ースに入力される電流は図２のと同様になる。
子Ｉ１、Ｉ２から出力されるスイッチング信号の立ち上
がりに同期してトランジスタＳ１をＯＮ状態にするの
で、トランジスタＱ１１のベースに入力される電流は図
２のと同様になる。また、同じように、出力端子Ｉ４
から出力される信号は出力端子Ｉ１、Ｉ２から出力され
るスイッチング信号の立ち下がりに同期してトランジス
タＳ２をＯＮ状態にするので、トランジスタＱ２２のベ
ースに入力される電流は図２のと同様になる。
【００５０】このように、第２の実施例においては、ス
イッチング信号源５の生成するスイッチング信号に同期
させて、トランジスタＳ１、Ｓ２のベースに加えられる
信号を生成する電流供給回路駆動信号源８を設けること
により、第１の実施例と同様の作用を得ている。
イッチング信号源５の生成するスイッチング信号に同期
させて、トランジスタＳ１、Ｓ２のベースに加えられる
信号を生成する電流供給回路駆動信号源８を設けること
により、第１の実施例と同様の作用を得ている。
【００５１】これら上記実施例においては、プッシュ側
の出力トランジスタＭ１の駆動回路１とプル側の出力ト
ランジスタＭ２の駆動回路２との両方に誤点弧防止用の
電流供給回路を設けた構成を説明したが、本発明の駆動
回路が組み込まれる回路の特性によっては、プッシュ側
あるいはプル側の駆動回路どちらか一方のみに、本発明
の駆動回路を設ける構成としてもよい。
の出力トランジスタＭ１の駆動回路１とプル側の出力ト
ランジスタＭ２の駆動回路２との両方に誤点弧防止用の
電流供給回路を設けた構成を説明したが、本発明の駆動
回路が組み込まれる回路の特性によっては、プッシュ側
あるいはプル側の駆動回路どちらか一方のみに、本発明
の駆動回路を設ける構成としてもよい。
【００５２】また、この電流供給回路６、７のトランジ
スタＳ１、Ｓ２は、必ずしもバイポーラトランジスタを
用いる必要はなく、所定の信号の入力によりスイッチの
機能を果たすものであればどのような回路素子を用いて
もよい。例えば、トランジスタＳ１、Ｓ２としてＭＯＳ
トランジスタを用いることが可能である。ただし、使用
する回路素子の性質に合わせて電流供給回路６、７を適
切に構成する必要があるが、そのような電流供給回路
６、７の構成は、当業者によれば容易に実現されるであ
ろう。
スタＳ１、Ｓ２は、必ずしもバイポーラトランジスタを
用いる必要はなく、所定の信号の入力によりスイッチの
機能を果たすものであればどのような回路素子を用いて
もよい。例えば、トランジスタＳ１、Ｓ２としてＭＯＳ
トランジスタを用いることが可能である。ただし、使用
する回路素子の性質に合わせて電流供給回路６、７を適
切に構成する必要があるが、そのような電流供給回路
６、７の構成は、当業者によれば容易に実現されるであ
ろう。
【００５３】図４は、本発明のトランジスタの駆動回路
の応用例としての同期整流方式のＤＣ−ＤＣコンバータ
の概略構成図である。この構成においては、上記実施例
で説明したプッシュ・プル型回路が使用されている。
の応用例としての同期整流方式のＤＣ−ＤＣコンバータ
の概略構成図である。この構成においては、上記実施例
で説明したプッシュ・プル型回路が使用されている。
【００５４】発振回路３１は、三角波信号を出力する回
路であり、例えば発振回路３１に設けられたコンデンサ
の容量値で決まる発振周波数の三角波信号をコンパレー
タ３２の−入力（非反転入力）に出力する。コンパレー
タ３２の＋入力（反転入力）にはプリアンプ（エラーア
ンプ）３７を介して、基準電圧が供給されている。この
基準電圧はＤＣーＤＣコンバータの出力電圧Ｖout を抵
抗Ｒa 、Ｒb で分割した電圧であり、ＤＣーＤＣコンバ
ータの出力に従って変化する電圧である。したがって、
コンパレータ３２で発振回路３１から出力される三角波
信号を基準電圧と比較することにより、ＤＣーＤＣコン
バータの出力変化に従ったパルス幅の信号を制御ロジッ
ク回路３３に出力する。
路であり、例えば発振回路３１に設けられたコンデンサ
の容量値で決まる発振周波数の三角波信号をコンパレー
タ３２の−入力（非反転入力）に出力する。コンパレー
タ３２の＋入力（反転入力）にはプリアンプ（エラーア
ンプ）３７を介して、基準電圧が供給されている。この
基準電圧はＤＣーＤＣコンバータの出力電圧Ｖout を抵
抗Ｒa 、Ｒb で分割した電圧であり、ＤＣーＤＣコンバ
ータの出力に従って変化する電圧である。したがって、
コンパレータ３２で発振回路３１から出力される三角波
信号を基準電圧と比較することにより、ＤＣーＤＣコン
バータの出力変化に従ったパルス幅の信号を制御ロジッ
ク回路３３に出力する。
【００５５】制御ロジック回路３３は、コンパレータ３
２が出力するパルス信号に加えて、出力電圧Ｖout のフ
ィードバック信号であるＶfbおよび電流検出回路３４に
よって検出されたコイル電流値を受信し、それら信号に
従ってｐ−ＭＯＳトランジスタ３８およびｎ−ＭＯＳト
ランジスタ３９を制御するための信号を出力する。
２が出力するパルス信号に加えて、出力電圧Ｖout のフ
ィードバック信号であるＶfbおよび電流検出回路３４に
よって検出されたコイル電流値を受信し、それら信号に
従ってｐ−ＭＯＳトランジスタ３８およびｎ−ＭＯＳト
ランジスタ３９を制御するための信号を出力する。
【００５６】駆動回路３５は、制御ロジック回路３３か
ら入力される制御信号に基づいて、ｐ−ＭＯＳトランジ
スタ３８とｎ−ＭＯＳトランジスタ３９とが交互にＯＮ
／ＯＦＦ状態となるように駆動する。このとき出力され
る２つの駆動信号は、上記２つのＭＯＳトランジスタが
同時にＯＮ状態とならないように、駆動回路３５内に設
けられるデッドタイム回路３６によって互いに所定の遅
延が与えられる。
ら入力される制御信号に基づいて、ｐ−ＭＯＳトランジ
スタ３８とｎ−ＭＯＳトランジスタ３９とが交互にＯＮ
／ＯＦＦ状態となるように駆動する。このとき出力され
る２つの駆動信号は、上記２つのＭＯＳトランジスタが
同時にＯＮ状態とならないように、駆動回路３５内に設
けられるデッドタイム回路３６によって互いに所定の遅
延が与えられる。
【００５７】ｐ−ＭＯＳトランジスタ３８及びｎ−ＭＯ
Ｓトランジスタ３９は、上記駆動信号によって駆動さ
れ、そのＯＮ／ＯＦＦ状態に従ってコイル電流が生成さ
れる。このコイル電流はランプ波形をしており、コンデ
ンサＣによってリップルが抑えられて安定した電圧とし
て出力端子４０から出力される。
Ｓトランジスタ３９は、上記駆動信号によって駆動さ
れ、そのＯＮ／ＯＦＦ状態に従ってコイル電流が生成さ
れる。このコイル電流はランプ波形をしており、コンデ
ンサＣによってリップルが抑えられて安定した電圧とし
て出力端子４０から出力される。
【００５８】図４においては、図１に示した駆動回路１
および２が、駆動回路３５に対応しており、出力バッフ
ァ部３および４、電流供給回路６および７は、駆動回路
３５内の出力バッファ部４１、電流供給回路４２に対応
する。また、出力トランジスタＭ１およびＭ２は、ｐ−
ＭＯＳトランジスタ３８及びｎ−ＭＯＳトランジスタ３
９に対応する。さらに、第１の実施例のスイッチング信
号源５、あるいは第２の実施例のスイッチング信号源５
と電流供給回路駆動信号源８とを含んだ構成要素に対応
するのが制御ロジック回路３３である。
および２が、駆動回路３５に対応しており、出力バッフ
ァ部３および４、電流供給回路６および７は、駆動回路
３５内の出力バッファ部４１、電流供給回路４２に対応
する。また、出力トランジスタＭ１およびＭ２は、ｐ−
ＭＯＳトランジスタ３８及びｎ−ＭＯＳトランジスタ３
９に対応する。さらに、第１の実施例のスイッチング信
号源５、あるいは第２の実施例のスイッチング信号源５
と電流供給回路駆動信号源８とを含んだ構成要素に対応
するのが制御ロジック回路３３である。
【００５９】このように、上記実施例の駆動回路および
プッシュ・プル回路をＤＣ−ＤＣコンバータに適用すれ
ば、駆動回路３５内の電流供給回路４１が設けられてお
り、必要最小限の電流消費で出力トランジスタ３８、３
９の誤点弧を防止することができる。したがって、出力
トランジスタ３８、３９の誤点弧が生じなくなり、安定
した直流を供給することができると共に、不必要に電流
を消費することがないので、より変換効率のよいＤＣ−
ＤＣコンバータを構成することが出来る。
プッシュ・プル回路をＤＣ−ＤＣコンバータに適用すれ
ば、駆動回路３５内の電流供給回路４１が設けられてお
り、必要最小限の電流消費で出力トランジスタ３８、３
９の誤点弧を防止することができる。したがって、出力
トランジスタ３８、３９の誤点弧が生じなくなり、安定
した直流を供給することができると共に、不必要に電流
を消費することがないので、より変換効率のよいＤＣ−
ＤＣコンバータを構成することが出来る。
【００６０】
【発明の効果】プッシュ・プル型回路の出力トランジス
タの誤点弧が発生する恐れのあるタイミングにのみ大き
な電流を流して誤点弧を防ぎ、それ以外の期間では、上
記出力トランジスタの状態を安定させるために必要最小
限の電流を流すので、低消費電流化が実現される。
タの誤点弧が発生する恐れのあるタイミングにのみ大き
な電流を流して誤点弧を防ぎ、それ以外の期間では、上
記出力トランジスタの状態を安定させるために必要最小
限の電流を流すので、低消費電流化が実現される。
【００６１】ＤＣ−ＤＣコンバータに本発明のトランジ
スタ駆動回路を組み込むことによって、安定した直流を
供給でき、しかも変換効率のよいＤＣ−ＤＣコンバータ
を構成することができる。
スタ駆動回路を組み込むことによって、安定した直流を
供給でき、しかも変換効率のよいＤＣ−ＤＣコンバータ
を構成することができる。
【図１】本発明のトランジスタ駆動回路の第１の実施例
を示す回路図である。
を示す回路図である。
【図２】第１の実施例の回路における信号及び出力トラ
ンジスタのスイッチング状態の変化の様子を示すタイミ
ングチャートである。
ンジスタのスイッチング状態の変化の様子を示すタイミ
ングチャートである。
【図３】本発明のトランジスタ駆動回路の第２の実施例
を示す回路図である。
を示す回路図である。
【図４】本発明のトランジスタの駆動回路の応用例とし
て、ＤＣ−ＤＣコンバータに適用した場合の概略構成図
を示す。
て、ＤＣ−ＤＣコンバータに適用した場合の概略構成図
を示す。
【図５】従来のプッシュ・プル型回路の一例を示した図
である。
である。
１ 駆動回路 ２ 駆動回路 ３ 出力バッファ部 ４ 出力バッファ部 ５ スイッチング信号源 ６ 電流供給回路 ７ 電流供給回路 ８ 電流供給回路駆動信号源 ３１ 発振回路 ３２ コンパレータ ３３ 制御ロジック回路 ３４ 電流検出回路 ３５ 駆動回路 ３６ デッドタイム回路 ３７ プリアンプ ３８ ｐ−ＭＯＳトランジスタ ３９ ｎ−ＭＯＳトランジスタ ４０ 出力端子 ４１ 出力バッファ部 ４２ 電流供給回路
Claims (12)
- 【請求項１】 プッシュ・プル型回路の出力トランジス
タを駆動するトランジスタ駆動回路において、 前記出力トランジスタがＯＮ状態からＯＦＦ状態に転ず
る瞬間を含む所定の時間の間、前記出力トランジスタを
誤点弧させないように所定の電圧に基づいて前記出力ト
ランジスタを駆動することを特徴とするトランジスタ駆
動回路。 - 【請求項２】 前記所定の時間が過ぎた後、前記出力ト
ランジスタがＯＦＦ状態からＯＮ状態に転ずるまでの
間、前記出力トランジスタを前記所定の電圧よりも小さ
い電圧に基づいて駆動することを特徴とする請求項１記
載のトランジスタ駆動回路。 - 【請求項３】 前記出力トランジスタは２つのトランジ
スタからなり、一方のトランジスタが前記所定の電圧に
基づいて駆動される前記所定の時間の間に、他方のトラ
ンジスタはＯＦＦ状態からＯＮ状態に転ずることを特徴
とする請求項１または２記載のトランジスタ駆動回路。 - 【請求項４】 プッシュ側出力ＦＥＴとプル側出力ＦＥ
Ｔからなるプッシュ・プル型回路の前記プッシュ側出力
ＦＥＴと前記プル側出力ＦＥＴのＯＮ状態とＯＦＦ状態
とをそれぞれ駆動制御するトランジスタ駆動回路におい
て、 前記プッシュ側出力ＦＥＴのＯＮ状態とＯＦＦ状態とを
駆動制御するプッシュ側トランジスタ駆動手段と、 前記プル側出力ＦＥＴのＯＮ状態とＯＦＦ状態とを駆動
制御するプル側トランジスタ駆動手段と、 前記プッシュ側出力ＦＥＴがＯＦＦ状態からＯＮ状態
へ、前記プル側出力ＦＥＴがＯＮ状態からＯＦＦ状態へ
転じる瞬間を含む所定の時間の間、前記プル側トランジ
スタ駆動手段に電流を加える電流供給手段とを有し、 前記電流供給手段が電流を加えた場合には、前記プル側
トランジスタ駆動手段が、前記電流供給手段が電流を加
えないときよりも高い電圧に基づいて前記プル側出力Ｆ
ＥＴを駆動することを特徴とするトランジスタ駆動回
路。 - 【請求項５】 プッシュ側出力ＦＥＴとプル側出力ＦＥ
Ｔからなるプッシュ・プル型回路の前記プッシュ側出力
ＦＥＴと前記プル側出力ＦＥＴのＯＮ状態とＯＦＦ状態
とをそれぞれ駆動制御するトランジスタ駆動回路におい
て、 前記プッシュ側出力ＦＥＴのＯＮ状態とＯＦＦ状態を駆
動制御するプッシュ側トランジスタ駆動手段と、 前記プル側出力ＦＥＴのＯＮ状態とＯＦＦ状態を駆動制
御するプル側トランジスタ駆動手段と、 前記プル側出力ＦＥＴがＯＦＦ状態からＯＮ状態へ、前
記プッシュ側出力ＦＥＴがＯＮ状態からＯＦＦ状態へ転
じる瞬間を含む所定の時間の間、前記プッシュ側トラン
ジスタ駆動手段に電流を加える電流供給手段とを有し、 前記電流供給手段が電流を加えた場合には、前記プッシ
ュ側トランジスタ駆動手段が、前記電流供給手段が電流
を加えないときよりも高い電圧に基づいて前記プッシュ
側出力ＦＥＴを駆動することを特徴とするトランジスタ
駆動回路。 - 【請求項６】 第１および第２のトランジスタを有する
プッシュ・プル型回路を駆動するトランジスタ駆動回路
において、 スイッチング信号に従って上記第１のトランジスタをタ
ーンオンし、第２のトランジスタをターンオフする駆動
制御手段と、 上記スイッチング信号に同期して上記駆動制御手段に対
して所定時間だけ電流を供給する電流供給手段とを有
し、 上記駆動制御手段は、上記電流供給手段から供給される
電流を用いて上記第２のトランジスタをターンオフする
ことを特徴とするトランジスタ駆動回路。 - 【請求項７】 上記駆動制御手段は、上記第２のトラン
ジスタの状態を制御する制御トランジスタを有し、上記
電流供給手段から供給される電流を該制御トランジスタ
のベース電流とすることを特徴とする請求項６に記載の
トランジスタ駆動回路。 - 【請求項８】 第１および第２のトランジスタを有する
プッシュ・プル型回路を駆動するトランジスタ駆動回路
において、 スイッチング信号に従って上記第１のトランジスタをタ
ーンオンし、第２のトランジスタをターンオフする駆動
制御手段と、 該スイッチング信号の立ち上がり、または立ち下がりに
同期したパルス信号を生成する電流供給手段駆動信号源
と、 該パルス信号に基づいて上記駆動制御手段に対して所定
時間だけ電流を供給する電流供給手段とを有し、 上記駆動制御手段は、上記電流供給手段から供給される
電流を用いて上記第２のトランジスタをターンオフする
ことを特徴とするトランジスタ駆動回路。 - 【請求項９】 上記駆動制御手段は、上記第２のトラン
ジスタの状態を制御する制御トランジスタを有し、上記
電流供給手段から供給される電流を該制御トランジスタ
のベース電流とすることを特徴とする請求項８に記載の
トランジスタ駆動回路。 - 【請求項１０】 プッシュ・プル型回路および該プッシ
ュ・プル型回路の出力トランジスタを駆動するトランジ
スタ駆動回路を有するＤＣ−ＤＣコンバータにおいて、 前記トランジスタ駆動回路は、 前記出力トランジスタがＯＮ状態からＯＦＦ状態に転ず
る瞬間を含む所定の時間の間、前記出力トランジスタを
誤点弧させないように所定の電圧に基づいて前記出力ト
ランジスタを駆動することを特徴とするＤＣ−ＤＣコン
バータ。 - 【請求項１１】 前記トランジスタ駆動回路は、前記所
定の時間が経過した後、前記出力トランジスタがＯＦＦ
状態からＯＮ状態に転ずるまでの間、前記出力トランジ
スタを前記所定の電圧よりも小さい電圧に基づいて駆動
することを特徴とする請求項１０記載のＤＣ−ＤＣコン
バータ。 - 【請求項１２】 前記出力トランジスタは、２つのトラ
ンジスタからなり、一方のトランジスタが前記所定の電
圧に基づいて駆動される前記所定の時間の間に、他方の
トランジスタはＯＦＦ状態からＯＮ状態に転ずることを
特徴とする請求項１０または１１記載のＤＣ−ＤＣコン
バータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7096581A JPH08293773A (ja) | 1995-04-21 | 1995-04-21 | トランジスタ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7096581A JPH08293773A (ja) | 1995-04-21 | 1995-04-21 | トランジスタ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08293773A true JPH08293773A (ja) | 1996-11-05 |
Family
ID=14168923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7096581A Withdrawn JPH08293773A (ja) | 1995-04-21 | 1995-04-21 | トランジスタ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08293773A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117155078A (zh) * | 2023-10-30 | 2023-12-01 | 江苏天合储能有限公司 | 功率模块的控制电路、控制方法及功率模块 |
-
1995
- 1995-04-21 JP JP7096581A patent/JPH08293773A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117155078A (zh) * | 2023-10-30 | 2023-12-01 | 江苏天合储能有限公司 | 功率模块的控制电路、控制方法及功率模块 |
| CN117155078B (zh) * | 2023-10-30 | 2024-01-30 | 江苏天合储能有限公司 | 功率模块的控制电路、控制方法及功率模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8643443B1 (en) | Comparator and relaxation oscillator employing same | |
| JP2703706B2 (ja) | 電荷ポンプ回路 | |
| US6163190A (en) | Hysteresis comparator circuit consuming a small current | |
| JP2000013204A (ja) | 遅延回路及び該遅延回路を用いた発振回路 | |
| US5805027A (en) | Low current crystal oscillator with fast start-up time | |
| US6822884B1 (en) | Pulse width modulated charge pump | |
| US4255723A (en) | Amplitude control inverter circuit for electronic device | |
| JP3553212B2 (ja) | パルス巾変調器及びパルス巾変調型スイッチング電源 | |
| JPH04115622A (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| US7342428B2 (en) | Pulse-on-edge circuit | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| JPH08293773A (ja) | トランジスタ駆動回路 | |
| JP3638696B2 (ja) | Ｖｃｏ回路の駆動方法及びｖｃｏ回路 | |
| JPH08288811A (ja) | プッシュプル駆動回路 | |
| JP3475143B2 (ja) | 電圧反転回路 | |
| JPH06318935A (ja) | 同期信号検出装置 | |
| US7492141B2 (en) | Resonant inverter exhibiting depressed duty variation | |
| JPH10313235A (ja) | Ｖ／ｆ変換回路 | |
| JP2001177380A (ja) | 比較回路及びこれを用いた発振回路 | |
| JP3654103B2 (ja) | スイッチ制御回路 | |
| US6842073B2 (en) | Electronic circuit comprising an amplifier for amplifying a binary signal | |
| JPH08293767A (ja) | 三角波発振回路 | |
| US6985031B2 (en) | Semiconductor integrated circuit | |
| JP2003318725A (ja) | レベルシフト回路 | |
| JPH0353705A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020702 |