JP2003318725A - レベルシフト回路 - Google Patents

Abstract

(57)【要約】 【課題】 安定した動作を確保しながら、消費電流を低
減させたレベルシフト回路を提供する。 【解決手段】 入力信号がＨレベルのときは、トランジ
スタＭ１０がＯＮ状態に制御されると共にトランジスタ
Ｍ１１がＯＦＦ状態に制御され、出力端子からＬレベル
が出力される。入力信号がＬレベルのときは、トランジ
スタＭ１０がＯＦＦ状態に制御されると共にトランジス
タＭ１１がＯＮ状態に制御され、出力端子からＨレベル
が出力される。入力信号が変化した時から所定時間が経
過するまでの期間、トランジスタＭ１８、Ｍ１９がＯＮ
状態に制御され、トランジスタＭ１０、Ｍ１１を介して
大きな電流が流れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、レベルシフト回路
に係わり、特に、フローティング回路へ信号を出力する
レベルシフト回路に係わる。

【０００２】

【従来の技術】従来より、制御信号または駆動信号など
の入力信号を伝達するためのレベルシフト回路が様々な
用途に使用されている。図４は、レベルシフト回路の使
用例を示す図である。ここでは、互いに直列的に接続さ
れた１組のスイッチ（Ｎ−ＭＯＳトランジスタＭ１、Ｎ
−ＭＯＳトランジスタＭ２）の一方を駆動する信号を生
成するために使用される場合を示す。なお、上記１組の
スイッチは、例えば、ＤＣ／ＤＣコンバータ、インバー
タ回路などにおいて使用される。また、上記１組のスイ
ッチは、交互にＯＮ状態になるように制御されるものと
する。

【０００３】図４において、スイッチング信号源１０１
は、Ｈレベル／Ｌレベルが交互に繰り返されるスイッチ
ング信号を生成する。そして、このスイッチング信号が
Ｌレベルのときは、駆動回路１０２がトランジスタＭ１
をＯＦＦ状態に制御すると共に、駆動回路１０３がトラ
ンジスタＭ２をＯＮ状態に制御する。一方、このスイッ
チング信号がＨレベルのときは、駆動回路１０２がトラ
ンジスタＭ１をＯＮ状態に制御すると共に、駆動回路１
０３がトランジスタＭ２をＯＦＦ状態に制御する。この
とき、電源側に設けられているトランジスタＭ１を駆動
するためには、トランジスタＭ１とトランジスタＭ２と
の接続点の電位ＶLCNXよりも高い電位が必要になる。そ
して、このような駆動電位を得るために、レベルシフト
回路１０４が設けられている。

【０００４】なお、レベルシフト回路１０４および駆動
回路１０２には、ブースト電圧ＶBST が印加される。こ
こで、ブースト電圧ＶBST は、電圧Ｖddを出力する電
源、ダイオードＤ１、容量Ｃ１により生成される。すな
わち、この容量Ｃ１は、トランジスタＭ１がＯＦＦ状態
に制御されると共にトランジスタＭ２がＯＮ状態に制御
されると、電圧Ｖddまで充電される。したがって、この
後、トランジスタＭ１がＯＮ状態に制御されると共にト
ランジスタＭ２がＯＦＦ状態に制御されると、ブースト
電圧ＶBST は、「ＶLCNX＋Ｖdd」にまで上昇する。そし
て、レベルシフト回路１０４は、このブースト電圧ＶBS
T まで、スイッチング信号をレベルシフトする。また、
駆動回路１０２は、このブースト電圧ＶBST を用いて、
トランジスタＭ１をＯＮ状態に駆動するための信号を出
力する。

【０００５】このように、レベルシフト回路１０４（お
よび、駆動回路１０２）は、電源電圧よりも高いブース
ト電圧ＶBST を用いてトランジスタＭ１を駆動する。図
５は、既存のレベルシフト回路の回路図である。なお、
このレベルシフト回路は、図４に示すレベルシフト回路
１０４に相当する。

【０００６】図５において、ブースト電圧ＶBST は、カ
レントミラー回路を構成するトランジスタＭ３、Ｍ４に
印加される。そして、トランジスタＭ３に対して、トラ
ンジスタＭ５、Ｍ１０、Ｍ１５が直列的に接続されてい
る。一方、トランジスタＭ４に対しては、トランジスタ
Ｍ６、Ｍ１１、Ｍ１７が直列的に接続されている。ま
た、トランジスタＭ３に並列にトランジスタＱ１が設け
られており、トランジスタＭ４に並列にトランジスタＱ
２が設けられている。

【０００７】トランジスタＭ５、Ｍ６は、トランジスタ
Ｍ１０、Ｍ１１等を保護するための高耐圧トランジスタ
であり、ゲート接地状態で使用される。また、トランジ
スタＱ１、Ｑ２は、トランジスタＭ３、Ｍ４を保護す
る。さらに、トランジスタＭ１２、Ｍ１３から構成され
るカレントミラー回路、トランジスタＭ７、Ｍ８、Ｍ９
から構成されるカレントミラー回路、トランジスタＭ１
４、Ｍ１５から構成されるカレントミラー回路、および
トランジスタＭ１６、Ｍ１７から構成されるカレントミ
ラー回路には、電流源が生成する電流に比例する電流が
供給される。そして、スイッチング信号源１０１により
生成されるスイッチング信号がトランジスタＭ１０に与
えられ、そのスイッチング信号の反転信号がトランジス
タＭ１１に与えられる。

【０００８】スイッチング信号がＬレベルのときは、ト
ランジスタＭ１０がＯＦＦ状態に制御されると共にトラ
ンジスタＭ１１がＯＮ状態に制御されるので、レベルシ
フト回路１０４の出力はＨレベルになる。ここで、この
出力レベルは、概ね、ブースト電圧ＶBST である。そし
て、この場合、駆動回路１０２は、トランジスタＭ１を
ＯＦＦ状態に制御する。一方、スイッチング信号がＨレ
ベルのときは、トランジスタＭ１０がＯＮ状態に制御さ
れると共にトランジスタＭ１１がＯＦＦ状態に制御され
るので、レベルシフト回路１０４の出力はＬレベルにな
る。この場合、駆動回路１０２は、トランジスタＭ１を
ＯＮ状態に制御する。

【０００９】このように、上記構成のレベルシフト回路
１０４は、ブースト電圧ＶBST まで入力信号をレベルシ
フトする。

【００１０】

【発明が解決しようとする課題】ブースト電圧ＶBST
は、上述したように、容量Ｃ１に蓄積されている電荷に
より電源電圧よりも高い電圧に引き上げられる。ところ
が、容量Ｃ１に蓄積されている電荷は、レベルシフト回
路１０４（および、駆動回路１０２）により消費され
る。したがって、レベルシフト回路１０４の消費電流が
大きいと、それに伴って容量Ｃ１も大きくする必要があ
る。このため、レベルシフト回路１０４の低消費電流化
が要求されている。

【００１１】しかし、レベルシフト回路１０４の消費電
流（特に、トランジスタＭ１０、Ｍ１１を介して流れる
電流）を小さくすると、駆動回路１０２の制御端子に供
給する電流（又は、その制御端子から引き抜く電流）が
小さくなる。ここで、駆動回路１０２の制御端子は、例
えばＭＯＳトランジスタのゲート端子であり、一般に入
力容量を有しているので、上記電流が小さいと、その入
力容量の充電／放電時間が長くなってしまう。このた
め、入力信号が変化してから、それに応じて駆動回路１
０２の出力が変化するまでの伝達遅延が大きくなってし
まう。そして、これにより、トランジスタＭ１の駆動が
遅れるので、場合によっては、トランジスタＭ１、Ｍ２
が同時にＯＮ状態になってしまうおそれがある。

【００１２】また、トランジスタＭ１、Ｍ２のスイッチ
ング動作時には、電位ＶLCNXが変動し、それに応じてト
ランジスタＱ１、Ｑ２を介して流れる電流も変動する。
このとき、上記電流がトランジスタＭ１０、Ｍ１１を介
して流れる電流を上回ると正常動作ができなくなるた
め、レベルシフト回路１０４から誤った信号が出力され
ることになり、トランジスタＭ１が誤点弧（ＯＮ状態に
制御されるべきときにＯＦＦ状態になってしまうこと、
および、ＯＦＦ状態に制御されるべきときにＯＮ状態に
なってしまうことの双方を含むものとする）してしま
う。すなわち、トランジスタＭ１、Ｍ２の動作が不安定
になることがあった。

【００１３】本発明の課題は、安定した動作を確保しな
がらレベルシフト回路の低消費電流化を図ることであ
る。

【００１４】

【課題を解決するための手段】本発明のレベルシフト回
路は、入力信号に応じた信号を出力する回路であって、
出力端子に電気的に結合されて上記入力信号に従って制
御されるスイッチ回路と、上記スイッチ回路に電流を供
給する第１の電流回路と、上記入力信号の論理が変化し
たときに所定時間だけ上記スイッチ回路に電流を供給す
る第２の電流回路を有する。

【００１５】上記レベルシフト回路においては、入力信
号が変化すると、所定時間だけ、上記スイッチ回路を介
して、第１の電流回路から供給される電流および第２の
電流回路により供給される電流が流れる。したがって、
入力信号が変化すると、上記出力端子に接続される回路
等は、その大きな電流により駆動される。そして、上記
所定時間が経過すると、以降、上記スイッチ回路を介し
て、第１の電流回路から供給される電流のみが流れる。
したがって、この期間の消費電流は小さい。

【００１６】なお、上記レベルシフト回路の第２の電流
回路は、例えば、入力信号の論理が変化したときに所定
幅のパルスを生成する入力回路、およびそのパルスに従
って上記スイッチ回路に電流を供給するスイッチ手段か
ら構成されるようにしてもよい。この構成によれば、簡
単な構成で第２の電流回路を実現できる。

【００１７】また、上記レベルシフト回路は、第１の電
流回路に電気的に結合する容量をさらに有し、上記所定
時間が経過した直後に、その容量を用いて、上記第１の
電流回路により上記スイッチ回路に供給される電流を増
加させるように構成されてもよい。この構成によれば、
上記スイッチ回路を介して流れる電流は、上記所定時間
が経過した後、徐々に減少していく。この結果、上記所
定時間を短くすることによる低消費電流化、および上記
スイッチ回路を介して大きな電流を流すことによって得
られる安定動作がバランスよく実現される。

【００１８】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。図１は、本発明の実施形
態のレベルシフト回路の回路図である。なお、このレベ
ルシフト回路は、図５に示した既存のレベルシフト回路
をベースにしており、図１および図５の双方で使用して
いる符号は同じ素子を表す。また、このレベルシフト回
路は、図４に示す形態で使用されるものとする。

【００１９】実施形態のレベルシフト回路は、図５に示
したレベルシフト回路に対して、トランジスタＭ１８、
Ｍ１９、入力回路１０、入力回路２０、および容量Ｃ２
を追加することにより実現される。なお、実施形態のレ
ベルシフト回路に設けられている電流源３０が生成する
電流は、図５に示したレベルシフト回路に設けられてい
る電流源が生成する電流よりも小さいものとする。

【００２０】トランジスタＭ１８は、トランジスタＭ１
０に直列的に設けられると共に、トランジスタＭ１５に
並列に設けられる。そして、トランジスタＭ１８は、入
力回路１０からの指示に従ってトランジスタＭ１０に電
流を供給する。一方、トランジスタＭ１９は、トランジ
スタＭ１１に直列的に設けられると共に、トランジスタ
Ｍ１７に並列に設けられる。そして、トランジスタＭ１
９は、入力回路２０からの指示に従ってトランジスタＭ
１１に電流を供給する。また、容量Ｃ２は、入力回路１
０と、トランジスタＭ１４のドレインとの間に設けられ
ている。

【００２１】入力回路１０は、入力信号の論理を反転さ
せるインバータ（INV2）、インバータ（INV2）の出力を
遅延させる遅延回路（delay1）、遅延回路（delay1）か
ら出力される信号の論理を反転させるインバータ（INV
3）、インバータ（INV2）の出力とインバータ（INV3）
の出力との論理積を出力する論理積回路（and1）、イン
バータ（INV3）から出力される信号の論理を反転させる
インバータ（INV4）を備える。そして、インバータ（IN
V2）から出力される信号は、トランジスタＭ１０のゲー
トに与えられる。また、論理積回路（and1）から出力さ
れる信号は、トランジスタＭ１８のゲートに与えられ
る。さらに、インバータ（INV4）から出力される信号
は、容量Ｃ２に与えられる。

【００２２】一方、入力回路２０は、入力信号を遅延さ
せる遅延回路（delay2）、遅延回路（delay2）から出力
される信号の論理を反転させるインバータ（INV5）、入
力信号とインバータ（INV5）の出力との論理積を出力す
る論理積回路（and2）を備える。そして、入力回路２０
に入力される信号が、そのままトランジスタＭ１１のゲ
ートに与えられる。また、論理積回路（and2）から出力
される信号は、トランジスタＭ１９のゲートに与えられ
る。

【００２３】図２は、入力回路１０の動作を説明するタ
イミングチャートである。なお、ここでは、インバータ
（INV1）が入力回路１０の一部であるものとして動作の
説明をする。入力信号は、図４に示すスイッチング信号
源１０１により生成されるスイッチング信号である。イ
ンバータ（INV1）の出力は、スイッチング信号の論理が
反転した信号である。インバータ（INV2）の出力は、イ
ンバータ（INV1）から出力される信号の論理が反転した
信号である。

【００２４】遅延回路（delay1）は、インバータ（INV
2）の出力を「時間Ｔ１」だけ遅延させる。なお、この
実施例では、遅延回路（delay1）は、インバータ（INV
2）から出力される信号の立上りエッジを「時間Ｔ１」
だけ遅延させる。そして、インバータ（INV3）は、遅延
回路（delay1）から出力される信号の論理を反転させ
る。したがって、論理積回路（and1）の出力は、「時間
Ｔ１」のパルス幅を持ったパルス信号となる。このと
き、各パルスは、それぞれ、入力信号の立上りエッジに
同期して生成される。

【００２５】インバータ（INV4）の出力は、インバータ
（INV3）から出力される信号の論理が反転した信号であ
る。したがって、インバータ（INV4）から出力されるパ
ルスは、論理積回路（and1）から出力される対応するパ
ルスの直後に生成されることになる。

【００２６】入力回路２０の動作は、基本的に入力回路
１０の動作と同じなので、説明を省略する。ただし、入
力回路２０においては、入力信号の立下りエッジに同期
して「時間Ｔ２」のパルス幅を持ったパルスが生成され
る。ここで、「時間Ｔ１」及び「時間Ｔ２」は、互いに
同じであってもよいし、互いに異なっていてもよい。

【００２７】次に、実施形態のレベルシフト回路の動作
を説明する。図１において、電流源３０により生成され
る電流がカレントミラー回路により所定の素子に供給さ
れる動作は、基本的に、図５に示したレベルシフト回路
における動作と同じである。すなわち、トランジスタＭ
１２、Ｍ１３から構成されるカレントミラー回路、トラ
ンジスタＭ７、Ｍ８、Ｍ９から構成されるカレントミラ
ー回路、トランジスタＭ１４、Ｍ１５から構成されるカ
レントミラー回路、及びトランジスタＭ１６、Ｍ１７か
ら構成されるカレントミラー回路により、電流源３０に
より生成される電流に対応する電流がトランジスタＭ１
５、Ｍ１７に供給される。ここで、トランジスタＭ１５
はトランジスタＭ１０に直列的に接続されており、トラ
ンジスタＭ１７はトランジスタＭ１１に直列的に接続さ
れている。したがって、電流源３０、トランジスタＭ７
〜Ｍ９、Ｍ１２〜Ｍ１７は、トランジスタＭ１０および
Ｍ１１に電流を供給（電流を引き出すことを含む）する
回路として動作する。

【００２８】上記構成のレベルシフト回路において、入
力信号（スイッチング信号）がＬレベルからＨレベルに
変化すると、トランジスタＭ１０がＯＮ状態に制御され
ると共に、トランジスタＭ１１はＯＦＦ状態に制御され
る。したがって、レベルシフト回路の出力は、Ｈレベル
からＬレベルに変化する。

【００２９】このとき、図２を参照しながら説明したよ
うに、入力信号がＬレベルからＨレベルに変化すると、
論理積回路（and1）により所定幅のパルスが生成され
る。そして、このパルスは、トランジスタＭ１８に与え
られる。したがって、トランジスタＭ１８は、入力信号
がＬレベルからＨレベルに変化したときから所定時間が
経過するまでの期間、ＯＮ状態に制御されることにな
る。即ち、この期間は、トランジスタＭ１５を介して流
れる電流およびトランジスタＭ１８を介して流れる電流
の合計電流が、トランジスタＭ１０を介して流れること
になる。

【００３０】また、図２を参照しながら説明したよう
に、上記所定時間が経過した直後にインバータ（INV4）
からパルスが出力される。そして、このパルスにより、
容量Ｃ２を介してトランジスタＭ１４にカップリング電
流が与えられる。すなわち、トランジスタＭ１５を介し
て流れる電流は、一時的に、そのカップリング電流の分
だけ増加することになる。したがって、トランジスタＭ
１０を介して流れる電流も、一時的に、そのカップリン
グ電流の分だけ上昇することになる。なお、上記カップ
リング電流は、時間の経過とともに徐々に減少していく
過渡的な電流である。

【００３１】一方、入力信号がＨレベルからＬレベルに
変化すると、トランジスタＭ１０がＯＦＦ状態に制御さ
れると共に、トランジスタＭ１１はＯＮ状態に制御され
る。したがって、レベルシフト回路の出力は、Ｌレベル
からＨレベルに変化する。このとき、この出力端子から
は、ブースト電圧ＶBST が出力される。

【００３２】入力信号がＨレベルからＬレベルに変化す
ると、上述の動作と同様に、論理積回路（and2）により
生成されるパルスがトランジスタＭ１９に与えられる。
したがって、トランジスタＭ１９は、入力信号がＨレベ
ルからＬレベルに変化したときから上記所定時間が経過
するまでの期間、ＯＮ状態に制御されることになる。す
なわち、この期間は、トランジスタＭ１７を介して流れ
る電流およびトランジスタＭ１９を介して流れる電流の
合計電流が、トランジスタＭ１１を介して流れることに
なる。

【００３３】次に、図３を参照しながら、実施形態のレ
ベルシフト回路の特徴的な動作を具体的に説明する。こ
こでは、実施形態のレベルシフト回路と、図５に示した
従来のレベルシフト回路とを比較しながら説明をする。
なお、いずれのレベルシフト回路においても、Ｈレベル
が入力されると、トランジスタＭ１０がＯＮ状態に制御
されると共にトランジスタＭ１１がＯＦＦ状態に制御さ
れ、Ｌレベルが入力されると、トランジスタＭ１０がＯ
ＦＦ状態に制御されると共にトランジスタＭ１１がＯＮ
状態に制御される。

【００３４】図５に示す従来のレベルシフト回路におい
ては、入力信号がＨレベルである期間は、トランジスタ
Ｍ１０を介して継続的に電流Ｉ２が流れる。また、入力
信号がＬレベルである期間は、トランジスタＭ１１を介
して継続的に電流Ｉ２が流れる。ここで、従来技術の問
題（駆動回路１０２における遅延、誤点弧）を防ぐため
には、電流Ｉ２として比較的大きな電流を流す必要があ
った。このため、レベルシフト回路における消費電流が
大きくなり、容量Ｃ１を大きくする必要が生じていた。

【００３５】これに対して、実施形態のレベルシフト回
路においては、入力信号がＬレベルからＨレベルに変化
すると、所定時間だけトランジスタＭ１０を介して電流
Ｉ２が流れる。ここで、この所定時間は、論理積回路
（and2）により生成されるパルスのパルス幅に相当す
る。また、この電流Ｉ２は、トランジスタＭ１５を介し
て流れる電流およびトランジスタＭ１８を介して流れる
電流の合計電流であり、従来のレベルシフト回路におい
てトランジスタＭ１０を介して流れる電流と同程度であ
る。

【００３６】上記所定時間が経過した後は、トランジス
タＭ１８がＯＦＦ状態に戻るので、トランジスタＭ１０
を介して流れる電流は減少する。ただし、上記所定時間
が経過した直後は、容量Ｃ２によるカップリング電流が
流れるので、トランジスタＭ１０を介して流れる電流
は、電流Ｉ３まで徐々に減少していくことになる。ここ
で、電流Ｉ３は、電流源３０が生成する電流に対応して
トランジスタＭ１５を流れる電流であり、電流Ｉ２と比
較して十分に小さいものとする。

【００３７】また、入力信号がＨレベルからＬレベルに
変化すると、所定時間だけトランジスタＭ１１を介して
電流Ｉ２が流れる。ここで、この電流Ｉ２は、トランジ
スタＭ１７を介して流れる電流およびトランジスタＭ１
９を介して流れる電流の合計電流である。そして、上記
所定時間が経過すると、トランジスタＭ１１を介して流
れる電流は、電流Ｉ３に減少する。

【００３８】このように、実施形態のレベルシフト回路
においては、入力信号が変化した直後の所定時間だけト
ランジスタＭ１０、Ｍ１１を介して大きな電流が流れる
ように構成されている。したがって、実施形態のレベル
シフト回路においては、図５に示した従来の回路と比較
して、その消費電流が減少する。また、これにより、容
量Ｃ１を小さくすることができる。

【００３９】また、入力信号が変化した直後にはトラン
ジスタＭ１０、Ｍ１１を介して大きな電流が流れるの
で、駆動回路１０２の入力容量を充電／放電するための
時間が長くなることはない。よって、駆動回路１０２に
おいて大きな遅延が発生することはなく、トランジスタ
Ｍ１、Ｍ２が同時にＯＮ状態に制御されてしまうような
事態は回避される。

【００４０】さらに、図４に示す回路においては、レベ
ルシフト回路への入力信号がＬレベルからＨレベルに変
化すると、トランジスタＭ１がターンオンされると共に
トランジスタＭ２がターンオフされ、電位ＶLCNXが上昇
していく。そして、この電位ＶLCNXが上昇していくとき
には、トランジスタＱ１を介して電流が流れる。しか
し、実施形態のレベルシフト回路においては、上記電位
ＶLCNXが上昇して所定の値に安定するまでの期間は、容
量Ｃ２の容量カップリングにより、トランジスタＭ１０
を介して比較的大きな電流が流れる。よって、トランジ
スタＱ１を介して流れる電流による誤点弧の問題が回避
され、レベルシフト回路の誤動作が防止される。

【００４１】なお、図１において、容量Ｃ２を設ける代
わりに、遅延回路（delay1）の遅延時間を長くすること
によっても同様の効果が得られる。すなわち、例えば、
トランジスタＭ１８がＯＮ状態に制御される時間が、入
力信号がＬレベルからＨレベルに変化したときから電位
ＶLCNXが安定するまでの期間よりも長くなるように遅延
回路（delay1）の遅延時間が設定されれば、トランジス
タＱ１を介して流れる電流による誤点弧の問題は解決さ
れる。

【００４２】また、上述の実施例では、レベルシフト回
路が図４に示すトランジスタＭ１を駆動するために使用
されているが、これに限定されるものではない。すなわ
ち、実施形態のレベルシフト回路は、入力信号の基準電
位を変換して出力する回路として広く利用可能である。

【００４３】

【発明の効果】本発明によれば、レベルシフト回路への
入力信号が変化したときに、所定時間だけ大きな電流が
流れるようにしたので、動作遅延や誤動作を発生させる
ことなく、消費電流を低減させることができる。

【図面の簡単な説明】

【図１】本発明の実施形態のレベルシフト回路の回路図
である。

【図２】入力回路の動作を説明するタイミングチャート
である。

【図３】実施形態のレベルシフト回路の動作を説明する
図である。

【図４】レベルシフト回路の使用例を示す図である。

【図５】既存のレベルシフト回路の一例の回路図であ
る。

【符号の説明】

１０、２０ 入力回路 ３０ 電流源 Ｍ１〜Ｍ１９ ＭＯＳトランジスタ ＩＮＶ１〜ＩＮＶ５ インバータ ｄｅｌａｙ１、ｄｅｌａｙ２ 遅延回路 ａｎｄ１、ａｎｄ２ 論理積回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J056 AA11 BB17 BB21 CC01 CC02 CC05 CC21 DD02 DD13 DD35 DD39 DD51 FF07 FF08 KK01

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力信号に応じた信号を出力するレベル
   シフト回路であって、 出力端子に電気的に結合され、上記入力信号に従って制
   御されるスイッチ回路と、 上記スイッチ回路に電流を供給する第１の電流回路と、 上記入力信号の論理が変化したときに、所定時間だけ上
   記スイッチ回路に電流を供給する第２の電流回路と、 を有することを特徴とするレベルシフト回路。
2. 【請求項２】 請求項１に記載のレベルシフト回路であ
   って、 上記第２の電流回路は、 上記入力信号の論理が変化したときに、所定幅のパルス
   を生成する入力回路と、 上記パルスに従って上記スイッチ回路に電流を供給する
   スイッチ手段と、 を有する。
3. 【請求項３】 請求項１に記載のレベルシフト回路であ
   って、 上記第１の電流回路に電気的に結合する容量をさらに有
   し、 上記所定時間が経過した直後に、その容量を用いて、上
   記第１の電流回路により上記スイッチ回路に供給される
   電流を増加させる。