CN113193837B - 启动电路、晶体振荡器和通信芯片 - Google Patents

启动电路、晶体振荡器和通信芯片 Download PDF

Info

Publication number
CN113193837B
CN113193837B CN202110552583.9A CN202110552583A CN113193837B CN 113193837 B CN113193837 B CN 113193837B CN 202110552583 A CN202110552583 A CN 202110552583A CN 113193837 B CN113193837 B CN 113193837B
Authority
CN
China
Prior art keywords
circuit
signal
voltage
bias
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110552583.9A
Other languages
English (en)
Other versions
CN113193837A (zh
Inventor
孙兴林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Yisiwei Computing Technology Co ltd
Beijing Eswin Computing Technology Co Ltd
Original Assignee
Nanjing Yisiwei Integrated Circuit Co ltd
Beijing Eswin Computing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Yisiwei Integrated Circuit Co ltd, Beijing Eswin Computing Technology Co Ltd filed Critical Nanjing Yisiwei Integrated Circuit Co ltd
Priority to CN202110552583.9A priority Critical patent/CN113193837B/zh
Publication of CN113193837A publication Critical patent/CN113193837A/zh
Application granted granted Critical
Publication of CN113193837B publication Critical patent/CN113193837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/06—Modifications of generator to ensure starting of oscillations

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明提供一种启动电路、晶体振荡器和通信芯片。晶体振荡器的启动电路包括快起使能控制电路、电平转换电路、压控振荡器和缓冲器。快起使能控制电路在预定时间段内，向电平转换电路和压控振荡器输入快起使能信号，控制所述启动电路开启，向所述缓冲器提供快起使能信号。电平转换电路为压控振荡器提供具有不同幅度要求的电源电压和具有不同幅度要求的控制方波信号。压控振荡器在接收到快起使能信号时，根据电源电压和控制方波信号，生成相应的线性调频注入CI信号。缓冲器在接收到快起使能信号时，对CI信号进行缓冲，将缓冲后得到的信号提供至晶体振荡器的负阻注入端。本发明针对不同的晶体谐振频率，都能起到快速起振的作用。

Description

启动电路、晶体振荡器和通信芯片
技术领域
本发明涉及晶体振荡技术领域，尤其涉及一种启动电路、晶体振荡器和通信芯片。
背景技术
目前，在各类通信芯片中应用的数控晶体振荡器(Digitally ControlledCrystal Oscillator，DCXO)电路，其从启动到为系统提供稳定的参考时钟需要大量的时间，一般达到毫秒级。在低功耗通信芯片中，DCXO的启动时间是系统功耗的主要考虑来源。
现有技术中提出了一种线性调频注入(Chirp Injection，CI)方案，该方案从晶体初始能量角度，通过环形压控振荡器(Ring VCO)和低通滤波器(LPF)给负阻提供一个频率包含要求谐振频率的初始信号，在很大程度上加速了起振。但是，由于压控曲线是单方向的，当需要满足多个谐振频率时，受滤波器的时间常数和面积的折中考虑，即使是压控曲线两端的非线性，也会导致低频或者高频的起振时间会有所延长，不能再进一步压缩功耗。另外，也有提出在谐振频率附近做单一频率的CI方案，但该方案也未能满足在多个频率场合的应用下，起到快速起振的作用。
发明内容
本发明的主要目的在于提供一种启动电路、晶体振荡电路和通信芯片，解决现有的晶体振荡器的启动电路无法针对不同的晶体谐振频率，都能起到快速起振的作用的问题。
为了达到上述目的，本发明实施例提供了一种晶体振荡器的启动电路，所述启动电路包括快起使能控制电路、电平转换电路、压控振荡器和缓冲器，其中，
快起使能控制电路，其与所述电平转换电路、所述压控振荡器和所述缓冲器连接，用于在预定时间段内，向所述电平转换电路和所述压控振荡器输入快起使能信号，控制所述启动电路开启，并向所述缓冲器提供所述快起使能信号；
电平转换电路，其与所述快起使能控制电路连接，用于在接收到所述快起使能信号时，为所述压控振荡器提供具有不同幅度要求的电源电压和具有不同幅度要求的控制方波信号；
压控振荡器，其与所述电平转换电路连接，用于在接收到所述快起使能信号时，根据所述电源电压和所述控制方波信号，生成相应的线性调频注入CI信号；
缓冲器，其与所述压控振荡器和所述快起使能控制电路连接，用于在接收到所述快起使能信号时，对所述CI信号进行缓冲，将缓冲后得到的信号提供至所述晶体振荡器的负阻注入端。
可选的，所述压控振荡器为环形压控振荡器。
可选的，所述环形压控振荡器的转移曲线设置为：在预定谐振频率对应的控制电压信号的电压值左右的一定范围内，所述转移曲线满足线性特征。
可选的，所述电平转换电路用于在接收到所述快起使能信号时，为所述压控振荡器提供至少两个不同的电源电压和至少两个不同的控制方波信号。
可选的，所述快起使能控制电路还用于在预定时间段结束后，向所述电平转换电路、所述压控振荡器和所述缓冲器输入关断控制信号；所述电平转换电路、所述压控振荡器和所述缓冲器用于在接收到所述关断控制信号时停止工作。
可选的，所述快起使能控制电路包括计时器，其中，所述计时器用于通过对计数时钟进行计数，以在所述预定时间段内提供所述快起使能信号，并在所述预定时间段结束后，提供所述关断控制信号。
本发明实施例还提供一种晶体振荡器，包括负阻和上述的启动电路；所述启动电路与所述负阻的注入端连接，用于在接收到快起使能信号时，将产生的对应于不同谐振频率的注入信号输入至所述注入端。
可选的，本发明实施例所述的晶体振荡器还包括正反馈模块；所述正反馈模块分别与所述注入端和所述负阻的偏置电流输入端连接，用于控制是否根据所述注入端提供的电压信号的峰值，提升提供至偏置电流输入端的偏置电流。
可选的，所述正反馈模块包括偏置加强电路、正常偏置电路和偏置电流产生电路；所述偏置加强电路，其与所述负阻的第一注入端和所述负阻的第二注入端连接，用于根据所述第一注入端提供的电压信号的峰值和/或所述第二注入端提供的电压信号的峰值，得到相应的偏置加强信号；所述正常偏置电路，其用于提供预定偏置信号；所述偏置电流产生电路，其分别与所述偏置加强电路和所述正常偏置电路连接，用于根据所述偏置加强信号和/或预定偏置信号来产生相应的偏置电流，并将所述偏置电流提供至所述负阻的偏置电流输入端。
可选的，所述正反馈模块还包括计数器和开关电路；所述开关电路的控制端与所述计数器连接，所述开关电路的第一端与所述偏置加强电路连接，所述开关电路的第二端与所述偏置电流产生电路连接；所述计数器，其用于对所述晶体振荡器提供的输出时钟信号进行计数，判断所述输出时钟信号的频率是否在预定频率范围内，并根据判断结果来控制所述开关电路闭合或断开；所述偏置电流产生电路，其用于在所述开关电路闭合时，根据所述预定偏置信号与所述偏置加强信号叠加后得到的叠加信号产生相应的偏置电流，并用于在所述开关电路断开时，根据所述预定偏置信号产生相应的偏置电流。
可选的，所述偏置加强电路包括峰值检测电路和第一偏置电路，其中，所述峰值检测电路，其用于检测所述第一注入端提供的电压信号的峰值和/或所述第二注入端提供的电压信号的峰值；所述第一偏置电路，其用于根据所述峰值检测电路检测到的所述峰值，得到所述偏置加强信号。
本发明实施例还提供一种通信芯片，包括上述的晶体振荡器。
本发明实施例的启动电路、晶体振荡器和通信芯片在工作时，电平转换电路为压控振荡器提供具有不同幅度要求的控制方波信号和具有不同幅度要求的电源电压，使得注入给负阻的不同初始时钟频率都能限制在谐振频率附近波动，使之在不同频率下都有较短的启动时间。本发明实施例针对不同的晶体谐振频率，都能起到快速起振的作用。
附图说明
图1是根据本发明一个实施例的启动电路100的方框图；
图2是根据本发明一个实施例的启动电路100的电路图；
图3示出了本发明一个实施例的环形压控振荡器20的一种转移曲线示意图；
图4是本发明一个实施例的晶体振荡器的负阻的注入端提供的电压信号X1的波形图，以及，晶体振荡器输出的输出时钟信号CLK的波形图；
图5是本发明一个实施例的晶体振荡器600的电路图；
图6是本发明一个实施例的晶体振荡器600的电路图；
图7是本发明一个实施例的通信芯片800的方框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是根据本发明一个实施例的启动电路100的方框图，下面参考图1来说明该启动电路100的组成结构和功能。
优选地，本发明实施例的启动电路100可应用于数控晶体振荡器DCXO中，该启动电路与DCXO的负阻的注入端连接。容易理解，在其他实施例中，根据技术应用的需求，还可以应用到其他类型的晶体振荡器中，本发明对此不作限定。
如图1所示，启动电路100包括快起使能控制电路10、电平转换电路11、压控振荡器12和缓冲器13。
快起使能控制电路10分别与电平转换电路11、压控振荡器12和缓冲器13连接。快起使能控制电路10用于在预定时间段内，向电平转换电路11和压控振荡器12提供快起使能信号，控制启动电路100开启。快起使能控制电路10还用于在预定时间段内，向缓冲器13输入快起使能信号。在具体实施时，上述预定时间段持续的时间可以根据实际情况选定。
电平转换电路11与快起使能控制电路10连接，用于在接收到快起使能信号时，电平转换电路11为压控振荡器12提供具有不同幅度要求的电源电压和具有不同幅度要求的控制方波信号。具体地，电平转换电路11可以向压控振荡器12输入不同的电源电压，不同的电源电压的电压值互不相同。电平转换电路11可以向压控振荡器12提供不同的控制方波信号，不同的控制方波信号的幅值互不相同。
压控振荡器12与电平转换电路11连接，压控振荡器12用于在接收到快起使能信号时，根据电源电压和控制方波信号，生成相应的CI(线性调频注入)信号。
缓冲器13分别与压控振荡器12和快起使能控制电路10连接。缓冲器13用于在接收到快起使能信号时，对来自压控振荡器12的CI信号进行缓冲，将缓冲后得到的信号提供至晶体振荡器的负阻注入端。
在具体实施时，电平转换电路11可以用于为压控振荡器12提供至少两个不同的电源电压和至少两个不同的控制方波信号，以对应于不同的谐振频率。例如，电平转换电路11提供n个电源电压，令第k电源电压Vddk与第k谐振频率fosck对应(k为正整数)。
需要说明的是，不同的谐振频率对应于压控振荡器12的不同转移曲线，在各转移曲线中，不同的谐振频率对应的电源电压的电压值不同，CI信号的频率上限和频率下限也不同。CI信号的频率上限和频率下限分别对应于相应的控制方波信号的幅值上限和幅值下限，因此不同谐振频率对应的控制方波信号的幅值互不相同。
例如，电平转换电路11可以为压控振荡器12提供第一电源电压Vdd1和第二电源电压Vdd2，并为压控振荡器12提供第一控制方波信号Vctrl1和第二控制方波信号Vctrl2。其中，Vdd1的电压值和Vdd2的电压值不相同，Vctrl1的幅值和Vctrl2的幅值不相同。Vdd1和Vctrl1可以对应于第一谐振频率fosc1，Vdd2和Vctrl2可以对应于第二谐振频率fosc2。Vctrl1的幅值上限、Vctrl1的幅值下限可以分别为V11、V12。Vctrl2的幅值上限、Vctrl2的幅值下限分别为V21、V22。V11不等于V21，V12不等于V22。
在本发明实施例中，压控振荡器12可以为环形压控振荡器。在启动电路100工作时，一方面，电平转换电路11给环形压控振荡器提供不同档位电源电压，使其获得不同的可调频率范围。另一方面，电平转换电路11将来自AO区或者其余功能区低频的时序信号转换为具有不同幅度要求的控制方波信号。设定第k谐振频率fosck对应的第k控制方波信号的电压幅值上限和电压幅值下限分别为Vk1、Vk2，与Vk1、Vk2分别对应的频率上限、频率下限为fk1、fk2。也即，在本例中，当电平转换电路11提供第k控制方波信号至环形压控振荡器12时，环形压控振荡器12输出的CI信号的频率上限为fk1，环形压控振荡器12输出的CI信号的频率下限fk2，第k谐振频率fosck在fk1和fk2之间选择。
环形压控振荡器12将控制方波信号转换为输出频率能在几个不同谐振频率附近进行波动的CI信号(CI信号为正弦信号)。
本发明实施例通过控制环形压控振荡器的频率范围和控制方波信号的扫描幅度，可以针对不同的晶体谐振频率，都能起到快速起振的作用。
本发明实施例的启动电路100在工作时，电平转换电路11为压控振荡器12提供具有不同幅度要求的控制方波信号和具有不同幅度要求的电源电压，使得注入给负阻的不同初始时钟频率都能限制在谐振频率附近波动，使之在不同频率下都有较短的启动时间。本发明实施例的启动电路100针对不同的晶体谐振频率，都能起到快速起振的作用。
可选的，晶体振荡器的负阻包括第一注入端CI1和第二注入端CI2，在图1中，标号为CI1、CI2的分别为晶体振荡器的负阻的第一注入端、第二注入端。当晶体振荡器为pierce振荡器(皮尔斯振荡器)时，第一注入端CI1、第二注入端CI2分别为pierce振荡器的负阻的栅极、漏极。
缓冲器13用于在接收到快起使能信号时，控制对CI信号进行缓冲，得到第一注入信号和第二注入信号，并将第一注入信号提供至第一注入端CI1，将第二注入信号提供至第二注入端CI2。在本发明实施例中，缓冲器13可以为差分缓冲器。
此外，快起使能控制电路10还可以用于在预定时间段结束后，向电平转换电路11、压控振荡器12和缓冲器13输入关断控制信号。电平转换电路11、压控振荡器12和缓冲器13用于在接收到关断控制信号时停止工作。
在具体实施时，快起使能控制电路10可以包括计时器。计时器用于通过对预先设定的计数时钟进行计数，以在预定时间段内，提供快起使能信号，并向电平转换电路11、压控振荡器12和缓冲器13输入快起使能信号。计时器还用于通过对预先设定的计数时钟进行计数，以在预定时间段结束后，提供关断控制信号，并向电平转换电路11、压控振荡器12和缓冲器13输入关断控制信号，以控制电平转换电路11、压控振荡器12和缓冲器13停止工作。
为了电路简化和降低功耗，优选地，只引入一个快起使能信号。快起使能信号的持续时间由一个计时器进行调节。计时器对计数时钟进行计数以计时，在预定时间段结束后，计时器输出为0(也即，计时器输出关断控制信号)，使得启动电路100停止提供第一注入信号和第二注入信号至负阻，晶体振荡器开始自行起振。
图2是根据本发明一个实施例的启动电路100的电路图。
如图2所示，本发明实施例的启动电路100分别与负阻的第一注入端CI1和负阻的第二注入端CI2连接。启动电路100包括电平转换电路11、环形压控振荡器20、差分缓冲器21和计时器22。在图2示出的波形中，标号Vddk为第k电源电压，k为正整数，Vddk对应于第k谐振频率fosck，fosck对应于第k控制方波信号；标号fk1为Vk1对应的频率上限，标号fk2为Vk2对应的频率下限；标号VH为时序信号的幅值上限，标号VL为时序信号的幅值下限，tCI为计时器22持续输出快速使能信号的时间。
计时器22用于对计数时钟进行计数，以进行计时，进而在预定时间段内，向电平转换电路11、环形压控振荡器20和差分缓冲器21输入快起使能信号，并在预定时间段结束后，输出0(关断控制信号的一个例子)至电平转换电路11、环形压控振荡器20和差分缓冲器21。
电平转换电路11用于在接收到快起使能信号时，将时序信号转换为控制方波信号Vctrl，并用于提供电源电压，并将控制方波信号Vctrl和电源电压提供至环形压控振荡器20。
环形压控振荡器20在接收到快起使能信号时，根据控制方波信号Vctrl和电源电压，生成相应的CI信号。
差分缓冲器21用于在接收到快起使能信号时，对CI信号进行缓冲，以得到第一注入信号和第二注入信号，并将第一注入信号提供至第一注入端CI1，将第二注入信号提供至第二注入端CI2。
在预定时间段结束后，计时器22输出0至电平转换电路11、环形压控振荡器20和差分缓冲器21，电平转换电路11、环形压控振荡器20和差分缓冲器21停止工作，启动电路停止提供注入信号至负阻。
图2所示的启动电路100在工作时，计时器22对计数时钟进行计数，以在预定时间段内向电平转换电路11、环形压控振荡器20和差分缓冲器21输入快起使能信号。
在预定时间段内，电平转换电路11可以为环形压控振荡器20提供不同档位电源电压，使其获得不同的可调频率范围。而且，电平转换电路11还将低频的时序信号转换为不同幅度要求的Vctrl。例如，电平转换电路11可转换得到第一控制方波信号、第二控制方波信号……第k控制方波信号。如图2所示的虚线框中的波形图所示，它们的电压幅值上限和下限，从上到下依次为V11和V12(针对第一控制方波信号)，V21和V22(针对第二控制方波信号)，Vk1和Vk2(针对第k控制方波信号)。
环形压控振荡器20将控制方波信号转换为输出频率在几个不同谐振频率附近进行波动的CI信号(CI信号为正弦信号)，并将该CI信号提供至差分缓冲器21。如图2所示，以第k控制方波信号为输入，环形压控振荡器20输出的第k谐振频率fosck在频率上限fk1和频率下限fk2之间。
差分缓冲器21对CI信号进行缓冲，以得到第一注入信号和第二注入信号，将第一注入信号提供至CI1，将第二注入信号提供至CI2。其中，第一注入信号和第二注入信号可以为差分时钟信号。
计时器22在预定时间段结束后，输出为0，以使得电平转换电路11、压控振荡器12和缓冲器13都停止工作，启动电路100停止提供注入信号至负阻的注入端，晶体振荡器开始自行起振。
在本发明实施例中，环形压控振荡器20的转移曲线设置为：在预定谐振频率对应的控制电压信号的电压值左右的一定范围内，转移曲线满足线性特征。例如，当环形压控振荡器的转移曲线对应于第k谐振频率fosck(第k谐振频率fosck为预定谐振频率)时，与第k谐振频率fosck对应的控制电压信号的电压值为0.5Vddk，则在0.5Vddk左右的一定范围内(例如，该一定范围可以为：大于等于0.4Vddk而小于等于0.6Vddk)，转移曲线具有较好的线性度。
不同谐振频率的注入信号需要通过环形压控振荡器来实现。
图3示出了环形压控振荡器的一种转移曲线。在图3所示的转移曲线中，横轴为Vctrl的电压值V，纵轴为输出频率f，输出频率f为环形压控振荡器输出的CI信号的频率，标号为foHk的为最大输出频率，标号为foL的为最小输出频率，标号VoL为与foL对应的Vctrl的电压值。如图3所示，与0.5Vddk对应的输出频率即为第k谐振频率fosck，当Vctrl的电压值在0.4Vddk和0.6Vddk之间时，转移曲线的线性度较好。
在图3中，当要求的谐振频率为fosck时，最大的输出频率应该出现在Vctrl的电压值为Vddk时，可以设计电路结构和偏置参数，使得当Vctrl的电压值等于0.5Vddk时，转移曲线具有较好的线性度。电平转换电路11可以根据实际要满足的谐振频率，设置控制方波信号Vctrl的幅度，使得控制方波信号Vctrl的电压值只围绕0.5Vddk一定范围内切换。例如，可以使得Vctrl的电压值在0.4Vddk～0.6Vddk时，覆盖大约0.8fosck～1.2fosck的输出频率范围，并尽可能工作于线性区内。由于CI信号的频率在谐振频率附近进行扫描，因此给负阻的信号开始会在一定时间内来回扫描谐振频率，以此注入较大的初始能量，并给晶体电阻提供较大的初始电流。当差分缓冲器21停止向CI1、CI2分别提供注入信号时，晶体开始在一定初始条件下起振，由于注入了较多的初始能量，其输出摆幅会短时间内迅速增加，直到满幅输出，频率也会稳定。
可选的，第k控制方波信号的电压幅值上限、电压幅值下限分别为0.6Vddk、0.4Vddk。根据图3所示的转移曲线，当Vctrl的电压值等于0.6Vddk时，环形压控振荡器输出的CI信号的频率可以为fk1。当Vctrl的电压值等于0.4Vddk时，环形压控振荡器输出的CI信号的频率可以为fk2。
图4是本发明实施例的晶体振荡器的负阻的注入端提供的电压信号X1的波形图，以及，晶体振荡器输出的输出时钟信号CLK的波形图。如图4所示，当晶体振荡器稳定起振时，输出时钟信号CLK的频率可以为第k谐振频率fosck。
在图4中，可以看出，通过利用本申请实施例的启动电路，在第一时间段t1，X1的幅度快速增加，在第二时间段t2，晶体振荡器稳定起振。
图5是本发明一个实施例的晶体振荡器600的电路图，下面参考图5来说明该晶体振荡器600的组成结构和功能。
本发明实施例的晶体振荡器600包括负阻和上述的启动电路。启动电路与负阻的注入端连接，用于在接收到快起使能信号时，将产生的对应于不同谐振频率的注入信号提供至负阻的注入端，以使得晶体振荡器启动。
可选的，晶体振荡器可以为数控晶体振荡器，在实际应用中，晶体振荡器也可以为其他类型的晶体振荡器。
如图5所示，本发明实施例的晶体振荡器600包括负阻NR、启动电路(图5中未示出)、晶体50、静电防护电路51和正反馈模块60。
正反馈模块60分别与第一注入端CI1、第二注入端CI2和负阻NR的偏置电流输入端连接。正反馈模块60用于控制是否根据CI1提供的电压信号的峰值和/或CI2提供的电压信号的峰值，提升提供至偏置电流输入端的偏置电流。
正反馈模块60可以包括偏置加强电路52、正常偏置电路53和偏置电流产生电路56。启动电路与负阻NR的第一注入端CI1和第二注入端CI2连接。偏置加强电路52用于根据第一注入端CI1提供的电压信号的峰值和/或第二注入端CI2提供的电压信号的峰值，得到相应的偏置加强信号。正常偏置电路53用于提供预定偏置信号。预定偏置信号对应于负阻稳定工作所需要的偏置电流。偏置电流产生电路56用于根据偏置加强信号和/或预定偏置信号，产生相应的偏置电流，并将相应的偏置电路提供至偏置电流输入端。
如图5所示，正反馈模块60还可以包括开关电路54和计数器55。开关电路54的控制端与计数器55连接，开关电路54还与偏置加强电路52连接。计数器55用于对晶体振荡器提供的输出时钟信号CLK进行计数，当输出时钟信号CLK的频率不在预定频率范围内时，控制开关电路54将偏置加强信号提供至偏置电流产生电路56，并用于当输出时钟信号CLK的频率在预定频率范围内时，控制开关电路54停止将偏置加强信号提供至偏置电流产生电路56。偏置电流产生电路56用于在开关电路54将偏置加强信号提供至偏置电流产生电路56时，根据叠加信号产生相应的偏置电流。偏置电流产生电路56还用于在开关电路54停止将偏置加强信号提供至偏置电流产生电路56时，根据预定偏置信号产生相应的偏置电流，并将相应的偏置电流提供至负阻NR。其中，叠加信号为预定偏置信号与偏置加强信号叠加后得到的信号。
可选的，当谐振频率为第k谐振频率fosck时，预定频率范围内可以为大于或等于第k谐振频率fosck，但不以此为限。
在本发明实施例中，预定频率范围可以根据实际情况选定，以满足在启动电路刚停止提供注入信号至负阻的注入端之后的一段时间内，通过偏置加强电路53根据第一注入端CI1提供的电压信号的峰值和/或第二注入端CI2提供的电压信号的峰值，得到相应的偏置加强信号，开关电路54闭合。偏置电流产生电路56根据预定偏置信号与偏置加强信号叠加后得到的叠加信号产生相应的偏置电流，以使得提供至负阻NR的偏置电流增大，加速起振。而在晶体振荡器稳定起振后，计数器55控制开关电路54断开，停止将偏置加强信号提供至偏置电流产生电路56，以降低功耗。
在本发明实施例中，开关电路54闭合指的可以是：开关电路54的第一端与开关电路54的第二端之间连通。开关电路54断开指的可以是：开关电路54的第一端与开关电路54的第二端之间断开。
如图5所示，偏置加强电路52包括峰值检测电路61和第一偏置电路62。峰值检测电路61用于检测第一注入端CI1提供的电压信号的峰值和/或第二注入端CI2提供的电压信号的峰值。第一偏置电路62用于根据峰值检测电路61检测到的峰值，得到偏置加强信号。
如图5所示，晶体振荡器还包括第一电容C1、第二电容C2、第一电阻R1和第二电阻R1。晶体50的第一端与第一端子PAD1连接，晶体50的第二端与第二端子PAD2连接。晶体50的第一端通过静电防护电路51与第一注入端CI1连接。静电防护电路51用于进行静电防护。R1的第一端与第一注入端CI1连接，R1的第二端与第二注入端CI2连接。晶体50的第二端通过R2与第二注入端CI2连接。C1的第一端与CI1连接，C1的第二端接地，C2的第一端与CI2连接，C2的第二端接地。
在如图5所示的晶体振荡器600的实施例中，负阻NR为放大器。
如图5所示的晶体振荡器的实施例在工作时，当启动电路停止提供第一注入信号、第二注入信号至CI1、CI2后，CI1和CI2将会输出摆幅逐渐增加直到满摆幅的正弦波。将该正弦波接入偏置加强电路52中的峰值检测电路61，该正弦波的摆幅的增加导致提供至负阻的偏置电流的增加，提供另一种加速起振机制。正常偏置电路53提供的预定偏置信号对应于负阻稳定工作所需要的偏置电流。通过计数器55在启动电路刚停止提供第一注入信号、第二注入信号至CI1、CI2后的一段时间内，控制开关电路54将偏置加强信号提供至偏置电流产生电路56。偏置电流产生电路56根据叠加信号产生相应的偏置电流，以为负阻提供更大的偏置电流，提供加速起振机制。在晶体振荡器能够稳定起振时，计数器55控制开关电路54停止将偏置加强信号提供至偏置电流产生电路，以降低功耗。
图6是本发明一个实施例的晶体振荡器600的电路图。如图6所示，在图5所示的晶体振荡器600的实施例的基础上，偏置电流产生电路56可以包括第二偏置电路561和电流源562。
第二偏置电路561用于在开关电路54闭合时，根据叠加信号，向电流源562提供相应的偏置信号，以控制电流源562根据该偏置信号产生相应的偏置电流。第二偏置电路561还用于在开关电路54断开时，根据预定偏置信号，向电流源562提供相应的偏置信号，以控制电流源562根据该偏置信号产生相应的偏置电流。
图7是本发明一个实施例的通信芯片800的方框图。如图7所示，本发明实施例的通信芯片800包括上述的晶体振荡器600。
以上是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种晶体振荡器的启动电路，其特征在于，所述启动电路包括快起使能控制电路、电平转换电路、压控振荡器和缓冲器，其中，
快起使能控制电路，其与所述电平转换电路、所述压控振荡器和所述缓冲器连接，用于在预定时间段内，向所述电平转换电路和所述压控振荡器输入快起使能信号，控制所述启动电路开启，并向所述缓冲器提供所述快起使能信号；
电平转换电路，其与所述快起使能控制电路连接，用于在接收到所述快起使能信号时，为所述压控振荡器提供具有不同幅度要求的电源电压和具有不同幅度要求的控制方波信号；
压控振荡器，其与所述电平转换电路连接，用于在接收到所述快起使能信号时，根据所述电源电压和所述控制方波信号，生成相应的线性调频注入CI信号；
缓冲器，其与所述压控振荡器和所述快起使能控制电路连接，用于在接收到所述快起使能信号时，对所述CI信号进行缓冲，将缓冲后得到的信号提供至所述晶体振荡器的负阻注入端。
2.如权利要求1所述的启动电路，其特征在于，所述压控振荡器为环形压控振荡器。
3.如权利要求2所述的启动电路，其特征在于，所述环形压控振荡器的转移曲线设置为：在预定谐振频率对应的控制电压信号的电压值左右的一定范围内，所述转移曲线满足线性特征。
4.如权利要求1所述的启动电路，其特征在于，所述电平转换电路用于在接收到所述快起使能信号时，为所述压控振荡器提供至少两个不同的电源电压和至少两个不同的控制方波信号。
5.如权利要求1至4中任一权利要求所述的启动电路，其特征在于，所述快起使能控制电路还用于在预定时间段结束后，向所述电平转换电路、所述压控振荡器和所述缓冲器输入关断控制信号；
所述电平转换电路、所述压控振荡器和所述缓冲器用于在接收到所述关断控制信号时停止工作。
6.如权利要求5所述的启动电路，其特征在于，所述快起使能控制电路包括计时器，其中，
所述计时器用于通过对计数时钟进行计数，以在所述预定时间段内提供所述快起使能信号，并在所述预定时间段结束后，提供所述关断控制信号。
7.一种晶体振荡器，其特征在于，包括负阻和如权利要求1至6中任一权利要求所述的启动电路；
所述启动电路与所述负阻的注入端连接，用于在接收到快起使能信号时，将产生的对应于不同谐振频率的注入信号输入至所述注入端。
8.如权利要求7所述的晶体振荡器，其特征在于，还包括正反馈模块；
所述正反馈模块分别与所述注入端和所述负阻的偏置电流输入端连接，用于控制是否根据所述注入端提供的电压信号的峰值，提升提供至偏置电流输入端的偏置电流。
9.如权利要求8所述的晶体振荡器，其特征在于，所述正反馈模块包括偏置加强电路、正常偏置电路和偏置电流产生电路；
所述偏置加强电路，其与所述负阻的第一注入端和所述负阻的第二注入端连接，用于根据所述第一注入端提供的电压信号的峰值和/或所述第二注入端提供的电压信号的峰值，得到相应的偏置加强信号；
所述正常偏置电路，其用于提供预定偏置信号；
所述偏置电流产生电路，其分别与所述偏置加强电路和所述正常偏置电路连接，用于根据所述偏置加强信号和/或预定偏置信号来产生相应的偏置电流，并将所述偏置电流提供至所述负阻的偏置电流输入端。
10.如权利要求9所述的晶体振荡器，其特征在于，所述正反馈模块还包括计数器和开关电路；
所述开关电路的控制端与所述计数器连接，所述开关电路的第一端与所述偏置加强电路连接，所述开关电路的第二端与所述偏置电流产生电路连接；
所述计数器，其用于对所述晶体振荡器提供的输出时钟信号进行计数，判断所述输出时钟信号的频率是否在预定频率范围内，并根据判断结果来控制所述开关电路闭合或断开；
所述偏置电流产生电路，其用于在所述开关电路闭合时，根据所述预定偏置信号与所述偏置加强信号叠加后得到的叠加信号产生相应的偏置电流，并用于在所述开关电路断开时，根据所述预定偏置信号产生相应的偏置电流。
11.如权利要求10所述的晶体振荡器，其特征在于，所述偏置加强电路包括峰值检测电路和第一偏置电路，其中，
所述峰值检测电路，其用于检测所述第一注入端提供的电压信号的峰值和/或所述第二注入端提供的电压信号的峰值；
所述第一偏置电路，其用于根据所述峰值检测电路检测到的所述峰值，得到所述偏置加强信号。
12.一种通信芯片，其特征在于，包括如权利要求7至11中任一权利要求所述的晶体振荡器。
CN202110552583.9A 2021-05-20 2021-05-20 启动电路、晶体振荡器和通信芯片 Active CN113193837B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110552583.9A CN113193837B (zh) 2021-05-20 2021-05-20 启动电路、晶体振荡器和通信芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110552583.9A CN113193837B (zh) 2021-05-20 2021-05-20 启动电路、晶体振荡器和通信芯片

Publications (2)

Publication Number Publication Date
CN113193837A CN113193837A (zh) 2021-07-30
CN113193837B true CN113193837B (zh) 2023-01-24

Family

ID=76982800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110552583.9A Active CN113193837B (zh) 2021-05-20 2021-05-20 启动电路、晶体振荡器和通信芯片

Country Status (1)

Country Link
CN (1) CN113193837B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5095433B2 (ja) * 2008-02-06 2012-12-12 日本電信電話株式会社 起動制御回路付き水晶発振回路および位相同期回路
TWI362824B (en) * 2008-09-12 2012-04-21 Phison Electronics Corp Oscillator and driving circuit and oscillation method thereof
CN103066942B (zh) * 2012-12-20 2015-05-20 无锡中科微电子工业技术研究院有限责任公司 一种超低功耗快速启动晶体振荡器电路
CN106067762B (zh) * 2016-06-15 2019-06-28 泰凌微电子（上海）有限公司 快速起振的晶体振荡器电路
CN108880504B (zh) * 2017-05-16 2021-10-08 博通集成电路（上海）股份有限公司 用于激励晶体振荡电路的方法以及电路

Also Published As

Publication number Publication date
CN113193837A (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
US6960949B2 (en) Charge pump circuit and PLL circuit using same
EP1143606B1 (en) Numerically controlled variable oscillator
WO2018076173A1 (zh) 限幅振荡电路
US20070103243A1 (en) Relaxation oscillator with propagation delay compensation for improving the linearity and maximum frequency
EP3139496B1 (en) Capacitor arrangement for oscillator
US6587098B2 (en) High voltage crystal controlled oscillator for an electronic pen used with an electrostatic digitizing tablet
US7184732B2 (en) PLL frequency synthesizer
CN113193837B (zh) 启动电路、晶体振荡器和通信芯片
US7965150B2 (en) Differential oscillation apparatus and modulator
US8258823B2 (en) Method of and driver circuit for operating a semiconductor power switch
US20060232346A1 (en) Integrated circuit including a ring oscillator circuit
JP2008028831A (ja) 電圧制御発振器
US4492935A (en) Switched capacitor oscillator formed by a damped resonator with saturable feedback
US4972162A (en) Wideband relaxation oscillator utilizing parasitic capacitances
US20210376838A1 (en) Charge pump
US7911283B1 (en) Low noise oscillator and method
US7054172B2 (en) Method and structure for active power supply control and stabilization
US6452461B1 (en) High-speed power-efficient coded M-ary FSK modulator
US20020003443A1 (en) Toggle flip-flop circuit, prescaler, and PLL circuit
TW202404273A (zh) 振盪器電路
JPH07154251A (ja) Ｐｌｌ回路
JP2003332841A (ja) 電圧制御発振回路
JP3824256B2 (ja) 識別回路
US3382458A (en) Variable frequency sine wave oscillator
JPH07154250A (ja) Ｐｌｌ周波数シンセサイザおよびこれを用いるラジオ受信機

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 100176 no.2179, 2 / F, building D, building 33, 99 Kechuang 14th Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing (centralized office area)

Applicant after: Beijing yisiwei Computing Technology Co.,Ltd.

Applicant after: GUANGZHOU QUANSHENGWEI INFORMATION TECHNOLOGY Co.,Ltd.

Address before: 100176 no.2179, 2 / F, building D, building 33, 99 Kechuang 14th Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing (centralized office area)

Applicant before: Beijing yisiwei Computing Technology Co.,Ltd.

Applicant before: GUANGZHOU QUANSHENGWEI INFORMATION TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221031

Address after: 100176 Room 101, 1f, building 3, yard 18, Kechuang 10th Street, economic and Technological Development Zone, Daxing District, Beijing

Applicant after: Beijing yisiwei Computing Technology Co.,Ltd.

Applicant after: Nanjing Yisiwei Integrated Circuit Co.,Ltd.

Address before: 100176 no.2179, 2 / F, building D, building 33, 99 Kechuang 14th Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing (centralized office area)

Applicant before: Beijing yisiwei Computing Technology Co.,Ltd.

Applicant before: GUANGZHOU QUANSHENGWEI INFORMATION TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 100176 Room 101, 1f, building 3, yard 18, Kechuang 10th Street, economic and Technological Development Zone, Daxing District, Beijing

Patentee after: Beijing yisiwei Computing Technology Co.,Ltd.

Patentee after: Nanjing Yisiwei Computing Technology Co.,Ltd.

Address before: 100176 Room 101, 1f, building 3, yard 18, Kechuang 10th Street, economic and Technological Development Zone, Daxing District, Beijing

Patentee before: Beijing yisiwei Computing Technology Co.,Ltd.

Patentee before: Nanjing Yisiwei Integrated Circuit Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP03 Change of name, title or address

Address after: Room 2853, Yingying Building, No. 99 Tuanjie Road, Yanchuangyuan, Nanjing Area, China (Jiangsu) Pilot Free Trade Zone, Nanjing, Jiangsu Province, 211800

Patentee after: Nanjing Yisiwei Computing Technology Co.,Ltd.

Patentee after: Beijing yisiwei Computing Technology Co.,Ltd.

Address before: 100176 Room 101, 1f, building 3, yard 18, Kechuang 10th Street, economic and Technological Development Zone, Daxing District, Beijing

Patentee before: Beijing yisiwei Computing Technology Co.,Ltd.

Patentee before: Nanjing Yisiwei Computing Technology Co.,Ltd.

CP03 Change of name, title or address