JP3824256B2 - 識別回路 - Google Patents
識別回路 Download PDFInfo
- Publication number
- JP3824256B2 JP3824256B2 JP2000249465A JP2000249465A JP3824256B2 JP 3824256 B2 JP3824256 B2 JP 3824256B2 JP 2000249465 A JP2000249465 A JP 2000249465A JP 2000249465 A JP2000249465 A JP 2000249465A JP 3824256 B2 JP3824256 B2 JP 3824256B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bias
- terminal
- circuit
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、変調された高周波信号から変調信号を復元する識別回路に関するものである。
【０００２】
【従来の技術】
従来の高周波識別回路としては、ダイオードを用いたものやミキサを用いたものがある。ダイオードを用いたものは、振幅変調信号をダイオードで整流し、さらに高周波成分をフィルタで除去することによって所望の変調信号を得るものである。
【０００３】
しかし、この方式では所望の変調信号を得るための入力信号に大きな振幅が必要であり、増幅器に大きな消費電力が必要であった。また、フィルタを用いるために、コスト上昇を招くばかりでなく、急峻な変調信号を取り扱い難いという欠点があった。
【０００４】
また、ミキサを用いたものでも入力信号に大きな振幅が必要であり、さらにフィルタなどのアナログ部品が数多く必要となる。また、準ミリ波、ミリ波の周波数帯では、これらのアナログ部品が一体でないために、実装がコスト上昇を招くという問題があった。
【０００５】
また、シュミットトリガ回路（ヒステリシスコンパレータ）を利用した高周波信号の識別回路が知られている（清水良夫：特開平１１−２８９２２６、トランジスタ技術１９９８年１２月号、ｐ．３６３）。これは、図３１に示すように、入力端子１１１に入力する変調入力信号Ｖinをバイアス供給回路１１２から供給されるバイアス信号Ｖbisasと加算部１１３において加算してシュミットトリガ回路１１４に入力させるものである。１１５は出力端子である。
【０００６】
シュミットトリガ回路１１４は図３２のようなヒステリシス（履歴）特性を有し、バイアス信号Ｖbias＝Ｖ２のときに振幅しきい値Ｖｔを超えるような大振幅信号が入力することにより出力信号ＶoutがＶＬからＶＨ（ＶＬ＜ＶＨ）へ離散的に変化する。さらに周期的にバイアス信号ＶbiasをＶ２からＶ１（Ｖ１＜Ｖ２）に変化させることで、リセット動作を行い、出力信号ＶoutをＶＬの状態に戻す。結果としての入力信号Ｖin、バイアス信号Ｖbias、出力信号Ｖoutの関係は図３３に示すようになる。
【０００７】
しかし、この技術では、入力信号Ｖinとバイアス信号Ｖbiasを加算部１１３で加えて１つの端子からシュミットトリガ回路１１４に入力するために、入力信号Ｖinにノイズなどが入ったときに、このノイズがバイアス信号として働く動作が起こり得るので、誤動作を招く原因となった。また、バイアス信号が入力信号に漏洩しやすいことも特性劣化の原因となった。さらに、通常のシュミットトリガ回路では、内部にフィードドバック構造を有するために、高速性に限界があり、あまり早い周波数に対応できないという問題があった。
【０００８】
【発明が解決しようとする課題】
以上のように、ダイオードやミキサを用いたものはコスト的に問題があり、またシュミットトリガを用いたものは特性劣化や高速性に問題があった。
【０００９】
本発明の目的は、これらの問題を解決し、低コストで、特性劣化の問題が少なく、しかも高周波信号で動作可能な識別回路を提供することである。
【００１０】
【課題を解決するための手段】
このために第１の発明は、変調された高周波信号から変調信号を復元する識別回路において、第１の電圧値と前記第１の電圧値よりも大きい第２の電圧値とで交互に切り替わるバイアス信号を出力するバイアス供給回路と、前記高周波信号を入力信号として入力する入力端子と前記バイアス信号を入力するバイアス端子と出力端子とを独立に有する多安定回路と、を備え、前記多安定回路は、前記バイアス端子と前記出力端子の間に接続した第１の負性抵抗素子と、前記出力端子と接地端子との間に接続した第２の負性抵抗素子と、該第２の負性抵抗素子に並列接続したトランジスタとから成り、該トランジスタのゲート又はベースに前記入力端子が接続され、前記バイアス信号が前記第１の電圧値のときには、前記入力信号の振幅の如何に係わらず第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、かつ前記バイアス信号が前記第２の電圧値のときには、前記入力信号の最大値がしきい値を超えないときは第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、前記入力信号の最大値が前記しきい値を超えるときは前記第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力する回路であり、前記バイアス信号が前記第２の電圧値のときに前記入力信号の最大値が識別され、前記バイアス信号が前記第１の電圧値のときにリセットされるよう構成した。
【００１１】
第２の発明は、変調された高周波信号から変調信号を復元する識別回路において、第１の電圧値と前記第１の電圧値よりも大きい第２の電圧値とで交互に切り替わるバイアス信号を出力するバイアス供給回路と、前記高周波信号を入力信号として入力する入力端子と前記バイアス信号を入力するバイアス端子と出力端子とを独立に有する多安定回路と、を備え、前記多安定回路は、電源端子と前記出力端子の間に接続した第１の負性抵抗素子と、前記出力端子と接地端子との間に接続した第２の負性抵抗素子と、該第２の負性抵抗素子に並列接続した第１のトランジスタと、前記第１の負性抵抗素子に並列接続した第２のトランジスタとから成り、前記第１のトランジスタのゲート又はベースに前記入力端子が接続され、前記第２のトランジスタのゲート又はベースに前記バイアス端子が接続され、前記バイアス信号が前記第１の電圧値のときには、前記入力信号の最大値がしきい値を超えないときは第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、前記入力信号の最大値が前記しきい値を超えるときは第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、かつ前記バイアス信号が前記第２の電圧値のときには、前記入力信号の振幅の如何に係わらず前記第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力する回路であり、前記バイアス信号が前記第１の電圧値のときに前記入力信号の最大値が識別され、前記バイアス信号が前記第２の電圧値のときにリセットされるよう構成した。
【００１２】
第３の発明は、変調された高周波信号から変調信号を復元する識別回路において、第１の電圧値と前記第１の電圧値よりも大きい第２の電圧値とで交互に切り替わるバイアス信号を出力するバイアス供給回路と、前記高周波信号を入力信号として入力する入力端子と前記バイアス信号を入力するバイアス端子と出力端子とを独立に有する多安定回路と、を備え、前記多安定回路は、前記バイアス端子と前記出力端子の間に接続した負性抵抗素子と、前記出力端子と電源端子との間に接続したトランジスタとから成り、該トランジスタのゲート又はベースに前記入力端子が接続され、前記バイアス信号が前記第１の電圧値のときには、前記入力信号の振幅の如何に係わらず第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、かつ前記バイアス信号が前記第２の電圧値のときには、前記入力信号の最大値がしきい値を超えないときは第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、前記入力信号の最大値が前記しきい値を超えるときは前記第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力する回路であり、前記バイアス信号が前記第２の電圧値のときに前記入力信号の最大値が識別され、前記バイアス信号が前記第１の電圧値のときにリセットされるよう構成した。
【００１３】
第４の発明は、変調された高周波信号から変調信号を復元する識別回路において、第１の電圧値と前記第１の電圧値よりも大きい第２の電圧値とで交互に切り替わるバイアス信号を出力するバイアス供給回路と、前記高周波信号を入力信号として入力する入力端子と前記バイアス信号を入力するバイアス端子と出力端子とを独立に有する多安定回路と、を備え、前記多安定回路は、第１の電源端子と前記出力端子の間に接続した負性抵抗素子と、前記出力端子と第２の電源端子の間に接続した第１のトランジスタと、前記負性抵抗素子に並列接続した第２のトランジスタとから成り、前記第１のトランジスタのゲート又はベースに前記入力端子が接続され、前記第２のトランジスタのゲート又はベースに前記バイアス端子が接続され、前記バイアス信号が前記第１の電圧値のときには、前記入力信号の最大値がしきい値を超えないときは第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、前記入力信号の最大値が前記しきい値を超えるときは第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、かつ前記バイアス信号が前記第２の電圧値のときには、前記入力信号の振幅の如何に係わらず前記第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力する回路であり、前記バイアス信号が前記第１の電圧値のときに前記入力信号の最大値が識別され、前記バイアス信号が前記第２の電圧値のときにリセットされるよう構成した。
【００１４】
第５の発明は、変調された高周波信号から変調信号を復元する識別回路において、第１の電圧値と前記第１の電圧値よりも大きい第２の電圧値とで交互に切り替わるバイアス信号を出力するバイアス供給回路と、前記高周波信号を入力信号として入力する入力端子と前記バイアス信号を入力するバイアス端子と出力端子とを独立に有する多安定回路と、を備え、前記多安定回路は、前記バイアス端子と前記出力端子の間に接続した負性抵抗素子と、前記出力端子と前記入力端子との間に接続した第１の抵抗素子と、前記出力端子と電源端子との間に接続した第２の抵抗素子から成り、前記バイアス信号が前記第１の電圧値のときには、前記入力信号の振幅の如何に係わらず第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、かつ前記バイアス信号が前記第２の電圧値のときには、前記入力信号の最大値がしきい値を超えないときは第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、前記入力信号の最大値が前記しきい値を超えるときは前記第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力する回路であり、前記バイアス信号が前記第２の電圧値のときに前記入力信号の最大値が識別され、前記バイアス信号が前記第１の電圧値のときにリセットされるよう構成した。
【００１５】
第６の発明は、第１乃至第５のいずれかの発明において、前記多安定回路を複数個備え、各多安定回路の前記入力端子を共通接続し、前記バイアス端子を共通接続し、かつ各多安定回路のしきい値を異ならせるよう構成した。
【００２０】
【発明の実施の形態】
本発明では、入力端子とバイアス端子を独立に有する多安定回路を用い、誤動作の問題を解決する。また、高周波信号から直接、データ周波数に近い低い周波数で信号を取り出し、集積素子として一体で作製できるようにし、実装などにコストのかかる高周波アナログ部品の点数を減らす。また、共鳴トンネルダイオードなどの高速の負性抵抗素子を用いて、１０ＧＨｚ以上のミリ波、準ミリ波領域のような高周波領域で動作可能とさせる。以下、詳しく説明する。
【００２１】
［第１の実施形態］
図１は、本発明の第１の実施の形態の識別回路のブロック図である。この識別回路は、変調入力信号Ｖinが入力する入力端子１とバイアス信号Ｖbiasが入力するバイアス端子２を独立に有し、かつ出力信号Ｖoutを出力する出力端子３を有する多安定回路４と、その多安定回路４のバイアス端子２にバイアス信号Ｖbiasを供給するバイアス供給回路５から構成されている。
【００２２】
多安定回路４は、バイアス信号Ｖbiasの値Ｖ１，Ｖ２（Ｖ１＜Ｖ２）に応じて、図２に示すような人出力特性を有する。すなわち、Ｖbias＝Ｖｌのとき、図２の(a)に示すような１つの安定状態を有する。このときは、入力信号Ｖinの値によらず、出力信号Ｖoutは一定の値Ｖoとなる。一方、Ｖbias＝Ｖ２のとき、多安定回路４は、図２の(b)に示すような特性を有する。すなわち、一定の入力電圧領域（Ｖin＜Ｖｔ）（Ｖｔ：振幅しきい値電圧）で双安定性を有し、他の入力電圧領域（Ｖin＞Ｖｔ）で単安定状態に帰する。
【００２３】
以上から、入力信号ＶinがＶin＜Ｖｔにおいて、ＶbiasがＶｌからＶ２に変化したとき、出力ＶoutはＶｏからＶＨに遷移し、この後にＶbiasがＶ２からＶ１に変化すると、出力ＶoutはＶｏに復帰する。また、Ｖbias＝Ｖ２において、入力信号Ｖinが小振幅であって、最大値がＶｔを超えないときは、出力信号ＶoutがＶＨを保ったままであるが、大振幅となって途中からでもＶin＞Ｖｔとなると、出力信号ＶoutはＶＬに変化し、以後はＶbiasがＶ２からＶ１に変化するまでこの一定値を保つ。すなわち、入力信号Ｖinのデータに対応した出力が識別して得らる。なお、Ｖｏは後段の図示しない識別部でＶＬとして識別される。
【００２４】
このときの振幅変調信号Ｖinの識別の様子を示したのが図３である。すなわち、入力信号Ｖinの振幅が小さく、Ｖinの最大値がＶｔを超えないときは、出力信号Ｖoutは、Ｖbias＝ＶｌのときＶｏ、Ｖbias＝Ｖ２のときＶＨとなる。また、入力信号Ｖinの振幅が大きく、Ｖinの最大値がＶｔを超えるときは、出力信号Ｖoutは、Ｖbias＝ＶｌのときＶｏ、Ｖbias＝Ｖ２のときＶＬとなる。
【００２５】
このように、変調入力信号Ｖinの振幅に応じた出力信号ＶoutがＶbias＝Ｖ２のときに出力される。つまり、Ｖbias＝Ｖ２で入力信号Ｖinの最大値が識別されてＶout＝ＶＬ（Ｖin＞Ｖｔ）又はＶＨ（Ｖin＜Ｖｔ）となり、Ｖbias＝Ｖ１でリセットされてＶout＝Ｖｏとなる。
【００２６】
［第２の実施形態］
本発明の第２の実施の形態は、図１に示した第１の実施の形態において、多安定回路４として、図４に示すように、バイアス端子２と接地との間に直列接続した共鳴トンネルダイオードＮＤ１，ＮＤ２、接地側の共鳴トンネルダイオードＮＤ２に並列接続した電界効果トランジスタＴＲ１からなる多安定回路４１を使用する場合である。
【００２７】
この多安定回路４１は、図２と同様の入出力特性を有するが、これを図５の負荷曲線図を用いて説明する。図５において、Ｘ１は共鳴トンネルダイオードＮＤ１の負荷曲線であり、バイアス信号Ｖbiasが小さい（Ｖ１）のとき図５ (a) の左図および図５ (b) の左図に示すように左側に遷移し、大きい（Ｖ２）のとき図５ (a) の右図および図５ (b) の右図に示すように右側に遷移する。Ｙ１は共鳴トンネルダイオードＮＤ２とトランジスタＴＲ１の合同の電圧−電流曲線であり、入力信号Ｖinが大きくなると図５の４つの全図に“Ｖ in 大”の表示と共に矢印で書かれているように上方向に遷移する。Ｚ１は両曲線Ｘ１，Ｙ１の交点であり、出力信号Ｖ out を表す動作点でもある。
【００２８】
Ｖbias＝Ｖ１のときは、入力信号Ｖinが小振幅(a)のときでも、また大振幅(b)のときでも、動作点Ｚ１は左側から大きく移動せず、出力電圧Ｖoutはほぼ一定（ＶＬ）であり、図２(a)と同様の図６(a)に示したような入出力特性を有する。一方、Ｖbias＝Ｖ２のときは、入力信号ＶinがＶｔに達しないときは動作点Ｚ１が右側から大きく動かず、出力電圧Ｖoutは高電位であまり変化せずＶＨである。ＶinがＶｔに達するほど大きな振幅になれば、ラッチがはずれて、動作点Ｚ１が左側に移り、出力電圧Ｖoutが低電位に低下しＶＬとなってその値を保ちつづける。従って、図６の(b)に示すような入出力特性になる。
【００２９】
以上より、入力信号Ｖinとして振幅変調信号を入力した場合のバイアス信号Ｖbiasの変化及びそれに対応する出力信号Ｖoutの変化は図７に示すようになる。ここでも、Ｖbias＝Ｖ２で入力信号Ｖinの最大値が識別されてＶout＝ＶＬ（Ｖin＞Ｖｔ）又はＶＨ（Ｖin＜Ｖｔ）となり、Ｖbias＝Ｖ１でリセットされてＶout＝ＶＬとなる。
【００３０】
［第３の実施形態］
本発明の第３の実施の形態は、図１に示した第１の実施の形態において、多安定回路４として、図８に示すように、Ｖdc1の電源端子６と接地との間に直列接続した共鳴トンネルダイオードＮＤ１，ＮＤ２、電源側の共鳴トンネルダイオードＮＤ１に並列接続した電界効果トランジスタＴＲ２、接地側の共鳴トンネルダイオードＮＤ２に並列接続した電界効果トランジスタＴＲ１からなる多安定回路４２を使用する場合である。
【００３１】
この多安定回路４２は、図２と似た人出力特性を有するが、これを図９の負荷曲線図を用いて説明する。図９において、Ｘ２は共鳴トンネルダイオードＮＤ１とトランジスタＴＲ２の合同の負荷曲線であり、バイアス信号Ｖbiasが小さい（Ｖ１）のとき下側に遷移し、大きい（Ｖ２）のとき上側に遷移する。Ｙ２は共鳴トンネルダイオードＮＤ２とトランジスタＴＲ１の合同の電圧−電流曲線であり、入力信号Ｖinが大きくなると上方向に遷移する。Ｘ２は両曲線Ｘ２，Ｙ２の交点であり動作点である。
【００３２】
Ｖbias＝Ｖ１のときは、入力信号Ｖinが電圧Ｖｔに達するまでは動作点Ｚ２は右側にあり、出力電圧Ｖoutは高電位ＶＨであるが、入力信号Ｖinがその電圧Ｖｔを超えるとラッチが外れて動作点Ｚ２が左側に遷移し、出力電圧Ｖoutは低い電圧ＶＬに低下する。従って、入出力特性は図１０(a)に示したようになる。Ｖbias＝Ｖ２のときは、入力信号Ｖinの振幅が小さくても大きくても動作点Ｚ２は右側にあり、出力電圧Ｖoutは高電位ＶＨとなる。したがって、入出力特性は図１０(b)に示したようになる。
【００３３】
以上より、入力信号Ｖinとして振幅変調信号を入力した場合のバイアス信号Ｖbiasの変化及びそれに対応する出力信号Ｖoutの変化は図１１に示すようになる。ここでは、Ｖbias＝Ｖ１で入力信号Ｖinの最大値が識別されてＶout＝ＶＬ（Ｖin＞Ｖｔ）又はＶＨ（Ｖin＜Ｖｔ）となり、Ｖbias＝Ｖ２でリセットされてＶout＝ＶＨとなる。
【００３４】
なお、本実施形態において、トランジスタＴＲ１のソース端子を接地ではなく別の定電圧源に、また、トランジスタＴＲ２のドレイン端子をＶdc１以外の定電圧源に接続しても同様の効果が得られる。
【００３５】
［第４の実施形態］
本発明の第４の実施の形態は、図１に示した第１の実施の形態において、多安定回路４として、図１２に示すように、バイアス端子２と電圧Ｖdc2の電源端子７との間に直列接続した共鳴トンネルダイオードＮＤ１とトランジスタＴＲ１からなる多安定回路４３を使用する場合である。
【００３６】
この多安定回路４３について、図１３に示した負荷曲線図を用いてその特性を説明する。Ｘ３は共鳴トンネルダイオードＮＤ１の負荷曲線である。Ｙ３はトランジスタＴＲ１の電圧−電流曲線であり、入力電圧Ｖinが大きくなると上側に遷移する。なお、この図１３はＶbias＝Ｖ２の場合である。Ｖbias＝Ｖ１のときは負荷曲線Ｘ３が左側に遷移し、安定状態は一つになる。
【００３７】
Ｖin＜Ｖｔのときは、この多安定回路４３の出力信号Ｖoutはバイアス電圧Ｖbias＝Ｖ１のときはＶＬ、Ｖbias＝Ｖ２のときはＶＨとなるが、Ｖin＞ＶｔではＶbiasにかかわらず出力信号ＶoutはＶＬのみをとる。したがって、この回路の入出力特性は図１４に示したようになり、図２(b)と同様になる。バイアス電圧Ｖbiasを０に十分近い値（Ｖ１）にすると、この多安定回路４３は、１つの安定状態のみを有する。さらに、ＶbiasをＶ１からＶ２に上昇させるとき、入力信号がＶin＜Ｖｔであれば、出力電圧ＶoutはＶＨに遷移する。したがって、この第４の実施形態は、図１の第１の実施形態と同様に動作する。
【００３８】
つまり、Ｖbias＝Ｖ２で入力信号Ｖinの最大値が識別されてＶout＝ＶＬ（Ｖin＞Ｖｔ）又はＶＨ（Ｖin＜Ｖｔ）となり、Ｖbias＝Ｖ１でリセットされてＶout＝ＶＬとなる。
【００３９】
なお、この第４の実施形態では、図１５に示すように、共鳴トンネルダイオードＮＤ１と電圧Ｖdc1の電源端子６との間にトランジスタＴＲ２を接続し、そのトランジスタＴＲ２のベースをバイアス端子２に接続し、バイアス電圧ＶbiasをＶbias1として供給するようにした多安定回路４３’のように構成しても、同様の作用効果が得られる。
【００４０】
［第５の実施形態］
本発明の第５の実施の形態は、図１に示した第１の実施の形態において、多安定回路４として、図１６に示すように、電源端子６と７との間に直列接続した共鳴トンネルダイオードＮＤ１とトランジスタＴＲ１、共鳴トンネルダイオードＮＤ１に並列接続したトランジスタＴＲ２からなる多安定回路４４を使用する場合である。
【００４１】
この多安定回路４４について、図１７に示した負荷曲線図を用いてその特性を説明する。Ｘ４は共鳴トンネルダイオードＮＤ１とトランジスタＴＲ１との合同の負荷曲線であり、バイアス電圧ＶbiasがＶ１のときは下側、Ｖ２のときは上側に遷移する。Ｙ４はトランジスタＴＲ１の電圧−電流曲線であり、入力電圧Ｖinが大きくなると上側に遷移する。
【００４２】
Ｖbias＝Ｖ１のときは、第４の実施形態と同様に入力信号Ｖinに応じてＶoutがＶＨ、ＶＬに変化する双安定状態となり、Ｖbias＝Ｖ２のときは、ＶoutはＶＨのみとなり、１つの安定状態のみを持つようになる。
【００４３】
つまり、Ｖbias＝Ｖ１で入力信号Ｖinの最大値が識別されてＶout＝ＶＨ（Ｖin＞Ｖｔ）又はＶＬ（Ｖin＜Ｖｔ）となり、Ｖbias＝Ｖ２でリセットされてＶout＝ＶＨとなる。
【００４４】
［第６の実施形態］
本発明の第６の実施の形態は、図１に示した第１の実施の形態において、多安定回路４として、図１８に示すように、バイアス端子２とＶdc2の電源端子７との間に直列接続した共鳴トンネルダイオードＮＤ１と抵抗Ｒ１、入力端子１と出力端子３との間に接続した抵抗Ｒ２からなる多安定回路４５を使用する場合である。
【００４５】
この多安定回路４５について、図１９に示した負荷曲線図を用いてその特性を説明する。Ｘ５は共鳴トンネルダイオードＮＤ１の負荷曲線でＶbias＝Ｖ２のときは右側に遷移し（図示）、Ｖ１のときは左側に遷移する（図示せず）。Ｙ５は抵抗Ｒ１，Ｒ２による電圧−電流曲線である。
【００４６】
Ｖbias＝Ｖ２のとき、出力信号Ｖoutは入力信号Ｖinに応じてＶＬ，ＶＨの２つの状態をとり得るが、Ｖinが低くなると、出力端子３から流れ出す電流が増加し、これが共鳴トンネルダイオードＮＤ１のピーク電流を超えると、出力信号ＶoutはＶＬのみとなる。したがって、この多安定回路は、図２(b)のように、第１の実施形態と同様の人出力特性を有する。また、ＶbiasをＶdc２に十分近づける（＝Ｖ１）ことで、Ｖout＝ＶＬとなり、この回路は１つの安定状態のみを有するようにできる。
【００４７】
つまり、Ｖbias＝Ｖ２で入力信号Ｖinの最大値が識別されてＶout＝ＶＨ（Ｖin＞Ｖｔ）又はＶＬ（Ｖin＜Ｖｔ）となり、Ｖbias＝Ｖ１でリセットされてＶout＝ＶＬとなる。
【００４８】
［第７の実施形態］
本発明の第７の実施形態は、第１の実施形態において、多安定回路４に第１の実施形態の場合よりも多い２つのしきい値電圧Ｖt1，Ｖt2を持たせ、このしきい値を超えると、出力信号Ｖoutが変化するという特性を持たせた場合である。これにより、第１の実施形態の場合と同様に、振幅の最大値がＶt1、またはＶt2を超えたか否かを検出することが可能になる。
【００４９】
この実施形態では、図２０(a)に示すように、Ｖbias＝Ｖ１のときは、入力信号Ｖinの大小に関係なく出力信号ＶoutはＶＬである。Ｖbias＝Ｖ２のときに、図２０(b)に示すように、Ｖinがとる最大の値をＶinmaxとすると、Ｖinmax＜Ｖt1でＶout＝ＶＨとなり、ＶＭ（Ｖt1≦Ｖinmax＜Ｖt２）でＶout＝ＶＭとなり、Ｖt2≦ＶinmaxでＶout＝ＶＬとなる。なお、ＶＬ＜ＶＭ＜ＶＨである。
【００５０】
つまり、Ｖbias＝Ｖ２で入力信号Ｖinの最大値が識別されてＶout＝ＶＬ（Ｖinmax＜Ｖt1）、ＶＭ（Ｖt1≦Ｖinmax＜Ｖt2）又はＶＨ（Ｖt2≦Ｖinmax）となり、Ｖbias＝Ｖ１でリセットされてＶout＝ＶＬとなる。
【００５１】
［第８の実施形態］
本発明の第８の実施の形態は、図２１のように多安定回路を４０１，４０２，４０３，・・・，４０ｎのようにｎ個設けたものである。この多安定回路４０１，４０２，４０３，・・・，４０ｎは実施形態１〜７で説明したものが使用できる。多安定回路４０１，４０２，４０３，・・・，４０ｎのしきい値Ｖｔを互いに異ならせることにより、複数のしきい値を併せ持つ識別回路を実現することが可能になる。
【００５２】
ここでは、これらの多安定回路４０１，４０２，４０３，・・・，４０ｎの出力を処理する回路を後段に添付することによって、入力信号Ｖinの最大値がどのしきい値の範囲にあったかを判定することができる。
【００５３】
［第９の実施形態］
本発明の第９の実施形態は図２２に示すように構成されている。バイアス供給回路５はパルス整形回路５０１と電圧制御発振器（ＶＣＯ）５０２から構成され、また多安定回路４の出力信号Ｖoutがラッチ回路としてのＤＦＦ（Delayed Flip Flop）８によってデジタル化されて出力端子９に出力される。このＤＦＦ８にはバイアス供給回路５からのバイアス信号ＶbiasがクロックＣＫとして入力する。このＤＦＦ８の前後の信号は位相比較回路１０に入力し、その位相比較結果で電圧制御発振器５０２の発振周波数を制御するようフイードバックループが形成されている。
【００５４】
ここでは、Ｖ１とＶ２に所定周波数で変化するバイアス信号Ｖbiasの位相が入力信号Ｖinのデータの位相と合ったときにＤＦＦ８の前後の出力は同一となり、位相比較回路１０の出力は０となる。その他の場合は位相同期回路１０の出力は０でなく、この出力が０になるようにフイードバックがかかる。すなわち、この実施形態では、バイアス信号ＶbiasのＶ１とＶ２の変化の位相を入力信号Ｖinのデータに位相同期させ、デジタル信号を取り出す回路を実現できる。
【００５５】
［第１０の実施形態］
本発明の第１０の実施形態は図２３に示すように構成されている。これは、第１の実施形態の構成に加えて、しきい値制御回路１１を設けたものである。つまり、図２４のように、しきい値制御端子１２に得られる制御信号Ｖcontの値をＶc1にすることにより多安定回路４のしきい値ＶｔをＶt1に、ＶcontをＶc2にすることによりＶｔをＶt2に変化させるものである。
【００５６】
このとき、図２５に示すようにバイアス信号Ｖbias＝Ｖ２のときに、制御信号Ｖcontをバイアス信号Ｖbiasに応じて変化させると、入力信号Ｖinの振幅の違いに応じて、しきい値Ｖｔを超えるタイミングが変化し、Ｖoutのパルス幅は変化する。すなわち、出力端子３に入力する振幅変調信号Ｖinに応じてパルス幅が変調されたＰＷＭ（Pulse Width Modulation）の出力信号が得られる。
【００５７】
つまり、Ｖbias＝Ｖ２で入力信号Ｖinの最大値が識別されてＶoutにＰＷＭ信号が得られ、Ｖbias＝Ｖ１でリセットされてＶout＝ＶＬとなる。
【００５８】
［第１１の実施形態］
本発明の第１１の実施形態は図２６に示すように構成されている。これは、第１０の実施形態の構成に加えて、出力端子３に低域通過フィルタ１３を接続し、そのフィルタ１３の出力側にＡ／Ｄ変換回路１４を接続したものである。１５はディジタル出力端子である。ここでは、多安定回路４から出力するパルス幅が変化する出力信号Ｖoutのパルス幅情報を低域通過フィルタ１３を通して電圧レベルが変化する信号に変化させ、これをＡ／Ｄ変換回路１4でディジタル信号に変換して取り出す。
【００５９】
これにより、入力信号Ｖinに関する情報を得ることができる。Ａ／Ｄ変換回路１２に高精度のものを用いることで、入力信号Ｖinが位相変調信号である場合にその情報をも取り出すことができる。
【００６０】
［第１２の実施形態］
本発明の第１２の実施の形態は図２７に示すように構成されている。これは、実施形態１０の構成に加えて高周波信号源１６を設け、そこで発生する高周波信号をしきい値制御回路１１から得られる制御信号と加算部１７で加算した信号を制御信号Ｖcontとしたものである。ここでは、しきい値制御回路１０は直流電源とする。加算部１７に得られる制御信号Ｖcont（直流バイアスされた高周波信号）としきい値Ｖｔに前記した図２４のような関係を持たせると、しきい値電圧Ｖｔは、制御信号Ｖcontの変化に応じて図２８のように変化する。このしきい値電圧Ｖｔの中心値はＶt0、Ｖt0からの振幅はΔＶである。
【００６１】
その結果、図２９に示したように、入力信号Ｖinがしきい値Ｖｔと同相で変化するときと逆相で変化するときで、ＶinがＶｔを超えるための振幅が大きく変わる。同相のとき（図２９(a)）は、Ｖt0＋ΔＶ、逆相のときは、Ｖt0−ΔＶがしきい値となる。したがって、図３０に示すように、入力信号Ｖinの位相に応じてしきい値が変化するのと等価となり、位相変調された入力信号ＶinもＶｔ，ΔＶを適切に設定することで、実質的に振幅変調信号と同等に扱い、その識別が可能になる。
【００６２】
ここでは、Ｖbias＝Ｖ２で入力信号Ｖinの最大値が識別されてＶout＝ＶＬ（例えばＶinが逆相）又はＶＨ（例えばＶinが同相）となり、Ｖbias＝Ｖ１でリセットされてＶout＝Ｖｌとなる。なお、Ｖbias＝Ｖ１でＶinの最大値の識別、Ｖbias＝Ｖ２でリセットすることも可能である。
【００６３】
［その他の実施形態］
なお、以上のすべての実施形態において、共鳴トンネルダイオードは江崎ダイオードなどの他の負性抵抗素子に置き換えることができる。また、以上のすべての実施形態において、電界効果トランジスタＴＲ１，ＴＲ２は、ＨＥＭＴや、バイポーラトランジスタなどの他の３端子増幅素子に置き換えることができる。
【００６４】
【発明の効果】
以上から本発明によれば、入力端子とバイアス端子が独立でありバイアス信号による誤動作の問題は無くなる。また、高周波信号から直接、データ周波数に近い低い周波数で信号を取り出すことができ、しかも各回路素子を集積して一体で作製できるために、実装などにコストのかかる高周波アナログ部品の点数を減らすことができる。また、共鳴トンネルダイオードなどの高速の負性抵抗素子を用いることにより、１０ＧＨｚ以上のミリ波、準ミリ波領域の周波数での動作が可能となる。
【図面の簡単な説明】
【図１】 第１の実施形態の識別回路のブロック図である。
【図２】 図１の識別回路の識別動作の特性図で、(a)はＶbias＝Ｖ１のとき、(b)はＶbias＝Ｖ２のときの特性図である。
【図３】 図１の識別回路の動作波形図である。
【図４】 第２の実施形態の識別回路の回路図である。
【図５】 図４の識別回路の負荷曲線図で、(a)は小振幅信号入力時、(b)は大振幅信号入力時の負荷曲線図である。
【図６】 図４の識別回路の識別動作の特性図で、(a)はＶbias＝Ｖ１のとき、(b)はＶbias＝Ｖ２のときの特性図である。
【図７】 図４の識別回路の動作波形図である。
【図８】 第３の実施形態の識別回路の回路図である。
【図９】 図８の識別回路の負荷曲線図で、(a)は小振幅信号入力時、(b)は大振幅信号入力時の負荷曲線図である。
【図１０】 図８の識別回路の識別動作の特性図で、(a)はＶbias＝Ｖ１のとき、(b)はＶbias＝Ｖ２のときの特性図である。
【図１１】 図８の識別回路の動作波形図である。
【図１２】 第４の実施形態の識別回路の回路図である。
【図１３】 図１２の識別回路の負荷曲線図である。
【図１４】 図１２の識別回路の識別動作の特性図である。
【図１５】 図１２の識別回路の変形例の回路図である。
【図１６】 第５の実施形態の識別回路の回路図である。
【図１７】 図１６の識別回路の負荷曲線図である。
【図１８】 第６の実施形態の識別回路の回路図である。
【図１９】 図１８の識別回路の負荷曲線図である。
【図２０】 第７の実施形態の識別回路の識別動作の特性図で、(a)はＶbias＝Ｖ１のとき、(b)はＶbias＝Ｖ２のときの特性図である。
【図２１】 第８の実施形態の識別回路の回路図である。
【図２２】 第９の実施形態の識別回路の回路図である。
【図２３】 第１０の実施形態の識別回路の回路図である。
【図２４】 図２３の識別回路におけるしきい値制御電圧としきい値との関係を示す特性図である。
【図２５】 図２３の識別回路の動作波形図である。
【図２６】 第１１の実施形態の識別回路の回路図である。
【図２７】 第１２の実施形態の識別回路の回路図である。
【図２８】 図２７の識別回路のしきい値制御電圧としきい値電圧の変化の相関を示す波形図である。
【図２９】 図２７の識別回路の入力信号としきい値電圧の変化の相関を示す波形図で、(a)は両者が同相のとき、(b)は逆相のときの波形図である。
【図３０】 図２７の識別回路の動作波形図である。
【図３１】 従来の識別回路のブロック図である。
【図３２】 図３１の識別回路の識別動作の特性図である。
【図３３】 図３１の識別回路の動作波形図である。
【符号の説明】
１：変調信号入力端子、２：バイアス信号入力端子、３，３０１，３０２，３０３，３０４，３０ｎ：出力端子、４，４１，４２，４３，４３’，４４，４５，４０１，４０２，４０３，４０４，４０ｎ：多安定回路、５：バイアス供給回路、５０１：パルス整形回路、５０２：電圧制御発振器、６，７：電源端子、８：ＤＦＦ、９：出力端子、１０：位相比較回路、１１：しきい値制御回路、１２：制御端子、１３：低域通過フィルタ、１４：Ａ／Ｄ変換回路、１５：出力端子、１６：高周波信号源、１７：加算部。
【発明の属する技術分野】
本発明は、変調された高周波信号から変調信号を復元する識別回路に関するものである。
【０００２】
【従来の技術】
従来の高周波識別回路としては、ダイオードを用いたものやミキサを用いたものがある。ダイオードを用いたものは、振幅変調信号をダイオードで整流し、さらに高周波成分をフィルタで除去することによって所望の変調信号を得るものである。
【０００３】
しかし、この方式では所望の変調信号を得るための入力信号に大きな振幅が必要であり、増幅器に大きな消費電力が必要であった。また、フィルタを用いるために、コスト上昇を招くばかりでなく、急峻な変調信号を取り扱い難いという欠点があった。
【０００４】
また、ミキサを用いたものでも入力信号に大きな振幅が必要であり、さらにフィルタなどのアナログ部品が数多く必要となる。また、準ミリ波、ミリ波の周波数帯では、これらのアナログ部品が一体でないために、実装がコスト上昇を招くという問題があった。
【０００５】
また、シュミットトリガ回路（ヒステリシスコンパレータ）を利用した高周波信号の識別回路が知られている（清水良夫：特開平１１−２８９２２６、トランジスタ技術１９９８年１２月号、ｐ．３６３）。これは、図３１に示すように、入力端子１１１に入力する変調入力信号Ｖinをバイアス供給回路１１２から供給されるバイアス信号Ｖbisasと加算部１１３において加算してシュミットトリガ回路１１４に入力させるものである。１１５は出力端子である。
【０００６】
シュミットトリガ回路１１４は図３２のようなヒステリシス（履歴）特性を有し、バイアス信号Ｖbias＝Ｖ２のときに振幅しきい値Ｖｔを超えるような大振幅信号が入力することにより出力信号ＶoutがＶＬからＶＨ（ＶＬ＜ＶＨ）へ離散的に変化する。さらに周期的にバイアス信号ＶbiasをＶ２からＶ１（Ｖ１＜Ｖ２）に変化させることで、リセット動作を行い、出力信号ＶoutをＶＬの状態に戻す。結果としての入力信号Ｖin、バイアス信号Ｖbias、出力信号Ｖoutの関係は図３３に示すようになる。
【０００７】
しかし、この技術では、入力信号Ｖinとバイアス信号Ｖbiasを加算部１１３で加えて１つの端子からシュミットトリガ回路１１４に入力するために、入力信号Ｖinにノイズなどが入ったときに、このノイズがバイアス信号として働く動作が起こり得るので、誤動作を招く原因となった。また、バイアス信号が入力信号に漏洩しやすいことも特性劣化の原因となった。さらに、通常のシュミットトリガ回路では、内部にフィードドバック構造を有するために、高速性に限界があり、あまり早い周波数に対応できないという問題があった。
【０００８】
【発明が解決しようとする課題】
以上のように、ダイオードやミキサを用いたものはコスト的に問題があり、またシュミットトリガを用いたものは特性劣化や高速性に問題があった。
【０００９】
本発明の目的は、これらの問題を解決し、低コストで、特性劣化の問題が少なく、しかも高周波信号で動作可能な識別回路を提供することである。
【００１０】
【課題を解決するための手段】
このために第１の発明は、変調された高周波信号から変調信号を復元する識別回路において、第１の電圧値と前記第１の電圧値よりも大きい第２の電圧値とで交互に切り替わるバイアス信号を出力するバイアス供給回路と、前記高周波信号を入力信号として入力する入力端子と前記バイアス信号を入力するバイアス端子と出力端子とを独立に有する多安定回路と、を備え、前記多安定回路は、前記バイアス端子と前記出力端子の間に接続した第１の負性抵抗素子と、前記出力端子と接地端子との間に接続した第２の負性抵抗素子と、該第２の負性抵抗素子に並列接続したトランジスタとから成り、該トランジスタのゲート又はベースに前記入力端子が接続され、前記バイアス信号が前記第１の電圧値のときには、前記入力信号の振幅の如何に係わらず第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、かつ前記バイアス信号が前記第２の電圧値のときには、前記入力信号の最大値がしきい値を超えないときは第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、前記入力信号の最大値が前記しきい値を超えるときは前記第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力する回路であり、前記バイアス信号が前記第２の電圧値のときに前記入力信号の最大値が識別され、前記バイアス信号が前記第１の電圧値のときにリセットされるよう構成した。
【００１１】
第２の発明は、変調された高周波信号から変調信号を復元する識別回路において、第１の電圧値と前記第１の電圧値よりも大きい第２の電圧値とで交互に切り替わるバイアス信号を出力するバイアス供給回路と、前記高周波信号を入力信号として入力する入力端子と前記バイアス信号を入力するバイアス端子と出力端子とを独立に有する多安定回路と、を備え、前記多安定回路は、電源端子と前記出力端子の間に接続した第１の負性抵抗素子と、前記出力端子と接地端子との間に接続した第２の負性抵抗素子と、該第２の負性抵抗素子に並列接続した第１のトランジスタと、前記第１の負性抵抗素子に並列接続した第２のトランジスタとから成り、前記第１のトランジスタのゲート又はベースに前記入力端子が接続され、前記第２のトランジスタのゲート又はベースに前記バイアス端子が接続され、前記バイアス信号が前記第１の電圧値のときには、前記入力信号の最大値がしきい値を超えないときは第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、前記入力信号の最大値が前記しきい値を超えるときは第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、かつ前記バイアス信号が前記第２の電圧値のときには、前記入力信号の振幅の如何に係わらず前記第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力する回路であり、前記バイアス信号が前記第１の電圧値のときに前記入力信号の最大値が識別され、前記バイアス信号が前記第２の電圧値のときにリセットされるよう構成した。
【００１２】
第３の発明は、変調された高周波信号から変調信号を復元する識別回路において、第１の電圧値と前記第１の電圧値よりも大きい第２の電圧値とで交互に切り替わるバイアス信号を出力するバイアス供給回路と、前記高周波信号を入力信号として入力する入力端子と前記バイアス信号を入力するバイアス端子と出力端子とを独立に有する多安定回路と、を備え、前記多安定回路は、前記バイアス端子と前記出力端子の間に接続した負性抵抗素子と、前記出力端子と電源端子との間に接続したトランジスタとから成り、該トランジスタのゲート又はベースに前記入力端子が接続され、前記バイアス信号が前記第１の電圧値のときには、前記入力信号の振幅の如何に係わらず第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、かつ前記バイアス信号が前記第２の電圧値のときには、前記入力信号の最大値がしきい値を超えないときは第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、前記入力信号の最大値が前記しきい値を超えるときは前記第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力する回路であり、前記バイアス信号が前記第２の電圧値のときに前記入力信号の最大値が識別され、前記バイアス信号が前記第１の電圧値のときにリセットされるよう構成した。
【００１３】
第４の発明は、変調された高周波信号から変調信号を復元する識別回路において、第１の電圧値と前記第１の電圧値よりも大きい第２の電圧値とで交互に切り替わるバイアス信号を出力するバイアス供給回路と、前記高周波信号を入力信号として入力する入力端子と前記バイアス信号を入力するバイアス端子と出力端子とを独立に有する多安定回路と、を備え、前記多安定回路は、第１の電源端子と前記出力端子の間に接続した負性抵抗素子と、前記出力端子と第２の電源端子の間に接続した第１のトランジスタと、前記負性抵抗素子に並列接続した第２のトランジスタとから成り、前記第１のトランジスタのゲート又はベースに前記入力端子が接続され、前記第２のトランジスタのゲート又はベースに前記バイアス端子が接続され、前記バイアス信号が前記第１の電圧値のときには、前記入力信号の最大値がしきい値を超えないときは第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、前記入力信号の最大値が前記しきい値を超えるときは第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、かつ前記バイアス信号が前記第２の電圧値のときには、前記入力信号の振幅の如何に係わらず前記第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力する回路であり、前記バイアス信号が前記第１の電圧値のときに前記入力信号の最大値が識別され、前記バイアス信号が前記第２の電圧値のときにリセットされるよう構成した。
【００１４】
第５の発明は、変調された高周波信号から変調信号を復元する識別回路において、第１の電圧値と前記第１の電圧値よりも大きい第２の電圧値とで交互に切り替わるバイアス信号を出力するバイアス供給回路と、前記高周波信号を入力信号として入力する入力端子と前記バイアス信号を入力するバイアス端子と出力端子とを独立に有する多安定回路と、を備え、前記多安定回路は、前記バイアス端子と前記出力端子の間に接続した負性抵抗素子と、前記出力端子と前記入力端子との間に接続した第１の抵抗素子と、前記出力端子と電源端子との間に接続した第２の抵抗素子から成り、前記バイアス信号が前記第１の電圧値のときには、前記入力信号の振幅の如何に係わらず第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、かつ前記バイアス信号が前記第２の電圧値のときには、前記入力信号の最大値がしきい値を超えないときは第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、前記入力信号の最大値が前記しきい値を超えるときは前記第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力する回路であり、前記バイアス信号が前記第２の電圧値のときに前記入力信号の最大値が識別され、前記バイアス信号が前記第１の電圧値のときにリセットされるよう構成した。
【００１５】
第６の発明は、第１乃至第５のいずれかの発明において、前記多安定回路を複数個備え、各多安定回路の前記入力端子を共通接続し、前記バイアス端子を共通接続し、かつ各多安定回路のしきい値を異ならせるよう構成した。
【００２０】
【発明の実施の形態】
本発明では、入力端子とバイアス端子を独立に有する多安定回路を用い、誤動作の問題を解決する。また、高周波信号から直接、データ周波数に近い低い周波数で信号を取り出し、集積素子として一体で作製できるようにし、実装などにコストのかかる高周波アナログ部品の点数を減らす。また、共鳴トンネルダイオードなどの高速の負性抵抗素子を用いて、１０ＧＨｚ以上のミリ波、準ミリ波領域のような高周波領域で動作可能とさせる。以下、詳しく説明する。
【００２１】
［第１の実施形態］
図１は、本発明の第１の実施の形態の識別回路のブロック図である。この識別回路は、変調入力信号Ｖinが入力する入力端子１とバイアス信号Ｖbiasが入力するバイアス端子２を独立に有し、かつ出力信号Ｖoutを出力する出力端子３を有する多安定回路４と、その多安定回路４のバイアス端子２にバイアス信号Ｖbiasを供給するバイアス供給回路５から構成されている。
【００２２】
多安定回路４は、バイアス信号Ｖbiasの値Ｖ１，Ｖ２（Ｖ１＜Ｖ２）に応じて、図２に示すような人出力特性を有する。すなわち、Ｖbias＝Ｖｌのとき、図２の(a)に示すような１つの安定状態を有する。このときは、入力信号Ｖinの値によらず、出力信号Ｖoutは一定の値Ｖoとなる。一方、Ｖbias＝Ｖ２のとき、多安定回路４は、図２の(b)に示すような特性を有する。すなわち、一定の入力電圧領域（Ｖin＜Ｖｔ）（Ｖｔ：振幅しきい値電圧）で双安定性を有し、他の入力電圧領域（Ｖin＞Ｖｔ）で単安定状態に帰する。
【００２３】
以上から、入力信号ＶinがＶin＜Ｖｔにおいて、ＶbiasがＶｌからＶ２に変化したとき、出力ＶoutはＶｏからＶＨに遷移し、この後にＶbiasがＶ２からＶ１に変化すると、出力ＶoutはＶｏに復帰する。また、Ｖbias＝Ｖ２において、入力信号Ｖinが小振幅であって、最大値がＶｔを超えないときは、出力信号ＶoutがＶＨを保ったままであるが、大振幅となって途中からでもＶin＞Ｖｔとなると、出力信号ＶoutはＶＬに変化し、以後はＶbiasがＶ２からＶ１に変化するまでこの一定値を保つ。すなわち、入力信号Ｖinのデータに対応した出力が識別して得らる。なお、Ｖｏは後段の図示しない識別部でＶＬとして識別される。
【００２４】
このときの振幅変調信号Ｖinの識別の様子を示したのが図３である。すなわち、入力信号Ｖinの振幅が小さく、Ｖinの最大値がＶｔを超えないときは、出力信号Ｖoutは、Ｖbias＝ＶｌのときＶｏ、Ｖbias＝Ｖ２のときＶＨとなる。また、入力信号Ｖinの振幅が大きく、Ｖinの最大値がＶｔを超えるときは、出力信号Ｖoutは、Ｖbias＝ＶｌのときＶｏ、Ｖbias＝Ｖ２のときＶＬとなる。
【００２５】
このように、変調入力信号Ｖinの振幅に応じた出力信号ＶoutがＶbias＝Ｖ２のときに出力される。つまり、Ｖbias＝Ｖ２で入力信号Ｖinの最大値が識別されてＶout＝ＶＬ（Ｖin＞Ｖｔ）又はＶＨ（Ｖin＜Ｖｔ）となり、Ｖbias＝Ｖ１でリセットされてＶout＝Ｖｏとなる。
【００２６】
［第２の実施形態］
本発明の第２の実施の形態は、図１に示した第１の実施の形態において、多安定回路４として、図４に示すように、バイアス端子２と接地との間に直列接続した共鳴トンネルダイオードＮＤ１，ＮＤ２、接地側の共鳴トンネルダイオードＮＤ２に並列接続した電界効果トランジスタＴＲ１からなる多安定回路４１を使用する場合である。
【００２７】
この多安定回路４１は、図２と同様の入出力特性を有するが、これを図５の負荷曲線図を用いて説明する。図５において、Ｘ１は共鳴トンネルダイオードＮＤ１の負荷曲線であり、バイアス信号Ｖbiasが小さい（Ｖ１）のとき図５ (a) の左図および図５ (b) の左図に示すように左側に遷移し、大きい（Ｖ２）のとき図５ (a) の右図および図５ (b) の右図に示すように右側に遷移する。Ｙ１は共鳴トンネルダイオードＮＤ２とトランジスタＴＲ１の合同の電圧−電流曲線であり、入力信号Ｖinが大きくなると図５の４つの全図に“Ｖ in 大”の表示と共に矢印で書かれているように上方向に遷移する。Ｚ１は両曲線Ｘ１，Ｙ１の交点であり、出力信号Ｖ out を表す動作点でもある。
【００２８】
Ｖbias＝Ｖ１のときは、入力信号Ｖinが小振幅(a)のときでも、また大振幅(b)のときでも、動作点Ｚ１は左側から大きく移動せず、出力電圧Ｖoutはほぼ一定（ＶＬ）であり、図２(a)と同様の図６(a)に示したような入出力特性を有する。一方、Ｖbias＝Ｖ２のときは、入力信号ＶinがＶｔに達しないときは動作点Ｚ１が右側から大きく動かず、出力電圧Ｖoutは高電位であまり変化せずＶＨである。ＶinがＶｔに達するほど大きな振幅になれば、ラッチがはずれて、動作点Ｚ１が左側に移り、出力電圧Ｖoutが低電位に低下しＶＬとなってその値を保ちつづける。従って、図６の(b)に示すような入出力特性になる。
【００２９】
以上より、入力信号Ｖinとして振幅変調信号を入力した場合のバイアス信号Ｖbiasの変化及びそれに対応する出力信号Ｖoutの変化は図７に示すようになる。ここでも、Ｖbias＝Ｖ２で入力信号Ｖinの最大値が識別されてＶout＝ＶＬ（Ｖin＞Ｖｔ）又はＶＨ（Ｖin＜Ｖｔ）となり、Ｖbias＝Ｖ１でリセットされてＶout＝ＶＬとなる。
【００３０】
［第３の実施形態］
本発明の第３の実施の形態は、図１に示した第１の実施の形態において、多安定回路４として、図８に示すように、Ｖdc1の電源端子６と接地との間に直列接続した共鳴トンネルダイオードＮＤ１，ＮＤ２、電源側の共鳴トンネルダイオードＮＤ１に並列接続した電界効果トランジスタＴＲ２、接地側の共鳴トンネルダイオードＮＤ２に並列接続した電界効果トランジスタＴＲ１からなる多安定回路４２を使用する場合である。
【００３１】
この多安定回路４２は、図２と似た人出力特性を有するが、これを図９の負荷曲線図を用いて説明する。図９において、Ｘ２は共鳴トンネルダイオードＮＤ１とトランジスタＴＲ２の合同の負荷曲線であり、バイアス信号Ｖbiasが小さい（Ｖ１）のとき下側に遷移し、大きい（Ｖ２）のとき上側に遷移する。Ｙ２は共鳴トンネルダイオードＮＤ２とトランジスタＴＲ１の合同の電圧−電流曲線であり、入力信号Ｖinが大きくなると上方向に遷移する。Ｘ２は両曲線Ｘ２，Ｙ２の交点であり動作点である。
【００３２】
Ｖbias＝Ｖ１のときは、入力信号Ｖinが電圧Ｖｔに達するまでは動作点Ｚ２は右側にあり、出力電圧Ｖoutは高電位ＶＨであるが、入力信号Ｖinがその電圧Ｖｔを超えるとラッチが外れて動作点Ｚ２が左側に遷移し、出力電圧Ｖoutは低い電圧ＶＬに低下する。従って、入出力特性は図１０(a)に示したようになる。Ｖbias＝Ｖ２のときは、入力信号Ｖinの振幅が小さくても大きくても動作点Ｚ２は右側にあり、出力電圧Ｖoutは高電位ＶＨとなる。したがって、入出力特性は図１０(b)に示したようになる。
【００３３】
以上より、入力信号Ｖinとして振幅変調信号を入力した場合のバイアス信号Ｖbiasの変化及びそれに対応する出力信号Ｖoutの変化は図１１に示すようになる。ここでは、Ｖbias＝Ｖ１で入力信号Ｖinの最大値が識別されてＶout＝ＶＬ（Ｖin＞Ｖｔ）又はＶＨ（Ｖin＜Ｖｔ）となり、Ｖbias＝Ｖ２でリセットされてＶout＝ＶＨとなる。
【００３４】
なお、本実施形態において、トランジスタＴＲ１のソース端子を接地ではなく別の定電圧源に、また、トランジスタＴＲ２のドレイン端子をＶdc１以外の定電圧源に接続しても同様の効果が得られる。
【００３５】
［第４の実施形態］
本発明の第４の実施の形態は、図１に示した第１の実施の形態において、多安定回路４として、図１２に示すように、バイアス端子２と電圧Ｖdc2の電源端子７との間に直列接続した共鳴トンネルダイオードＮＤ１とトランジスタＴＲ１からなる多安定回路４３を使用する場合である。
【００３６】
この多安定回路４３について、図１３に示した負荷曲線図を用いてその特性を説明する。Ｘ３は共鳴トンネルダイオードＮＤ１の負荷曲線である。Ｙ３はトランジスタＴＲ１の電圧−電流曲線であり、入力電圧Ｖinが大きくなると上側に遷移する。なお、この図１３はＶbias＝Ｖ２の場合である。Ｖbias＝Ｖ１のときは負荷曲線Ｘ３が左側に遷移し、安定状態は一つになる。
【００３７】
Ｖin＜Ｖｔのときは、この多安定回路４３の出力信号Ｖoutはバイアス電圧Ｖbias＝Ｖ１のときはＶＬ、Ｖbias＝Ｖ２のときはＶＨとなるが、Ｖin＞ＶｔではＶbiasにかかわらず出力信号ＶoutはＶＬのみをとる。したがって、この回路の入出力特性は図１４に示したようになり、図２(b)と同様になる。バイアス電圧Ｖbiasを０に十分近い値（Ｖ１）にすると、この多安定回路４３は、１つの安定状態のみを有する。さらに、ＶbiasをＶ１からＶ２に上昇させるとき、入力信号がＶin＜Ｖｔであれば、出力電圧ＶoutはＶＨに遷移する。したがって、この第４の実施形態は、図１の第１の実施形態と同様に動作する。
【００３８】
つまり、Ｖbias＝Ｖ２で入力信号Ｖinの最大値が識別されてＶout＝ＶＬ（Ｖin＞Ｖｔ）又はＶＨ（Ｖin＜Ｖｔ）となり、Ｖbias＝Ｖ１でリセットされてＶout＝ＶＬとなる。
【００３９】
なお、この第４の実施形態では、図１５に示すように、共鳴トンネルダイオードＮＤ１と電圧Ｖdc1の電源端子６との間にトランジスタＴＲ２を接続し、そのトランジスタＴＲ２のベースをバイアス端子２に接続し、バイアス電圧ＶbiasをＶbias1として供給するようにした多安定回路４３’のように構成しても、同様の作用効果が得られる。
【００４０】
［第５の実施形態］
本発明の第５の実施の形態は、図１に示した第１の実施の形態において、多安定回路４として、図１６に示すように、電源端子６と７との間に直列接続した共鳴トンネルダイオードＮＤ１とトランジスタＴＲ１、共鳴トンネルダイオードＮＤ１に並列接続したトランジスタＴＲ２からなる多安定回路４４を使用する場合である。
【００４１】
この多安定回路４４について、図１７に示した負荷曲線図を用いてその特性を説明する。Ｘ４は共鳴トンネルダイオードＮＤ１とトランジスタＴＲ１との合同の負荷曲線であり、バイアス電圧ＶbiasがＶ１のときは下側、Ｖ２のときは上側に遷移する。Ｙ４はトランジスタＴＲ１の電圧−電流曲線であり、入力電圧Ｖinが大きくなると上側に遷移する。
【００４２】
Ｖbias＝Ｖ１のときは、第４の実施形態と同様に入力信号Ｖinに応じてＶoutがＶＨ、ＶＬに変化する双安定状態となり、Ｖbias＝Ｖ２のときは、ＶoutはＶＨのみとなり、１つの安定状態のみを持つようになる。
【００４３】
つまり、Ｖbias＝Ｖ１で入力信号Ｖinの最大値が識別されてＶout＝ＶＨ（Ｖin＞Ｖｔ）又はＶＬ（Ｖin＜Ｖｔ）となり、Ｖbias＝Ｖ２でリセットされてＶout＝ＶＨとなる。
【００４４】
［第６の実施形態］
本発明の第６の実施の形態は、図１に示した第１の実施の形態において、多安定回路４として、図１８に示すように、バイアス端子２とＶdc2の電源端子７との間に直列接続した共鳴トンネルダイオードＮＤ１と抵抗Ｒ１、入力端子１と出力端子３との間に接続した抵抗Ｒ２からなる多安定回路４５を使用する場合である。
【００４５】
この多安定回路４５について、図１９に示した負荷曲線図を用いてその特性を説明する。Ｘ５は共鳴トンネルダイオードＮＤ１の負荷曲線でＶbias＝Ｖ２のときは右側に遷移し（図示）、Ｖ１のときは左側に遷移する（図示せず）。Ｙ５は抵抗Ｒ１，Ｒ２による電圧−電流曲線である。
【００４６】
Ｖbias＝Ｖ２のとき、出力信号Ｖoutは入力信号Ｖinに応じてＶＬ，ＶＨの２つの状態をとり得るが、Ｖinが低くなると、出力端子３から流れ出す電流が増加し、これが共鳴トンネルダイオードＮＤ１のピーク電流を超えると、出力信号ＶoutはＶＬのみとなる。したがって、この多安定回路は、図２(b)のように、第１の実施形態と同様の人出力特性を有する。また、ＶbiasをＶdc２に十分近づける（＝Ｖ１）ことで、Ｖout＝ＶＬとなり、この回路は１つの安定状態のみを有するようにできる。
【００４７】
つまり、Ｖbias＝Ｖ２で入力信号Ｖinの最大値が識別されてＶout＝ＶＨ（Ｖin＞Ｖｔ）又はＶＬ（Ｖin＜Ｖｔ）となり、Ｖbias＝Ｖ１でリセットされてＶout＝ＶＬとなる。
【００４８】
［第７の実施形態］
本発明の第７の実施形態は、第１の実施形態において、多安定回路４に第１の実施形態の場合よりも多い２つのしきい値電圧Ｖt1，Ｖt2を持たせ、このしきい値を超えると、出力信号Ｖoutが変化するという特性を持たせた場合である。これにより、第１の実施形態の場合と同様に、振幅の最大値がＶt1、またはＶt2を超えたか否かを検出することが可能になる。
【００４９】
この実施形態では、図２０(a)に示すように、Ｖbias＝Ｖ１のときは、入力信号Ｖinの大小に関係なく出力信号ＶoutはＶＬである。Ｖbias＝Ｖ２のときに、図２０(b)に示すように、Ｖinがとる最大の値をＶinmaxとすると、Ｖinmax＜Ｖt1でＶout＝ＶＨとなり、ＶＭ（Ｖt1≦Ｖinmax＜Ｖt２）でＶout＝ＶＭとなり、Ｖt2≦ＶinmaxでＶout＝ＶＬとなる。なお、ＶＬ＜ＶＭ＜ＶＨである。
【００５０】
つまり、Ｖbias＝Ｖ２で入力信号Ｖinの最大値が識別されてＶout＝ＶＬ（Ｖinmax＜Ｖt1）、ＶＭ（Ｖt1≦Ｖinmax＜Ｖt2）又はＶＨ（Ｖt2≦Ｖinmax）となり、Ｖbias＝Ｖ１でリセットされてＶout＝ＶＬとなる。
【００５１】
［第８の実施形態］
本発明の第８の実施の形態は、図２１のように多安定回路を４０１，４０２，４０３，・・・，４０ｎのようにｎ個設けたものである。この多安定回路４０１，４０２，４０３，・・・，４０ｎは実施形態１〜７で説明したものが使用できる。多安定回路４０１，４０２，４０３，・・・，４０ｎのしきい値Ｖｔを互いに異ならせることにより、複数のしきい値を併せ持つ識別回路を実現することが可能になる。
【００５２】
ここでは、これらの多安定回路４０１，４０２，４０３，・・・，４０ｎの出力を処理する回路を後段に添付することによって、入力信号Ｖinの最大値がどのしきい値の範囲にあったかを判定することができる。
【００５３】
［第９の実施形態］
本発明の第９の実施形態は図２２に示すように構成されている。バイアス供給回路５はパルス整形回路５０１と電圧制御発振器（ＶＣＯ）５０２から構成され、また多安定回路４の出力信号Ｖoutがラッチ回路としてのＤＦＦ（Delayed Flip Flop）８によってデジタル化されて出力端子９に出力される。このＤＦＦ８にはバイアス供給回路５からのバイアス信号ＶbiasがクロックＣＫとして入力する。このＤＦＦ８の前後の信号は位相比較回路１０に入力し、その位相比較結果で電圧制御発振器５０２の発振周波数を制御するようフイードバックループが形成されている。
【００５４】
ここでは、Ｖ１とＶ２に所定周波数で変化するバイアス信号Ｖbiasの位相が入力信号Ｖinのデータの位相と合ったときにＤＦＦ８の前後の出力は同一となり、位相比較回路１０の出力は０となる。その他の場合は位相同期回路１０の出力は０でなく、この出力が０になるようにフイードバックがかかる。すなわち、この実施形態では、バイアス信号ＶbiasのＶ１とＶ２の変化の位相を入力信号Ｖinのデータに位相同期させ、デジタル信号を取り出す回路を実現できる。
【００５５】
［第１０の実施形態］
本発明の第１０の実施形態は図２３に示すように構成されている。これは、第１の実施形態の構成に加えて、しきい値制御回路１１を設けたものである。つまり、図２４のように、しきい値制御端子１２に得られる制御信号Ｖcontの値をＶc1にすることにより多安定回路４のしきい値ＶｔをＶt1に、ＶcontをＶc2にすることによりＶｔをＶt2に変化させるものである。
【００５６】
このとき、図２５に示すようにバイアス信号Ｖbias＝Ｖ２のときに、制御信号Ｖcontをバイアス信号Ｖbiasに応じて変化させると、入力信号Ｖinの振幅の違いに応じて、しきい値Ｖｔを超えるタイミングが変化し、Ｖoutのパルス幅は変化する。すなわち、出力端子３に入力する振幅変調信号Ｖinに応じてパルス幅が変調されたＰＷＭ（Pulse Width Modulation）の出力信号が得られる。
【００５７】
つまり、Ｖbias＝Ｖ２で入力信号Ｖinの最大値が識別されてＶoutにＰＷＭ信号が得られ、Ｖbias＝Ｖ１でリセットされてＶout＝ＶＬとなる。
【００５８】
［第１１の実施形態］
本発明の第１１の実施形態は図２６に示すように構成されている。これは、第１０の実施形態の構成に加えて、出力端子３に低域通過フィルタ１３を接続し、そのフィルタ１３の出力側にＡ／Ｄ変換回路１４を接続したものである。１５はディジタル出力端子である。ここでは、多安定回路４から出力するパルス幅が変化する出力信号Ｖoutのパルス幅情報を低域通過フィルタ１３を通して電圧レベルが変化する信号に変化させ、これをＡ／Ｄ変換回路１4でディジタル信号に変換して取り出す。
【００５９】
これにより、入力信号Ｖinに関する情報を得ることができる。Ａ／Ｄ変換回路１２に高精度のものを用いることで、入力信号Ｖinが位相変調信号である場合にその情報をも取り出すことができる。
【００６０】
［第１２の実施形態］
本発明の第１２の実施の形態は図２７に示すように構成されている。これは、実施形態１０の構成に加えて高周波信号源１６を設け、そこで発生する高周波信号をしきい値制御回路１１から得られる制御信号と加算部１７で加算した信号を制御信号Ｖcontとしたものである。ここでは、しきい値制御回路１０は直流電源とする。加算部１７に得られる制御信号Ｖcont（直流バイアスされた高周波信号）としきい値Ｖｔに前記した図２４のような関係を持たせると、しきい値電圧Ｖｔは、制御信号Ｖcontの変化に応じて図２８のように変化する。このしきい値電圧Ｖｔの中心値はＶt0、Ｖt0からの振幅はΔＶである。
【００６１】
その結果、図２９に示したように、入力信号Ｖinがしきい値Ｖｔと同相で変化するときと逆相で変化するときで、ＶinがＶｔを超えるための振幅が大きく変わる。同相のとき（図２９(a)）は、Ｖt0＋ΔＶ、逆相のときは、Ｖt0−ΔＶがしきい値となる。したがって、図３０に示すように、入力信号Ｖinの位相に応じてしきい値が変化するのと等価となり、位相変調された入力信号ＶinもＶｔ，ΔＶを適切に設定することで、実質的に振幅変調信号と同等に扱い、その識別が可能になる。
【００６２】
ここでは、Ｖbias＝Ｖ２で入力信号Ｖinの最大値が識別されてＶout＝ＶＬ（例えばＶinが逆相）又はＶＨ（例えばＶinが同相）となり、Ｖbias＝Ｖ１でリセットされてＶout＝Ｖｌとなる。なお、Ｖbias＝Ｖ１でＶinの最大値の識別、Ｖbias＝Ｖ２でリセットすることも可能である。
【００６３】
［その他の実施形態］
なお、以上のすべての実施形態において、共鳴トンネルダイオードは江崎ダイオードなどの他の負性抵抗素子に置き換えることができる。また、以上のすべての実施形態において、電界効果トランジスタＴＲ１，ＴＲ２は、ＨＥＭＴや、バイポーラトランジスタなどの他の３端子増幅素子に置き換えることができる。
【００６４】
【発明の効果】
以上から本発明によれば、入力端子とバイアス端子が独立でありバイアス信号による誤動作の問題は無くなる。また、高周波信号から直接、データ周波数に近い低い周波数で信号を取り出すことができ、しかも各回路素子を集積して一体で作製できるために、実装などにコストのかかる高周波アナログ部品の点数を減らすことができる。また、共鳴トンネルダイオードなどの高速の負性抵抗素子を用いることにより、１０ＧＨｚ以上のミリ波、準ミリ波領域の周波数での動作が可能となる。
【図面の簡単な説明】
【図１】 第１の実施形態の識別回路のブロック図である。
【図２】 図１の識別回路の識別動作の特性図で、(a)はＶbias＝Ｖ１のとき、(b)はＶbias＝Ｖ２のときの特性図である。
【図３】 図１の識別回路の動作波形図である。
【図４】 第２の実施形態の識別回路の回路図である。
【図５】 図４の識別回路の負荷曲線図で、(a)は小振幅信号入力時、(b)は大振幅信号入力時の負荷曲線図である。
【図６】 図４の識別回路の識別動作の特性図で、(a)はＶbias＝Ｖ１のとき、(b)はＶbias＝Ｖ２のときの特性図である。
【図７】 図４の識別回路の動作波形図である。
【図８】 第３の実施形態の識別回路の回路図である。
【図９】 図８の識別回路の負荷曲線図で、(a)は小振幅信号入力時、(b)は大振幅信号入力時の負荷曲線図である。
【図１０】 図８の識別回路の識別動作の特性図で、(a)はＶbias＝Ｖ１のとき、(b)はＶbias＝Ｖ２のときの特性図である。
【図１１】 図８の識別回路の動作波形図である。
【図１２】 第４の実施形態の識別回路の回路図である。
【図１３】 図１２の識別回路の負荷曲線図である。
【図１４】 図１２の識別回路の識別動作の特性図である。
【図１５】 図１２の識別回路の変形例の回路図である。
【図１６】 第５の実施形態の識別回路の回路図である。
【図１７】 図１６の識別回路の負荷曲線図である。
【図１８】 第６の実施形態の識別回路の回路図である。
【図１９】 図１８の識別回路の負荷曲線図である。
【図２０】 第７の実施形態の識別回路の識別動作の特性図で、(a)はＶbias＝Ｖ１のとき、(b)はＶbias＝Ｖ２のときの特性図である。
【図２１】 第８の実施形態の識別回路の回路図である。
【図２２】 第９の実施形態の識別回路の回路図である。
【図２３】 第１０の実施形態の識別回路の回路図である。
【図２４】 図２３の識別回路におけるしきい値制御電圧としきい値との関係を示す特性図である。
【図２５】 図２３の識別回路の動作波形図である。
【図２６】 第１１の実施形態の識別回路の回路図である。
【図２７】 第１２の実施形態の識別回路の回路図である。
【図２８】 図２７の識別回路のしきい値制御電圧としきい値電圧の変化の相関を示す波形図である。
【図２９】 図２７の識別回路の入力信号としきい値電圧の変化の相関を示す波形図で、(a)は両者が同相のとき、(b)は逆相のときの波形図である。
【図３０】 図２７の識別回路の動作波形図である。
【図３１】 従来の識別回路のブロック図である。
【図３２】 図３１の識別回路の識別動作の特性図である。
【図３３】 図３１の識別回路の動作波形図である。
【符号の説明】
１：変調信号入力端子、２：バイアス信号入力端子、３，３０１，３０２，３０３，３０４，３０ｎ：出力端子、４，４１，４２，４３，４３’，４４，４５，４０１，４０２，４０３，４０４，４０ｎ：多安定回路、５：バイアス供給回路、５０１：パルス整形回路、５０２：電圧制御発振器、６，７：電源端子、８：ＤＦＦ、９：出力端子、１０：位相比較回路、１１：しきい値制御回路、１２：制御端子、１３：低域通過フィルタ、１４：Ａ／Ｄ変換回路、１５：出力端子、１６：高周波信号源、１７：加算部。
Claims (6)
- 変調された高周波信号から変調信号を復元する識別回路において、
第１の電圧値と前記第１の電圧値よりも大きい第２の電圧値とで交互に切り替わるバイアス信号を出力するバイアス供給回路と、
前記高周波信号を入力信号として入力する入力端子と前記バイアス信号を入力するバイアス端子と出力端子とを独立に有する多安定回路と、
を備え、
前記多安定回路は、
前記バイアス端子と前記出力端子の間に接続した第１の負性抵抗素子と、前記出力端子と接地端子との間に接続した第２の負性抵抗素子と、該第２の負性抵抗素子に並列接続したトランジスタとから成り、該トランジスタのゲート又はベースに前記入力端子が接続され、
前記バイアス信号が前記第１の電圧値のときには、前記入力信号の振幅の如何に係わらず第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、
かつ前記バイアス信号が前記第２の電圧値のときには、前記入力信号の最大値がしきい値を超えないときは第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、前記入力信号の最大値が前記しきい値を超えるときは前記第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力する回路であり、
前記バイアス信号が前記第２の電圧値のときに前記入力信号の最大値が識別され、前記バイアス信号が前記第１の電圧値のときにリセットされることを特徴とする識別回路。 - 変調された高周波信号から変調信号を復元する識別回路において、
第１の電圧値と前記第１の電圧値よりも大きい第２の電圧値とで交互に切り替わるバイアス信号を出力するバイアス供給回路と、
前記高周波信号を入力信号として入力する入力端子と前記バイアス信号を入力するバイアス端子と出力端子とを独立に有する多安定回路と、
を備え、
前記多安定回路は、
電源端子と前記出力端子の間に接続した第１の負性抵抗素子と、前記出力端子と接地端子との間に接続した第２の負性抵抗素子と、該第２の負性抵抗素子に並列接続した第１のトランジスタと、前記第１の負性抵抗素子に並列接続した第２のトランジスタとから成り、前記第１のトランジスタのゲート又はベースに前記入力端子が接続され、前記第２のトランジスタのゲート又はベースに前記バイアス端子が接続され、
前記バイアス信号が前記第１の電圧値のときには、前記入力信号の最大値がしきい値を超えないときは第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、前記入力信号の最大値が前記しきい値を超えるときは第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力し
かつ前記バイアス信号が前記第２の電圧値のときには、前記入力信号の振幅の如何に係わらず前記第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力する回路であり、
前記バイアス信号が前記第１の電圧値のときに前記入力信号の最大値が識別され、前記バイアス信号が前記第２の電圧値のときにリセットされることを特徴とする識別回路。 - 変調された高周波信号から変調信号を復元する識別回路において、
第１の電圧値と前記第１の電圧値よりも大きい第２の電圧値とで交互に切り替わるバイアス信号を出力するバイアス供給回路と、
前記高周波信号を入力信号として入力する入力端子と前記バイアス信号を入力するバイアス端子と出力端子とを独立に有する多安定回路と、
を備え、
前記多安定回路は、
前記バイアス端子と前記出力端子の間に接続した負性抵抗素子と、前記出力端子と電源端子との間に接続したトランジスタとから成り、該トランジスタのゲート又はベースに前記入力端子が接続され、
前記バイアス信号が前記第１の電圧値のときには、前記入力信号の振幅の如何に係わらず第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、
かつ前記バイアス信号が前記第２の電圧値のときには、前記入力信号の最大値がしきい値を超えないときは第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、前記入力信号の最大値が前記しきい値を超えるときは前記第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力する回路であり、
前記バイアス信号が前記第２の電圧値のときに前記入力信号の最大値が識別され、前記バイアス信号が前記第１の電圧値のときにリセットされることを特徴とする識別回路。 - 変調された高周波信号から変調信号を復元する識別回路において、
第１の電圧値と前記第１の電圧値よりも大きい第２の電圧値とで交互に切り替わるバイアス信号を出力するバイアス供給回路と、
前記高周波信号を入力信号として入力する入力端子と前記バイアス信号を入力するバイアス端子と出力端子とを独立に有する多安定回路と、
を備え、
前記多安定回路は、
第１の電源端子と前記出力端子の間に接続した負性抵抗素子と、前記出力端子と第２の電源端子の間に接続した第１のトランジスタと、前記負性抵抗素子に並列接続した第２のトランジスタとから成り、前記第１のトランジスタのゲート又はベースに前記入力端子が接続され、前記第２のトランジスタのゲート又はベースに前記バイアス端子が接続され、
前記バイアス信号が前記第１の電圧値のときには、前記入力信号の最大値がしきい値を超えないときは第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、前記入力信号の最大値が前記しきい値を超えるときは第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力し
かつ前記バイアス信号が前記第２の電圧値のときには、前記入力信号の振幅の如何に係わらず前記第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力する回路であり、
前記バイアス信号が前記第１の電圧値のときに前記入力信号の最大値が識別され、前記バイアス信号が前記第２の電圧値のときにリセットされることを特徴とする識別回路。 - 変調された高周波信号から変調信号を復元する識別回路において、
第１の電圧値と前記第１の電圧値よりも大きい第２の電圧値とで交互に切り替わるバイアス信号を出力するバイアス供給回路と、
前記高周波信号を入力信号として入力する入力端子と前記バイアス信号を入力するバイアス端子と出力端子とを独立に有する多安定回路と、
を備え、
前記多安定回路は、
前記バイアス端子と前記出力端子の間に接続した負性抵抗素子と、前記出力端子と前記入力端子との間に接続した第１の抵抗素子と、前記出力端子と電源端子との間に接続した第２の抵抗素子から成り、
前記バイアス信号が前記第１の電圧値のときには、前記入力信号の振幅の如何に係わらず第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、
かつ前記バイアス信号が前記第２の電圧値のときには、前記入力信号の最大値がしきい値を超えないときは第１の安定状態を呈すると共に対応する電圧を前記出力端子に出力し、前記入力信号の最大値が前記しきい値を超えるときは前記第２の安定状態を呈すると共に対応する電圧を前記出力端子に出力する回路であり、
前記バイアス信号が前記第２の電圧値のときに前記入力信号の最大値が識別され、前記バイアス信号が前記第１の電圧値のときにリセットされることを特徴とする識別回路。 - 請求項１乃至５のいずれか１つに記載の識別回路において、
前記多安定回路を複数個備え、各多安定回路の前記入力端子を共通接続し、前記バイアス端子を共通接続し、かつ各多安定回路のしきい値を異ならせたことを特徴とする識別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000249465A JP3824256B2 (ja) | 2000-08-21 | 2000-08-21 | 識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000249465A JP3824256B2 (ja) | 2000-08-21 | 2000-08-21 | 識別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002064336A JP2002064336A (ja) | 2002-02-28 |
| JP3824256B2 true JP3824256B2 (ja) | 2006-09-20 |
Family
ID=18739200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000249465A Expired - Fee Related JP3824256B2 (ja) | 2000-08-21 | 2000-08-21 | 識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3824256B2 (ja) |
-
2000
- 2000-08-21 JP JP2000249465A patent/JP3824256B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002064336A (ja) | 2002-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8558597B2 (en) | High-resolution phase interpolators | |
| US6255888B1 (en) | Level shift circuit | |
| US20090015318A1 (en) | Charge pump drive circuit | |
| US6998894B2 (en) | Current controlled pulse width modulation circuit and class-D amplifier comprising the same | |
| EP2162984B1 (en) | Pulse width modulation circuit and class-d amplifier comprising the pwm circuit | |
| WO2007023866A1 (ja) | 間欠動作回路及び変調装置 | |
| US20060012408A1 (en) | Differential clock input buffer | |
| US10951166B1 (en) | Crystal oscillator with fast start-up | |
| JP2002261615A (ja) | Δ−σ型モジュレータおよびδ−σ型アナログ−デジタル変換回路 | |
| CN113094022B (zh) | 一种模拟乘法器 | |
| JP3824256B2 (ja) | 識別回路 | |
| US20030107426A1 (en) | Voltage level shifting circuit | |
| US20070164801A1 (en) | Low hysteresis center offset comparator | |
| JP3645531B2 (ja) | 電源装置用発振器とこれを用いた電源装置 | |
| US20060192499A1 (en) | Impulse generator | |
| US6552622B1 (en) | Oscillator having reduced sensitivity to supply voltage changes | |
| US7446597B2 (en) | Voltage-controlled current source and frequency scanner using the same | |
| US6518803B2 (en) | Output circuit | |
| EP1101286B1 (en) | A level converter provided with slew-rate controlling means | |
| US10541679B1 (en) | Pulse amplifier | |
| EP2779450B1 (en) | A method and apparatus for generating an oscillation signal | |
| JP3338355B2 (ja) | 半導体回路 | |
| JP3469979B2 (ja) | フリップ・フロップ回路 | |
| US10965250B1 (en) | Switched capacitor crystal oscillator | |
| JP2019080120A (ja) | 高周波スイッチ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060623 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |