TW202404273A - 振盪器電路 - Google Patents

Abstract

本發明涉及用於訊號發射器的震盪器電路(10)，該震盪器電路(10)包含： -    諧振電路(12)，其包含諧振電感器(LR)以及與該諧振電感器(LR)並聯或包含晶體裝置的諧振電容器(CR)， -     驅動分支(14)，其包含連接至該諧振電路(12)的泵浦電容(CP)， -     反饋分支(20)，其連接至該諧振電路(12)， -     相移電路(22)，其經由該反饋分支(20)連接至該諧振電路(12)， -     比較器電路(24)，其經由該相移電路(22)連接至該反饋分支(20)，以及 -     驅動器電路(28)，其連接至該比較器電路(24)之輸出並可操作以對該泵浦電容(CP)進行充電。

Description

振盪器電路

本發明係有關於訊號發射器的振盪器電路，以及產生振盪器電路之振動的方法。

靜電筆電路通常支持在兆赫頻帶(例如，1.8MHz)使用振幅移位(開-關)調制正弦波載波的傳輸模式。在組態給平板電腦或其他觸摸感測顯示器的靜電筆電路中，靜電筆的操作需要在發射器輸出端具有高電壓振幅，例如20V峰對峰值。靜電筆體積小，需要使用最少的外部組件並要求極低的功率消耗。

目前可用的設計解決方案包括離散變壓器，例如用於增加正弦波振幅，及/或晶片上充電泵浦用於提高供應電壓。

一種用於產生RF振盪拔動脈衝之電路總成的實例例如從US 6,806,783 B2可知。

對於迄今為止已知的解決方案，輸出電壓振幅通常受到供應電壓的限制。這裡，使用開關藉由將諧振電容器與電壓供應並聯以進行再充電意味著振盪的電壓振幅，因此單向的峰值不能超過供應電壓。

使用電流供應來建立振盪本質上與電流供應的實際實施方式(在CMOS或雙極性技術中)具有相同的限制，僅可以操作在輸出電壓的單極性下，即NMOS或NPN電流供應之瞬態輸出電壓不能低於負電源供應軌，而PMOS或PNP電流供應的輸出不能高於正軌。同樣，振盪器電路的振盪電壓振幅以及因此在一個方向上的峰值不能超過供應電壓。

因此，期望提供一種克服上述限制之一種改進的振盪器電路及一種產生振盪器電路之振盪的方法。振盪器電路應該能夠以相當具有成本效益和小型化的方式實施。此外，振盪器電路應該可以用矽基半導體裝置來實施，並且應該避免使用高壓矽半導體裝置或組件。

本揭露或發明的一個態樣中係有關於用於訊號發射器的振盪器電路，通常用於與平板電腦或其他觸摸感測顯示器使用之筆電路的振盪器電路。振盪器電路包含諧振電路。諧振電路包含諧振電感器及諧振電容器。諧振電容器係與諧振電感器並聯。除了諧振電感器和諧振電容器，諧振電路包含晶體裝置。

諧振電路可操作在所需振盪頻率下共振並且可操作以提供由訊號發射器使用的輸出電壓。振盪器電路更包含驅動分支。驅動分支包含連接至諧振電路的泵浦電容。振盪器電路更包含連接至諧振電路的反饋分支。振盪器電路更包含經由反饋分支連接至諧振電路的相移電路。

此外，振盪器電路包含經由相移電路連接反饋分支至的比較器電路。振盪器電路更包含連接至比較器電路之輸出的驅動器電路，並可操作以對泵浦電容進行充電。

泵浦電容通常與驅動分支串聯及/或位於振盪器電路之驅動分支中。泵浦電容之一個端子係連接至諧振電路，例如，連接至彼此並聯連接的諧振電容器及諧振電感器。泵浦電容的另一端子係連接至驅動器電路的輸出。

反饋分支可被連接至感測分支，藉由感測分支可以感測諧振電路處存在的輸出電壓。通常，感測分支配置為與諧振電路並聯。其可包含連接至驅動電路的第一端子並且可更包含連接至地之相對位置的第二端子。

另外，諧振電容器包含連接至驅動分支的第一端子。其包含連接至地的第二端子。諧振電感器包含連接至驅動分支的第一端子並且更包含連接至地的第二端子。諧振電容器之第一端子及諧振電感器之第一端子相互連接。這些端子亦可被連接至振盪器電路的輸出。

所提出的振盪器電路及其操作先前技術本質上有所不同，因為使用電容耦合來逐漸建立振盪器電路中的振盪。這使得諧振電路兩端的電壓振幅比驅動器電路之供應電壓及驅動器電路之輸出端子的電壓範圍都要大得多。

相移電路通常被實施為可調相移電路。這允許對振幅拔動或驅動脈衝的時序進行微調，以最小化功耗。可調相移電路通常可被調整，例如，在生產測試的時間補償振盪器環路中所有時序誤差。

通常並根據另一實例，振盪器電路可不包含高壓矽裝置或高壓矽組件。目前所提出的振盪器電路可能僅由低壓矽裝置實施，其可以在振盪器電路的輸出處獲得高壓正弦波訊號。目前所提出的振盪器電路一方面使用電容耦合來驅動諧振電路，另一方面感測其瞬態電壓，從而消除了對高壓矽裝置或組件的需要。

此外，本振盪器電路提供了一種當輸出訊號斜坡下降以便停止其振盪時回收至少部分振盪之能量的技術。

此外，振盪器電路可使用電容耦合來建立超過驅動器電路之供應電壓的電壓振盪，並亦可使用電容耦合來將諧振電路中的高壓振幅與低壓驅動及/或感測電路分開，其可實施為晶片上驅動電路或感測電路。

另外，振盪器電路可提供電荷注入的反向，即使用比較器電路的反向輸出來操作驅動器電路，以便在需要停止振盪時回收部分總電能。

因此，利用本文所述的振盪器電路，可以產生電壓振幅超過供應電壓的正弦波訊號。振盪器電路可以在沒有任何高壓矽裝置或高壓矽或半導體組件的情況下實施。本振盪器電路不需要晶片上電壓倍增，也不需要分立的變壓器等。

目前提出的振盪器電路被實施為使用電容耦合，這意味著在其操作期間不會發生額外的功耗。目前提出的振盪器電路還提供調諧機制以最小化振盪器電路之穩態操作期間的功耗。振盪器電路還可以包括或提供用於控制斜坡上升或斜坡下降速度或振盪應該開始或停止的時間的機制。振盪器電路還可包括當訊號振幅要斜坡下降以停止相應振盪時恢復振盪電路的部分能量的技術。

根據另一實例，反饋分支經由反饋分壓器連接到諧振電路。藉由反饋分頻器的方式，可以將存在於諧振電路的輸出訊號之振幅之明確的斷裂或部分提供給反饋分支。

以這種方式，當處理來自諧振電路之振盪的反饋訊號時，低電壓或低振幅訊號可以被提供給反饋分支，並藉由相移電路、比較器電路以及驅動器電路進行處理。

根據另一實例，反饋分壓器包含反饋電容器和與反饋電容器串聯的地電容器。反饋分支經由位於反饋電容器與地電容器之間的節點連接至諧振電路。通常，反饋分壓器可形成或構成振盪器電路之感測分支。感測分支的第一端子可連接至驅動分支。感測分支的第二端子(例如，與第一端子相對)可以連接至地。

通常，反饋電容器之第一端子連接至驅動分支。反饋電容器之第二端子連接至節點，該節點連接至反饋分支。地電容器之第一端子連接至與反饋分支連接的節點，以及地電容器之第二端子連接至地。

對於另一實例，地電容器的電容大於反饋電容器的電容。另外及/或替代地，諧振電容器的電容大於反饋電容器的電容。

對於另一實例，諧振電容器的電容大於泵浦電容的電容。在典型的應用場景中，地電容器的電容大於諧振電容器的電容，諧振電容器的電容又大於反饋電容器的電容或反饋電容器的電容。這意味著諧振電容器形成與諧振電感器並聯的有效諧振電容的主要部分。由於來自泵浦分支的貢獻和來自反饋分壓器對所得到的有效諧振電容的貢獻不會產生任何實際問題，因此可以不嚴格滿足這樣的條件。

然而，地電容器之電容應保持相對較大，而泵浦電容和反饋電容器之電容應盡可能小，以便最小化由於與驅動器電路之非零輸出電阻或相移電路之非零輸入電導的耦合而導致的諧振電路的所得到品質因素的劣化。

根據另一實例，相移電路包含具有可調電阻器和可調節電容器中的至少一個的RC橋電路。橋電路係操作以將諧振電路感測到的反饋訊號轉換為用於比較器電路的差分電壓。由於理想比較器在其輸入差分電壓為零時翻轉，而振幅拔動或電荷注入的理想時序是其瞬態正弦波電壓的最小和最大點，所以相移電路通常可操作以提供90°的相移以關閉反饋迴路。

RC橋電路可包含以一般橋接組態配置的兩個橋電阻器以及兩個橋電容器。橋電路包含第一輸出端子及第二輸出端子，每一輸出端子連接到比較器電路之各別第一和第二輸入端子。

這裡，橋電阻器和橋電容器中的至少一個被實施為可調電阻器或可調節電容器。這樣，可以對橋接電路進行調諧或微調，以提供可變相移。

實際上，最佳相移將振幅拔動或電荷注入的時序精確地設定在諧振電路兩端之瞬態電壓的最小值和最大值處。該相移可以不同於90°，以補償比較器電路和驅動器電路中的延遲，並且可選地補償反饋分壓器和相移電路之串接中的負載效應。

相移電路的調諧可以在振盪器電路的組裝或製造的最後階段進行。

根據另一實例，振盪器電路亦包含在比較器電路之輸出和驅動器電路之輸入之間的閘電路。藉由閘電路，可以將起始輸入電壓注入到振盪器電路以觸發振盪器電路之振盪的建立。藉由閘電路，可以利用在閘電路之輸入端子處施加的單一脈衝來啟動振盪器電路的振盪。

閘電路亦可能夠啟用或提供振盪電路之振盪的受控耗盡或斜坡下降。這可以被啟動或觸發，例如，藉由向閘電路施加合適的電壓訊號。

根據另一實例，閘電路包含XOR閘和數位多工器之一個。XOR閘和數位多工器都包括連接到比較器電路之輸出的第一輸入端子，並且還包含被組態為接收瞬態電壓輸入的第二輸入端子，該第二輸入端子可操作以啟動振盪器電路的振盪。

為了啟動振盪電路並使其振盪，在XOR閘或數位多工器的第二輸入端子處施加單一脈衝可能就足夠了。由於XOR閘或數位多工器的操作，閘電路的輸出可回應於瞬態電壓輸入而改變其狀態，從而導致引起或觸發驅動器電路之輸出的翻轉或改變。這導致起始電荷注入諧振電路(例如，在諧振電容器中)，並引起諧振電路之小的起始振盪，這反過來又啟動比較器電路和相移電路的活動，該操作最終關閉反饋迴路。接下來將形成不斷增長的正弦波。其振幅不斷增加，直到諧振電路中消耗的能量等於正弦波週期期間內驅動器電路提供的能量(該能量由泵浦電容在該週期內感應)。

當閘電路被實施為數位多工器時，可以提供一系列的起始脈衝，允許將相應的起始脈衝或脈衝列直接應用於驅動器電路，從而有效地將比較器電路與驅動器電路斷開連接，在振盪器電路的啟動階段至少中斷或斷開反饋迴路。利用多工器，可以提供控制訊號輸入，藉由控制訊號輸入可以控制驅動器電路之訊號源的選擇。實際上，可以提供許多外部或內部起始源，諸如單一電壓峰形式的瞬態電壓輸入，或者可以提供一系列起始脈衝。藉由多工器的方式，驅動器電路的輸入可選擇性地連接至不同的訊號源，從而界定振盪器電路的操作模式，例如在振盪期間及/或為了建立振盪以斜坡上升模式操作振盪器電路、以穩態或驅動模式操作振盪器電路及/或藉由斜降下降振盪器電路之振盪訊號來停止振盪。

根據另一實例，振盪器電路包含在比較器電路之輸出和驅動器電路之輸入之間的振幅控制電路。振幅控制電路包含包絡檢測器電路，其可操作以檢測或測量諧振電路兩端之電壓的包絡值或峰值中的至少一個。振幅控制電路更包含連接至包絡檢測器電路並可操作以將包絡值或峰值與參考電壓進行比較的包絡比較器電路。此外，振幅控制電路包含閘控電路，其包含連接至比較器電路輸出的第一輸入端子、以及包含連接至包絡比較器電路之輸出的第二輸入端子。閘控電路更包含連接至驅動器電路之輸入的輸出端子。

透過振幅控制電路，可以對驅動器電路的控制脈衝進行閘控，當輸出訊號的包絡或峰值超過目標值時，從而禁止振幅拔動或電荷注入。實際上，振幅控制電路係操作以阻止一對兩個連續的電荷轉移事件，因此阻止振幅拔動或電荷注入。這裡，比較器輸出的一個完整週期(例如從一個上升邊緣到下一個下降邊緣的高電平持續時間)將被完全且同步地拔動。這樣，不僅可以保證抑製或防止電壓峰值最大處的電荷注入，而且可以保證抑製或防止輸出電壓最小處的電荷注入或振幅拔動。

此外，並且根據另一實例，振盪器電路包含具有連接至閘控電路之第二輸入端子之輸出的鎖存電路，並且還包含連接到包絡檢測比較器之輸出的輸入。鎖存電路由比較器電路的輸出啟用或鐘控。藉由這樣的方式，可以同步完全地阻止上升邊沿之高電平的電荷注入和下降邊緣之低電平的電荷注入兩者。

對於振盪器電路之另一實例，驅動分支包含第一子分支以及與第一子分支並聯的至少第二子分支。第一子分支和至少第二子分支、以及選擇地任何另一子分支，每一分支包含與驅動器電路串聯的分支泵浦電容、以及用以選擇性地激活或去激活第一子分支和第二子分支中的至少一個之開關和邏輯閘中的至少一個。這裡，驅動器電路由並聯配置的各別的子分支的驅動器電路代替。

透過可藉由其各別的閘或開關選擇性地激活之數個並聯的子分支的方式，可以改變泵浦電容與諧振電容的比例。該比率界定了振盪之開始階段期間輸出振幅斜坡上升的速度。當振盪即將停止時，同樣的情況也適用於輸出振幅的斜坡下降。

本振盪器電路特別可操作以產生具有振幅移(開-關)鍵控的正弦波載波，其中振盪器被重複地啟動並且必須控制輸出振幅斜坡上升的速度。藉由驅動分支之數個且可選擇性地激活的子分支，泵浦電容與諧振電容的比例可以根據需要變化。這裡，有效泵浦電容僅包括被激活並且由這些分支的各別驅動器操作之子分支的那些電容器的那些電容。

根據另一實例，分支泵浦電容器的組合電容小於諧振電容器的電容。

這樣，諧振電容器形成與諧振電感並聯的有效諧振電容的主要部分。

根據另一實例，振盪器電路包含在比較器電路之輸出和驅動器電路之輸入之間的邏輯反相器。藉由激活邏輯反相器，可以將比較器之輸出的反向耦合至驅動器電路中。這對於降低振盪器電路之振盪及/或關閉其振盪特別有用。

根據另一實例，邏輯反相器可被選擇性地激活以斜坡下降諧振電路之振盪，從而導致電能的回收。

作為驅動器電路之輸入上的反相器的替代，還可以想到在閘電路的輸入處提供恆定的高邏輯電平，其有效地反相與驅動器電路之輸入耦合之比較器的輸出。

邏輯反相器能夠改變電荷轉移的極性，從而反轉對輸出訊號的電荷注入，進而實現電能的回收。因此，在半週期中諧振電路的瞬態電壓最小值時提供正電壓步進或電荷轉移，而在另一半週期中，在諧振電路的瞬態電壓最大值時提供負電壓步進或電荷轉移。這樣，來自諧振電路的能量被週期性地移除並返回到電源供應，從而回收電能。

根據另一態樣，本揭露係有關於一種產生振盪器電路之振盪的方法。振盪器電路包含諧振電路。通常，該方法用於操作如上所述的振盪器電路。到目前為止，上文結合振盪器電路敘述的所有效果、特徵和益處同樣適用於產生振盪器電路之振盪的方法。

詳細來說，該方法包含以下步驟：從諧振電路經由反饋分支發送反饋訊號。然後反饋訊號經由反饋分支連接到諧振電路的相移電路進行相移。然後，相移的反饋訊號藉由比較器電路轉換成差分訊號，並且該差分訊號被施加或提供至驅動器電路，該驅動器電路可操作以對諧振電路之驅動分支中的泵浦電容進行充電。這樣，諧振電路電容地耦合至驅動分支，例如至由驅動器電路泵浦的諧振電容器。

這樣，電能就週期性地添加到諧振電容，從而添加到諧振電路。在諧振電路的瞬態電壓最大值時，驅動分支(例如，由驅動電路之泵浦電容器)會注入正電荷。在每個諧振電路的瞬態電壓最小值時，泵浦電容器會引發或注入負電壓步進或負電荷轉移。這樣，振盪器電路就會建立相當大的電壓振幅，其峰到峰值超過驅動器電路的振幅及/或供應電壓。

根據另一實例，啟動振盪器電路之振盪的步驟包括將電壓輸入施加至比較器電路之輸出和驅動器電路之輸入之間的閘電路的步驟。這裡，電壓輸入可包含瞬態電壓脈衝或峰，它引起振盪電路的起始振盪，然後由於反饋分支的作用，其振幅逐漸增加，直到達到穩態振幅，其中由驅動分支添加的電能等於諧振電路中消耗的能量。

振盪器電路10之實例係繪示在圖1中。振盪器電路10包含諧振電路12。諧振電路12包含諧振電感器LR及諧振電容器CR，諧振電容器CR與諧振電感器LR並聯。替代地，替代諧振電感器和諧振電容器，諧振電路12可包含晶體裝置。振盪器電路10更包含驅動分支14及反饋分支20。驅動分支14及反饋分支20皆連接至諧振電路12。

振盪器電路10更包含相移電路22，例如，實施為RC橋電路23。相移電路22經由反饋分支20連接至諧振電路12。此外，振盪器電路10包含經由相移電路22連接至反饋分支20之輸出的比較器電路24。振盪器電路10更包含連接至比較器電路24之輸出的驅動器電路28並可被操作以對驅動分支14之泵浦電容CP進行充電。

驅動分支14具備泵浦電容CP。泵浦電容CP之一個端子係連接至驅動器電路28的輸出。泵浦電容CP之第二端子係連接至輸出端子VOUT。諧振電路12包含電壓源VR。電壓源VR位於具備諧振電感器LR之諧振電路12的分支中。與具備諧振電感器LR之分支並聯之諧振電路12之第二分支具備諧振電容器CR。具備諧振電容器CR之諧振電路12的分支連接至地5。諧振電路12之各別分支的相對端連接至泵浦電容CP之第二端子。

還與諧振電路12之兩個分支並聯地具備有感測分支16。感測分支16包含反饋分壓器18。反饋分壓器18包含與地電容器CG串聯的反饋電容器CF。因此，地電容器CG並聯接地。在典型的應用場景中，地電容器的電容大於反饋電容器CF的電容。諧振電容器CR之電容大於泵浦電容和反饋電容器之任一個的電容。

這樣，諧振電容器CR形成與諧振電感器LR並聯的有效諧振電容的主要部分。然而，不必嚴格滿足此條件，並且泵浦分支14和反饋分壓器18對所得到有效諧振電容的貢獻不會帶來任何技術或實際問題。為了最小化因驅動器電路28之非零輸出電阻或相移電路22之非零輸入電導而導致的諧振電路12的品質因素的降低，較佳地保持地電容器之電容相對較大，並將泵浦電容CP和反饋電容器CF的電容相對較小。

反饋分壓器16包含位於反饋電容器CF與地電容器CG之間的節點15。反饋分支20經由節點15連接至反饋分壓器18。反饋分支20之相對端連接至相移電路22，具體地連接至相移電路22之RC橋電路23。還提供了另一電壓源VB，其可操作以設定比較器輸入介面之共模電壓。此外，電壓源VR係組態以設定用於輸出正弦波訊號的下方DC電壓。

RC橋電路23之至少一個電容器CB及/或至少一個電阻器RB分別實施為可調節電容器或可調電阻器。對於當前示出的實例，兩個橋電容器CB被實施為可調節電容器。RC橋電路23係操作以將反饋分支20提供的反饋訊號轉換為用於比較器電路24的差分電壓。因此，第一輸入端子VPOS連接至RC橋電路23的一個端子，並且比較器電路24的另一輸入端子VNEG連接到RC橋電路23的另一端子。

理想的比較器在其輸入差分電壓為零時翻轉，而用於驅動本振盪器電路10的振幅拔動或電荷注入的理想時序是在輸出VOUT處提供的瞬態正弦波電壓的最小和最大點，如圖2之圖形表示中的訊號100所示。反饋訊號101 VDIV是訊號100的縮小版本。比較器電路24之差動輸入訊號VPOS-VNEG係繪示在圖2中的訊號102。如圖所示，與反饋分支20提供的反饋訊號101相比，訊號102相移大約90°。反饋訊號101精確地跟隨輸出訊號100，但包括小得多的振幅。

現在，由於差分訊號102存在於比較器電路24的兩個輸入端子VPOS和VNEG之間，比較器電路24的輸出訊號VCOMP 103包含數位1和數位0。比較器電路24之訊號隨著差分訊號102的每個零電壓轉變而翻轉。

比較器電路24的輸出透過閘電路26傳送，閘電路26當前被實施為XOR閘27。只要閘電路26的第二輸入端子32上存在零電壓，比較器電路24的輸出就被不可改變地閘通，即，透過閘電路26維持並作為泵浦電路28的輸入存在。

泵浦電路28產生相應的正驅動訊號和負驅動訊號並且可操作以對泵浦電容CP進行泵浦或充電。驅動器電路28之相應輸出訊號VPUMP 104也在圖2中繪示。

圖2中所示的另一訊號105和106是輸出電壓VOUT的上部和下部步進的放大圖解，其疊加在諧振電路12兩端的瞬態電壓的最大值和最小值處。這樣，透過泵浦電容CP與驅動分支14並因此與諧振電路12的電容耦合來提供電荷注入。

簡而言之，諧振電路12兩端的電壓訊號100 VOUT是振盪器電路10之輸出電壓。訊號101 VDIV是其副本，由反饋電容分壓器18按比例縮小。訊號102 VPOS-VNEG是移相電路22的輸出差分電壓，其與訊號101相比相移了90°。VCOMP 103是可操作以控制驅動器電路28之比較器電路24的輸出訊號。VPUMP 104是驅動器電路28的輸出電壓，其執行電荷注入以維持或增強振盪。訊號105、106是由於諧振電路12兩端的瞬態電壓的最大值和最小值處的驅動或拔動活動而導致的小電壓步進的放大圖解。

對於圖1的圖解，還存在如圖3所示的啟動訊號108 VINV。其未在圖2的圖解中示出，因為在穩態操作期間，啟動訊號VINV為零並且XOR閘27簡單地將邏輯電平從比較器輸出傳遞到驅動器電路的輸入。

如圖1所示的閘電路26包含連接至比較器電路24之輸出的第一輸入端子31。閘電路26更包含連接至提供如圖3所示之啟動訊號108之電壓輸入VINV的第二輸入端子32。在圖3中，繪示了與上面結合圖2敘述之類似的電壓訊號100、101、102、103和104，其對應地表示在起始輸入VINV處藉由單一脈衝108啟動振盪時的瞬態電壓波形。

由於XOR閘27的操作，驅動器輸出翻轉其狀態，導致將起始電荷注入到諧振電容器CR和諧振電路12之小的起始振盪，進而經由反饋分支20啟動比較器電路24的活動。比較器24的活動最終關閉迴路，並為驅動器電路28產生另一驅動訊號103。因此，如圖3所示，產生增加的振幅之增加的正弦波，直到在正弦波週期內耗散在諧振電路12中的能量(主要由於諧振電感器LR)實質上等於在該週期期間由驅動器電路28藉由泵浦電容器CP提供的能量。為了啟動振盪，在閘電路26之第二輸入端子32 VINV處僅提供一個脈衝或電壓峰就足夠了。

圖1所示的XOR閘27僅是如何實施閘電路26的一個實例。圖4中繪示了可以替代使用的閘電路26的另一個實例。其中，XOR閘27由數位多工器30取代。數位多工器30包含連接至比較器電路24之輸出的第一輸入端子33。數位多工器30更包含可連接或連結至輸入電壓VINIT的第二輸入端子34。多工器30包含VSEL輸入，藉由該VSEL輸入可以有效地選擇驅動器電路28的訊號源。藉由向輸入VSEL提供各別的控制訊號，可以在振盪啟動時或啟動之前選擇來自外部輸入VINIT的驅動訊號，以施加外部啟動脈衝或脈衝列。之後可以選擇內部訊號VCOMP來繼續正弦波的增長並最終達到振盪的穩態。

無論是由XOR閘27組成還是由數位多工器30組成的閘電路26的任何實施方式，拓撲結構都非常穩健，即使在非常簡單的起始訊號形式下(例如，單脈衝)，振盪也能可靠地啟動。

在圖5中，其進一步繪示具有振幅控制電路40之振盪器電路10的實例。這樣，可以容易地擴展本振盪器拓撲以獲得更準確的振幅調節。該原理包括對驅動器電路28的控制脈衝進行閘控，當輸出訊號的包絡或峰值超過其目標值時，禁止振幅拔動或電荷注入。當前提出的振盪器電路10只能藉由在驅動器電路28的輸出處以正電壓步進和負電壓步進產生電壓步進來執行驅動電荷轉移。這樣，振盪之週期期間的正電荷和負電荷轉移必須交錯。更準確地說，正電壓步進或電荷轉移只能在一個半週期中的諧振電路瞬態電壓最大時執行，而負電壓步進或電荷轉移只能在另一個半週期中諧振電路瞬態電壓最小時執行。

如之前所敘述的，為了暫時地停止振幅拔動或電荷注入，需要在振盪器電路10之第一和第二半週期期間，阻止或暫停兩個連續的電荷轉移事件，即一個正和一個負電荷轉移事件。這需求必須完全且同步地阻止或暫停比較器電路24之輸出處的全脈衝。

對於圖5的實例，這可以藉由在比較器電路24的輸出端與驅動器電路28的輸入端之間實施振幅控制電路40來實施。這裡，振幅控制電路40包含包絡檢測器電路36，其可操作以檢測或測量諧振電路12兩端之電壓的包絡值或峰值中的至少一個。振幅控制電路40更包含連接至包絡檢測器電路36的包絡比較器電路41。包絡比較器電路41可操作以將包絡值或峰值與參考電壓VREF進行比較。

此外，振幅控制電路40包含閘電路44，其包含連接至正弦波比較器電路24之輸出的第一輸入端子45、以及連接至包絡檢測比較器41之輸出的第二輸入端子46。如前所述，閘電路44包含連接至驅動器電路28之輸入的輸出端子47。對於一些實例，閘電路包括邏輯AND閘44。振盪器電路10及/或振幅控制電路40更包含鎖存電路43，其包含連接至閘控電路44之第二輸入端子46的輸出Q。鎖存電路43更包含連接至包絡檢測比較器41之輸出的輸入D。鎖存電路43由正弦波比較器電路24的輸出啟用或鐘控。

實際上，閘電路42被插入在圖1所示之實例的基本拓撲中，位於比較器電路24和XOR閘27之間，使得閘控的正弦波比較器訊號(在閘控電路42的輸出端處)驅動XOR閘27的輸入。

換句話說，使用閘的訊號以及閘電路42之輸出來替代比較器電路24之輸出所提供的訊號VCOMP。

包絡檢測器電路36包含連接至包絡檢測比較器41之第一輸入端子的包絡檢測二極體37。在包絡檢測二極體37與包絡檢測比較器41之第一輸入端子之間有兩個與地5相連的並聯分支。第一分支具有包絡檢測電阻器38，以及第二分支具有包絡檢測電容器39。包絡檢測比較器41之第二輸入端子係連接至參考電壓VREF。

包絡或峰檢測器電路36係用來獲得諧振電路VOUT兩端之電壓之正弦波的包絡或峰值或其按比例縮小版本VDIV，就有用訊號振幅及其與包絡檢測器電路36的供應電壓VSUP的關係而言，以更實際的為準。接著用包絡檢測比較器41將包絡或峰值與參考或目標值進行比較。當包絡或峰值低於目標或參考電壓時，包絡檢測比較器41輸出VPASS為邏輯高，因此振幅拔動或電荷轉移脈衝將被傳遞至驅動器電路28。

然後VPASS訊號係由邏輯鎖存電路43採樣，該閘鎖電路43由比較器電路24的輸出啟用或鐘控，使得當由比較器電路24驅動的主動低啟用輸入ENB為低時，VPASS訊號可以通常傳遞到鎖存輸出Q。否則，鎖存電路43將其輸出狀態保持在主動低啟用ENB訊號最後一次從低轉變為高之前所具有的電平。

然後鎖存電路43之輸出Q進一步使用AND閘44來閘通比較器電路24之輸出訊號VCOMP，AND閘44將閘通訊號VGATE輸出至閘電路，其中閘電路又如上所述地操作。

因此，無論何時比較器電路24的輸出訊號VCOMP為高，鎖存電路43之輸出狀態Q都不會改變。如果在比較器訊號VCOMP從低轉變為高時VPASS為高，則全脈衝通過AND閘44。

相反，當比較器電路24之輸出VCOMP為低時，只要VPASS改變其電平，鎖存電路43就改變其輸出狀態Q。然而，這種變化在AND閘44的輸出處不可見，因為比較器電路24之輸出訊號VCOMP的低電平意味著閘控電路42之輸出訊號VGATE之低且恆定的電平。

振盪器電路10之另一實例包含如圖7中所示的驅動分支14。驅動分支14包含第一子分支50、第二子分支51及第三子分支52。子分支的數量甚至可以擴展到更大的整數n，其中n大於2。子分支50、51、52中的每一個包含與驅動器電路53、54、55串聯的分支泵浦電容CP1、CP2、CPN。此外，子分支50、51、52中的每一個包含開關或邏輯閘56、57、58，以選擇性地激活或選擇性地去激活第一子分支50及第二或第三子分支51、52中的至少一個。

藉由包含分支電容器CP1、CP2、CPN的數個子分支，可以提供有效泵浦電容，該有效泵浦電容是由各個或支路泵浦電容器CP1、CP2、CPN的耦合構成的電容。這樣，諧振電容之間的比例(即諧振電容器CR的電容與泵浦電容之間的比例)可以根據需要改變。藉由改變有效泵浦電容與諧振電容的比例，可以提供振盪器電路10的振幅斜坡控制。

實際上，泵浦電容與諧振電容的比例界定了輸出振幅斜坡上升的速度。在圖6中繪示了不同比例CPUMP/CR的三個實例。訊號114指示0.1的CPUMP/CR比例。訊號112係藉由0.2的比例CPUMP/CR獲得的以及訊號110係藉由0.3的比例CPUMP/CR獲得的。本振盪器電路10的主要應用是產生具有振幅移(開-關)鍵控的正弦波載波，其中振盪器被重複地啟動並且必須控制輸出振幅斜坡上升的速度。

控制泵浦電容之有效值的技術係使用多個泵浦或分支電容器CP1、CP2、CPN的並聯組合，如圖7所示。邏輯閘56、57、58係實施為AND閘。藉由將啟用訊號施加至各個邏輯閘56、57、58的輸入端子VEN1、VEN2或VENN，各別分支50、51、52可被啟用或激活並且各別驅動器電路53、54、55係操作以對各別分支泵浦電容CP1、CP2、CPN充電。

因此，具有在邏輯高的啟用訊號的各個驅動器電路53、54、55執行如上所述的電荷轉移活動，而具有在邏輯低的啟用訊號的那些驅動器電路53、54、55將它們的輸出保持在邏輯低。所有的驅動器電路輸出始終處於低阻抗狀態。因此，有效泵浦電容僅包括由主動或啟用的驅動器電路驅動的那些電容器的電容，而總有效諧振電容包括所有泵浦電容，因為它們全部與諧振電路12有效並聯。

因此，所得到的諧振頻率不會隨著各個驅動器電路53、54、55被啟用或禁用而改變。這樣可以提供振盪頻率和斜坡上升速度的獨立控制。如上所述的振盪器電路10的基本拓撲(例如，結合圖1及如圖2所示之其操作)被設計為使用電源供應VSUP。驅動器電路28藉由電壓源VSUP供電以週期性地向諧振電容CR添加能量，以便補償諧振電路12中的損耗並維持振盪器電路10的週期性振盪。

振盪器電路10的操作也可以反轉，以週期性地從諧振電路12、特別是從諧振電容器CR去除能量或部分能量，並將其返回到電源供應器，以便獲得電能的回收。

藉由反轉電荷轉移極性可以獲得能量的恢復。與圖2所示之用於從諧振電路12恢復能量的持續振盪相比，其旨在半週期處諧振電路12之瞬態電壓最小值時引起正電壓步進或正電荷轉移並且在另一半週期內，在諧振電路12的瞬態電壓最大值時，增加負電壓步進或撤回電荷。

這可以藉由如圖1所示之振盪器電路10的相當簡單的修飾來獲得。

為此，僅需要在比較器電路24和驅動器電路28之間提供邏輯反相。特別地，閘電路26(例如，如圖1中所敘述的XOR閘27)可以用於多個目的。除了藉由在電壓輸入VINV處施加脈衝來啟動振盪之外，它還可用於藉由在電壓VINV處施加恆定的高邏輯電平來啟動恢復及振盪振幅的斜坡下降。

這意味著由於XOR閘27的邏輯功能，驅動器電路28的輸入訊號將是比較器電路24之輸出訊號的邏輯反相。XOR閘27的使用僅是如何在比較器電路24的輸出與驅動器電路28的輸入之間執行邏輯反相的實例。可能存在數格個進一步的方式來獲得這樣的邏輯反相。

圖9之圖解中，邏輯反相的實例被概略地繪示。訊號100係諧振電路12之輸出電壓。訊號103表示比較器電路24的輸出。訊號104表示驅動器電路28之輸出。在時間t1之前，驅動器電路28之輸出電壓是比較器電路24之輸出的邏輯拷貝。在時間t1，邏輯反相開始並且驅動器電路28的輸出變成比較器電路24的輸出的邏輯反相。因此，表示驅動器電路從電源供應獲取的瞬態供應電流的訊號107將瞬態地變為負值，並且主要供應電流在時間t1處反轉它們的極性，從而指示恢復操作開始。

另一訊號109表示瞬態供應電流的不定積分，其對應於從電源供應獲取的總電荷或能量。在時間t1開始回收模式之後，部分的總電荷或能量被返回到電源供應。

實際上，如圖8所示，回收操作的使用提供了能量收集，並因此節省了驅動器電路28所獲取的總能量的5%以上的能量。

在圖10中，進一步繪示了一種產生振盪器電路10之振盪之方法的流程圖。振盪器電路10通常以上面結合任何圖1至9敘述的方式來實施。在步驟200中，反饋訊號係經由反饋分支20從諧振電路12感測。在步驟202，反饋訊號由相移電路22進行相移，相移電路22經由反饋分支20連接到諧振電路12。在隨後的步驟204中，相移的訊號施加到比較器電路24，比較器電路24輸出邏輯訊號，該邏輯訊號又用於控制驅動器電路28，驅動器電路28可操作以對諧振電路12之驅動分支14中的泵浦電容CP進行充電。

在另一步驟206中，在振盪的半個週期處，將正電壓步進施加或添加至諧振電路12之演變的或已經存在的瞬態電壓最大值。在另一半週期中諧振電路的瞬態電壓最小值時提供負電壓步進或電荷轉移。這樣，振盪器電路10的振盪可以被維持或增強。

一般而言，振盪器電路10後面可以接有任何整流器電路，以形成DC電壓倍增器或產生較大DC電壓的充電泵浦。這種組合電路對於不從高壓域汲取DC電流的靜態應用非常有用。

此外，為了最佳化振盪器電路10的溫度效能，可以產生比較器電路24之偏壓電流以追蹤橋式電路22的時間常數，即RB和CB的乘積，例如，藉由在橋式電路22和比較器電路24的偏壓產生器中使用相同類型的電阻器。

5:地 10:振盪器電路 12:諧振電路 14:驅動分支 15:節點 16:感測分支 18:反饋分壓器 20:反饋分支 22:相位移動電路 23:RC橋電路 24:比較器電路 26:閘電路 27:XOR閘 28:驅動器電路 30:多工器 31,32,33,34,45,46:輸入端子 36:包絡檢測器電路 37:包絡檢測二極體 38:包絡檢測電阻器 39:包絡檢測電容器 40:振幅控制電路 41:包絡檢測比較器 42:閘控電路 43:鎖存電路 44:AND閘 47:輸出端子 50,51,52:子分支 53,54,55:驅動器 56,57,58:閘 60:反相器

以下，藉由參考圖式，對靜電訊號接收器的電壓限制器的一些實例進行更詳細的說明，其中： [圖1]係振盪器電路之實例的方塊圖， [圖2]顯示振盪器電路之組件隨時間變化的各種訊號， [圖3]繪示振盪之開始階段期間隨時間變化的許多訊號， [圖4]示意地繪示閘電路的另一實例， [圖5]示意地繪示振幅控制電路的實施方式， [圖6]示意地繪示不同泵浦電容與諧振電容器比例下隨時間變化的輸出電壓， [圖7]顯示具有許多子分支的驅動分支的另一實例， [圖8]顯示在比較器電路和驅動器電路之間的邏輯反相器的實施方式， [圖9]繪示在穩態驅動操作及隨後的斜坡下降期間的許多電壓訊號，以及 [圖10]顯示產生振盪器電路之振盪之方法的流程圖。

5:地

10:振盪器電路

12:諧振電路

14:驅動分支

15:節點

16:感測分支

18:反饋分壓器

20:反饋分支

22:相位移動電路

23:RC橋電路

24:比較器電路

26:閘電路

27:XOR閘

28:驅動器電路

31,32:輸入端子

Claims (13)

1. 一種用於訊號發射器的振盪器電路(10)，該振盪器電路(10)包含： -   諧振電路(12)，其包含連接在振盪器輸出(VOUT)與地(5)之間的諧振電感器(LR)以及連接在該振盪器輸出(VOUT)與地(5)之間的諧振電容器(CR)，該諧振電容器(CR)與該諧振電感器(LR)並聯、或包含連接在振盪器輸出(VOUT)與地(5)之間的晶體裝置， -   驅動分支(14)，其包含連接至該振盪器輸出(VOUT)、以及連接至該諧振電容器(CR)及該諧振電路(12)之該諧振電感器(LR)的泵浦電容(CP)， -   反饋分支(20)，其經由反饋分壓器(16)連接至該諧振電路(12)，該反饋分壓器(16)連接在該振盪器輸出(VOUT)與地(5)之間、並與該諧振電路(12)之該兩個分支並聯，其中該反饋分壓器(16)包含在該振盪器輸出(VOUT)與地(5)之間和地電容器(CG)串聯連接的反饋電容器(CF)，以及其中該反饋分支(20)經由位於該反饋電容器(CF)與該地電容器(CG)之連接的反饋節點(15)連接至該諧振電路(12)， -   相移電路(22)，其經由該反饋分支(20)連接至該諧振電路(12)，其中該相移電路包含具有連接至該反饋分支(20)之輸入端子並且具有包含連接至兩個訊號節點(VPOS, VNEG)之兩個輸出端子之不同輸出的RC橋電路(23)， -   電壓比較器電路(24)，其經由該相移電路(22)之該RC橋電路(23)連接至該反饋分支(20)，其中該比較器電路(24)之兩個差動輸入端子係連接至由該RC橋電路(23)之該兩個差動輸入端子驅動之該兩個訊號節點(VPOS, VNEG)，以及其中該電壓比較器電路(24)係可操作以比較在該兩個訊號節點(VPOS, VNEG)的該等電壓，以及 -   驅動器電路(28)，其包含由該電壓比較器電路(24)之該輸出驅動並可操作以經由該泵浦電容(CP)充電該諧振電容器(CR)的輸入端子。
2. 如請求項1之振盪器電路(10)，其中該地電容器(CG)之電容係大於該反饋電容器(CF)之電容及/或大於該諧振電容器(CR)之電容。
3. 如請求項2之振盪器電路(10)，其中該諧振電容器(CR)之該電容係大於該泵浦電容(CP)之該電容及/或大於該反饋電容器(CF)之該電容。
4. 如請求項1之振盪器電路(10)，其中該相移電路(22)包含具有可調電阻器(RB)與可調電容器(CB)中的至少一個的RC橋電路(23)。
5. 如請求項1之振盪器電路(10)，更包含在該比較器電路(24)之輸出與該驅動器電路(28)之輸入之間的閘電路(26)。
6. 如請求項5之振盪器電路(10)，其中該閘電路(26)包含具有連接至該比較器電路(24)之輸出的第一輸入端子(31, 33)及組態以接收瞬態電壓輸入(VINV)的第二輸入端子(32, 34)之XOR閘(27)和數位多工器(30)中的一個，該瞬態電壓輸入(VINV)係可操作以啟動該振盪器電路(10)的振盪。
7. 如請求項1之振盪器電路(10)，更包含在該比較器電路(24)之輸出與該驅動器電路(28)之輸入之間的振幅控制電路(40)，其中該振幅控制電路(40)包含： -     包絡檢測器電路(36)，其可操作以檢測或測量該諧振電路(12)兩端之電壓所得的包絡值或峰值中的至少一個， -     包絡比較器電路(41)，其連接至該包絡檢測器電路(36)並操作以將該包絡值或峰值與參考電壓(VREF)進行比較， -     閘控電路(44)，其包含連接至該比較器電路(24)之輸出的第一輸入端子(45)以及連接至該包絡檢測比較器(41)之輸出並包含連接至該驅動器電路(28)之輸入之輸出端子(47)的第二輸入端子(46)。
8. 如請求項7之振盪器電路(10)，更包含鎖存電路(43)，其包含連接至該閘控電路(44)之該第二輸入端子(46)的輸出(Q)以及包含連接至該包絡檢測比較器(41)之輸出的輸入(D)，其中該鎖存電路(43)係由比較器電路(24)之該輸出啟用或鐘控。
9. 如請求項1之振盪器電路(10)，其中該驅動分支(14)包含第一子分支(50)以及與該第一子分支(50)並聯的第二子分支(51, 52)，其中該第一子分支(50)與該至少第二子分支(51, 52)各包含與驅動器電路(53, 54, 55)及開關或邏輯閘(56, 57, 58)中的至少一個串聯的分支泵浦電容(CP1, CP2, CPN)，用以選擇性地激活或去激活該第一子分支(50)及該第二子分支(51, 52)中的至少一個。
10. 如請求項1之振盪器電路(10)，更包含在該比較器電路(24)之輸出與該驅動器電路(28)之輸入之間的邏輯反相器(60)。
11. 如請求項10之振盪器電路(10)，其中該邏輯反相器(60)係選擇性地激活以降低該諧振電路(12)的振盪從而實現電能的回收。
12. 一種產生包含諧振電路(12)之振盪器電路(10)之振盪的方法，該方法包含以下步驟： -     經由反饋分支(20)感測來自該諧振電路(12)的反饋訊號， -     藉由經由該反饋分支(20)連接至該諧振電路(12)的相移電路(22)相移該反饋訊號， -     藉由比較器電路(24)將該相移反饋訊號轉換為邏輯訊號，以及 -     將該邏輯訊號施加至驅動器電路(28) ，其可操作以經由在該諧振電路(12)之驅動分支(14)中的泵浦電容(CP)對該諧振電路(12)之該諧振電容器(CR)進行充電。
13. 如請求項12之方法，更包含將電壓輸入(VINV)施加至在該比較器電路(24)之輸出與該驅動器電路(28)之輸入之間的閘電路(26)來啟動該振盪器電路(10)之振盪的步驟。

Images