KR900009180Y1 - 시스템 클럭 전환회로 - Google Patents

시스템 클럭 전환회로 Download PDF

Info

Publication number
KR900009180Y1
KR900009180Y1 KR2019870022260U KR870022260U KR900009180Y1 KR 900009180 Y1 KR900009180 Y1 KR 900009180Y1 KR 2019870022260 U KR2019870022260 U KR 2019870022260U KR 870022260 U KR870022260 U KR 870022260U KR 900009180 Y1 KR900009180 Y1 KR 900009180Y1
Authority
KR
South Korea
Prior art keywords
clock
output
gate
flop
flip
Prior art date
Application number
KR2019870022260U
Other languages
English (en)
Other versions
KR890014195U (ko
Inventor
이강범
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019870022260U priority Critical patent/KR900009180Y1/ko
Publication of KR890014195U publication Critical patent/KR890014195U/ko
Application granted granted Critical
Publication of KR900009180Y1 publication Critical patent/KR900009180Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

시스템 클럭 전환회로
제 1 도는 본 고안의 회로도.
제 2 도는 로우클럭에서 하이클럭으로 전환시 본 고안의 각부 파형도.
제 3 도는 하이클럭에서 로우클럭으로 전환시 본 고안의 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 발진부 2 : 클럭발생집적소자
I1: 인버터 FF1-FF4: 플립플롭
I1: 오아게이트 AN1-AN4: 앤드게이트
본 고안은 중앙처리장치(CPU)에 사용되는 클럭 신호를 전환해 줄 수 있도록 한 시스템 클럭 전환회로에 관한 것이다.
일반적으로 중앙처리 장치(CPU)의 클럭을 만드는 집적소자(IC8284)의 발진회로에서 발진된 클럭과 외부에서 발진된 클럭을 집적소자(IC8284)의 외부 클럭단자에 공급한후 집적소자(IC8284)의 클럭선택 단자에 선택신호를 인가시켜 주어 내부 발진클럭과 외부 발진 클럭을 전환시켜 주며 이때의 클럭 선택 신호를 만들기 위해서는 데이타 비트(Data bit)2개를 사용하고 클럭 전환 명령도 두번을 하여야 하였다.
또한 중앙처리 장치가 다음 동작으로 바뀌는 시간에만 클럭 전환이되므로 전환 동작이 클럭에 동기되지 않고 전환되어 클럭 전환시 중앙처리 장치에서 오동작을 일으키게 되는 원인이 되는 것이었다.
본 고안은 이와 같은 점을 감안하여 클럭 전환시 동작중인 클럭과 전환하려는 클럭으로 동기는 맞추고 클럭선택 신호에 의해 자동적으로 동기에 맞추어 클럭을 전환하도록 하였으며 전환 신호를 만들때 데이타 비트 한개만 사용하여 전환 동작이 한번의 명령으로 이루어질 수 있도록 한 것으로써 클럭선택 신호를 가지고 각각의 클럭에 동기를 맞추어 각클럭인에이블(Enable) 신호를 만들며 각 클럭의 인에이블 신호는 한쪽이 인에이블되면 다른 한쪽은 디스에이블(Disable)되게 되어 있으며 클럭 전환시 동작중인 클럭의 인에이블 신호가 디스에이블 되면 다른 클럭의 인에이블 신호를 만들수 있게 하고 인에이블 신호가 바뀌는 순간 두 클럭의 인에이블 신호는 잠시동안(하이클럭의 1싸이클 이상 2싸이클 미만)모두 디스에이블 되었다가 전환되도록 한 것이다.
이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.
하이클럭 발진을 위한 발진부(1)의 출력은 플립플롭(FF1)(FF2)의 클럭단자(CK)와 앤드게이트(AN3)의 입력측에 인가되게 구성하고 클럭발생 집적소자(2)에서 저항(R1)(R2)과 콘덴서(C1) 및 크리스탈(X)에 의해 발생되는 로우클럭 발진신호를 플립플롭(FF3)(FF4)의 클럭단자(CK)와 앤드게이트(AN4)의 입력측에 인가되게 구성하며 클럭선택 신호는 앤드게이트(AN2)의 입력측에 인가시킴과 동시에 인버터(I1)를 통하여 앤드게이트(AN1)의 입력측에 인가되게 구성한 후 상기 앤드게이트(AN1)(AN2)의 출력은 플립플롭(FF1)(FF3)의 입력단자(D)에 인가시키고 플립플롭(FF1)(FF3)의 출력단자(Q) 출력은 플립플롭(FF2)(FF4)의 입력단자(D)에 인가시키며 플립플롭(FF2)(FF4)의 출력단자(Q) 출력은 앤드게이트(AN3)(AN4)의 입력측에 인가되게 구성한다.
그리고 플립플롭(FF2)(FF4)의 출력단자출력은 앤드게이트(AN2)(AN1)의 입력측에 인가되게 구성하고 앤드게이트(AN3)(AN4)의 출력은 오아게이트(OR1)를 통한후 시스템 클럭 신호를 출력시키는 클럭발생 집적소자(2)의 외부 클럭단자(EFI)에 인가되게 구성한 것이다.
이때 클럭 발생 집적소자(2)의 외부 클럭단자(EFI)에 하이클럭 발진신호가 인가되면 시스템 클럭 신호는 하이클럭으로 전환되고 외부 클럭단자(EFI)에 로우클럭 발진신호가 인가되면 시스템 클럭 신호는 로우클럭으로 전환되게 된다.
이와 같이 구성된 본 고안은 최초 상태에서 클럭 선택 신호가 하이레벨로 되어있기 때문에 클럭발생 집적소자(2)에서는 시스템 클럭 신호로 로우클럭을 출력시키게 된다.
즉, 최초 상태에서 클럭 선택 신호가 하이레벨로 인가되면 앤드게이트(AN1)는 다른 입력 레벨에 관계없이 로우레벨을 출력시켜 뒷단의 플립플롭(FF1)(FF2)이 구동되지 않게 하고 앤드게이트(AN2)는 플립플롭(FF2)의 출력단자가 하이레벨이므로 하이레벨을 출력시켜 뒷단의 플립플롭(FF3)(FF4)을 구동시킴으로써 앤드게이트(AN4)에 하이레벨을 인가시켜 주어 클럭발생 집적소자(2)에서 앤드게이트(AN4)에 인가되는 로우클럭신호가 오아게이트(OR1)를 통하여 클럭발생집적소자(2)의 외부 클럭단자(EFI)에 인가되게 되므로 시스템 클럭 신호는 로우 클럭으로 출력되어 시스템은 로우 클럭으로 동작하게 된다.
이와 같이 로우클럭을 선택하는 최초의 상태에서 로우클럭의 시스템 클럭신호는 하이클럭으로 전환시키는 동작에 대하여 제 2 도의 파형도를 참고로 상세히 설명한다.
로우클럭의 시스템 클럭신호를 하이클럭으로 전환하기 위하여 클럭선택 신호를 제 2 도의 (C)의 P1지점에서 로우레벨로 인가시켜 주면 앤드게이트(AN2)는 다른 입력레벨에 관계없이 로우레벨이 출력되게 되고 앤드게이트(AN1)는 인버터(I1)를 통하여 클럭선택 신호가 반전되어 인가되므로 다른 입력레벨에 의하여 그 출력 레벨이 제어되게 된다.
그리고 앤드게이트(AN2)의 출력이 로우 레벨이 되어 플립플롭(FF3)의 입력단자(D)에 인가되므로 플립플롭(FF3)에서는 클럭발생집적소자(2)에서 발전되는 제 2 도의(B)에서와 같은 로우클럭 발진신호의 최초 라이징 엣지(: ①지점)에서 출력단자(Q)로 로우레벨을 출력시키게 되고 플립플롭(FF3)의 출력단자(Q)에서 출력되는 로우레벨이 입력단자(D)에 인가되는 플립플롭(FF4)에서는 제 2 도의 (B)에서와 같은 로우 클럭 발진신호의 두번째 라이징엣지(: ②지점)에서 출력단자(Q)로 제 2 도의 (F)에서와 같이 로우레벨을 출력시키게 된다.
즉, 클럭선택신호가 P1지점에서 로우레벨로 입력된후 제 2 도의 (B)와 같은 로울클럭 발진신호의 두번째 라이징 엣지(: ②지점)에서 플립플롭(FF4)의 출력단자(Q)출력이 제 2 도의 (F)에서와 같이 로우레벨로 출력되게 된다.
이같이 플립플롭(FF1)의 출력단자(Q)출력이 로우레벨이 되면 앤드 게이트(AN4)는 클럭발생집적소자(2)의 로우클럭 발진신호에 관계없이 로우레벨을 출력시키게 된다.
그러나 플립플롭(FF4)의 출력단자(Q)의 출력이 로우레벨이 되면 출력단자의 출력은 제 2 도의 (G)에서와 같이 하이레벨이 되어 앤드게이트(AN1)에 인가되므로 앤드게이트(AN1)는 이때부터 하이레벨을 출력시켜 플립플롭(FF1)의 입력단자(D)에 인가시키게 된다.
따라서 플립플롭(FF1)은 입력단자(D)로 하이레벨이 인가된후 발진부(1)의 출력인 제 2 도의 (A)에서와 같은 하이크럭 발진신호의 최초의 라이징 엣지(: ③지점)에서 출력단자(Q)로 하이레벨을 출력시키게 되고 플립플롭(FF1)의 출력단자(Q)에서 출력되는 하이레벨이 입력단자(D)에 인가되는 플립플롭(FF2)에서는 제 2 도의 (A)에서와 같은 하이클럭 발진신호의 두번째 라이징 엣지(: ④지점)에서 출력단자(Q)로 제 2 도의 (D)에서와 같이 하이레벨을 출력시키게 된다.
즉, 플립플롭(FF4)의 출력단자출력이 하이레벨로 출력된후 제 2 도의 (A)에서와 같은 하이클럭 발진신호의 두번째 라이징 엣지(: ④지점)에서 플립플롭(FF2)의 출력단자(Q)출력이 제 2 도의 (D)에서와 같이 하이레벨로 출력되게 된다.
그리고 플립플롭(FF2)의 출력단자(Q) 출력이 하이레벨이 되면 앤드게이트(AN3)는 발진부(1)의 출력을 그대로 출력시키게 되고 앤드게이트(AN3)의 출력은 오아게이트(OR1)를 통하여 제 2 도의 (H)에서와 같은 출력으로 클럭발생집적소자(2)의 외부 클럭단자(EFI)에 인가되게 되므로 클럭 발생 집적소자(2)에서는 시스템 클럭 신호를 제 2 도의 (I)에서와 같은 하이클럭으로 인가시켜 주게 된다.
이와 같이 로우 클럭에서 하이클럭으로의 변환시 클럭신호를 하이클럭의 1싸이클 이상 2싸이클 미만동안 지연시킨후 변환되게 하므로써 클럭 신호의 동기가 맞지 않아 중앙처리장치에서 오동작을 하게 되는 요인을 제거할 수 있게 된다.
또한, 상기와 같이 하이클럭으로 동작할 때 또 다시 로우클럭으로 변환시키려면 클럭선택 신호를 하이레벨로 인가시켜 주면 된다.
이 같이 하이클럭의 시스템 클럭 신호를 로우 클럭으로 전환시키는 동작에 대하여 제 3 도의 파형도를 참고로 상세히 설명한다.
즉, 클럭선택 신호를 제 3 도의 (C)에서와 같이 P2지점에서 하이레벨로 인가시켜 주면 앤드게이트(AN1)는 인버터(I1)에서 반전되어 로우레벨로 인가되므로 다른 입력레벨이 관계없이 로우레벨이 출력되게 되고 앤드게이트(AN2)에는 하이레벨의 클럭선택신호가 인가되므로 앤드게이트(AN2)는 다른 입력 레벨에 의하여 그 출력 레벨이 제어되게 된다.
그리고 앤드게이트(AN1)의 출력이 로우레벨이 되어 플립플롭(FF1)의 입력단자(D)에 인가되므로 플립플롭(FF1)에서는 발진부(1)에서 발진되는 제 3 도의 (A)에서와 같은 하이클럭 발진신호의 최초 라이징엣지(: ①지점)에서 출력단자(Q)로 로우레벨을 출력시키게 되고 플립플롭(FF1)의 출력단자(Q)에서 출력되는 로우레벨이 입력단자(D)에 인가되는 플립플롭(FF2)에서는 제3도의 (D)에서와 같이 로우 레벨을 출력시키게 된다.
즉 클럭 선택신호가 P2지점에서 하이레벨로 입력된후 제 3 도의 (A)와 같은 하이클럭 발진신호의 두번째 라이징 엣지(: ②지점)에서 플립플롭(FF2)의 출력단자(Q) 출력이 제 3 도의 (D)에서와 같이 로우레벨로 출력되게 된다.
이 같이 플립플롭(FF2)의 출력단자(Q) 출력이 로우레벨이 되면 앤드게이트(AN3)는 발진부(1)의 하이클럭 발진신호에 관계없이 로우레벨을 출력시키게 된다.
그러나 플립플롭(FF2)의 출력단자(Q) 출력이 로우레벨이 되면 출력단자의 출력은 제 3 도의 (E)에서와 같이 하이레벨이 되어 앤드게이트(AN2)에 인가되므로 앤드게이트(AN2)는 이때부터 하이레벨을 출력시켜 플립플롭(FF3)의 입력단자(D)에 인가시키게 된다.
따라서 플립플롭(FF3)은 입력단자(D)로 하이레벨이 인가된후 클럭 발생 집적소자(2)의 출력인 제 3 도의 (B)에서와 같은 로우클럭 발진신호의 최초의 라이징 엣지(: ③지점)에서 출력단자(Q)로 하이레벨을 출력시키게 되고 플립플롭(FF3)의 출력단자(Q)에서 출력되는 하이레벨이 입력단자(D)에 인가되는 플립플롭(FF4)에서는 제 3 도의 (B)에서와 같은 로우클럭 발진신호의 두번째 라이징 엣지(: ④지점)에서 출력단자(Q)로 제 3 도의 (F)에서와 같이 하이레벨을 출력시키게 된다.
즉, 플립플롭(FF2)의 출력단자출력이 하이레벨로 출력된후 제 3 도의 (B)에서와 같은 로우클럭 발진신호의 두번째 라이징 엣지(: ④지점)에서 플립플롭(FF4)의 출력단자(Q)의 출력이 제 3 도의 (F)에서와 같이 하이레벨로 출력되게 된다.
그리고 플립플롭(FF4)의 출력단자(Q)출력이 하이레벨이 되면 앤드게이트(AN4)는 클럭발생 집적소자(2)의 출력을 그대로 출력시키게 되고 앤드게이트(AN4)의 출력은 오아게이트(OR1)를 통하여 제 3 도의 (H)에서와 같은 출력으로 클럭발생집적소자(2)의 외부 클럭단자(EFI)에 인가되게 되므로 클럭 발생집적소자(2)에서는 시스템 클럭 신호를 제 3 도의 (I)에서와 같은 로우클럭으로 인가시켜 주게 된다.
이와 같이 하이클럭에서 로우클럭으로의 변환시 클럭 신호를 하이클럭의 1싸이클 이상 2싸이클 미만 동안 지연시킨후 변환되게 하므로써 클럭 신호의 동기가 맞지 않아 중앙처리장치에서 오동작을 하게 되는 요인을 제거할 수 있게 된다.
이상에서와 같이 본 고안은 클럭선택 신호 입력에 의하여 하이클럭 및 로우클럭을 전환시키되 클럭 전환시 출력되는 시스템 클럭을 잠시 멈추게(하이클럭의 1싸이클 이상 2싸이클 미만)한후 시스템 클럭이 전환되게 하여 클럭 전환시 발생되는 중앙처리 장치의 오동작을 없애주어 안정된 동작을 하도록 하므로써 클럭선택 신호를 데이타 비트 한개로 처리할수 있으며 한동작에 자동적으로 사용하던 클럭에 동기가 맞았다가 전환되는 클럭에 동기를 맞추어서 클럭이 전환되므로써 클럭 전환시 안정된 시스템 클럭 신호를 공급할 수 있는 효과가 있는 것이다.

Claims (1)

  1. 발진부(1)의 하이클릭 발진신호와 클럭발생집적소자(2)의 로우클럭 발진신호를 클럭선택신호로 시스템 클럭 신호를 선택하는 회로에 있어서, 클럭 선택 신호는 앤드게이트(AN2)에 인가됨과 동시에 인버터(I1)를 통하여 앤드게이트(AN4)에 인가되게 구성하고 상기 앤드게이트(AN1)(AN2)의 출력은 발진부(1)와 클럭발생 집적소자(2)의 발진 클럭에 동기를 맞추어 1싸이클 지연시키는 플립플롭(FF1-FF4)에 인가되게 구성하며 상기 플립플롭(FF2)(FF4)의 출력단자출력은 앤드게이트(AN2)(AN1)의 입력측에 인가되고 출력단자(Q)의 출력은 발진부(1)와 클럭발생 집적소자(2)의 클럭 발진신호가 인가되는 앤드게이트(AN3)(AN4)에 인가되게 구성한후 상기 앤드게이트(AN3)(AN4)의 출력은 오아게이트(OR1)를 통하여 클럭 발생집적소자(2)의 외부 클럭단자(EFI)에 인가되게 구성한 시스템 클럭 전환회로.
KR2019870022260U 1987-12-14 1987-12-14 시스템 클럭 전환회로 KR900009180Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870022260U KR900009180Y1 (ko) 1987-12-14 1987-12-14 시스템 클럭 전환회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870022260U KR900009180Y1 (ko) 1987-12-14 1987-12-14 시스템 클럭 전환회로

Publications (2)

Publication Number Publication Date
KR890014195U KR890014195U (ko) 1989-08-10
KR900009180Y1 true KR900009180Y1 (ko) 1990-10-06

Family

ID=19270409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870022260U KR900009180Y1 (ko) 1987-12-14 1987-12-14 시스템 클럭 전환회로

Country Status (1)

Country Link
KR (1) KR900009180Y1 (ko)

Also Published As

Publication number Publication date
KR890014195U (ko) 1989-08-10

Similar Documents

Publication Publication Date Title
KR890002750A (ko) 클럭신호를 이용한 정보처리장치 및 정보처리시스템
JPH04336308A (ja) マイクロコンピュータ
JPH0375976A (ja) 半導体集積回路装置
US5625311A (en) System clock generating circuit having a power saving mode capable of maintaining a satisfactory processing speed
JP3114215B2 (ja) クロック周波２逓倍器
KR100337722B1 (ko) 플립플롭의리셋회로
JPS6036137B2 (ja) 分周回路
KR900009180Y1 (ko) 시스템 클럭 전환회로
US5568100A (en) Synchronous power down clock oscillator device
KR970003215A (ko) 반도체 메모리장치의 펄스발생회로
JP2831788B2 (ja) フリップフロップ回路
US3484625A (en) Signal responsive device
US6614277B1 (en) Circuit for providing a minimum wake-up time in the wake-up logic circuits
KR880014744A (ko) 위상 고정 루프
KR910006325Y1 (ko) 다이내믹 프로세서의 클럭속도 선택회로
JPH1153339A (ja) パルス出力機能付マイクロコンピュータ
KR100474991B1 (ko) 반도체 메모리장치의 입력버퍼 및 입력 버퍼링 방법
KR920003040Y1 (ko) 클럭 분주 선택회로
JP3069107B2 (ja) テストモード設定回路装置
KR100213801B1 (ko) 인터럽트 발생 회로
JPH0450657Y2 (ko)
KR900000582B1 (ko) 중앙처리 장치의 클럭 전환 제어회로
JP2932813B2 (ja) 出力ラッチ回路
JPS60141003A (ja) タイミング信号発生装置
KR100192977B1 (ko) 파형 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010928

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee