JP3069107B2 - テストモード設定回路装置 - Google Patents
テストモード設定回路装置Info
- Publication number
- JP3069107B2 JP3069107B2 JP1219157A JP21915789A JP3069107B2 JP 3069107 B2 JP3069107 B2 JP 3069107B2 JP 1219157 A JP1219157 A JP 1219157A JP 21915789 A JP21915789 A JP 21915789A JP 3069107 B2 JP3069107 B2 JP 3069107B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- test
- level
- terminal
- inverted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、集積回路内に組み込まれ、該集積回路のテ
ストモードに使用されるテストモード設定回路装置に関
する。
ストモードに使用されるテストモード設定回路装置に関
する。
［従来の技術］ 従来のテストモード設定回路装置の構成を示す第３図
において、反転テスト信号入力端子30にはプルアップ抵
抗31の出力側が接続され、反転テスト信号入力端子30は
インバータ32を介してハイアクティブなトランスミッシ
ョンゲート33に接続される。トランスミッションゲート
33のイネイブル端子は、インバータ35を介して反転リセ
ット信号入力端子34に接続される。このようなトランス
ミッションゲート33は、反転リセット信号入力端子34に
ロー（Ｌ）レベルの信号が供給されたときにオン状態と
なるものである。トランスミッションゲート33の出力側
は、インバータ36を介して反転テスト信号出力端子37に
接続される。又、インバータ36の出力側は、インバータ
39、及び反転リセット信号入力端子34がイネイブル端子
に接続されるトランスミッションゲート40を介してイン
バータ36の入力側に接続され、トランスミッションゲー
ト33、インバータ36、インバータ39及びトランスミッシ
ョンゲート40にてラッチ回路を形成する。
において、反転テスト信号入力端子30にはプルアップ抵
抗31の出力側が接続され、反転テスト信号入力端子30は
インバータ32を介してハイアクティブなトランスミッシ
ョンゲート33に接続される。トランスミッションゲート
33のイネイブル端子は、インバータ35を介して反転リセ
ット信号入力端子34に接続される。このようなトランス
ミッションゲート33は、反転リセット信号入力端子34に
ロー（Ｌ）レベルの信号が供給されたときにオン状態と
なるものである。トランスミッションゲート33の出力側
は、インバータ36を介して反転テスト信号出力端子37に
接続される。又、インバータ36の出力側は、インバータ
39、及び反転リセット信号入力端子34がイネイブル端子
に接続されるトランスミッションゲート40を介してイン
バータ36の入力側に接続され、トランスミッションゲー
ト33、インバータ36、インバータ39及びトランスミッシ
ョンゲート40にてラッチ回路を形成する。
一方、内部信号が供給されるバッファ38のイネイブル
端子には反転リセット信号入力端子34が接続され、バッ
ファ38の出力側は反転テスト信号入力端子30に接続され
る。
端子には反転リセット信号入力端子34が接続され、バッ
ファ38の出力側は反転テスト信号入力端子30に接続され
る。
このように構成される従来のテストモード設定回路装
置における動作を第４図を参照し以下に説明する。
置における動作を第４図を参照し以下に説明する。
第４図ａに示すように、内部信号がＬレベルよりＨレ
ベルに変化することでプルアップ抵抗31の出力側である
ノードＡの信号レベルは内部信号が供給されることで、
第４図ｃに示すように、これに同期してＨレベルとな
る。
ベルに変化することでプルアップ抵抗31の出力側である
ノードＡの信号レベルは内部信号が供給されることで、
第４図ｃに示すように、これに同期してＨレベルとな
る。
次に、第４図ｂに示すように、反転リセット信号入力
端子34にＬレベルの反転リセット信号が供給された場
合、インバータ35にて信号レベルがＨレベルに反転しそ
の信号がトランスミッションゲート33のイネイブル端子
に供給されるのでトランスミッションゲート33はオン状
態となる。即ち、従来のテストモード設定回路装置にお
いては反転リセット信号入力端子34にリセット信号が供
給されたときに、当該テストモード設定回路装置の反転
テスト信号入力端子30が入力状態となる。このとき第４
図ａに示すように、内部信号がＨレベルであればノード
Ａの信号レベルは継続してＨレベルを維持し、ノードＡ
の信号がインバータ32、トランスミッションゲート33、
インバータ36を介して反転テスト信号出力端子37に送出
され、その信号レベルは、第４図ｄに示すように、Ｈレ
ベルである。以後、内部信号のレベルが変化してもプル
アップ抵抗31より印加されるＨレベルの信号にて反転テ
スト信号出力端子37は、第４図ｄに示すように、Ｈレベ
ルを維持する。
端子34にＬレベルの反転リセット信号が供給された場
合、インバータ35にて信号レベルがＨレベルに反転しそ
の信号がトランスミッションゲート33のイネイブル端子
に供給されるのでトランスミッションゲート33はオン状
態となる。即ち、従来のテストモード設定回路装置にお
いては反転リセット信号入力端子34にリセット信号が供
給されたときに、当該テストモード設定回路装置の反転
テスト信号入力端子30が入力状態となる。このとき第４
図ａに示すように、内部信号がＨレベルであればノード
Ａの信号レベルは継続してＨレベルを維持し、ノードＡ
の信号がインバータ32、トランスミッションゲート33、
インバータ36を介して反転テスト信号出力端子37に送出
され、その信号レベルは、第４図ｄに示すように、Ｈレ
ベルである。以後、内部信号のレベルが変化してもプル
アップ抵抗31より印加されるＨレベルの信号にて反転テ
スト信号出力端子37は、第４図ｄに示すように、Ｈレベ
ルを維持する。
［発明が解決しようとする課題］ 上述したように、又第５図ａ、ｃに示すように、内部
信号に同期してノードＡの信号レベルがＨレベルに変化
した後、反転リセット信号がＨレベルを維持していると
きに内部信号がＬレベルに変化した場合には、ノードＡ
の信号レベルもそれに同期してＬレベルに変化する。そ
して、内部信号がＬレベルの状態にあるときに反転リセ
ット信号がＬレベルに変化したときには、上述したよう
にトランスミッションゲート33がオン状態となりノード
Ａの信号レベルが反転テスト信号出力端子37に送出され
る。このときノードＡの信号レベルはプルアップ抵抗31
によりＨレベルに引き上げられるが、出力端子等の電気
容量の要因より引き上げられるのに時間を要し、第５図
ｂ、ｄに示すように、反転テスト信号出力端子37におけ
る信号レベルは反転リセット信号の信号レベルの変化に
同期して一瞬、ＨレベルよりＬレベルに変化してしま
う。よって、検査対象品がテストモードに移行してしま
うという問題点があった。
信号に同期してノードＡの信号レベルがＨレベルに変化
した後、反転リセット信号がＨレベルを維持していると
きに内部信号がＬレベルに変化した場合には、ノードＡ
の信号レベルもそれに同期してＬレベルに変化する。そ
して、内部信号がＬレベルの状態にあるときに反転リセ
ット信号がＬレベルに変化したときには、上述したよう
にトランスミッションゲート33がオン状態となりノード
Ａの信号レベルが反転テスト信号出力端子37に送出され
る。このときノードＡの信号レベルはプルアップ抵抗31
によりＨレベルに引き上げられるが、出力端子等の電気
容量の要因より引き上げられるのに時間を要し、第５図
ｂ、ｄに示すように、反転テスト信号出力端子37におけ
る信号レベルは反転リセット信号の信号レベルの変化に
同期して一瞬、ＨレベルよりＬレベルに変化してしま
う。よって、検査対象品がテストモードに移行してしま
うという問題点があった。
本発明はこのような問題点を解決するためになされた
もので、内部信号の信号レベルにかかわらず反転リセッ
ト信号の信号レベルが変化しても、誤ってテストモード
に移行することのないテストモード設定回路装置を提供
することを目的とする。
もので、内部信号の信号レベルにかかわらず反転リセッ
ト信号の信号レベルが変化しても、誤ってテストモード
に移行することのないテストモード設定回路装置を提供
することを目的とする。
［課題を解決するための手段］ 本発明は、テスト端子、及び反転リセット信号入力端
子を備え、上記反転リセット信号入力端子にハイからロ
ーに変化する反転リセット信号を供給することで上記テ
スト端子を入力状態とし該入力状態にて上記テスト端子
に供給される信号により検査対象品をテストモードに設
定し、該テストモード移行後は上記テスト端子より上記
検査対象品の内部信号が送出されるテストモード設定回
路であって、 上記反転リセット信号の信号レベル変化時刻より遅延
させて上記テスト端子を上記入力状態とする遅延回路
と、 上記内部信号及び上記遅延回路の信号が供給され、上
記遅延回路にて上記テスト端子が上記入力状態になる時
刻までは上記内部信号の信号レベルに関係なく上記検査
対象品における通常動作モードを維持するための信号を
上記テスト端子へ送出する所定信号送出回路と、を備え
たことを特徴とする。
子を備え、上記反転リセット信号入力端子にハイからロ
ーに変化する反転リセット信号を供給することで上記テ
スト端子を入力状態とし該入力状態にて上記テスト端子
に供給される信号により検査対象品をテストモードに設
定し、該テストモード移行後は上記テスト端子より上記
検査対象品の内部信号が送出されるテストモード設定回
路であって、 上記反転リセット信号の信号レベル変化時刻より遅延
させて上記テスト端子を上記入力状態とする遅延回路
と、 上記内部信号及び上記遅延回路の信号が供給され、上
記遅延回路にて上記テスト端子が上記入力状態になる時
刻までは上記内部信号の信号レベルに関係なく上記検査
対象品における通常動作モードを維持するための信号を
上記テスト端子へ送出する所定信号送出回路と、を備え
たことを特徴とする。
［作用］ このように構成することで、供給される反転リセット
信号に同期してテスト端子が入力状態とならないよう
に、遅延回路はテスト端子を入力状態とする信号の送出
を遅延する。一方、所定信号送出回路は、テスト端子が
入力状態になった時点に内部信号が例えばＬレベル状態
であってもＨレベルの信号をテスト端子に送出する。
信号に同期してテスト端子が入力状態とならないよう
に、遅延回路はテスト端子を入力状態とする信号の送出
を遅延する。一方、所定信号送出回路は、テスト端子が
入力状態になった時点に内部信号が例えばＬレベル状態
であってもＨレベルの信号をテスト端子に送出する。
［実施例］ 本発明のテストモード設定回路装置の一実施例を示す
第１図において、第３図と同じ構成部分については同じ
符号を付しその説明を省略する。
第１図において、第３図と同じ構成部分については同じ
符号を付しその説明を省略する。
尚、本実施例のテストモード設定回路装置は、例えば
大規模集積回路（LSI）内に組み込まれ、該LSIのテスト
モード時に使用されるものである。又、上記「課題を解
決するための手段」に記載する「テスト端子」は、反転
テスト信号入力端子30に相当する。
大規模集積回路（LSI）内に組み込まれ、該LSIのテスト
モード時に使用されるものである。又、上記「課題を解
決するための手段」に記載する「テスト端子」は、反転
テスト信号入力端子30に相当する。
反転リセット信号入力端子34はＡフリップフロップ回
路１のデータ入力端子に接続され、Ａフリップフロップ
回路１の出力端子はＢフリップフロップ回路２の入力端
子に接続され、Ｂフリップフロップ回路２の出力端子は
インバータ35の入力側に接続される。尚、Ａフリップフ
ロップ回路１及びＢフリップフロップ回路２は、遅延回
路に相当する。又、Ａフリップフロップ回路１の反転出
力信号出力端子1aは、内部信号が供給されるOR回路３の
入力側に接続され、OR回路３の出力側はバッファ38に接
続される。尚、OR回路３は、所定信号送出回路に相当す
る。又、Ａフリップフロップ回路１及びＢフリップフロ
ップ回路２にはクロック信号X0を送出する不図示の発振
回路が接続され、Ａフリップフロップ回路１及びＢフリ
ップフロップ回路２は、クロック信号X0の立ち上がりエ
ッジにてそれぞれの入力信号をラッチする。
路１のデータ入力端子に接続され、Ａフリップフロップ
回路１の出力端子はＢフリップフロップ回路２の入力端
子に接続され、Ｂフリップフロップ回路２の出力端子は
インバータ35の入力側に接続される。尚、Ａフリップフ
ロップ回路１及びＢフリップフロップ回路２は、遅延回
路に相当する。又、Ａフリップフロップ回路１の反転出
力信号出力端子1aは、内部信号が供給されるOR回路３の
入力側に接続され、OR回路３の出力側はバッファ38に接
続される。尚、OR回路３は、所定信号送出回路に相当す
る。又、Ａフリップフロップ回路１及びＢフリップフロ
ップ回路２にはクロック信号X0を送出する不図示の発振
回路が接続され、Ａフリップフロップ回路１及びＢフリ
ップフロップ回路２は、クロック信号X0の立ち上がりエ
ッジにてそれぞれの入力信号をラッチする。
このように構成されるテストモード設定回路装置にお
ける動作を第２図を参照し以下に説明する。尚、第２図
のイないしリは、第１図内に示すイないしリの箇所にお
ける信号レベルを示している。
ける動作を第２図を参照し以下に説明する。尚、第２図
のイないしリは、第１図内に示すイないしリの箇所にお
ける信号レベルを示している。
第２図イに示すクロック信号X0に対して非同期に供給
される第２図ハに示す反転リセット信号は、Ａフリップ
フロップ回路１にて、時刻T1におけるクロック信号X0の
立ち上がりにてラッチされ、Ａフリップフロップ回路１
の出力データは第２図ホに示すように時刻T1よりＬレベ
ルに変化する。又、Ａフリップフロップ回路１の出力デ
ータの反転信号出力端子1aからは第２図ニに示すように
時刻T1よりＨレベルに変化した信号が送出される。
される第２図ハに示す反転リセット信号は、Ａフリップ
フロップ回路１にて、時刻T1におけるクロック信号X0の
立ち上がりにてラッチされ、Ａフリップフロップ回路１
の出力データは第２図ホに示すように時刻T1よりＬレベ
ルに変化する。又、Ａフリップフロップ回路１の出力デ
ータの反転信号出力端子1aからは第２図ニに示すように
時刻T1よりＨレベルに変化した信号が送出される。
Ｂフリップフロップ回路２は、Ａフリップフロップ回
路１より供給される出力データをクロック信号X0の立ち
上がりにてラッチするので、Ｂフリップフロップ回路２
より送出される出力データは、第２図へに示すように、
時刻T2よりＬレベルに変化しバッファ38を不活性にす
る。又、同時に、トランスミッションゲート33は時刻T2
よりオン状態となり、反転テスト信号入力端子30は時刻
T2より入力状態となる。
路１より供給される出力データをクロック信号X0の立ち
上がりにてラッチするので、Ｂフリップフロップ回路２
より送出される出力データは、第２図へに示すように、
時刻T2よりＬレベルに変化しバッファ38を不活性にす
る。又、同時に、トランスミッションゲート33は時刻T2
よりオン状態となり、反転テスト信号入力端子30は時刻
T2より入力状態となる。
OR回路３には第２図ニに示す信号と第２図ロに示す内
部信号とが供給されOR論理動作を行い、第２図トに示す
信号を送出する。即ち、時刻T00より時刻T1まではＬレ
ベルの信号レベルであり、時刻T1以後はＨレベルの信号
レベルとなる。よって、時刻T1より時間的に遅れた時刻
T2、即ち反転テスト信号入力端子30が入力状態となる時
刻、この時点では信号レベルはＨレベルとなっている。
部信号とが供給されOR論理動作を行い、第２図トに示す
信号を送出する。即ち、時刻T00より時刻T1まではＬレ
ベルの信号レベルであり、時刻T1以後はＨレベルの信号
レベルとなる。よって、時刻T1より時間的に遅れた時刻
T2、即ち反転テスト信号入力端子30が入力状態となる時
刻、この時点では信号レベルはＨレベルとなっている。
したがって、第２図ハ及びトに示すように、反転リセ
ット信号がＬレベルに変化する時刻T0'においてOR回路
３より送出される信号はＬレベルとなっているが、実際
このテストモード設定回路がリセットされるのは、Ａ及
びＢのフリップフロップ回路１、２を設けたことで時刻
T0'時点ではなく時刻T2時点となる。そしてこの時点で
は反転テスト信号入力端子30の信号レベルは常にＨレベ
ルであるので、第２図リに示すように、反転テスト信号
入力端子30の信号レベルが一瞬Ｌレベルとなることはな
くなる。したがって、反転リセット信号の信号レベルが
変化しても誤ってテストモード設定回路装置がテストモ
ード状態となることはない。
ット信号がＬレベルに変化する時刻T0'においてOR回路
３より送出される信号はＬレベルとなっているが、実際
このテストモード設定回路がリセットされるのは、Ａ及
びＢのフリップフロップ回路１、２を設けたことで時刻
T0'時点ではなく時刻T2時点となる。そしてこの時点で
は反転テスト信号入力端子30の信号レベルは常にＨレベ
ルであるので、第２図リに示すように、反転テスト信号
入力端子30の信号レベルが一瞬Ｌレベルとなることはな
くなる。したがって、反転リセット信号の信号レベルが
変化しても誤ってテストモード設定回路装置がテストモ
ード状態となることはない。
［発明の効果］ 以上詳述したように本発明によれば、反転リセット信
号の供給時には強制的に反転テスト信号入力端子を所定
の信号レベルとなっていることより、反転リセット信号
に同期して誤ってテストモードに移行することはなくな
る。
号の供給時には強制的に反転テスト信号入力端子を所定
の信号レベルとなっていることより、反転リセット信号
に同期して誤ってテストモードに移行することはなくな
る。
第１図は本発明のテストモード設定回路装置の一実施例
の構成を示す回路図、第２図は本発明のテストモード設
定回路装置の動作を示すタイムチャート、第３図は従来
のテストモード設定回路装置の構成を示す回路図、第４
図及び第５図は従来のテストモード設定回路装置の動作
を示すタイムチャートである。 １及び２……フリップフロップ回路、３……OR回路、30
……反転テスト信号入力端子、34……反転リセット信号
入力端子。
の構成を示す回路図、第２図は本発明のテストモード設
定回路装置の動作を示すタイムチャート、第３図は従来
のテストモード設定回路装置の構成を示す回路図、第４
図及び第５図は従来のテストモード設定回路装置の動作
を示すタイムチャートである。 １及び２……フリップフロップ回路、３……OR回路、30
……反転テスト信号入力端子、34……反転リセット信号
入力端子。
Claims (1)
- 【請求項１】テスト端子、及び反転リセット信号入力端
子を備え、上記反転リセット信号入力端子に反転リセッ
ト信号を供給することで上記テスト端子を入力状態とし
該入力状態にて上記テスト端子に供給される信号により
検査対象品をテストモードに設定し、該テストモード移
行後は上記テスト端子より上記検査対象品の内部信号が
送出されるテストモード設定回路装置であって、 上記反転リセット信号の信号レベル変化時刻より遅延さ
せて上記テスト端子を上記入力状態とする遅延回路と、 上記内部信号及び上記遅延回路の信号が供給され、上記
遅延回路にて上記テスト端子が上記入力状態になる時刻
までは上記内部信号の信号レベルに関係なく上記検査対
象品における通常動作モードを維持するための信号を上
記テスト端子へ送出する所定信号送出回路と、 を備えたことを特徴とするテストモード設定回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219157A JP3069107B2 (ja) | 1989-08-24 | 1989-08-24 | テストモード設定回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219157A JP3069107B2 (ja) | 1989-08-24 | 1989-08-24 | テストモード設定回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0381676A JPH0381676A (ja) | 1991-04-08 |
| JP3069107B2 true JP3069107B2 (ja) | 2000-07-24 |
Family
ID=16731096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1219157A Expired - Fee Related JP3069107B2 (ja) | 1989-08-24 | 1989-08-24 | テストモード設定回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3069107B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009147869A (ja) | 2007-12-18 | 2009-07-02 | Ricoh Co Ltd | 同期化回路 |
-
1989
- 1989-08-24 JP JP1219157A patent/JP3069107B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0381676A (ja) | 1991-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4797576A (en) | Flip-flop circuit with short propagation delay | |
| US5764710A (en) | Meta-stable-resistant front-end to a synchronizer with asynchronous clear and asynchronous second-stage clock selector | |
| JP2621993B2 (ja) | フリップフロップ回路 | |
| US5128970A (en) | Non-return to zero synchronizer | |
| KR900014970A (ko) | 동기 회로 | |
| JP3062110B2 (ja) | データラッチ回路 | |
| JP2914267B2 (ja) | 集積回路のデータ転送方法およびその装置 | |
| US4409671A (en) | Data processor having single clock pin | |
| US4317053A (en) | High speed synchronization circuit | |
| US5767718A (en) | High speed conditional synchronous one shot circuit | |
| US5047658A (en) | High frequency asynchronous data synchronizer | |
| JP2831788B2 (ja) | フリップフロップ回路 | |
| JP3069107B2 (ja) | テストモード設定回路装置 | |
| KR100433648B1 (ko) | 지연-정합클럭및데이터신호발생기 | |
| US6614277B1 (en) | Circuit for providing a minimum wake-up time in the wake-up logic circuits | |
| JPH0636054A (ja) | ワンチップマイクロコンピュータ | |
| JPH04223729A (ja) | 信号同期化回路装置 | |
| JPH03201717A (ja) | フリップフロップ回路 | |
| JPH04306013A (ja) | ラッチ回路装置 | |
| US6255869B1 (en) | Method and apparatus for system resource negotiation | |
| US6593777B2 (en) | Multiplexed flip-flop electronic device | |
| JPS6116615A (ja) | 位相同期回路 | |
| JPS61121516A (ja) | ラツチ回路 | |
| JPS5917719A (ja) | Ｃｍｏｓフリツプフロツプ回路 | |
| KR0146531B1 (ko) | 반도체 메모리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |