JP2830424B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2830424B2 JP2830424B2 JP2221188A JP22118890A JP2830424B2 JP 2830424 B2 JP2830424 B2 JP 2830424B2 JP 2221188 A JP2221188 A JP 2221188A JP 22118890 A JP22118890 A JP 22118890A JP 2830424 B2 JP2830424 B2 JP 2830424B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- reference voltage
- frequency oscillation
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 230000010355 oscillation Effects 0.000 claims description 124
- 230000000087 stabilizing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 208000032368 Device malfunction Diseases 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/06—Modifications of generator to ensure starting of oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は発振回路を含んだ半導体装置、特にその駆
動電圧の変化に対応した発振回路に関する。
動電圧の変化に対応した発振回路に関する。
［従来の技術及び発明が解決しようとする課題］ 従来の半導体装置においては、例えばそれぞれ異なる
電圧を基準電圧として発生する基準電圧発生回路を設
け、それらの一方をCPUからの指令に基づいて選択してC
PUの駆動電圧として利用するようにしたものがある。つ
まり、CPUの演算処理の速度に応じて、低い駆動電圧と
高い駆動電圧とを必要に応じて切換えるようにしてい
る。
電圧を基準電圧として発生する基準電圧発生回路を設
け、それらの一方をCPUからの指令に基づいて選択してC
PUの駆動電圧として利用するようにしたものがある。つ
まり、CPUの演算処理の速度に応じて、低い駆動電圧と
高い駆動電圧とを必要に応じて切換えるようにしてい
る。
ところが、発振回路にもCPUと同じ駆動電圧が与えら
れるため、発振回路を構成している発振インバータの駆
動能力が駆動電圧の大きさに依存して次のように変動す
る。
れるため、発振回路を構成している発振インバータの駆
動能力が駆動電圧の大きさに依存して次のように変動す
る。
ａ）発振インバータの駆動能力を低めに設計し、且つ発
振回路の電源電圧を低い方へ切り換えた場合には発振が
停止し易く、逆に発振停止時には発振が開始しにくかっ
た。
振回路の電源電圧を低い方へ切り換えた場合には発振が
停止し易く、逆に発振停止時には発振が開始しにくかっ
た。
ｂ）発振インバータの駆動能力を高めに設計し、且つ発
振回路の電源電圧を高い方へ切り換え場合には高調波発
振を起こし、装置が誤動作する。
振回路の電源電圧を高い方へ切り換え場合には高調波発
振を起こし、装置が誤動作する。
この発明の目的は、このような問題点を解決するため
になされたものであり、発振回路の電源電圧を切り換え
ても安定した発振を行なうことを可能にした半導体装置
を提供することにある。
になされたものであり、発振回路の電源電圧を切り換え
ても安定した発振を行なうことを可能にした半導体装置
を提供することにある。
［課題を解決するための手段］ この発明に係る半導体装置は、それぞれ異なった基準
電圧を発生する複数の基準電圧発生回路と、CPUからの
指令に基づいて基準電圧発生回路を選択する選択信号を
記憶する選択制御記憶回路と、基準電圧発生回路に対応
してそれぞれ設けられ、選択信号の入力に基づいて開動
作をして基準電圧発生回路からの基準電圧を送出するア
ナログスイッチと、基準電圧発生回路にそれぞれ対応し
て設けられ、基準電圧が駆動電圧として供給される発振
インバータにて構成され、選択信号の入力に基づいて選
択された発振インバータの発振信号をマイクロコンピュ
ータへのシステムクロックとして供給する低周波発振回
路とを有する。
電圧を発生する複数の基準電圧発生回路と、CPUからの
指令に基づいて基準電圧発生回路を選択する選択信号を
記憶する選択制御記憶回路と、基準電圧発生回路に対応
してそれぞれ設けられ、選択信号の入力に基づいて開動
作をして基準電圧発生回路からの基準電圧を送出するア
ナログスイッチと、基準電圧発生回路にそれぞれ対応し
て設けられ、基準電圧が駆動電圧として供給される発振
インバータにて構成され、選択信号の入力に基づいて選
択された発振インバータの発振信号をマイクロコンピュ
ータへのシステムクロックとして供給する低周波発振回
路とを有する。
ここで、低周波発振回路はそれぞれ異なった駆動能力
の複数個の発振インバータを有し、駆動能力が高いもの
程低い駆動電圧が供給されて低い周波数で発振し、駆動
能力が低いもの程高い駆動電圧が供給されて同様に低い
周波数で発振する。
の複数個の発振インバータを有し、駆動能力が高いもの
程低い駆動電圧が供給されて低い周波数で発振し、駆動
能力が低いもの程高い駆動電圧が供給されて同様に低い
周波数で発振する。
例えば低周波発振回路は２個の発振インバータを備え
ている場合には、一方の発振インバータは高い駆動能力
を有し、アナログスイッチから低い駆動電圧が供給され
る。そして、他方の発振インバータは低い駆動能力を有
し、アナログスイッチから高い駆動電圧が供給され、そ
の発振周波数は前者と同様の周波数となる。
ている場合には、一方の発振インバータは高い駆動能力
を有し、アナログスイッチから低い駆動電圧が供給され
る。そして、他方の発振インバータは低い駆動能力を有
し、アナログスイッチから高い駆動電圧が供給され、そ
の発振周波数は前者と同様の周波数となる。
また、アナログスイッチと低周波発振回路との間に演
算増幅器を設けアナログスイッチから送出された基準電
圧を安定化した後に低周波発振回路に送出するようにし
てもよい。
算増幅器を設けアナログスイッチから送出された基準電
圧を安定化した後に低周波発振回路に送出するようにし
てもよい。
ここで、マイクロコンピュータは、演算機能の実行と
コンピュータの動作の制御とを行なうCPUと、前記CPUに
結合され、データの授受をするデータバスと、前記CPU
に結合されたアドレスバスと、前記データバス及び前記
アドレスバスに結合され、コンピュータの動作を決定す
るプログラムが格納されているROMと、前記データバス
及び前記アドレスバスに結合され、演算処理のデータを
格納するRAMとを備えている。
コンピュータの動作の制御とを行なうCPUと、前記CPUに
結合され、データの授受をするデータバスと、前記CPU
に結合されたアドレスバスと、前記データバス及び前記
アドレスバスに結合され、コンピュータの動作を決定す
るプログラムが格納されているROMと、前記データバス
及び前記アドレスバスに結合され、演算処理のデータを
格納するRAMとを備えている。
また、この発明に係る半導体装置は演算増幅器からの
基準電圧が駆動電圧として供給された高周波発振回路
と、CPUからの指令に基づいて前記高周波発振回路の駆
動を制御する高周波発振制御回路と、CPUからの指令に
基づいて低周波発振回路の出力及び高周波発振回路の出
力のいずれかを選択する切換信号手段を出力するクロッ
ク切換制御回路と、クロック切換制御回路からの切換制
御信号を入力して、低周波発振回路の出力及び高周波発
振回路の出力のいずれかを選択し、且つ同期化をしてコ
ンピュータにシステムクロックとして送出するクロック
同期化回路とを有する。
基準電圧が駆動電圧として供給された高周波発振回路
と、CPUからの指令に基づいて前記高周波発振回路の駆
動を制御する高周波発振制御回路と、CPUからの指令に
基づいて低周波発振回路の出力及び高周波発振回路の出
力のいずれかを選択する切換信号手段を出力するクロッ
ク切換制御回路と、クロック切換制御回路からの切換制
御信号を入力して、低周波発振回路の出力及び高周波発
振回路の出力のいずれかを選択し、且つ同期化をしてコ
ンピュータにシステムクロックとして送出するクロック
同期化回路とを有する。
また、リセット信号線をマイクロコンピュータのCP
U、選択制御記憶回路、高周波発振制御回路及びクロッ
ク切換制御回路に結合し、電源投入又は装置初期化時に
初期化する。
U、選択制御記憶回路、高周波発振制御回路及びクロッ
ク切換制御回路に結合し、電源投入又は装置初期化時に
初期化する。
［作 用］ この発明においては、選択制御記憶回路はCPUからの
指令に基づいて基準電圧発生回路を選択する選択信号を
記憶し、そしてアナログスイッチは選択信号の入力に基
づいて開動作をして基準電圧発生回路からの信号電圧を
選択して出力する。また、発振回路基準電圧の発振イン
バータも選択信号の入力に基づいて選択され、そしてア
ナログスイッチを介して選択された基準電圧が供給され
る。例えば基準電圧が低い場合には駆動能力が高い発振
インバータが選択され、基準電圧が高い場合には、駆動
能力が低い発振インバータが選択されて、安定して発振
してその発振信号はマイクロコンピュータへのシステム
クロックとして供給される。
指令に基づいて基準電圧発生回路を選択する選択信号を
記憶し、そしてアナログスイッチは選択信号の入力に基
づいて開動作をして基準電圧発生回路からの信号電圧を
選択して出力する。また、発振回路基準電圧の発振イン
バータも選択信号の入力に基づいて選択され、そしてア
ナログスイッチを介して選択された基準電圧が供給され
る。例えば基準電圧が低い場合には駆動能力が高い発振
インバータが選択され、基準電圧が高い場合には、駆動
能力が低い発振インバータが選択されて、安定して発振
してその発振信号はマイクロコンピュータへのシステム
クロックとして供給される。
アナログスイッチと低周波発振回路との間に演算増幅
器を設けた場合には、アナログスイッチから送出された
基準電圧が安定化された後に低周波発振回路に出力され
る。
器を設けた場合には、アナログスイッチから送出された
基準電圧が安定化された後に低周波発振回路に出力され
る。
［実施例］ 第１図はこの発明の一実施例に係る半導体装置のブロ
ック図である。マイクロコンピュータ100は、演算機能
の実行、コンピュータの動作の制御等を行なうCPU102、
CPU102を駆動するためのシステムプログラム等が格納さ
れているROM104、各種のデータ等が格納されるRAM106、
アドレスバス108及びデータの授受を行うデータバス110
から構成されている。CPU102、ROM104及びRAM106はこの
アドレスバス108及びデータバス110を介して相互に接続
されている。
ック図である。マイクロコンピュータ100は、演算機能
の実行、コンピュータの動作の制御等を行なうCPU102、
CPU102を駆動するためのシステムプログラム等が格納さ
れているROM104、各種のデータ等が格納されるRAM106、
アドレスバス108及びデータの授受を行うデータバス110
から構成されている。CPU102、ROM104及びRAM106はこの
アドレスバス108及びデータバス110を介して相互に接続
されている。
選択制御記憶回路112は例えばデコーダ及びＤ型フリ
ップフロップ回路或いはレジスタ等のラッチ回路により
構成され、CPU102の演算処理に基づいて“1"又は“0"が
設定される。この構成は後述する高周波発振制御回路13
4及びクロック切換回路136においても同様である。
ップフロップ回路或いはレジスタ等のラッチ回路により
構成され、CPU102の演算処理に基づいて“1"又は“0"が
設定される。この構成は後述する高周波発振制御回路13
4及びクロック切換回路136においても同様である。
基準電圧発生回路114,116はそれぞれ異なった基準電
圧を発生し、例えば基準電圧発生回路116は基準電圧発
生回路114より高い電圧を発生する。アナログスイッチ1
18,122はそれぞれ基準電圧発生回路114,116に結合さ
れ、選択制御記憶回路112からの選択制御信号113により
いずれか一方の基準電圧を選択する。なお、アナログス
イッチ118にはインバータ120を介して、アナログスイッ
チ120には直接選択制御信号113が入力するので、２個の
アナログスイッチ118,122が同時に導通することもな
く、また、アナログスイッチ118と122は常に相互に逆の
動作をする。
圧を発生し、例えば基準電圧発生回路116は基準電圧発
生回路114より高い電圧を発生する。アナログスイッチ1
18,122はそれぞれ基準電圧発生回路114,116に結合さ
れ、選択制御記憶回路112からの選択制御信号113により
いずれか一方の基準電圧を選択する。なお、アナログス
イッチ118にはインバータ120を介して、アナログスイッ
チ120には直接選択制御信号113が入力するので、２個の
アナログスイッチ118,122が同時に導通することもな
く、また、アナログスイッチ118と122は常に相互に逆の
動作をする。
演算増幅器124はアナログスイッチ118,122によって選
択されたいずれか一方の基準電圧を安定強化して、マイ
クロコンピュータ100、低周波発振回路126及び高周波発
振回路132に対して駆動電圧とし出力する。
択されたいずれか一方の基準電圧を安定強化して、マイ
クロコンピュータ100、低周波発振回路126及び高周波発
振回路132に対して駆動電圧とし出力する。
低周波発振回路126は高駆動能力の発振インバータ12
8、及び発振インバータ128に比べて低い駆動力の発振イ
ンバータ130から構成されており、これらは選択制御信
号113により選択される。この低周波発振回路126の発振
インバータ128,130の駆動能力はインバータを構成するF
ETのチャネル幅Ｗとチャネル長さＬとの比W/Lに差をつ
けることにより差異を設ける。W/Lが大である程駆動能
力が大となる。
8、及び発振インバータ128に比べて低い駆動力の発振イ
ンバータ130から構成されており、これらは選択制御信
号113により選択される。この低周波発振回路126の発振
インバータ128,130の駆動能力はインバータを構成するF
ETのチャネル幅Ｗとチャネル長さＬとの比W/Lに差をつ
けることにより差異を設ける。W/Lが大である程駆動能
力が大となる。
高周波発振回路132は例えばCR発振回路から構成さ
れ、高周波発振制御回路134によりその動作が制御され
る。クロック切換制御回路136はCPU102からの制御指令
に基づいて切換え信号を出力する。クロック同期化回路
138は低周波発振回路126及び高周波発振回路132からの
発振信号を入力し、クロック切換制御回路136からの切
換え信号に基づいて低周波発振回路126又は高周波発振
回路132の発振信号を選択して同期化した上で、システ
ムクロック139としてCPU102に出力する。分周回路140は
低周波発振回路126からの発振信号を入力して、CPU102
に対して割込み信号141を出力する。リセット制御線144
はCPU102、選択制御記憶回路112、高周波発振制御回路1
34及びクロック切換制御回路136に接続され、リセット
信号を出力する。
れ、高周波発振制御回路134によりその動作が制御され
る。クロック切換制御回路136はCPU102からの制御指令
に基づいて切換え信号を出力する。クロック同期化回路
138は低周波発振回路126及び高周波発振回路132からの
発振信号を入力し、クロック切換制御回路136からの切
換え信号に基づいて低周波発振回路126又は高周波発振
回路132の発振信号を選択して同期化した上で、システ
ムクロック139としてCPU102に出力する。分周回路140は
低周波発振回路126からの発振信号を入力して、CPU102
に対して割込み信号141を出力する。リセット制御線144
はCPU102、選択制御記憶回路112、高周波発振制御回路1
34及びクロック切換制御回路136に接続され、リセット
信号を出力する。
第２図は第１図の基準電圧発生回路114,116、アナロ
グスイッチ118,122、インバータ120及び低周波発振回路
126の具体例を示す回路図である。
グスイッチ118,122、インバータ120及び低周波発振回路
126の具体例を示す回路図である。
次に、以上のように構成されたこの実施例の半導体装
置の動作を説明する。
置の動作を説明する。
まず、外部からリセット信号線144にリセット信号が
入力されると、CPU102、選択制御記憶回路112、高周波
発振制御回路134及びクロック切換制御回路136がそれぞ
れ初期化される。つまり、CPU102のプログラムカウンタ
は初期アドレスに設定される。選択制御記憶回路112に
は“0"が設定されその出力はLOWレベル（以下Ｌレベル
という）となる。また、高周波発振制御回路134はその
初期状態として“0"が設定され、その出力信号は高周波
発振回路132を停止させる。クロック切換制御回路136は
その初期状態として“0"が設定され、その選択制御信号
はクロック同期化回路138に対して低周波発振回路126の
発振信号を選択させる。
入力されると、CPU102、選択制御記憶回路112、高周波
発振制御回路134及びクロック切換制御回路136がそれぞ
れ初期化される。つまり、CPU102のプログラムカウンタ
は初期アドレスに設定される。選択制御記憶回路112に
は“0"が設定されその出力はLOWレベル（以下Ｌレベル
という）となる。また、高周波発振制御回路134はその
初期状態として“0"が設定され、その出力信号は高周波
発振回路132を停止させる。クロック切換制御回路136は
その初期状態として“0"が設定され、その選択制御信号
はクロック同期化回路138に対して低周波発振回路126の
発振信号を選択させる。
次に、選択制御記憶回路112の初期化出力（Ｌレベ
ル）によりアナログスイッチ118がON、アナログスイッ
チ122がOFFになり、演算増幅器124の入力には基準電圧
発生回路114より発生される電圧例えば1Vが供給され
る。演算増幅器124は入力された電圧を安定強化して出
力し、マイクロコンピュータ100、低周波発振回路126及
び高周波発振回路132に駆動電圧として供給する。ま
た、選択制御記憶回路112の初期化出力は発振回路126の
２つの発振インバータのうち、駆動能力高い発振インバ
ータ128を選択する。発振インバータ128は駆動を開始し
ても、その発振周波数32KHzの信号がクロック同期化回
路138を介してCPU102にシステムクロック139として送出
される。
ル）によりアナログスイッチ118がON、アナログスイッ
チ122がOFFになり、演算増幅器124の入力には基準電圧
発生回路114より発生される電圧例えば1Vが供給され
る。演算増幅器124は入力された電圧を安定強化して出
力し、マイクロコンピュータ100、低周波発振回路126及
び高周波発振回路132に駆動電圧として供給する。ま
た、選択制御記憶回路112の初期化出力は発振回路126の
２つの発振インバータのうち、駆動能力高い発振インバ
ータ128を選択する。発振インバータ128は駆動を開始し
ても、その発振周波数32KHzの信号がクロック同期化回
路138を介してCPU102にシステムクロック139として送出
される。
リセット信号線144の信号がリセット解除の状態にな
ると、CPU102は動作を開始して、アドレスバス108及び
データバス110を介してROM104からプログラムを読み出
す。そして、CPU102はRAM106に対するデータの読み書き
をROM104から読み出されるプログラムに従って実行する
ことで、コンピュータとしての動作が実現される。
ると、CPU102は動作を開始して、アドレスバス108及び
データバス110を介してROM104からプログラムを読み出
す。そして、CPU102はRAM106に対するデータの読み書き
をROM104から読み出されるプログラムに従って実行する
ことで、コンピュータとしての動作が実現される。
また、CPU102がROM104のプログラムを演算実行する過
程でCPU102を高い電源電圧で駆動させる命令を解析する
と、CPU102はアドレスバス108に選択制御記憶回路112が
割り当てられているアドレスを出力し、データバス110
を介して選択制御記憶回路112にデータ“1"を書き込
む。これにより、選択制御記憶回路112の出力はHIGHレ
ベルとなる。従って、前述の場合とは逆に、アナログス
イッチ118がOFFし、アナログスイッチ122がONする。そ
の結果、基準電圧発生回路116から発生する基準電圧例
えば2Vが演算増幅器124に入力する。
程でCPU102を高い電源電圧で駆動させる命令を解析する
と、CPU102はアドレスバス108に選択制御記憶回路112が
割り当てられているアドレスを出力し、データバス110
を介して選択制御記憶回路112にデータ“1"を書き込
む。これにより、選択制御記憶回路112の出力はHIGHレ
ベルとなる。従って、前述の場合とは逆に、アナログス
イッチ118がOFFし、アナログスイッチ122がONする。そ
の結果、基準電圧発生回路116から発生する基準電圧例
えば2Vが演算増幅器124に入力する。
演算増幅器124はその入力した電圧を安定強化して出
力し、マイクロコンピュータ100、低周波発振回路126及
び高周波発振回路132に駆動電圧として供給する。ま
た、選択制御記憶回路114の出力は発振回路126の２つの
発振インバータのうち、駆動能力の低い発振インバータ
130を選択する。発振インバータ130は駆動を開始し、そ
の発振周波数例えば32KHzの信号がクロック同期化回路1
38介してCPU102にシステムクロック139として送出され
る。
力し、マイクロコンピュータ100、低周波発振回路126及
び高周波発振回路132に駆動電圧として供給する。ま
た、選択制御記憶回路114の出力は発振回路126の２つの
発振インバータのうち、駆動能力の低い発振インバータ
130を選択する。発振インバータ130は駆動を開始し、そ
の発振周波数例えば32KHzの信号がクロック同期化回路1
38介してCPU102にシステムクロック139として送出され
る。
第３図は低周波発振回路126の発振インバータ128,130
と安定領域との関係を示した特性図である。例えば、駆
動能力の高い発振インバータ128は低い駆動電圧の範囲V
a（約0.7〜1.7V）でその発振動作が安定し、その範囲を
越えて駆動電圧が下がると発振を停止し、その範囲を越
えて駆動電圧が上がると高調波発振を起こす。駆動能力
の低い発振インバータ130は高い駆動電圧の範囲Vb（約
1.5〜2.5V）でその発振動作が安定し、その範囲を越え
て駆動電圧が下がると発振を停止し、その範囲を越えて
駆動電圧が挙がると高調波発振を起こす。
と安定領域との関係を示した特性図である。例えば、駆
動能力の高い発振インバータ128は低い駆動電圧の範囲V
a（約0.7〜1.7V）でその発振動作が安定し、その範囲を
越えて駆動電圧が下がると発振を停止し、その範囲を越
えて駆動電圧が上がると高調波発振を起こす。駆動能力
の低い発振インバータ130は高い駆動電圧の範囲Vb（約
1.5〜2.5V）でその発振動作が安定し、その範囲を越え
て駆動電圧が下がると発振を停止し、その範囲を越えて
駆動電圧が挙がると高調波発振を起こす。
従って、第１図の実施例において基準電圧発生回路11
4の発生電圧を1Vと設定し、基準電圧発生回路116の発生
電圧を2Vと設定すれば、基準電圧発生回路114から基準
電圧発生回路116に切り換えても、発振インバータ128,1
30はそれぞれ安定して動作をし、しかも駆動電圧が高く
なっても低周波発振回路126の発振周波数は変化せず、
システムクロックの139の周波数も変化しないことが分
かる。
4の発生電圧を1Vと設定し、基準電圧発生回路116の発生
電圧を2Vと設定すれば、基準電圧発生回路114から基準
電圧発生回路116に切り換えても、発振インバータ128,1
30はそれぞれ安定して動作をし、しかも駆動電圧が高く
なっても低周波発振回路126の発振周波数は変化せず、
システムクロックの139の周波数も変化しないことが分
かる。
また、CPU102がROM104のプログラムを読み出して演算
処理する過程において、高周波発振回路132を駆動させ
る命令があると、選択制御記憶回路112、高周波発振制
御回路134及びクロック切換制御回路136に対して“1"を
設定する。高周波発振回路132は駆動を開始して例えば3
MHzの発振周波数を発生し、クロック同期化回路138を介
してCPU102にシステムクロック139として出力する。
処理する過程において、高周波発振回路132を駆動させ
る命令があると、選択制御記憶回路112、高周波発振制
御回路134及びクロック切換制御回路136に対して“1"を
設定する。高周波発振回路132は駆動を開始して例えば3
MHzの発振周波数を発生し、クロック同期化回路138を介
してCPU102にシステムクロック139として出力する。
第４図は低周波発振回路126の発振インバータ128,130
及び高周波発振回路132の発振周波数と駆動電圧との関
係を示した特性図である。例えば駆動能力の高い発振イ
ンバータ128は低い駆動電圧が供給され、駆動能力の低
い発振インバータ130は高い駆動電圧が印加され、その
発振周波数は同一であり低い。また、高周波発振回路13
2は高い駆動電圧が供給され、その発振周波数は高く、
クロック同期化回路138を介してCPU102に高い周波数の
システムクロック139が供給される。
及び高周波発振回路132の発振周波数と駆動電圧との関
係を示した特性図である。例えば駆動能力の高い発振イ
ンバータ128は低い駆動電圧が供給され、駆動能力の低
い発振インバータ130は高い駆動電圧が印加され、その
発振周波数は同一であり低い。また、高周波発振回路13
2は高い駆動電圧が供給され、その発振周波数は高く、
クロック同期化回路138を介してCPU102に高い周波数の
システムクロック139が供給される。
なお、上述の実施例においは基準電圧発生回路を２個
設けた例を示したが３個以上設けてもよく、その場合に
はアナログスイッチ及び低周波発振回路の発振インバー
タはそれぞれの個数に対応した個数を設ける。
設けた例を示したが３個以上設けてもよく、その場合に
はアナログスイッチ及び低周波発振回路の発振インバー
タはそれぞれの個数に対応した個数を設ける。
［発明の効果］ 以上のようにこの発明によれば、発振回路を基準電圧
に対応した特性をもった複数の発振インバータで構成
し、CPUの駆動電圧に応じて選択するようにしたので、
駆動電圧をプログラムで切り換えた際に発生する発振イ
ンバータの駆動能力の変動がなくなり、その結果、電源
投入時に発振が開始し易く、また、電源電圧降下時に発
振が停止しにくく、かつ高調波発振しにくいという良好
な特性を示す半導体装置を実現することができる。
に対応した特性をもった複数の発振インバータで構成
し、CPUの駆動電圧に応じて選択するようにしたので、
駆動電圧をプログラムで切り換えた際に発生する発振イ
ンバータの駆動能力の変動がなくなり、その結果、電源
投入時に発振が開始し易く、また、電源電圧降下時に発
振が停止しにくく、かつ高調波発振しにくいという良好
な特性を示す半導体装置を実現することができる。
第１図はこの発明の一実施例に係る半導体装置の構成を
示すブロック図である。 第２図は第１図の一部の構成についての具体的を示す回
路図である。 第３図は低能力の発振インバータ及び高能力の発振イン
バータと駆動電圧との関係を示した特性図である。 第４図は低周波範囲及び高周波範囲と駆動電圧との関係
を示した特性図である。 100……マイクロコンピュータ、102……CPU、 104……ROM、106……RAM、108……データバス、110……
アドレスバス、112……選択制御記憶回路、114,116……
基準電圧発生回路、118,122……アナログスイッチ、124
……演算増幅器、126……低周波発振回路、128,130……
発振インバータ。
示すブロック図である。 第２図は第１図の一部の構成についての具体的を示す回
路図である。 第３図は低能力の発振インバータ及び高能力の発振イン
バータと駆動電圧との関係を示した特性図である。 第４図は低周波範囲及び高周波範囲と駆動電圧との関係
を示した特性図である。 100……マイクロコンピュータ、102……CPU、 104……ROM、106……RAM、108……データバス、110……
アドレスバス、112……選択制御記憶回路、114,116……
基準電圧発生回路、118,122……アナログスイッチ、124
……演算増幅器、126……低周波発振回路、128,130……
発振インバータ。
Claims (7)
- 【請求項１】それぞれ異なった基準電圧を発生する複数
の基準電圧発生回路と、 CPUからの指令に基づいて前記基準電圧発生回路を選択
する選択信号を記憶する選択制御記憶回路と、 前記基準電圧発生回路に対応してそれぞれ設けられ、前
記選択信号の入力に基づいて開動作をして前記基準電圧
発生回路からの基準電圧を送出するアナログスイッチ
と、 前記基準電圧発生回路にそれぞれ対応して設けられ、前
記アナログスイッチからの基準電圧が駆動電圧として供
給される発振インバータにて構成され、前記選択信号の
入力に基づいて選択された発振インバータの発振信号を
マイクロコンピュータへのシステムクロックとして供給
する低周波発振回路と を有する半導体装置。 - 【請求項２】低周波発振回路はそれぞれ異なった駆動能
力の複数個の発振インバータを有し、駆動能力が高いも
の程低い駆動電圧が供給され、駆動能力が低いもの程高
い駆動電圧が供給され、かつ発振周波数が同一である請
求項１記載の半導体装置。 - 【請求項３】低周波発振回路は２個の発振インバータを
有し、一方の発振インバータは高い駆動能力を有し、一
方のアナログスイッチから低い駆動電圧が供給され、他
方の発振インバータは低い駆動能力を有し、他方のアナ
ログスイッチからは高い駆動電圧が供給され、両方の発
振周波数が同一である請求項１記載の半導体装置。 - 【請求項４】アナログスイッチから送出された基準電圧
を安定化した後に低周波発振回路に送出する演算増幅器
を有する請求項３記載の半導体装置。 - 【請求項５】演算機能の実行とコンピュータの動作の制
御とを行なうCPUと、前記CPUに結合され、データの授受
をするデータバスと、前記CPUに結合されたアドレスバ
スと、前記データバス及び前記アドレスバスに結合さ
れ、コンピュータの動作を決定するプログラムが格納さ
れているROMと、前記データバス及び前記アドレスバス
に結合され、演算処理のデータを格納するRAMとを備え
たマイクロコンピュータを有する請求項４記載の半導体
装置。 - 【請求項６】演算増幅器からの基準電圧が駆動電圧とし
て供給された高周波発振回路と、 CPUからの指令に基づいて前記高周波発振回路の駆動を
制御する高周波発振制御回路と、 CPUからの指令に基づいて低周波発振回路の出力及び高
周波発振回路の出力のいずれかを選択する切換制御信号
を出力するクロック切換制御回路と、 前記クロック切換制御回路からの切換制御信号を入力し
て、低周波発振回路の出力及び高周波発振回路の出力の
いずれかを選択し、且つ同期化をしてコンピュータにシ
ステムクロックとして送出するクロック同期化回路と を有する請求項５記載の半導体装置。 - 【請求項７】前記マイクロコンピュータのCPU、前記選
択制御記憶回路、高周波発振制御回路及びクロック切換
制御回路に結合され、電源投入又は装置初期化時に初期
化するリセット信号線を有する請求項６記載の半導体装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/586,677 US5089793A (en) | 1989-10-16 | 1990-09-24 | Semiconductor device having an oscillatory circuit |
| KR1019900015181A KR0129032B1 (ko) | 1989-10-16 | 1990-09-25 | 반도체 장치 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26862189 | 1989-10-16 | ||
| JP1-268621 | 1989-10-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03206510A JPH03206510A (ja) | 1991-09-09 |
| JP2830424B2 true JP2830424B2 (ja) | 1998-12-02 |
Family
ID=17461092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2221188A Expired - Lifetime JP2830424B2 (ja) | 1989-10-16 | 1990-08-24 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2830424B2 (ja) |
| KR (1) | KR0129032B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4963144B2 (ja) | 2000-06-22 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| EP1511313A1 (en) | 2003-08-29 | 2005-03-02 | Thomson Licensing S.A. | Control device, smart card reading activation device and associated products |
-
1990
- 1990-08-24 JP JP2221188A patent/JP2830424B2/ja not_active Expired - Lifetime
- 1990-09-25 KR KR1019900015181A patent/KR0129032B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03206510A (ja) | 1991-09-09 |
| KR0129032B1 (ko) | 1998-10-01 |
| KR910008933A (ko) | 1991-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3866781B2 (ja) | 消費電力を効率化した情報処理装置 | |
| JPH05233275A (ja) | マイクロプロセッサ | |
| JP2002175127A (ja) | マイクロコントローラ | |
| JP2643146B2 (ja) | マイクロコンピュータのクロック生成回路 | |
| US4870299A (en) | Dynamic switching circuit for multiple asynchronous clock sources | |
| US5606293A (en) | Clock generator for microcomputer having reduced start-up time | |
| JP2830424B2 (ja) | 半導体装置 | |
| JPH10149237A (ja) | 半導体回路 | |
| US5089793A (en) | Semiconductor device having an oscillatory circuit | |
| JP2715671B2 (ja) | 表示制御装置 | |
| US5734878A (en) | Microcomputer in which a CPU is operated on the basis of a clock signal input into one of two clock terminals | |
| JP2819877B2 (ja) | 発振回路 | |
| JPH0786787B2 (ja) | マイクロコンピュータ | |
| JPH08272478A (ja) | クロック制御装置 | |
| JPS63292312A (ja) | クロック信号発生回路 | |
| JPS60251418A (ja) | 演算装置の動作周波数切り換え制御回路 | |
| JP4344194B2 (ja) | 消費電力を効率化した情報処理装置 | |
| JPH0628015B2 (ja) | クロツク切換回路 | |
| JP3098482B2 (ja) | クロックジェネレータ | |
| JPS63200220A (ja) | 電子機器の動作速度切換方式 | |
| JPS6364588A (ja) | モ−タのデイジタル制御装置 | |
| JPH0553678A (ja) | 半導体装置 | |
| JPH03207097A (ja) | マイクロコンピュータ | |
| JP2827389B2 (ja) | Ｐｌｌ用半導体集積回路 | |
| JPH01243164A (ja) | Ｅｐｒｏｍ内蔵シングルチップマイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100925 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |