JPH0628015B2 - クロツク切換回路 - Google Patents
クロツク切換回路Info
- Publication number
- JPH0628015B2 JPH0628015B2 JP62028514A JP2851487A JPH0628015B2 JP H0628015 B2 JPH0628015 B2 JP H0628015B2 JP 62028514 A JP62028514 A JP 62028514A JP 2851487 A JP2851487 A JP 2851487A JP H0628015 B2 JPH0628015 B2 JP H0628015B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- selection
- frequency
- selection flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、周波数の異なる複数のクロックで動作するマ
イクロコンピュータ等で用いられるクロック切換回路に
関する。
イクロコンピュータ等で用いられるクロック切換回路に
関する。
クロック切換回路の必要性は速度の異なる複数のモード
で動作できるようにマイクロコンピュータを設計してお
き、アプリケーションに応じてこれらのモードを選択的
に使いわけることによって高速処理，低消費電力処理を
実現するためであり、とくに低電圧時においては、低速
動作が必要不可欠になっている。このため、マイクロコ
ンピュータは高速発振回路と低速発振回路とを有してい
る。
で動作できるようにマイクロコンピュータを設計してお
き、アプリケーションに応じてこれらのモードを選択的
に使いわけることによって高速処理，低消費電力処理を
実現するためであり、とくに低電圧時においては、低速
動作が必要不可欠になっている。このため、マイクロコ
ンピュータは高速発振回路と低速発振回路とを有してい
る。
第４図は、従来使用されている複数のＣＰＵクロックを
選択する場合のＣＰＵクロック切換回路の一例である。
高速発振回路１０と低速発振回路１１は第１の選択回路
１４に接続され、ここで選択された方が第１の分周回路
１２および第２の選択回路１３に入力される。第２の選
択回路１３は中央処理装置１５からの指令によってセッ
トされる第１の選択フラグ１６の状態に応じて第１の選
択回路１４の出力と第１の分周回路１２の出力とのいず
れか一方を第２の分周回路１８に入力する。第２の分周
回路１８の出力がＣＰＵクロックとして中央処理装置
（ＣＰＵ）１５に印加される。第１の選択回路１４はＣ
ＰＵ１５の指令によってセットされる第２の選択フラグ
１７の状態によって選択条件を決定する。
選択する場合のＣＰＵクロック切換回路の一例である。
高速発振回路１０と低速発振回路１１は第１の選択回路
１４に接続され、ここで選択された方が第１の分周回路
１２および第２の選択回路１３に入力される。第２の選
択回路１３は中央処理装置１５からの指令によってセッ
トされる第１の選択フラグ１６の状態に応じて第１の選
択回路１４の出力と第１の分周回路１２の出力とのいず
れか一方を第２の分周回路１８に入力する。第２の分周
回路１８の出力がＣＰＵクロックとして中央処理装置
（ＣＰＵ）１５に印加される。第１の選択回路１４はＣ
ＰＵ１５の指令によってセットされる第２の選択フラグ
１７の状態によって選択条件を決定する。
高速発振回路１０は、高速動作を実現するための高周波
数発振回路であり、高周波クロック３０（以下、高周波
をＦＸとする）を出力する。ここでは４ＭＨｚ発振子を
接続している。低速発振回路１１は、低速動作を実現す
るための低周波発振回路で、低周波数クロック３１（以
下、低周波をＦＸＴとする）を出力する。ここでは３２
ｋＨｚ発振子を接続している。
数発振回路であり、高周波クロック３０（以下、高周波
をＦＸとする）を出力する。ここでは４ＭＨｚ発振子を
接続している。低速発振回路１１は、低速動作を実現す
るための低周波発振回路で、低周波数クロック３１（以
下、低周波をＦＸＴとする）を出力する。ここでは３２
ｋＨｚ発振子を接続している。
中央処理装置１５は、第２の分周回路１８からのＣＰＵ
クロックに同期してマイクロコンピュータ全体の処理動
作を制御する。中央処理装置１５は第１の選択フラグ１
６および第２の選択フラブ１７に０もしくは１のいずれ
かを書く命令を実行することによってクロック切換回路
を制御する。高周波クロック３０と低周波クロック３１
とを入力する第１の選択回路１４は、第２の選択フラグ
１７が０のときは高周波クロック３０を、１の時は低周
波クロック３１を選択するマルチプレクサである。第１
の分周回路１２は、選択されたクロックをｎ分周する分
周回路で、例えば４ビットのクロック分周回路であり、
その出力クロックの周波数は、ＦＸ／24Hz又はＦＸＴ／
24Hzとなる。第２の選択回路１３は、第１の選択回路１
４の出力クロックと第１の分周回路１２の出力クロック
を入力とし、第１の選択フラグ１６が０の時第２の選択
回路１４の出力クロックを、１の時第１の分周回路１２
の出力クロックを選択する。第２の分周回路１８は、入
力クロックをｎ分周するクロック分周回路で、例えば２
ビットのクロック分周回路であり、これによってＣＰＵ
クロック32を作り出す。以上の構成により、ＣＰＵクロ
ック周波数として、ＦＸ／22，ＦＸ／26，ＦＸＴ／22，
ＦＸＴ／26Hzの４種類を割り当てることができる。
クロックに同期してマイクロコンピュータ全体の処理動
作を制御する。中央処理装置１５は第１の選択フラグ１
６および第２の選択フラブ１７に０もしくは１のいずれ
かを書く命令を実行することによってクロック切換回路
を制御する。高周波クロック３０と低周波クロック３１
とを入力する第１の選択回路１４は、第２の選択フラグ
１７が０のときは高周波クロック３０を、１の時は低周
波クロック３１を選択するマルチプレクサである。第１
の分周回路１２は、選択されたクロックをｎ分周する分
周回路で、例えば４ビットのクロック分周回路であり、
その出力クロックの周波数は、ＦＸ／24Hz又はＦＸＴ／
24Hzとなる。第２の選択回路１３は、第１の選択回路１
４の出力クロックと第１の分周回路１２の出力クロック
を入力とし、第１の選択フラグ１６が０の時第２の選択
回路１４の出力クロックを、１の時第１の分周回路１２
の出力クロックを選択する。第２の分周回路１８は、入
力クロックをｎ分周するクロック分周回路で、例えば２
ビットのクロック分周回路であり、これによってＣＰＵ
クロック32を作り出す。以上の構成により、ＣＰＵクロ
ック周波数として、ＦＸ／22，ＦＸ／26，ＦＸＴ／22，
ＦＸＴ／26Hzの４種類を割り当てることができる。
次に、従来例におけるＣＰＵクロック選択動作、及び、
動作電圧とＣＰＵクロック周波数との関係を第１表に基
づいて説明する。第１表は、従来例におけるＣＰＵクロ
ック切り換え回路のＣＰＵクロック選択条件を示す。
動作電圧とＣＰＵクロック周波数との関係を第１表に基
づいて説明する。第１表は、従来例におけるＣＰＵクロ
ック切り換え回路のＣＰＵクロック選択条件を示す。
先ず、ＣＰＵクロック選択動作について述べる。
ＣＰＵクロックは、第１の選択フラグ１６及び、第２の
選択フラグ１７の値により選択される。すなわち、第１
の選択フラグ１６が“０”で、第２の選択フラグ１７が
“０”の場合、ＣＰＵクロックとしてＦＸ／22Hzが選択
され、動作スピードは最も速い１μＳとなる。第１の選
択フラグ１６が“０”で、第２の選択フラブ１７が
“１”の場合、ＣＰＵクロックとしてＦＸＴ／22Hzが選
択され、動作スピードは１２２μＳとなり、第１の選択
フラグ１６が“１”で、第２の選択フラグ17が“０”の
場合、ＣＰＵクロックとしてＦＸ／26Hzが選択され、動
作スピードは１６μＳとなり、第１の選択フラグ１６が
“１”で、第２の選択フラグ１７が“１”の場合、ＣＰ
ＵクロックとしてＦＸＴ／26Hzが選択され、動作スピー
ドは1952μＳとなる。
選択フラグ１７の値により選択される。すなわち、第１
の選択フラグ１６が“０”で、第２の選択フラグ１７が
“０”の場合、ＣＰＵクロックとしてＦＸ／22Hzが選択
され、動作スピードは最も速い１μＳとなる。第１の選
択フラグ１６が“０”で、第２の選択フラブ１７が
“１”の場合、ＣＰＵクロックとしてＦＸＴ／22Hzが選
択され、動作スピードは１２２μＳとなり、第１の選択
フラグ１６が“１”で、第２の選択フラグ17が“０”の
場合、ＣＰＵクロックとしてＦＸ／26Hzが選択され、動
作スピードは１６μＳとなり、第１の選択フラグ１６が
“１”で、第２の選択フラグ１７が“１”の場合、ＣＰ
ＵクロックとしてＦＸＴ／26Hzが選択され、動作スピー
ドは1952μＳとなる。
次に、動作電圧とＣＰＵクロックの関係を述べる。ＣＰ
Ｕクロック周波数としてＦＸ／22Hzを選択し、１μＳの
スピードで動作させる時には５Ｖの動作電圧が必要であ
る。一方、ＣＰＵクロック周波数としてＦＸ／26Hzを選
択し、１６μＳのスピードで動作させる時には３Ｖ、Ｃ
ＰＵクロック周波数としてＦＸＴ／22Hzを選択し、122
μＳのスピード動作させる時には2.5Ｖでよい。
Ｕクロック周波数としてＦＸ／22Hzを選択し、１μＳの
スピードで動作させる時には５Ｖの動作電圧が必要であ
る。一方、ＣＰＵクロック周波数としてＦＸ／26Hzを選
択し、１６μＳのスピードで動作させる時には３Ｖ、Ｃ
ＰＵクロック周波数としてＦＸＴ／22Hzを選択し、122
μＳのスピード動作させる時には2.5Ｖでよい。
このように、低速モードでは動作電圧を下げて低消費電
力化を計り、高速モードでは動作スピードを上げて高速
処理を可能とすることができる。
力化を計り、高速モードでは動作スピードを上げて高速
処理を可能とすることができる。
次に、ＣＰＵクロック切り換え動作について第５図に基
づいて説明する。第５図は、従来例におけるＣＰＵクロ
ック切り換えに伴う動作スピードの状態遷移図である。
低消費電力を実現するために、動作電圧を下げ、ＣＰＵ
クロックを高周波数発振回路の出力クロックから低周波
数発振回路の出力クロックに切り換える、つまり、動作
スピードを１μＳ又は１６μＳから１２２μＳに切り換
える場合は、以下の様に行う。
づいて説明する。第５図は、従来例におけるＣＰＵクロ
ック切り換えに伴う動作スピードの状態遷移図である。
低消費電力を実現するために、動作電圧を下げ、ＣＰＵ
クロックを高周波数発振回路の出力クロックから低周波
数発振回路の出力クロックに切り換える、つまり、動作
スピードを１μＳ又は１６μＳから１２２μＳに切り換
える場合は、以下の様に行う。
第１に、１μＳから１２２μＳに切り換える時は、第２
の選択フラグ１７を“１”にセットする。
の選択フラグ１７を“１”にセットする。
第２に、１６μＳから１２２μＳに切り換える時は、２
つの方法があり、第２の選択フラグ１７を“１”にセッ
トして動作スピードを一旦1952μＳに落とし、次に第１
の選択フラグ１６を“０”にクリアして１２２μＳに設
定するか、又は、第１の選択フラグ１６を“１”にセッ
トして動作スピードを一旦１μＳに上げ、次に第２の選
択フラグ１７を“１”にセットして１２２μＳに設定す
る方法がある。
つの方法があり、第２の選択フラグ１７を“１”にセッ
トして動作スピードを一旦1952μＳに落とし、次に第１
の選択フラグ１６を“０”にクリアして１２２μＳに設
定するか、又は、第１の選択フラグ１６を“１”にセッ
トして動作スピードを一旦１μＳに上げ、次に第２の選
択フラグ１７を“１”にセットして１２２μＳに設定す
る方法がある。
しかし、上述した従来のＣＰＵクロック切換回路は、２
つの発振回路のうち、どちらか一方の発振回路を選択
し、その後、選択したクロックを分周してＣＰＵクロッ
クを得る構成となっているため、動作スピードを１６μ
Ｓから１２２μＳに切り換える場合、次のような欠点が
ある。
つの発振回路のうち、どちらか一方の発振回路を選択
し、その後、選択したクロックを分周してＣＰＵクロッ
クを得る構成となっているため、動作スピードを１６μ
Ｓから１２２μＳに切り換える場合、次のような欠点が
ある。
動作スピードを１６μＳから１２２μＳに切り換えるに
は前述した２通りの方法があるが、前者の場合、３Ｖ，
１６μＳのモードで動作時は、第２の選択フラグ１７を
“１”にセットした時点で、ＣＰＵクロックは一時的に
ＦＸＴ／26Hzとなり動作スピードは1952μＳとなる。こ
の結果、中央処理装置１５がダイナミック回路で構成さ
れている場合は、記憶データの保持のための再書込み
（リフレッシュ）間隔が長くなり確実なデータ保持が困
難になるため中央処理装置１５が正常動作を行えない場
合がある。一方、後者の場合、第１の選択フラグ１６を
“０”にクリアした時点で、ＣＰＵクロックはＦＸ／22
Ｈｚとなり動作スピードが１μＳとなる。しかし、動作
電圧が３Ｖであるため１μＳという高速で中央処理装置
１５を正常に動作させることができないので、かかる切
換えは禁止されている。仮に、後者の切換えを行なうと
すれば、動作電圧を一旦５Ｖに上げてから第１の選択フ
ラグを“０”にクリアして１μＳに上げ、その後第２の
選択フラグ１７を“１”にセットして１２２μＳのＣＰ
Ｕクロックを作ってから低電圧（2.5Ｖ）に切り換える
という非常に煩わしい作業が必要となる。
は前述した２通りの方法があるが、前者の場合、３Ｖ，
１６μＳのモードで動作時は、第２の選択フラグ１７を
“１”にセットした時点で、ＣＰＵクロックは一時的に
ＦＸＴ／26Hzとなり動作スピードは1952μＳとなる。こ
の結果、中央処理装置１５がダイナミック回路で構成さ
れている場合は、記憶データの保持のための再書込み
（リフレッシュ）間隔が長くなり確実なデータ保持が困
難になるため中央処理装置１５が正常動作を行えない場
合がある。一方、後者の場合、第１の選択フラグ１６を
“０”にクリアした時点で、ＣＰＵクロックはＦＸ／22
Ｈｚとなり動作スピードが１μＳとなる。しかし、動作
電圧が３Ｖであるため１μＳという高速で中央処理装置
１５を正常に動作させることができないので、かかる切
換えは禁止されている。仮に、後者の切換えを行なうと
すれば、動作電圧を一旦５Ｖに上げてから第１の選択フ
ラグを“０”にクリアして１μＳに上げ、その後第２の
選択フラグ１７を“１”にセットして１２２μＳのＣＰ
Ｕクロックを作ってから低電圧（2.5Ｖ）に切り換える
という非常に煩わしい作業が必要となる。
本発明は高速・低速・超低速モードで動作するマイクロ
コンピュータにおいて、低速モードから超低速モードへ
の切換を１ステップで実行できるクロック切換回路を提
供することを目的とする。
コンピュータにおいて、低速モードから超低速モードへ
の切換を１ステップで実行できるクロック切換回路を提
供することを目的とする。
本発明のクロック切換回路は、高周波数クロックを発生
する第１の発振回路と、低周波数クロックを発生する第
２の発振回路と、前記第１の発振回路の出力クロックを
分周する分周回路と、前記第１の発振回路の出力クロッ
クと前記分周回路の出力クロックとのいずれか１出力を
選択する第１の選択回路と、前記第２の発振回路の出力
クロックと前記第１の選択回路の出力との一方を選択す
る第２の選択回路とを有し、該第２の選択回路の出力を
用いて動作クロックを作成することを特徴とするもので
ある。
する第１の発振回路と、低周波数クロックを発生する第
２の発振回路と、前記第１の発振回路の出力クロックを
分周する分周回路と、前記第１の発振回路の出力クロッ
クと前記分周回路の出力クロックとのいずれか１出力を
選択する第１の選択回路と、前記第２の発振回路の出力
クロックと前記第１の選択回路の出力との一方を選択す
る第２の選択回路とを有し、該第２の選択回路の出力を
用いて動作クロックを作成することを特徴とするもので
ある。
〔第１の実施例〕 次に本発明の一実施例を図面を用いて説明する。
第１図は、本発明をＣＰＵクロック切換回路に適用した
例のブロック図である。
例のブロック図である。
ＣＰＵクロック切換回路は、第１の高周波発振回路１
０、第２の低周波発振回路１１、第１の分周回路１２、
第１の選択回路１４、第２の選択回路１３、中央処理装
置１５、第１の選択フラグ16、第２の選択フラグ１７、
第２の分周回路１８で構成される。このうち、第１の発
振回路１０（4MHz）、第２の発振回路１１（３２ｋＨ
ｚ）、中央処理装置１５、第１の選択フラグ１６、第２
の選択フラグ１７は、従来例で示したものと同一である
ので、説明は省略する。
０、第２の低周波発振回路１１、第１の分周回路１２、
第１の選択回路１４、第２の選択回路１３、中央処理装
置１５、第１の選択フラグ16、第２の選択フラグ１７、
第２の分周回路１８で構成される。このうち、第１の発
振回路１０（4MHz）、第２の発振回路１１（３２ｋＨ
ｚ）、中央処理装置１５、第１の選択フラグ１６、第２
の選択フラグ１７は、従来例で示したものと同一である
ので、説明は省略する。
第１の分周回路１２は、入力クロックをｎ分周するクロ
ック分周回路である。本実施例においては高周波クロッ
ク３０を２分周する４ビットのクロック分周回路で、出
力クロック周波数は、ＦＸ／24Hzである。第２の選択回
路１３は、高周波クロック３０と第１の分周回路１２の
分周クロックとを入力とし、第１の選択フラグ１６が０
の時高周波クロック３０を、第１の選択フラグ１６が１
の時分周クロックを選択する。第１の選択回路１４は、
第１の選択回路１３の出力クロックと低周波クロック３
１とを入力とし、第２の選択フラグ１７が０の時第１の
選択回路１３の出力クロックを、第２の選択フラグ１７
が１の時低周波クロック３１を選択する。第２の分周回
路１８は、入力クロックをｎ分周するクロック分周回路
である。本実施例においては、第２の選択回路１４の出
力クロックを２2分周する２ビットクロック分周回路で
あり、この出力がＣＰＵクロック３２となる。ＣＰＵク
ロック３２の周波数としては、ＦＸ／22，ＦＸ／26，Ｆ
ＸＴ／22Hzの３種類が割り当てられる。
ック分周回路である。本実施例においては高周波クロッ
ク３０を２分周する４ビットのクロック分周回路で、出
力クロック周波数は、ＦＸ／24Hzである。第２の選択回
路１３は、高周波クロック３０と第１の分周回路１２の
分周クロックとを入力とし、第１の選択フラグ１６が０
の時高周波クロック３０を、第１の選択フラグ１６が１
の時分周クロックを選択する。第１の選択回路１４は、
第１の選択回路１３の出力クロックと低周波クロック３
１とを入力とし、第２の選択フラグ１７が０の時第１の
選択回路１３の出力クロックを、第２の選択フラグ１７
が１の時低周波クロック３１を選択する。第２の分周回
路１８は、入力クロックをｎ分周するクロック分周回路
である。本実施例においては、第２の選択回路１４の出
力クロックを２2分周する２ビットクロック分周回路で
あり、この出力がＣＰＵクロック３２となる。ＣＰＵク
ロック３２の周波数としては、ＦＸ／22，ＦＸ／26，Ｆ
ＸＴ／22Hzの３種類が割り当てられる。
次に、ＣＰＵクロック選択動作、及び、動作電圧とＣＰ
Ｕクロック周波数との関係を第２表に基づいて説明す
る。第２表は、本実施例におけるＣＰＵクロック切り換
え回路のＣＰＵクロック選択条件を示す。
Ｕクロック周波数との関係を第２表に基づいて説明す
る。第２表は、本実施例におけるＣＰＵクロック切り換
え回路のＣＰＵクロック選択条件を示す。
尚、動作電圧とＣＰＵクロック周波数の関係は従来例で
述べたものと同様であるので詳細な説明は省略する。
述べたものと同様であるので詳細な説明は省略する。
ＣＰＵクロックは、ＣＰＵ１５からの指令により設定さ
れた第１の選択フラグ１６及び第２の選択フラグ１７の
値により選択される。
れた第１の選択フラグ１６及び第２の選択フラグ１７の
値により選択される。
第１に、第１の選択フラグ１６が“０”で、第２の選択
フラグ１７が“０”の場合、ＣＰＵクロックＦＸ／22Hz
が選択され動作スピードは１μＳとなる。
フラグ１７が“０”の場合、ＣＰＵクロックＦＸ／22Hz
が選択され動作スピードは１μＳとなる。
第２に、第１の選択フラグ１６が“０”で、第２の選択
フラグ１７が“１”の場合、ＣＰＵクロックとしてＦＸ
Ｔ／22Hzが選択され動作スピードは１２２μＳとなる。
フラグ１７が“１”の場合、ＣＰＵクロックとしてＦＸ
Ｔ／22Hzが選択され動作スピードは１２２μＳとなる。
第３に、第１の選択フラグ１６が“１”で、第２の選択
フラグ１７が“０”の場合、ＣＰＵクロックとしてＦＸ
／26Hzが選択され動作スピードは１６μＳとなる。
フラグ１７が“０”の場合、ＣＰＵクロックとしてＦＸ
／26Hzが選択され動作スピードは１６μＳとなる。
第４に、第１の選択フラグ１６が“１”で、第２の選択
フラグ１７が“１”の場合、ＣＰＵクロックとしてＦＸ
Ｔ／22Hzが選択され動作スピードは第２の場合と同じ１
２２μＳとなる。本実施例によれば、従来の1952μＳと
いう動作スピードを省略することができる。
フラグ１７が“１”の場合、ＣＰＵクロックとしてＦＸ
Ｔ／22Hzが選択され動作スピードは第２の場合と同じ１
２２μＳとなる。本実施例によれば、従来の1952μＳと
いう動作スピードを省略することができる。
次に、ＣＰＵクロック切り換え動作について第２図に基
づいて説明する。第２図は、本実施例におけるＣＰＵク
ロック切り換えにともなう動作スピードの状態遷移図で
ある。
づいて説明する。第２図は、本実施例におけるＣＰＵク
ロック切り換えにともなう動作スピードの状態遷移図で
ある。
低消費電力を実現するために、動作スピードを１μＳ又
は１６μＳから、１２２μＳに切り換える場合、第１に
１μＳから１２２μＳに切り換える時は、第２の選択フ
ラグ１７を“１”にセットし、第２に１６μＳから１２
２μＳに切り換える時も、第２の選択フラグ１７を
“１”にセットするだけで動作スピードを１２２μＳに
切り換えることができる。つまり、現在、動作電圧が３
Ｖと低電圧であり、ＣＰＵクロックとしてＦＸ／22Hzを
選択し、動作スピードが１６μＳである時、更に低消費
電力を実現するためにＣＰＵクロックをＦＸＴ／22Hzに
切り換え、動作スピードを122μＳに切り換えるには、
第１の選択フラグ１６の値にかかわらず、第２の選択フ
ラグ１７を“１”にセットするという１ステップ操作で
切換えができる。従って、切換径路中に動作不可能なＣ
ＰＵクロックが介在することはない。
は１６μＳから、１２２μＳに切り換える場合、第１に
１μＳから１２２μＳに切り換える時は、第２の選択フ
ラグ１７を“１”にセットし、第２に１６μＳから１２
２μＳに切り換える時も、第２の選択フラグ１７を
“１”にセットするだけで動作スピードを１２２μＳに
切り換えることができる。つまり、現在、動作電圧が３
Ｖと低電圧であり、ＣＰＵクロックとしてＦＸ／22Hzを
選択し、動作スピードが１６μＳである時、更に低消費
電力を実現するためにＣＰＵクロックをＦＸＴ／22Hzに
切り換え、動作スピードを122μＳに切り換えるには、
第１の選択フラグ１６の値にかかわらず、第２の選択フ
ラグ１７を“１”にセットするという１ステップ操作で
切換えができる。従って、切換径路中に動作不可能なＣ
ＰＵクロックが介在することはない。
なお、１６μＳに切り換える時には、まず動作電圧を５
Ｖに上げてから第２の選択フラグ１７を“０”にクリア
するだけでよい。また、122μＳから１μＳに切り換え
る時には、まず動作電圧を５Ｖに上けて第２の選択フラ
グ１７のみを“０”にクリアするか、もしくは第１およ
び第２の選択フラグ１６，１７をともに“０”にクリア
すればよい。１２２μＳから１６μＳに切り換える時
は、動作電圧を３Ｖに上げてから第２の選択フラグ17を
“０”クリアするか、第１および第２の選択フラグ１
６，１７を夫々“１”，“０”にセットすればよい。逆
に、１μＳから１６μＳにおとすには、第１の選択フラ
グ１７を“１”にセットし、その後動作電圧を３Ｖに切
り換えればよい。１μＳから１２２μＳにするには、第
２の選択フラグ17を“１”にセットするか、第１および
第２の選択フラグ１６，１７をともに“１”にセットし
た後、動作電圧を2.5Ｖに変えればよい。１６μＳから
１２２μＳにするには、第２の選択フラグ１７を“１”
にセットするか、第１および第２の選択フラグ１６，１
７を夫々“０”，“１”にした後、動作電圧を2.5Ｖに
おとせばよい。このように、いずれのモードに切り換え
る場合も、少なくともステップが切り換えができる。
Ｖに上げてから第２の選択フラグ１７を“０”にクリア
するだけでよい。また、122μＳから１μＳに切り換え
る時には、まず動作電圧を５Ｖに上けて第２の選択フラ
グ１７のみを“０”にクリアするか、もしくは第１およ
び第２の選択フラグ１６，１７をともに“０”にクリア
すればよい。１２２μＳから１６μＳに切り換える時
は、動作電圧を３Ｖに上げてから第２の選択フラグ17を
“０”クリアするか、第１および第２の選択フラグ１
６，１７を夫々“１”，“０”にセットすればよい。逆
に、１μＳから１６μＳにおとすには、第１の選択フラ
グ１７を“１”にセットし、その後動作電圧を３Ｖに切
り換えればよい。１μＳから１２２μＳにするには、第
２の選択フラグ17を“１”にセットするか、第１および
第２の選択フラグ１６，１７をともに“１”にセットし
た後、動作電圧を2.5Ｖに変えればよい。１６μＳから
１２２μＳにするには、第２の選択フラグ１７を“１”
にセットするか、第１および第２の選択フラグ１６，１
７を夫々“０”，“１”にした後、動作電圧を2.5Ｖに
おとせばよい。このように、いずれのモードに切り換え
る場合も、少なくともステップが切り換えができる。
〔第２の実施例〕 次に本発明の第２の実施例について第３図を参照して説
明する。このＣＰＵクロック切換回路は、第１の発振回
路１０，第２の発振回路１１，第１の分周回路１２，第
１の選択回路１４，第２の選択回路１３，中央処理装置
１５，第１の選択フラグ１６，第２の選択フラグ１７お
よび第２の分周回路１８に加えるスタンバイ制御回路１
９が付加されている。このうち、第１の発振回路１０，
第２の発振回路１１，第１の分周回路１２，第１の選択
回路１３，第２の選択回路１４，中央処理装置１５，第
１の選択フラグ１６，第２の選択フラグ１７，第２の分
周回路１８については、第１の実施例で示したものと同
様であるので説明を省略する。
明する。このＣＰＵクロック切換回路は、第１の発振回
路１０，第２の発振回路１１，第１の分周回路１２，第
１の選択回路１４，第２の選択回路１３，中央処理装置
１５，第１の選択フラグ１６，第２の選択フラグ１７お
よび第２の分周回路１８に加えるスタンバイ制御回路１
９が付加されている。このうち、第１の発振回路１０，
第２の発振回路１１，第１の分周回路１２，第１の選択
回路１３，第２の選択回路１４，中央処理装置１５，第
１の選択フラグ１６，第２の選択フラグ１７，第２の分
周回路１８については、第１の実施例で示したものと同
様であるので説明を省略する。
スタンバイ制御回路１９は、第２の選択フラグ１７が１
の時発振制御信号２３を出力する発振制御回路である。
発振制御信号２３は、第１の発振回路１０の発振を停止
する信号である。
の時発振制御信号２３を出力する発振制御回路である。
発振制御信号２３は、第１の発振回路１０の発振を停止
する信号である。
次に、第２の実施例におけるＣＰＵクロック切り換え操
作について説明するが、第２の実施例におけるＣＰＵク
ロック切り換え操作は、第１の実施例で示した操作と同
様に行えるので、詳細な説明は省略する。
作について説明するが、第２の実施例におけるＣＰＵク
ロック切り換え操作は、第１の実施例で示した操作と同
様に行えるので、詳細な説明は省略する。
低消費電力を実現するためにＣＰＵクロックとしてＦＸ
Ｔ／22Ｈｚを選択する場合、つまり、動作スピードを１
２２μＳとする場合、第２の選択フラグ１７をセットす
るだけで選択できる。すなわち、第２の選択フラグ１７
をセットすると、スタンバイ制御回路１９は、発振制御
信号２３を出力し、第１の発振回路１０は発振を停止す
る。ＣＰＵクロックとして第２の発振回路１１の出力ク
ロックを選択しているので、中央処理装置１５は、第１
の発振回路１０の発振が停止した場合でも動作可能であ
り、第１の発振回路１０の発振を停止することで更に消
費電力の削減が実現できる。
Ｔ／22Ｈｚを選択する場合、つまり、動作スピードを１
２２μＳとする場合、第２の選択フラグ１７をセットす
るだけで選択できる。すなわち、第２の選択フラグ１７
をセットすると、スタンバイ制御回路１９は、発振制御
信号２３を出力し、第１の発振回路１０は発振を停止す
る。ＣＰＵクロックとして第２の発振回路１１の出力ク
ロックを選択しているので、中央処理装置１５は、第１
の発振回路１０の発振が停止した場合でも動作可能であ
り、第１の発振回路１０の発振を停止することで更に消
費電力の削減が実現できる。
以上、第２の実施例においてはスタンバイ制御回路を設
けることにより、第１の発振回路１０の発振を停止する
ことが可能となり、更に低消費電力を実現することが可
能となる。又、第１の実施例と同様に、低電圧状態のま
まＣＰＵクロックを低周波発振回路である第２の発振回
路１１の出力クロックに切り換えることができる。
けることにより、第１の発振回路１０の発振を停止する
ことが可能となり、更に低消費電力を実現することが可
能となる。又、第１の実施例と同様に、低電圧状態のま
まＣＰＵクロックを低周波発振回路である第２の発振回
路１１の出力クロックに切り換えることができる。
尚、本実施例においては、第１の選択回路１３で、高周
波発振回路である第１の発振回路１０の出力クロック又
は第１の分周回路１２の出力クロックのうちの１つを選
択したが、第１の発振回路１０の出力クロックと第１の
分周回路１２の複数の出力クロックのうちの１つを選択
する場合や、第１の分周回路１２の複数の出力クロック
のうちの１つを選択する場合においても、第１の選択フ
ラグ１６を複数ビット構成とするだけで容易に実現でき
る。
波発振回路である第１の発振回路１０の出力クロック又
は第１の分周回路１２の出力クロックのうちの１つを選
択したが、第１の発振回路１０の出力クロックと第１の
分周回路１２の複数の出力クロックのうちの１つを選択
する場合や、第１の分周回路１２の複数の出力クロック
のうちの１つを選択する場合においても、第１の選択フ
ラグ１６を複数ビット構成とするだけで容易に実現でき
る。
低電圧時、高周波数発振回路の出力クロックをＣＰＵク
ロックとして選択した場合は誤動作するため、高周波数
発振回路の出力クロックをｎ分周したものをＣＰＵクロ
ックとして選択し動作している場合に、さらに低消費電
力を実現するために、ＣＰＵクロックを高周波発振回路
のｎ分周クロックから低周波発振回路の出力クロックに
切り換える時、本発明によれば高周波数発振回路の出力
クロックをＣＰＵクロックとして選択する必要がないた
め、低電圧状態のまま、ＣＰＵクロックを切り換えるこ
とができる。しかも、１ステップで切り換えができる。
又、実際に動作できない低周波数発振回路のｎ分周クロ
ックをＣＰＵクロックとして選択する誤りが無くなる。
さらに、従来のＣＰＵクロック切換回路に対し、回路を
増やさないで実現可能である。
ロックとして選択した場合は誤動作するため、高周波数
発振回路の出力クロックをｎ分周したものをＣＰＵクロ
ックとして選択し動作している場合に、さらに低消費電
力を実現するために、ＣＰＵクロックを高周波発振回路
のｎ分周クロックから低周波発振回路の出力クロックに
切り換える時、本発明によれば高周波数発振回路の出力
クロックをＣＰＵクロックとして選択する必要がないた
め、低電圧状態のまま、ＣＰＵクロックを切り換えるこ
とができる。しかも、１ステップで切り換えができる。
又、実際に動作できない低周波数発振回路のｎ分周クロ
ックをＣＰＵクロックとして選択する誤りが無くなる。
さらに、従来のＣＰＵクロック切換回路に対し、回路を
増やさないで実現可能である。
第１図は、本発明のクロック切換回路の第１の実施例を
示すブロック図、第２図は、本発明のクロック切換回路
に基づく動作スピード状態遷移図、第３図は、本発明の
クロック切換回路の第２の実施例を示すブロック図、第
４図は、従来のクロック切換回路を示すブロック図、第
５図は、従来のクロック切換回路に基づく動作スピード
状態遷移図である。 １０……第１の発振回路、１１……第２の発振回路、１
２……第１の分周回路、１３……第２の選択回路、１４
……第１の選択回路、１５……中央処理装置、１６……
第１の選択フラグ、１７……第２の選択フラグ、１８…
…第２の分周回路、１９……スタンバイ制御回路、２１
……第１の選択信号、２２……第２の選択信号、２３…
…発振制御信号、３０……高周波数クロック、３１……
低周波数クロック、３２……ＣＰＵクロック。
示すブロック図、第２図は、本発明のクロック切換回路
に基づく動作スピード状態遷移図、第３図は、本発明の
クロック切換回路の第２の実施例を示すブロック図、第
４図は、従来のクロック切換回路を示すブロック図、第
５図は、従来のクロック切換回路に基づく動作スピード
状態遷移図である。 １０……第１の発振回路、１１……第２の発振回路、１
２……第１の分周回路、１３……第２の選択回路、１４
……第１の選択回路、１５……中央処理装置、１６……
第１の選択フラグ、１７……第２の選択フラグ、１８…
…第２の分周回路、１９……スタンバイ制御回路、２１
……第１の選択信号、２２……第２の選択信号、２３…
…発振制御信号、３０……高周波数クロック、３１……
低周波数クロック、３２……ＣＰＵクロック。
Claims (1)
- 【請求項１】複数の異なる周波数のクロックで動作する
マイクロコンピュータのクロック切換回路において、高
周波数クロックを発生する第１の発振回路と、低周波数
クロックを発生する第２の発振回路と、前記第１の発振
回路の出力クロックを分周する分周回路と、前記第１の
発振回路の出力クロックと前記分周回路の出力クロック
とのいずれかを選択する第１の選択回路と、前記第２の
発振回路の出力クロックと前記第１の選択回路で選択さ
れた出力クロックのうちいずれかを選択する第２の選択
回路とを有し、該第２の選択回路の出力を用いて所定の
クロックを作成することを特徴とするクロック切換回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62028514A JPH0628015B2 (ja) | 1987-02-09 | 1987-02-09 | クロツク切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62028514A JPH0628015B2 (ja) | 1987-02-09 | 1987-02-09 | クロツク切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63195717A JPS63195717A (ja) | 1988-08-12 |
| JPH0628015B2 true JPH0628015B2 (ja) | 1994-04-13 |
Family
ID=12250791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62028514A Expired - Lifetime JPH0628015B2 (ja) | 1987-02-09 | 1987-02-09 | クロツク切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628015B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0398187A (ja) * | 1989-09-11 | 1991-04-23 | Toppan Printing Co Ltd | Ｉｃカード用リーダライタ |
| WO2014093862A1 (en) * | 2012-12-13 | 2014-06-19 | Coherent Logix, Incorporated | Reconfiguration of clock generation circuitry |
-
1987
- 1987-02-09 JP JP62028514A patent/JPH0628015B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63195717A (ja) | 1988-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100265218B1 (ko) | 마이크로프로세서 2곱하기(2배) 코어 설계 | |
| EP0560320B1 (en) | Clock generator | |
| US4870299A (en) | Dynamic switching circuit for multiple asynchronous clock sources | |
| JPH0628015B2 (ja) | クロツク切換回路 | |
| US5089793A (en) | Semiconductor device having an oscillatory circuit | |
| JPH04506732A (ja) | 周波数合成器の電流低減 | |
| JPH10143272A (ja) | 発振回路 | |
| JPH08272478A (ja) | クロック制御装置 | |
| JPH0553677A (ja) | 発振回路 | |
| JPS6356565B2 (ja) | ||
| JPH11143574A (ja) | クロック発生回路およびクロック発生方法 | |
| JP2713916B2 (ja) | 半導体集積回路 | |
| JPH0731567B2 (ja) | クロック制御回路 | |
| JPH0683616A (ja) | 半導体集積回路 | |
| JPH1091274A (ja) | 半導体集積回路 | |
| JPS63292312A (ja) | クロック信号発生回路 | |
| JPH076155A (ja) | シングルチップ・マイクロコンピュータ | |
| KR100386949B1 (ko) | 디지털 데이터 처리 시스템 | |
| JP3260169B2 (ja) | パルススワロー方式可変分周器 | |
| JPH03119410A (ja) | クロック信号供給装置 | |
| JPH05341872A (ja) | データ処理装置 | |
| JPH064169A (ja) | 半導体装置 | |
| JPH01120610A (ja) | マイクロプロセッサのクロック入力装置 | |
| JPH08221151A (ja) | クロック供給装置 | |
| JPH1049248A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |