JPH03207097A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH03207097A JPH03207097A JP2001861A JP186190A JPH03207097A JP H03207097 A JPH03207097 A JP H03207097A JP 2001861 A JP2001861 A JP 2001861A JP 186190 A JP186190 A JP 186190A JP H03207097 A JPH03207097 A JP H03207097A
- Authority
- JP
- Japan
- Prior art keywords
- booster
- clock
- output
- selector
- erasing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 6
- 238000005265 energy consumption Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに関し、特に電気的に消
去可能なプログラマブル・リード・オンリ・メモリ （
ＥＥＰＲＯＭ）を搭載するマイクロコンピュータに関す
る。
去可能なプログラマブル・リード・オンリ・メモリ （
ＥＥＰＲＯＭ）を搭載するマイクロコンピュータに関す
る。
従来この種のマイクロフンビュータは、第４図に示す様
に、ＥＥＦＲＯＭの書き込み消去に必要な高電圧を発生
する昇圧器４の駆動用クロック５が固定であった。即ち
、固定周波数の発振器１の発振周波数信号を分局器１ｌ
にて、分周して、クロック５として使用していた。
に、ＥＥＦＲＯＭの書き込み消去に必要な高電圧を発生
する昇圧器４の駆動用クロック５が固定であった。即ち
、固定周波数の発振器１の発振周波数信号を分局器１ｌ
にて、分周して、クロック５として使用していた。
マイクロコンピュータは、使用目的に応じて、電源電圧
とＣＰＵクロック周波数とが決定される。
とＣＰＵクロック周波数とが決定される。
例えば、リモコン送信機に使用される場合は、電池動作
を行なうため、低い電源電圧、低いＣＰＵクロック周波
数が用いられることが多い。逆に、ＶＴＲに使用される
場合は、高速処理が必要であるため、高い電源電圧、高
いＣＰＵクロック周波数が用いられることが多い。
を行なうため、低い電源電圧、低いＣＰＵクロック周波
数が用いられることが多い。逆に、ＶＴＲに使用される
場合は、高速処理が必要であるため、高い電源電圧、高
いＣＰＵクロック周波数が用いられることが多い。
一方、昇圧器の出力電流供給能力及び昇圧器で消費され
る電流は、電源電圧及び昇圧器の駆動用クロックの周波
数に比例する。
る電流は、電源電圧及び昇圧器の駆動用クロックの周波
数に比例する。
第４図の従来例では、低い電源電圧、低い駆動用クロッ
ク周波数の場合に昇圧器４の出力電流供給能力が低下し
、ＥＥＦＲＯＭの書き込み消去を行なうために必要な電
圧が得にくくなる。逆に、高い電源電圧、高い駆動用ク
ロックの場合は、昇圧器４で必要以上の電流が消費され
るという欠点がある。
ク周波数の場合に昇圧器４の出力電流供給能力が低下し
、ＥＥＦＲＯＭの書き込み消去を行なうために必要な電
圧が得にくくなる。逆に、高い電源電圧、高い駆動用ク
ロックの場合は、昇圧器４で必要以上の電流が消費され
るという欠点がある。
本発明の目的は、前記欠点が解決され、用途に応じて、
駆動用クロックの周波数を可変できるようにしたマイク
ロコンピュータを提供することにある。
駆動用クロックの周波数を可変できるようにしたマイク
ロコンピュータを提供することにある。
本発明の構成は、メモリの書き込み消去に必要な高電圧
を発生する昇圧器と、前記昇圧器を駆動するクロックの
もとになる出力な得る発振器とを備エタマイクロコンピ
ュータにおいて、前記発振器の出力を分周して異なる複
数のクロックを作成する分周器と、前記分周器で作成さ
れたクロックの中から前記昇圧器の駆動用クロックを選
択する選択器とを設けたことを特徴とする。
を発生する昇圧器と、前記昇圧器を駆動するクロックの
もとになる出力な得る発振器とを備エタマイクロコンピ
ュータにおいて、前記発振器の出力を分周して異なる複
数のクロックを作成する分周器と、前記分周器で作成さ
れたクロックの中から前記昇圧器の駆動用クロックを選
択する選択器とを設けたことを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のマイクロコンピュータを示
すブロック図、第２図は第１図中の選択器３の一例を示
す回路図である。
すブロック図、第２図は第１図中の選択器３の一例を示
す回路図である。
第１図において、本実施例のマイクロコンピュータは、
発振器１と、分局器２と、選択器３と、ＥＥＦＲＯＭの
書き込み消去に必要な電圧を発生する昇圧器４とを含み
、構或される。第２図において、選択器３は、分周器出
力６が入力され、一本の出力８を出力し、ゲートが論理
値ｌのとき導通状態となるスイッチとして働くトランス
ファーゲート７と、分周器出力６を選択するためのデー
タを保持するラッチ９とを備えている。
発振器１と、分局器２と、選択器３と、ＥＥＦＲＯＭの
書き込み消去に必要な電圧を発生する昇圧器４とを含み
、構或される。第２図において、選択器３は、分周器出
力６が入力され、一本の出力８を出力し、ゲートが論理
値ｌのとき導通状態となるスイッチとして働くトランス
ファーゲート７と、分周器出力６を選択するためのデー
タを保持するラッチ９とを備えている。
本実施例では、発振器１の出力を分周器２で分周し、異
なる周波数を持つ複数のクロックを作成し、このクロッ
クの中から昇圧器４の出力電流供給能力がＥＥＰＲＯＭ
の書き込み消去を行なうのに十分である最小のクロック
を選択器３で選択し、昇圧器駆動用クロック５としてい
る。第２図に示すように、選択器３での選択は、ラッチ
９に書き込まれたデータに従って複数ある分周器出力６
の中から通過するトランスファーゲート７が全て導通状
態にある出力だけを選択器出力８と導通することで行な
われる。
なる周波数を持つ複数のクロックを作成し、このクロッ
クの中から昇圧器４の出力電流供給能力がＥＥＰＲＯＭ
の書き込み消去を行なうのに十分である最小のクロック
を選択器３で選択し、昇圧器駆動用クロック５としてい
る。第２図に示すように、選択器３での選択は、ラッチ
９に書き込まれたデータに従って複数ある分周器出力６
の中から通過するトランスファーゲート７が全て導通状
態にある出力だけを選択器出力８と導通することで行な
われる。
本実施例では、以上の様に、ＥＥＰＲＯＭの書き込み消
去に必要な高電圧を発生する昇圧器４の駆動用クロック
を可変とすることにより、昇圧器４の出力電流供給能力
を保てる範囲で昇圧器４で消費される電流を少なくでき
る。
去に必要な高電圧を発生する昇圧器４の駆動用クロック
を可変とすることにより、昇圧器４の出力電流供給能力
を保てる範囲で昇圧器４で消費される電流を少なくでき
る。
第３図は本発明の他の実施例のマイクロコンピュータの
選択器を示す回路図である。
選択器を示す回路図である。
第３図において、本実施例のマイクロコンピュータは、
この選択器以外は第１図と同様である。
この選択器以外は第１図と同様である。
本実施例は、第１図中の選択器３の異なった例である。
分周器出力６と選択器出力８との間に、マスクオプショ
ンによるスイッチ１０が設けられている。
ンによるスイッチ１０が設けられている。
本実施例での選択は、マイクロコンピュータの製造時に
、マスクオプションによるスイッチ１０のうち、１個だ
けを接続することにより行なわれる。
、マスクオプションによるスイッチ１０のうち、１個だ
けを接続することにより行なわれる。
本実施例ではマイクロコンピュータの製造時にどの分局
器出力６を選択するかを造り込みにより決定するため、
使用時にラッチ９を設定する必要，がないという利点を
持つ。
器出力６を選択するかを造り込みにより決定するため、
使用時にラッチ９を設定する必要，がないという利点を
持つ。
以上説明したように、本発明は、メモリの書き込み消去
に必要な高電圧を発生する昇圧器の駆動用クロックを可
変とすることにより、昇圧器の出力電流供給能力と、消
費される電流とを適正に保てる効果がある。
に必要な高電圧を発生する昇圧器の駆動用クロックを可
変とすることにより、昇圧器の出力電流供給能力と、消
費される電流とを適正に保てる効果がある。
第１図は本発明の一実施例のマイクロコンピュータを示
すブロック図、第２図は第１図における選択器を示す回
路図、第３図は本発明の他実施例における選択器を示す
回路図、第４図は従来のマイクロフンビュータを示すブ
ロック図である。 １・・・・・発振器、２，１１・・・・・・分周器、３
・・・・・・選択器、４・・・・・・昇圧器、５・・・
・・・昇圧器駆動用クロック、６・・・・・・分周器出
力、７・・・・・・トランスファーゲート、８・・・・
・・選択器出力、９・・・・・・ラッチ、１０・・・・
・マスクオプションによるスイッチ。
すブロック図、第２図は第１図における選択器を示す回
路図、第３図は本発明の他実施例における選択器を示す
回路図、第４図は従来のマイクロフンビュータを示すブ
ロック図である。 １・・・・・発振器、２，１１・・・・・・分周器、３
・・・・・・選択器、４・・・・・・昇圧器、５・・・
・・・昇圧器駆動用クロック、６・・・・・・分周器出
力、７・・・・・・トランスファーゲート、８・・・・
・・選択器出力、９・・・・・・ラッチ、１０・・・・
・マスクオプションによるスイッチ。
Claims (1)
- メモリの書き込み消去に必要な高電圧を発生する昇圧器
と、前記昇圧器を駆動するクロックのもとになる出力を
得る発振器とを備えたマイクロコンピュータにおいて、
前記発振器の出力を分周して異なる複数のクロックを作
成する分周器と、前記分周器で作成されたクロックの中
から前記昇圧器の駆動用クロックを選択する選択器とを
設けたことを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001861A JPH03207097A (ja) | 1990-01-08 | 1990-01-08 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001861A JPH03207097A (ja) | 1990-01-08 | 1990-01-08 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03207097A true JPH03207097A (ja) | 1991-09-10 |
Family
ID=11513329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001861A Pending JPH03207097A (ja) | 1990-01-08 | 1990-01-08 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03207097A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH097374A (ja) * | 1995-06-17 | 1997-01-10 | Samsung Electron Co Ltd | 半導体メモリ装置のデータ出力バッファ |
| US5761127A (en) * | 1991-11-20 | 1998-06-02 | Fujitsu Limited | Flash-erasable semiconductor memory device having an improved reliability |
| US7126595B2 (en) | 2000-08-09 | 2006-10-24 | Sharp Kabushiki Kaisha | Image display device using a scanning and hold display mode for power saving purposes |
| JP4726033B2 (ja) * | 2000-08-30 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 不揮発性メモリ、不揮発性メモリの制御方法、及びｉｃカード |
-
1990
- 1990-01-08 JP JP2001861A patent/JPH03207097A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5761127A (en) * | 1991-11-20 | 1998-06-02 | Fujitsu Limited | Flash-erasable semiconductor memory device having an improved reliability |
| US5835408A (en) * | 1991-11-20 | 1998-11-10 | Fujitsu Limited | Flash-erasable semiconductor memory device having an improved reliability |
| US5835416A (en) * | 1991-11-20 | 1998-11-10 | Fujitsu Limited | Flash-erasable semiconductor memory device having an improved reliability |
| US5870337A (en) * | 1991-11-20 | 1999-02-09 | Fujitsu Limited | Flash-erasable semiconductor memory device having an improved reliability |
| US5910916A (en) * | 1991-11-20 | 1999-06-08 | Fujitsu Limited | Flash-erasable semiconductor memory device having improved reliability |
| US6014329A (en) * | 1991-11-20 | 2000-01-11 | Fujitsu Limited | Flash-erasable semiconductor memory device having an improved reliability |
| JPH097374A (ja) * | 1995-06-17 | 1997-01-10 | Samsung Electron Co Ltd | 半導体メモリ装置のデータ出力バッファ |
| US7126595B2 (en) | 2000-08-09 | 2006-10-24 | Sharp Kabushiki Kaisha | Image display device using a scanning and hold display mode for power saving purposes |
| JP4726033B2 (ja) * | 2000-08-30 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 不揮発性メモリ、不揮発性メモリの制御方法、及びｉｃカード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5774703A (en) | Data processing system having a register controllable speed | |
| US4862348A (en) | Microcomputer having high-speed and low-speed operation modes for reading a memory | |
| US5261082A (en) | Semiconductor integrated circuit having a plurality of oscillation circuits | |
| US5745774A (en) | Integrated circuit having software controllable internal clock generator and switch connecting batteries in series or parallel for power conservation | |
| JP2643146B2 (ja) | マイクロコンピュータのクロック生成回路 | |
| JP2016045954A (ja) | 不揮発制御によるｒｆモジュール初期化システム及び方法 | |
| US4964073A (en) | Portable data collecting and processing apparatus | |
| US6381705B1 (en) | Method and device for reducing current consumption of a microcontroller | |
| JPH0934867A (ja) | マイクロコンピュータ | |
| JPH03207097A (ja) | マイクロコンピュータ | |
| JPH10149237A (ja) | 半導体回路 | |
| JPS61285521A (ja) | 低消費電力形コンピユ−タ装置 | |
| US5089793A (en) | Semiconductor device having an oscillatory circuit | |
| JPH01260517A (ja) | マイクロコンピュータ | |
| JPH1174360A (ja) | 半導体論理回路装置 | |
| JPH0224712A (ja) | データ処理回路 | |
| JP2544027B2 (ja) | 低消費電力型プログラマブルロジックアレイおよびそれを用いた情報処理装置 | |
| JPH0682310B2 (ja) | 演算装置の動作周波数切り換え制御回路 | |
| KR20000038479A (ko) | 발진 안정화 시간 가변 기능을 갖는 수정발진회로 | |
| JPH0511877A (ja) | マイクロコンピユータ | |
| JPH11288409A (ja) | マイクロコンピュータ | |
| JP2695547B2 (ja) | 復帰入力回路 | |
| JPS63200220A (ja) | 電子機器の動作速度切換方式 | |
| JPH0816275A (ja) | 省電力型計算機 | |
| JPH07160357A (ja) | 発振周波数可変なクロックジェネレータ |