JP2008067191A - 周波数選択型発振器回路 - Google Patents

周波数選択型発振器回路 Download PDF

Info

Publication number
JP2008067191A
JP2008067191A JP2006244448A JP2006244448A JP2008067191A JP 2008067191 A JP2008067191 A JP 2008067191A JP 2006244448 A JP2006244448 A JP 2006244448A JP 2006244448 A JP2006244448 A JP 2006244448A JP 2008067191 A JP2008067191 A JP 2008067191A
Authority
JP
Japan
Prior art keywords
circuit
output
oscillation circuit
frequency
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006244448A
Other languages
English (en)
Other versions
JP2008067191A5 (ja
JP4623595B2 (ja
Inventor
Takashi Matsumoto
隆司 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2006244448A priority Critical patent/JP4623595B2/ja
Priority to US11/896,993 priority patent/US7629855B2/en
Publication of JP2008067191A publication Critical patent/JP2008067191A/ja
Publication of JP2008067191A5 publication Critical patent/JP2008067191A5/ja
Application granted granted Critical
Publication of JP4623595B2 publication Critical patent/JP4623595B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • H03K3/0307Stabilisation of output, e.g. using crystal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

【課題】 装置の小型化を妨げることなく、2つの周波数を出力することができ、また、良好な出力電圧特性を得る周波数選択型発振器回路を提供することを目的とする。
【解決手段】 振動周波数の異なる第1の水晶振動子11と第2の水晶振動子12と、それぞれ対応する第1の発振回路13及び第2の発振回路14とを備え、第1及び第2の発振回路のセレクタ端子には周波数切り替え電圧を印加し、第1の発振回路13の切替論理制御端子には電源電圧Vccを印加し、第2の発振回路14の切替論理制御端子は接地し、発振回路13及び14のQ出力同士と反転Q出力同士を接続してそれぞれ共通の信号線から出力する周波数選択型発振器回路であり、また、上記構成の共通のQ出力と共通の反転Q出力の間をインダクタL1で接続した周波数選択型発振器回路である。
【選択図】 図2

Description

本発明は、異なる2つの周波数を出力する周波数選択型発振器回路に係り、特に小型で安定した出力電圧が得られる周波数選択型発振器回路に関する。
従来の発振器回路について図10及び図11を使って説明する。図10は、第1の従来の発振器回路の回路及び動作タイミングの説明図であり、図11は、第2の従来の発振器回路の回路及び動作タイミングの説明図である。
図10に示すように、第1の従来の発振器回路は、一定の周波数を発振する水晶振動子1と、水晶振動子1からの周波数を調整し増幅する発振用ICから成る発振回路2とから構成されており、発振回路2のセレクタ端子には任意にハイレベル(High)又はローレベル(Low)に切り替え可能な周波数切り替え電圧(SEL)が入力され、発振回路2の切り替え論理制御端子には電源電圧(Vcc)が入力される構成となっている。
上記構成の第1の従来の発振器回路では、図10の動作タイミングに示すように、セレクタ端子からの周波数切り替え電圧(SEL)がHighの場合には、特定周波数の出力信号Qと、Qの反転信号(反転Q)が出力され、周波数切り替え電圧がLowの場合には、Q及び反転Qは出力されない。
また、別の従来の発振器回路として、図11に示す第2の従来の発振器回路があった。
図11に示すように、第2の従来の発振器回路は、上述した第1の発振器回路と同様に、水晶振動子3と発振回路4とから構成され、発振回路4のセレクタ端子には周波数切り替え電圧(SEL)が入力され、発振回路4の切り替え論理制御端子は、接地されている(GND)。
そして、上記構成の第2の従来の発振器回路では、セレクタ端子からの周波数切り替え電圧(SEL)がHighの場合には、Q及び反転Qは出力されず、周波数切り替え電圧がLowの場合には、Qと反転Qとが出力されるものである。
すなわち、上記第1の従来の発振器回路と、第2の従来の発振器回路は、同一の周波数切り替え電圧に対して、逆の出力タイミングとなっている。
尚、複数の周波数を切り替えて出力する水晶発振器の従来技術としては、平成17年6月2日公開の特開2005−142966号「多周波切替水晶発振器」(出願人:日本電波工業株式会社、発明者:吉田浩)がある。
この従来技術は、振動周波数の異なる複数の水晶振動子と、複数の発振回路と、発振回路を選択的に切り替える切替器とを備え、水晶振動子が一枚の水晶片に設けられた複数の振動領域から成り、発振回路と切替器とはICチップに集積化され、水晶片とICチップとが同一容器内に密閉封入されたものであり、これにより、小型の表面実装用の多周波切替発振器を提供することができるものである。
また、別の従来の発振器回路としては、特表2001−523908、特開2004−070962がある。
特開2005−142966号公報 特表2001−523908号公報 特開2004−070962号公報
しかしながら、上記第1の従来の発振器回路及び第2の従来の発振器回路では、いずれも水晶振動子と発振回路とで特定される特定の周波数とその反転出力しか出力できず、2つの異なる周波数を出力するには、別々の装置として上記従来の発振器回路が2つ必要であり、装置の小型化の妨げになるという問題点があった。
本発明は上記実状に鑑みて為されたもので、装置の小型化を妨げることなく、2つの周波数を出力することができ、また、良好な出力電圧特性を得る周波数選択型発振器回路を提供することを目的とする。
上記従来例の問題点を解決するための本発明は、周波数選択型発振回路において、第1の周波数を発振する第1の水晶振動子と、第1の水晶振動子に接続する第1の発振回路と、第2の周波数を発振する第2の水晶振動子と、第2の水晶振動子に接続する第2の発振回路とを備え、第1の発振回路及び第2の発振回路のセレクタ端子には、共通の周波数切り替え電圧信号が印加され、第1の発振回路の切り替え制御端子には電源電圧が印加され、第2の発振回路の切り替え制御端子は接地され、第1の発振回路の出力と第2の発振回路の出力を接続して共通の信号線から出力したことを特徴としている。
また、本発明は、上記周波数選択型発振において、回路周波数切り替え電圧信号として、ハイレベルとローレベルの電圧が印加され、第1の発振回路は、周波数切り替え電圧信号がハイレベルのとき第1の発振周波数を共通の信号線から出力し、第2の発振回路は、周波数切り替え電圧信号がローレベルのとき第2の発振周波数を共通の信号線から出力することを特徴としている。
また、本発明は、上記周波数選択型発振器回路において、第1の発振回路の出力と第2の発振回路の出力を接続して第1の共通の信号線から出力し、第1の発振回路の反転出力と第2の発振回路の反転出力を接続して第2の共通の信号線から出力したことを特徴としている。
また、本発明は、上記周波数選択型発振器回路において、第1の共通の信号線と第2の共通の信号線との間をインダクタで接続したことを特徴としている。
また、本発明は、上記周波数選択型発振器回路において、インダクタのインピーダンスは、第1の共通の信号線と第2の共通の信号線に発生する寄生容量のインピーダンスを打ち消すように設定されることを特徴としている。
本発明によれば、第1の周波数を発振する第1の水晶振動子と、第1の水晶振動子に接続する第1の発振回路と、第2の周波数を発振する第2の水晶振動子と、第2の水晶振動子に接続する第2の発振回路とを備え、第1の発振回路及び第2の発振回路のセレクタ端子には、共通の周波数切り替え電圧信号が印加され、第1の発振回路の切り替え制御端子には電源電圧が印加され、第2の発振回路の切り替え制御端子は接地され、第1の発振回路の出力と第2の発振回路の出力を接続して共通の信号線から出力する周波数選択型発振器回路としているので、回路の小型化を妨げることなく第1と第2の異なる周波数を出力することができる効果がある。
また、本発明は、上記周波数選択型発振器回路において、第1の共通の信号線と第2の共通の信号線との間をインダクタで接続した周波数選択型発振器回路としているので、第1の共通の信号線と第2の共通の信号線との間の電位差がなくなり、DCレベルのずれを無くしてデューティサイクルを改善し、良好な出力電圧特性を得ることができる効果がある。
また、本発明は、上記周波数選択型発振器回路において、インダクタのインピーダンスは、第1の共通の信号線と第2の共通の信号線に発生する寄生容量のインピーダンスを打ち消すように設定される周波数選択型発振器回路としているので、寄生容量の影響を低減し、出力信号の振幅の低下を防ぎ、良好な出力電圧特性を得ることができる効果がある。
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る周波数選択型発振器回路は、第1の振動周波数を備えた第1の水晶振動子と、第2の振動周波数を備えた第2の水晶振動子と、それぞれの水晶振動子に接続された第1の発振回路及び第2の発振回路とを備え、第1及び第2の発振回路のセレクタ端子には、共通の周波数切り替え電圧が印加され、第1の発振回路の切り替え論理制御端子には電源電圧(Vcc)が印加され、第2の発振回路の切り替え論理制御端子は接地され、第1の発振回路のQ出力と第2の発振回路のQ出力とが接続されて共通のQ出力となり、第1の発振回路の反転Q出力と第2の発振回路の反転Q出力とが接続されて共通の反転Q出力となる構成であり、周波数切り替え電圧がHighの時には、第1の発振回路から第1の周波数のQと反転Qを出力し、周波数切り替え電圧がLowの時には、第2の発振回路から第2の周波数のQと反転Qを出力し、1つの装置で2つの異なる周波数を時分割で出力することができるものである。
また、本発明の実施の形態に係る周波数選択型発振器回路は、上記構成の周波数選択型発振器回路において、共通のQ出力と共通の反転Q出力との間にインダクタを接続した構成であり、寄生容量を低減して出力振幅の低下を防ぐことができるものである。
本発明の第1の実施の形態に係る周波数選択型発振器回路について図1を用いて説明する。図1は、本発明の第1の実施の形態に係る周波数選択型発振器回路(第1の回路)の回路及び動作タイミングを示す説明図である。
図1に示すように、第1の回路は、第1の水晶振動子11及び第2の水晶振動子12と、第1の発振回路13及び第2の発振回路14とから構成されている。
そして、第1の水晶振動子11は、第1の振動周波数を発振し、第2の水晶振動子12は第2の振動周波数を発振する。
また、第1の発振回路13は、第1の水晶振動子11からの振動周波数を所望の値F1に調整して増幅し、第2の発振回路14は、第2の水晶振動子12からの振動周波数を所望の値F2に調整して増幅する。
上記構成において、第1の発振回路13及び第2の発振回路14のセレクタ端子には、共通の周波数切り替え電圧(SEL)が印加されている。
また、第1の発振回路13の切替論理制御端子は、電源電圧(Vcc)に接続されており、第2の発振回路14の切替論理制御端子は、GNDに接続されている。
そして、第1の回路では、第1の発振回路13のQ出力と第2の発振回路のQ出力とを接続して第1の回路のQ出力としており、また、第1の発振回路13の反転Q出力と第2の発振回路の反転Q出力とを接続して第1の回路の反転Q出力としている。
つまり、第1の回路は、図10に示した第1の従来の発振器回路と、図11に示した第2の従来の発振器回路の、Q出力同士及び反転Q出力同士を接続した構成となっている。
上記構成の第1の発振器回路における動作タイミングについて図1を用いて説明する。
図10を用いて既に説明したように、第1の発振器13は、周波数切り替え電圧がHighの時には、Q及び反転Qを出力し、周波数切り替え電圧がLowの時にはいずれも出力しない。また、図11に示したように、第2の発振器14は、第1の発振器14とは逆に、周波数切り替え電圧がLowの時に、Q及び反転Qを出力し、周波数切り替え電圧がHighの時にはいずれも出力しない。
そのため、第1の発振器13と第2の発振器14のQ出力同士を接続した第1の回路のQ出力は、周波数切り替え電圧がHighの時には第1の発振器13からの周波数F1を出力し、周波数切り替え電圧がLowの時には第2の発振器14からの周波数F2を出力する。
同様に、第1の回路の反転Q出力は、周波数切り替え電圧がHighの時には第1の発振器13から周波数F1を出力し、周波数切り替え電圧がLowの時には第2の発振器14からの周波数F2を出力する。
これにより、1つの装置で2つの異なる周波数F1及びF2を時分割で出力することができるものである。
本発明の第1の実施の形態に係る周波数選択型発振器回路によれば、振動周波数の異なる第1の水晶振動子11と第2の水晶振動子12と、それぞれ対応する第1の発振回路13及び第2の発振回路14とを備え、第1及び第2の発振回路のセレクタ端子には周波数切り替え電圧を印加し、第1の発振回路13の切替論理制御端子には電源電圧Vccを印加し、第2の発振回路14の切替論理制御端子は接地し、2つの発振回路のQ出力同士を接続して共通のQ出力とし、反転Q出力同士を接続して共通の反転Q出力とした構成としているので、周波数切り替え電圧がHighの時には第1の発振回路13から周波数F1でQ出力及び反転Qを出力し、周波数切り替え電圧がLowの時には第2の発振回路14から周波数F2でQ及び反転Qを出力することができ、装置の小型化を妨げることなく、2つの周波数を出力することができる効果がある。
次に、本発明の第2の実施の形態に係る周波数選択型発振器回路について説明する。
図2は、本発明の第2の実施の形態に係る周波数選択型発振器回路(第2の回路)の回路及び動作タイミングを示す説明図である。
図2に示すように、第2の回路は、図1に示した第1の回路のQ出力と反転Q出力とをインダクタL1によって接続した構成であり、第1の回路の出力特性の改良を図ったものである。尚、第2の回路におけるインダクタL1以外の構成部分及び動作タイミングは、第1の回路と同様であるため説明を省略する。
図1に示した第1の回路では、2つの発振器から交互に信号を出力するが、このとき、発振を停止しているほうの発振器(発振停止側トランジスタ)の寄生容量の影響で、出力振幅が低下してしまうことがあった。
ここで、寄生容量の影響及び第2の回路のインダクタの効果について図3及び図12を用いて説明する。図3(a)は第1の回路に生じる寄生容量の説明図、(b)は第2の回路の回路図、(c)は(b)の等価回路図である。また、図12は、第1の回路のインピーダンスを示すスミスチャート図である。
例えば、図3(a)に示すように、図1に示した第1の回路では、寄生容量C1及びC2が発生する。具体的には、第1の回路において、622.08MHzでの出力停止時の出力端子インピーダンスは、図12のスミスチャートより、12.5-j8.18である。これは、31pFの寄生容量があることを示す。この場合のインピーダンスは、│Z│=√(12.52+8.182)=15Ωとなる。このように、インピーダンス15Ωとが小さいため、出力端子に影響を与えることになる。
そこで、図3(b)に示すように、第2の回路ではQ出力(#4OUTPUT)と反転Q出力(#5OUTPUT)とをインダクタL1によって接続する構成とした。
ここで、Q出力ラインの寄生容量C1及び反転Q出力ラインの寄生容量C2は、インダクタL1の接続により、GNDを介して直列に接続されていると考えられるので、図3(b)の回路の等価回路は図3(c)のようになる。
この回路における寄生容量のインピーダンスZCは、
ZC=-j*1/(2*PI*Freq*C)=-j*1/(2*3.14*622E+6*15.5E-12)=-j16.5ohms.
と表される。
つまり、寄生容量のインピーダンスZCを打ち消すインダクタのLのインピーダンスZLは、+j16.5ohms.である。
ZL=j16.5ohmsとなるインダクタLを求めると、
j16.5=jωL=j*2*PI*Freq*L より、
L=j16.5/j(2*PI*Freq)=16.5/(2*PI*Freq)=4.22nH となる。
そして、実際に回路を組む際にはできるだけ4.22nHに近いインダクタLをL1として選択する。
例えば、L1を4.3nHとすると、インダクタL1のインピーダンスZLは、
ZL=+j*(2*PI*Freq*L)=+j*(2*3.14*622E+6*4.3E-9)=+j16.8ohms.
となる。
したがって、第2の回路における全体のインピーダンスZtotalは、
Ztotal=ZC*ZL/(ZC+ZL)=(-j16.5*j16.8)/(-j16.5+j16.8)=-j924ohms.
となり、第1の回路(15Ω)と比較すると、出力インピーダンスが大幅に大きくなって、発振停止側トランジスタが出力に与える影響が少なくなり、寄生容量は31pFから0.3pFに低減する。
このようにして、第2の回路では、Qと反転Qとを接続するインダクタL1を設けたことにより、寄生容量が小さくなって、振幅を増加させることができるものである。
また、第1の回路では、何らかの原因によりDCレベルがずれ、デューティサイクルがずれてしまうことがあった。
これについても、第2の回路では、Q−QB(反転Q)との間をインダクタL1で接続したことにより、Qと反転Qとが同電位となって、DCレベルのずれがなくなり、デューティサイクルが改善されるものである。
次に、本発明の第1の回路及び第2の回路の出力電圧特性の測定結果について図4〜図8を用いて説明する。図4は第1の回路の周波数F2の出力波形図であり、図5は第1の回路の周波数F1の出力波形図であり、図6は第1の回路の特性値を示す説明図である。また、図7は第2の回路の周波数F2の出力波形図であり、図8は第2の回路の周波数F1の出力波形図であり、図9は第1の回路の特性値を示す説明図である。尚、図4,5,7,8において、横軸は時間、縦軸は電圧を表す。
図4と図7とを比較すると、周波数F2における出力振幅は、図7に示した第2の回路(L1あり)のほうが大きく、波形が均一であることがわかる。
図5及び図8を比較しても、同様に、周波数F1における出力振幅は第2の回路のほうが大きく、波形が均一である。
また、図6及び図9を比較した場合、周波数F1において、図6に示した第1の回路(L1なし)の場合の#4端子のVohは2.36(V)、Volは1.70(V)でVoh-Vol=0.66(V)であるのに対し、図9に示した第2の回路(L1あり)の場合の#4端子のVohは2.44(V)、Volは1.53(V)でVoh-Vol=0.91(V)となり、第2の回路は、第1の回路に比べて、振幅が大幅に増加していることがわかる。
周波数F2についても同様であり、図6に示した第1の回路(L1なし)の場合の#4端子のVohは2.27(V)、Volは1.60(V)であるのに対し、図9に示した第2の回路(L1あり)の場合の#4端子のVohは2.43(V)、Volは1.52(V)となり、第2の回路は、第1の回路に比べて、振幅が大幅に増加している。
更に、図6及び図9におけるデューティ比を比較すると、図6の第1の回路のデューティ比はばらつきが大きいが、図9に示した第2の回路のデューティ比はいずれの周波数でも50%に近く、ばらつきが小さくなっていることが確認できる。
このように、第2の回路では、第1の回路に比べて振幅が大きくなり、また、デューティサイクルのずれがなくなって、出力電圧特性が改善されるものである。
本発明の第2の実施の形態に係る周波数選択型発振器回路によれば、第1の周波数選択型発振器回路のQ出力と反転Q出力とをインダクタL1で接続した構成としているので、発振停止側の発振器回路に起因する寄生容量を大幅に低減して出力振幅を増加させると共に、また、Q出力と反転Q出力とを接続して同電位とすることでDCレベルを等しくしてデューティサイクルのばらつきを無くし、出力信号の特性を改善することができる効果がある。
本発明は、小型で、安定した出力電圧が得られる周波数選択型発振器回路に関する。
本発明の第1の実施の形態に係る周波数選択型発振器回路(第1の回路)の回路及び動作タイミングを示す説明図である。 本発明の第2の実施の形態に係る周波数選択型発振器回路(第2の回路)の回路及び動作タイミングを示す説明図である。 (a)は第1の回路に生じる寄生容量の説明図、(b)は第2の回路の回路図、(c)は(b)の等価回路図である。 第1の回路の周波数F2の出力波形図である。 第1の回路の周波数F1の出力波形図である。 第1の回路の特性値を示す説明図である。 第2の回路の周波数F2の出力波形図である。 第2の回路の周波数F1の出力波形図である。 第1の回路の特性値を示す説明図である。 第1の従来の発振器回路の回路及び動作タイミングの説明図である。 第2の従来の発振器回路の回路及び動作タイミングの説明図である。 第1の回路のインピーダンスを示すスミスチャート図である。
符号の説明
1,3,11,13…水晶振動子、 2,4,12,14…発振回路

Claims (5)

  1. 第1の周波数を発振する第1の水晶振動子と、前記第1の水晶振動子に接続する第1の発振回路と、第2の周波数を発振する第2の水晶振動子と、前記第2の水晶振動子に接続する第2の発振回路とを備え、
    前記第1の発振回路及び前記第2の発振回路のセレクタ端子には、共通の周波数切り替え電圧信号が印加され、
    前記第1の発振回路の切り替え制御端子には電源電圧が印加され、
    前記第2の発振回路の切り替え制御端子は接地され、
    前記第1の発振回路の出力と前記第2の発振回路の出力を接続して共通の信号線から出力したことを特徴とする周波数選択型発振回路。
  2. 周波数切り替え電圧信号として、ハイレベルとローレベルの電圧が印加され、
    前記第1の発振回路は、周波数切り替え電圧信号がハイレベルのとき第1の発振周波数を共通の信号線から出力し、
    前記第2の発振回路は、周波数切り替え電圧信号がローレベルのとき第2の発振周波数を前記共通の信号線から出力することを特徴とする請求項1記載の周波数選択型発振回路。
  3. 第1の発振回路の出力と第2の発振回路の出力を接続して第1の共通の信号線から出力し、前記第1の発振回路の反転出力と前記第2の発振回路の反転出力を接続して第2の共通の信号線から出力したことを特徴とする請求項1又は2記載の周波数選択型発振回路。
  4. 第1の共通の信号線と第2の共通の信号線との間をインダクタで接続したことを特徴とする請求項3記載の周波数選択型発振回路。
  5. インダクタのインピーダンスは、第1の共通の信号線と第2の共通の信号線に発生する寄生容量のインピーダンスを打ち消すように設定されることを特徴とする請求項4記載の周波数選択型発振回路。
JP2006244448A 2006-09-08 2006-09-08 周波数選択型発振器回路 Expired - Fee Related JP4623595B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006244448A JP4623595B2 (ja) 2006-09-08 2006-09-08 周波数選択型発振器回路
US11/896,993 US7629855B2 (en) 2006-09-08 2007-09-07 Frequency-selective oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006244448A JP4623595B2 (ja) 2006-09-08 2006-09-08 周波数選択型発振器回路

Publications (3)

Publication Number Publication Date
JP2008067191A true JP2008067191A (ja) 2008-03-21
JP2008067191A5 JP2008067191A5 (ja) 2010-07-01
JP4623595B2 JP4623595B2 (ja) 2011-02-02

Family

ID=39224308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006244448A Expired - Fee Related JP4623595B2 (ja) 2006-09-08 2006-09-08 周波数選択型発振器回路

Country Status (2)

Country Link
US (1) US7629855B2 (ja)
JP (1) JP4623595B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201342793A (zh) * 2012-04-09 2013-10-16 Hon Hai Prec Ind Co Ltd 石英振盪器模塊
DE102013209364A1 (de) * 2013-05-21 2014-11-27 Friedrich-Alexander-Universität Erlangen-Nürnberg Verfahren zur Messung der Frequenz eines elektrischen Signals sowie elektrisches Messsystem
CN111756332B (zh) * 2020-07-23 2021-07-20 成都世源频控技术股份有限公司 一种基于多谐振器的低噪声晶体振荡器及其实现方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60251418A (ja) * 1984-05-29 1985-12-12 Toshiba Corp 演算装置の動作周波数切り換え制御回路
US5646580A (en) * 1996-03-04 1997-07-08 Motorola, Inc. Method and apparatus for switching crystals in a crystal controlled oscillator
JP2004328533A (ja) * 2003-04-25 2004-11-18 Nippon Dempa Kogyo Co Ltd 周波数切替水晶発振器
JP2005006130A (ja) * 2003-06-13 2005-01-06 Toyo Commun Equip Co Ltd 2周波切替型高周波水晶発振器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6308048B1 (en) 1997-11-19 2001-10-23 Ericsson Inc. Simplified reference frequency distribution in a mobile phone
GB0218359D0 (en) 2002-08-08 2002-09-18 Anadigm Ltd Semiconductor Devices
JP2005142966A (ja) 2003-11-07 2005-06-02 Nippon Dempa Kogyo Co Ltd 多周波切替水晶発振器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60251418A (ja) * 1984-05-29 1985-12-12 Toshiba Corp 演算装置の動作周波数切り換え制御回路
US5646580A (en) * 1996-03-04 1997-07-08 Motorola, Inc. Method and apparatus for switching crystals in a crystal controlled oscillator
JP2004328533A (ja) * 2003-04-25 2004-11-18 Nippon Dempa Kogyo Co Ltd 周波数切替水晶発振器
JP2005006130A (ja) * 2003-06-13 2005-01-06 Toyo Commun Equip Co Ltd 2周波切替型高周波水晶発振器

Also Published As

Publication number Publication date
US20080074206A1 (en) 2008-03-27
US7629855B2 (en) 2009-12-08
JP4623595B2 (ja) 2011-02-02

Similar Documents

Publication Publication Date Title
KR100432933B1 (ko) 발진회로 및 발진용 집적회로
US9281781B2 (en) Semiconductor apparatus, oscillation circuit, and signal processing system
JP2012213140A (ja) 電圧制御発振回路及び水晶発振器
JP2006245774A (ja) 電圧制御発振器
US7456697B2 (en) Variable degeneration impedance supply circuit using switch and electronic circuits using the same
JP4623595B2 (ja) 周波数選択型発振器回路
US10367450B2 (en) Oscillator scheme capable of reducing far-out phase noise and closed-in phase noise
EP1471632A3 (en) Oscillator circuit and oscillator
JP2006319769A (ja) 2バンド発振器
US7791423B2 (en) Two-frequency switchover type crystal oscillator
JP2001156547A (ja) 多出力発振装置
JP2022170966A (ja) 回路装置及び発振器
JP2006033238A (ja) 電圧制御型発振器
JP6191952B2 (ja) パルス信号発生回路およびicチップ
JP2008060840A (ja) 2波切替型圧電発振器
JP2016201591A (ja) 発振器
JP2005304085A (ja) 電圧制御発振器
JP4465865B2 (ja) Ic回路及びこれを用いた圧電発振器
JP2008135850A (ja) 電圧制御saw発振回路
JPH10178316A (ja) 発振器
JP4102333B2 (ja) 発振回路および電圧制御発振器
JP2005252413A (ja) 水晶直交出力型発振器
JP4356759B2 (ja) 弾性表面波発振器及びその周波数可変方法
US20170244362A1 (en) Dual-frequency-output crystal controlled oscillator
KR100640521B1 (ko) 듀얼 밴드용 전압제어발진기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100519

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100519

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101028

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees