TW295718B - - Google Patents
Download PDFInfo
- Publication number
- TW295718B TW295718B TW084100482A TW84100482A TW295718B TW 295718 B TW295718 B TW 295718B TW 084100482 A TW084100482 A TW 084100482A TW 84100482 A TW84100482 A TW 84100482A TW 295718 B TW295718 B TW 295718B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- gate
- channel
- control
- transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
Description
295718 經漓郎中丸標苹局W工消费合作社印" 五、發明説明( 1 ) 1 1 技 術 之 領 域 1 1 本 發 明 係 關 於 高 壓 電 路 t 特別 係 關於可 工 作於 高 速 及 高 1 1 電 Μ 之 破 懷 保 護 電 路 〇 請 先 1 1 β} 景 技 U 閱 背 面 之 注 1 I 利 用 金 屬 氧 化 物 半 導 體 (M0S)技術製造積賭電路 閘氧 1 1 | ib 物 層 逐 漸 變 得 更 薄 Μ 增 進 電晶 體 性能。 對 於一 特 定 端 電 意 事 項 1 m 組 i Μ 0 S電晶體之汲極電流與閘氧化物之厚度成反比c 再 填 寫 1 -一 ”薄閘極電晶體” 之 閘 氧 化 物層 可 小於3 0 0 A厚。 減 少 電 晶 頁 1 體 通 道 之 長 度 也 可 加 強 積 體 電路 之 性能。 1 1 楨 體 m 路 之 閘 極 之 厚 度 減 少使 得 電路更 易 於遭 受 閘 極 輔 1 I 肋 接 面 破 壞 〇 閘 極 輔 助 接 面 破壊 引 致邏輯 電 路中 之 不 正 確 1 訂 電 Μ 位 準 * 高 功 率 消 耗 且 可能 使 受影響 的 電晶 體 受 到 不 1 I 口I 逆 的 破 壊 0 1 1 許 多 不 變 性 裝 置 包 括 EPROMs EEPR0M S, PLDs及 FPA S 1 1 等 必 褥 工 作 於 高 電 壓 而 不 會 被破 壊 。例如 » 宜 @ 间电 壓 可 使 用 1 線 於 寫 或 抹 除 操 作 〇 已 知 包 括 防止 高 電壓破 壊 之電 路 〇 這 些 i | 電 路 如 描 述 於 M a r t i ne z 之 美 國專 利 第 4 , 1 6 1 , 663號 V 1 1 R a g h u η at ha n等人之專利第4 ,689 ,504 號、 Cu e v a s 之 專 利 第 1 1 4 , 8 4 5 , 38 1號 及G u i 11 0 t之 第5 , 0 5 4,001 號( 雖然習知電 1 1 路 如 設 計 般 :1: 作 良 好 但 仍 有一 Ub 缺點。 例 如, 某 Ub 電 路 1 I 不 但 辅 要 習 知 供 電 電 壓 (V CC)及高工作電壓(Vpp) 而 且 需 1 1 1 要 中 間 電 m ⑺及v2) 0 另 一 個缺 點 係某些 已 知電 路 於 輸 出 1 1 m 點 被 限 制 切 換 於 Vp Ρ及接地之間 或於輸出節點被限制 1 1 切 換 於 Vp P及V c C 之 間 〇 可 允 許選 擇 於vpp及接地或於vee 及 1 1 本紙烺尺度適用中國國家標準(CNS ) A4規格(2丨OX 297公釐) A7 B7 經濟郎中央標卑局:㈣:工消资合汴杜印於 五、發明説明( 2 ) 1 1 接 地 之 間 的 電 路 通 常 都 較 複 雜 〇 複 雜性 通 常 降 低 電 路 之 速 1 1 I 度 〇 1 1 1 本 發 明 之 巨 的 係 提 供 一 種 電 壓 電 m 其 允 許 利 用 高 電 壓 請 先 1 1 閱 I t Ϊ4 閘 極 電 晶 體 而 不 會 使 電 路 易 於 遭受 閘 極 輔 助 接 面 破 壞 讀 背 1 I ιέ 1 I 旦 不 複 雜 0 之 1 注 去 1 發 明 概 述 思 事 1 項 I 藉 著 一 種 電 路 可 達 成 上 述 巨 的 其首 先 運 用 —. 高 電 壓 探 再 填 1 寫 測 器 Μ 確 定 至 控 制 路 徑 之 輸 入 節 點是 否 為 10 至 12伏 特 之 本 頁 1 (¾ 正 供 電 電 壓 (V P P )或約為5伏 特 之 低正 供 電 電 壓 (V C C ) 1 1 其 次 基 於 該 確 定 而 設 立 __. 破 壊 保 護 模式 〇 該 控 制 路 徑 包 括 1 | 串 聯 之 ___. 個 控 制 Μ 0 S電晶體之源極及汲極及- -個保護M0S 電 1 訂 晶 體 〇 於 破 懷 保 m 模 式 時 保 護 Μ 0 S電晶體限制流過控制 1 \ 電 晶 體 之 電 壓 〇 於 非 破 壞 保 護 m 式 時, 保 護 M0S對於電路 1 1 操 作 保 持 透 明 〇 1 1 高 電 m 探 測 器 被 埋 接 Μ 監 測 至 控 制路 徑 之 電 壓 0 可 直 接 1 線 在 至 控 制 路 徑 之 輸 入 節 點 處 監 測 〇 另外 也 可 間 接 監 測 > 1 如 於 一 高 電 壓 供 電 與 —^. 輸 入 節 點 圼t 傳 達 時 感 測 之 〇 若 1 1 輸 入 節 點 係 於 Vp P ,則高電壓探測器將- -保護M0S 電 晶 體 之 1 1 閘 極 偏 rtn m 使 得 控 制 Μ 0 S電晶體切換為"0 F F ' 狀 態 引 致 保 護 M0S 1 1 電 晶 體 被 關 掉 〇 結 果 控 制 Μ 0 S電晶體上之電壓降被保護 1 I Μ 0 S電晶體之閘極電壓及臨限電壓之差而降低 )於- -較佳 1 1 | Μ 體 例 中 閘 極 電 壓 相 等 於 Vc C ,因此不爾要產生中間電 1 1 m 〇 若 Vc c等於5伏 特 » 臨 限 電 壓 為 -1伏 特 » 則 通 過 控 制 1 1 M0S 電 4 i體之電壓被降ί 氏6伏 特 » 使 得電 晶 體 較 不 易 遭 受 閘 1 1 表紙张尺廋適用中國國家標準(CNS ) A4規格(2丨OX 297公釐) ·》 5 ~ A7 87 五、發明説明(3 ) 極輔肋接面破壞。 若至控制路徑之輸入節點係於Vcc,則不需要破壊保護 。高電壓探測器跟著設立保護Μ 0 S電晶體之閘極電壓Μ保 持電晶體圼” Ο Ν ”狀態,而與控制Μ 0 S電晶體之狀態無關。 例如,若控制路徑中之電晶體二者皆為ρ通道電晶體,閘 極電壓可被設定於0,確使非保護狀況使保護Μ 0 S電晶體於 螌路操作呈透明。 經濟郎中夬標準局X消f合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 狹 控制MOS電晶體之閘極電壓被一輸入信號確定。其中控 制路徑中之電晶體皆為ρ通道電晶體,一高壓信號產生器 接收一輸入信號而切換閘極電壓於V ρ ρ及接地之間。控制 路徑引至一電路輸出且至具有第二保護Μ 0 S電晶體及第二 控制Μ 0 S電晶體之第二控制路徑。第二控制Μ 0 S電晶體之源 極被接至大地電位,其閘極被連接至上述控制MOS電晶體 之閘極。因此,閘極電壓被輸入信號指令,但其中之一個 控制Μ 0 S電晶體為η通道裝置,而另一者為ρ通道裝置*此 二控制電晶體其中之一之Ο Ν / 0 F F狀態則相反於另一者。第 二控制Μ 0 S電晶艚汲極被埋接至第二保護Μ 0 S電晶趙之源極 。當第二控制路徑之二個電晶體皆為η通道電晶體時,第 二保護Μ 0 S電晶體之閘極電壓可被固定於V c c。於此閘極電 壓,蜇晶體對於在V c c之電晶體操作圼透明*當V ρ ρ被施加 於控制路徑時,則限制通過第二控制MOS電晶體之電壓。 雖然非重要,電路可為一反相器,其中一輸入信號依據 胞加於控制路徑之輸人節點之電壓而切換輸出於V ρ ρ及大 地電位或Vcc及大地電位之間。 本紙张尺度適用中國國家標準(CNS > Λ4規格(210X 297公釐) -R - 經濟郎屮央標準局.h工消費合作杜印製 A7 B7 五、發明説明(4 ) 本發明之優點為該二保護Μ 0 S電晶體可利用薄閘極電晶 體構成而不會使電路遭受閘極輔肋接面破供之危害。此外 ,保護Μ 0 S電晶體不影饗V C c模式中之操作*甚至在V ρ ρ模 式時只增加最小的複雜性。在V c c /接地切換時,高電壓探 測器確保保護電路之透明性。 圖式之簡單說明 _1為本發明之具有破壞保護電晶體之反相器之第一具 體例之概略圖。 圓2為本發明之具有破壞保護電晶體之反相器之第二具 體例之概略圖。 寊施本發明之最佳模式 參照_1,其顯示一高電壓供電10被連接至一 Vpp/Vcc開 關1 2以於一供電節點1 4切換於低正電壓(V C c )及高正電壓( V p p )之間。高電壓供電1 0及V p p / V c c開關1 2之間的連接可 於高電壓供電1 0内藉在内地將節點6 0接地而被選擇地中斷 ,Ifn V p p / V C c開Μ 1 2可被設計每逢這種中斷發生時舍自動 供應Vcc至供電節點14。若烏眷屋佚電10可交替於Vcc及Vpp之間 ,則 不需要V p p / V c c開關1 2,節點60可被直接連接至 供逭gff點1 4 p 供甯節點1 4為包含二個p通道電晶體1 6及1 8之第一控制 路徑的進口。第一 p通道電晶體1 6為一控制Μ 0 S裝置,而第 二Ρ通道電晶體被設計做為一保護Μ 0 S裝置。依據供電節點 1 4上之電壓位準,輸出20切換於大地電位及Vcc或大地電 位Vpp之間。輸入信號被信號線22處之高電壓信號產生器 本紙張度通用中國國家標準(CNS )八4規格(2l〇X297公釐) _ 7 - (請先閱讀背面之注意事項再填寫本頁) ,-° 咴! A7 B7 經濟郎t央標率局Η工消f合作社印% 五、發明説明( 5 ) 1 1 24接 收 〇 於 較 佳 具 體例 中 低 信號線22會造成於閘極節點 1 1 I 26之 大 地 電 位 而 高則 會 升 高 閘極節點至V ΡΡ。閘極節點 1 1 I 被 連 接 至 第 __. p通道電晶體1 6之閘 搔28。於 大地電位時, —n 請 先 1 1 閘 極 28 會 使 電 晶 體 處於 "0Ν" 狀 態 因為於源極30之電壓位 閱 讀 皆 1 I cc或Vpp無關。 FI ϊέ 1 I 準 會 超 過 閘 極 者 與於 供 電 節 點14是否為V 之 1 注 1 於 信 號 線 22之 理 輯 高會 供 應 Vp Ρ於 閘極28, 使電壓位準至 思 事 1 項 1 少 與 源 極 30者 一 般 大, II Μ 切 換電晶體1 6至” 0 F F ”狀態。 再 填 1 寫 一 高 電 壓 探 測 器 32被 連 接 Μ 監測至第一 Ρ 通道電晶體1 6 本 頁 1 之 電 壓 〇 於 圖 1之電路中 賴確定 高電壓供 電1 0於節點6 0 1 1 上 之 _ 出 而 間 接 完 成監 測 〇 當 節點60被接地時,Vpp/Vcc 1 I 開 關 12 會 在 供 電 節 點14上 輪 出 V c c 。當供電 節點14處之電 1 訂 被 確 定 為 Vc C時 高電壓探測器 設立大地 電位於保_ gff 1 J 點 34 〇 保 護 節 點 被 連接 至 第 二 P通 道電晶體 之閘極36。接 1 1 面 節 點 38 係 於 第 ~* 電晶 體 16之 汲極4 0及第二電晶體1 8之 1 1 源 極 4 2 之 連 接 〇 當 第一 及 第 二 P通 道電晶體 二者皆於0N狀 1 線 I 態 時 來 白 第 二 電 晶體 之 汲 極 44之輸出線20與供電節點 1 4處 於 相 同 甯 壓 位 準 。 只 要 第 一電晶體之閘極於大地電 1 1 位 則 電 晶 體 保 持0Ν 〇 1 1 當 第 —_. 及 第 二 P通道電晶體1 6及 1 8皆0N時 ,至少第一 η通 1 1 道 電 晶 體 46及 第 二 η通道電晶體48 之其中一 者為OFF。因為 1 I η通道電晶體與P 通 道電 晶 體 間 之差異,於閘極節點26之大 1 1 1 地 電 位 切 換 P通道電晶體16為0H而 切換η通道電晶體48為 1 1 0KF 」相反時&如是。亦即 >當第 —Ρ通道電晶體16被閘極 1 1 28 處 之 V P P關掉時 ,第二 二 η 通 道 電晶體48被打開。於閛極50 1 1 本紙张尺度適中國國家標準(CMS ) A4規格(210X297公釐) -8 _ 經清郎中失標率局G工消费合作社印焚 2957玉8 a? B7五、發明説明(6 ) 之Vf>p自汲極52至電晶體48之源極54設立一路徑。第一 η通 道馑晶體46之閘極56被固定Vcc,因而設立一狀況,其中 U要於汲極5 8處之電壓不超過閘極5,6之電壓,則電晶體4 6 保捋ON。 於操作時,有四種可能的電臞位準組合以確定P通道電 晶體]6及18及η通道46及48之0N/0PF狀態。於第一種組合 中,高電壓供電1 0施加一電位沿著線6 0至V ρ ρ / V c c開關1 2 ,使得V c c於供電節點1 4。藉線6 2將高電壓探測器3 2連接 至高電壓供電10。高電壓供電10之低電壓或無電壓設定造 成探測器供應大地電位於保護節點3 4。依據於信號線2 2處 之輸入,高電壓信號產生器2 4切換於接地及V ρ ρ之間。藉 (請先閱讀背面之注意事項再填寫本頁) 狀 N ο 於 處 6 ΊΙ 體 V 〇 晶 使 PI關電 VP無道 得壓通 獲 而之-10上 電60 供線 壓在 電與 高而 至24 接器 連生 64產 線號 由信VC 經Μ於 第 地 接 於 6 2 點 S. 替 極 閘 而 通 η 極 剛 二 於 第者 而:.: 018 態 狀 F P ο ΛΖ 方 處 8 4 禮 Mwn 晶 電 道 S 11 高點 於節 接電 連供 PP使 及 6 1* 體 晶 電 道 fiH 通 於 處 ο 2 線 出 輸 得 使 位 電 地 大 為 將 6 3 及 於四種組合中之第二種組合中,供電節點1 4保持於V c c ,但輸人沿蕃信號線2 2為埋輯高。產生器2 4跟著供應V ρ ρ 於閘極節點2 6 |使第一 ρ通道電晶體1 6被闞掉而打開第二η 通道電晶體48。自輸出線20至第二η通道電晶體之源極54 處之接地的控制路徑將輸出線拉至接地。因此,圖1之電 路做為反相器。 當供電節點1 4於V c c時,第二ρ通道電晶體1 8及第一 η通 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) 9 線 經濟郎中央榡準局Η η消t合作社印製 A7 B7 五、發明説明(7 ) 道甯晶體4 6皆對電路操作透明。亦即,電晶體二者皆保持 於Ο N狀態,而藉改變二閘極2 8及5 0處之電位而將第一 P通 道甯晶體16及第二η通道電晶體48切.換為ON及OFP。藉維持 閘極3 (3於接地高電壓探測器3 2設立第二p通道電晶體1 8之 電 供 壓 電 高 準 位 號 信 入 輸 及 壓 電 電 供 之 合 。 組 況種 狀三 護 第 保於 ΤΠΝ 中 VP式 立模 設此 Μ 於 換 。 切低 被輯 10逛 線 號 信入、、 及 4 11 點 節 電 供 於 之 6 11 體 晶 電 道 通 Ρ 第 晶 電 道 通 η 二 第 地比 對 相 伏 為 ο 極 入為閘 輸28之 之極48 22閘體 徑 路 地 接 之 ο 2 線 出 輸 自 來 使 掉0 體 晶 ο Ν 電 ο f 二 鬅伏 晶 ο 電 之 而 處 特50 電 3 供極 壓閘 電 之 高 1 Μ131 〇 晶 塞電VP 閉道之 被通14 過 越 體 晶 電 而 (請先閱讀背面之注意事項再填寫本頁) 高 於 器 測 探 極 閘 於 持 保 Ρ 二點升 第節拉 至電被 C 比、 ο C 俘 2 IV自線 供双⑴ Μ 被輸 許 允 Μ C C V 之 電 高 於 持 保 ο 1Χ 電 供 壓 電 高 0 Ρ 中 p V 種 即 一 ’ 後 準最 位之 之中 4 1 合 點組 節種 電 四上、 至 高 輯 埋 至VP 換為 切成 被28 22極 線閘 號 之 信16 但體 ’ 晶 ass 8 2S5>3ΈΓ 下 況 情 此 於
點 節 電 供 於 配 匹M 道 0 通 S P 準 一 位 第之 、-° 線1 掉 關 被 體 晶 電 道 通 Ρ i 第 此 因 立 設M 植 晶 電 開 打 地 時 同 ο 5 極 閘 之 第 <z ί m d 晶 輸 電I — 至 道 徑 通 na路 二 地 接 體 線 20 ° 如上所述,信號線2 2處之埵輯位準被反相,依撺供電節 點14之電位而使輸出線20切換於0伏特及Vcc或0伏特及Vpp 之間。各電晶體16,18,46及48皆為薄閘極電晶體,使得 反相器能工作於高速。藉V c C於供電節點1 4,薄閘極電晶 本紙張尺度遍;fl中國國家標準(CNS ) A4规格(21〇X297公芨) Γ 1 Q _ A7 B7 經濟郎中央標準局Η工消費合作fL印聚 五、發明説明( 8 ) 1 1 體 不 易 遭 受 閘 極 輔 肋 接 面破 壞 0 然 而 Vpp會超過電晶體 1 1 I 之 破 壞 電 壓 〇 第 二 ρ通道電晶體丨8反第- 一 η 通道電晶體46皆 1 1 I 被 包 括 於 電 路 中 防 止 損壊 其 他 的 個 電晶體1 6及4 8。 當 請 先 1 1 第 —-‘ η通道電晶體4 8為0 F F時 第 一 η通道電晶體46會防止 閱 讀 背 1 I ιέ | 滿 V p Ρ抵達第- 一 η 通 道 電 晶體 〇 這 是 因 為 當第一電晶體46 之 之 1 /-£- a. 1 源 極 66 之 接 面 及 第 二 電 晶髖 48 之 汲 極 52 達到一電位相等 於 惠 事 1 項 1 電 晶 體 之 閘 極 5 6及 臨 限 電壓 時 第 __. 電 晶體4 6會被關掉 而 再 填 1 寫 ‘考 不 會 有 電 壓 增 加 到 達 第 二電 晶 體 48 之 汲 極52。於上述之 具 本 頁 1 體 例 中 閘 極 電 m 56為 5V之 Vc C電壓而臨限電壓可約為1 V 1 1 t 因 此 通 過 第 二 電 晶 體 48之 汲 極 52及 源 極54之電壓被限 制 1 I 於 4 V 〇 狄 而 這 些 電 壓 於本 發 明 並 非 重 要0 1 訂 當 閘 極 節 點 26被 信 號 線22之 理 輯 高 帶 至Vpp位準時,二 二 η 1 通 道 電 晶 體 4 6及 48 會 被 打開 〇 於 此 同 時 ,第一 P通道電晶 1 1 體 16 會 被 關 掉 〇 第 二 ρ通道電晶體1 8也會被關掉,因為於 1 1 接 dd 節 點 3 8 之 位 準 會 降 至一 電 懕 相 等 於 閘極36之閛極電 壓 1 線 ! 1 I m 去 ρ通道電晶體1 6及1 8之臨限電歷 、因為二電晶體1 6及 18 皆 OFF 控制電晶體1 6不會降整個V Ρ Ρ 位準。 1 1 高 電 m 探 測 器 32確 定 自供 電 節 點 14至 輸出線2 0之第一 控 1 1 制 路 徑 是 否 可 操 作 於 Vc c或V P P 〇 依 據 該 確定,探測器跟 著 1 1 設 保 護 狀 況 或 一 非 保護 狀 況 於 第 二 ρ通道電晶體1 8。 1 | 於 1¾ m 信 號 產 生 器 24 内之 薄 閘 極 M0S電晶賭也可達成相 1 | 同 的 保 護 〇 線 68被 包 括 K供 應 一 信 號 至 產生器2 4電路内 之 1 1 I 保 si M0S電晶體 未圖示。 1 1 琨 在 參 眧 圖 2 其顯示包括如圖1 之 相 同元件之第二反 相 1 1 本紙张尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -ι ι - 經濟郎十火標準局工消费合作杜印^ B7 五、發明説明(9 ) 器電路70,但為不同之配置。可在内地交替於Vpp及接地 之間的高電壓供電72被埋接至Vpp/Vcc開關74JW_ 1之Vpp /Vcc開關12之相同方式供懕Vcc或Vpp於供電節點76。電路 之第一控制路徑包括一控制P通道電晶體7 8及一保護p通道 電晶體8 0。當各p通道電晶體為0 N時,輸出線8 2會處於與 供電節點7 6之相同位準。第二控制路徑包括一控制η通道 甯晶體84及一保護η通道電晶體86。因為控制電晶體78及 84之閘極88及90被連接,一控制路徑於電路70接收電力之 全部時間時圼電開路而另一者則圼電短道。 高電魈探測器9 2被直接連接以監測供電節點7 6之電懕位 準。於供電節點之V c c會引致探測器設立一非保護狀況, 其中保護P通道電晶體8 0之閘極9 4為接地。於供電節點7 6 之V p p會升高閘極9 4之位準至V c c Μ設立保護狀況。 保護η通道電晶體8 6之閘極9 6被固定於V c c。因此|在沒 有控制η通道電晶體8 4被關掉及於輸出線8 2之高電壓的組 合時,保護η通道電晶體86於電路之操作保持透明。控制 馑晶體78及84之閘極88及90各連接至一控制信號裝置98。 該裝置可以相同方式工作如圖1之信號產生器,但非緊要 。該裝置接收來自Vpp/Vcc關關74之輸人。選擇性地|輸 入線100之位準可連接或不連接,閘極88及90至供電節點 76。因此,於Vcc操作中,藉改變信號線100之理輯位準可 將閘極8 8及9 0切換於V c c及接地之間。於V p p操作中,信號 輸入線100之理輯位準會確定閘極88及90是否於大地電位 2¾ 於 V ρ μ。 本紙依尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) _ ι 9 _ (請先閲讀背面之注意事項再填寫本頁) 'r --° A7 B7五、發明説明(ι〇) 樓 晶 電 經濟郎中央標準局Θ工消f合作杜印製 工則 式 -方PP 之/ 述 S黏. 圖節 照 電 參供 於而 ] F 同 F -J 相 以 6 8 及 為 1 QST 道 通 P 制 控 過 通 壓 瞿 全 止 OF防 為以 8 Ϊ 7 掉 體關 晶 會 i ο 筲 8 道體 通晶 p S ϋ1 $ ί 道 控 若ρίι 。 護 保 作 壓 電 極 閘 之 4 9 極 閘 於 低 會 不 面 接 之 體 晶 電 道 通 Ρ 二 ο 禮 Ηβη 晶 臨制 之 控 體過 晶 通 電制 去限 ί 6 減 8 體 晶 電 道 通 η 3 保 式 方 的 同 相 ο 壓 電 良 壓 電 之 4 8 體 晶 電 道 通 Π 用 使 一 如 用 ’ 利況 述狀 描護 及保 月 β, 印 參 說及 已護 然保 雖之 體 晶 電 護 保 立 設 M 器 測 探 壓 電 高 器 相 反 於 體 晶 電 道 通 及 體 晶 護 保 0 一 路 及電 體他 晶 其 電於 制用 控運 i 可 ο& 要合 緊組 非 之 此器 惟測 ’ 探 中壓 路 電 電 高 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐) 3 11 (請先閲讀背面之注意事項再填寫本頁) 訂
Claims (1)
- 修 •ί· Λ8 B8 C8 D8 85. 5. 6修正本 申請專利範圍 含 包 路 電壓 電 高 -jt 種 1 係 第值 之 數 大之 (1壓 數電 之 電 位 供 遒 二 地第 大該 比 , 於 間 換之 切壓 M電 用電 » 供 置二 裝第 人及 輸壓 壓電 馑 電 供 /^1 路 制 控 之 點 ff- i 出 輸 -· 及 置 裝 入 ; 輸壓壓 電該 供於 一 合 第耦 該個 於 一 大 電 S 切 Mo; W 護極極 保闕閘 一 一 該 及有之 體具體 晶 各品 § § 緩 ίρΠΓ «Ur S-J曰 s o U.0 ο Μ I Η nu -Λ. ^uu $ S φ 控Μο控 一 護該 之 保至 聯及接 串體連 一 晶 , 括電置 包制裝 徑控入 路該輸 制,號 控體信 該 晶 及 狀 N 於 ΛΜ 晶 電 (請先閱绩背面之注意事項再楨寫本頁) 裝立 入設 輸 Μ 壓時 及 電Μ ; 該 I电 間 定 電 之 確供 態 MLI-; 狀用二 P , 第 1置該 裝在 測位 探 電 壓出 電輸 高於 之 , 出位 MO輸電 制進出 控 二 輸 該 具之 換 置 況 狀 護 保 之 體 晶 電 、-·* 護 保 該 立 設 M 時 壓 M 0 電 保供 該正 1 亥 i ^3P 第 , 該 於 位 電 出非 輸 之 體 於 晶 且 ‘I电 保 況 狀 閘 該 之 體 晶 電 <二 S 持 維 質 :貨 被 體 MO晶 護電 保OS 亥 4 JUB 於 Jl 胞 4 I t0 電 JiM 極fl該 閘of去 中該減 其越壓 為横電 E 狀使二 護,第 保極該 之 壓 -ί^ι 限 臨 及 極 閘 之 ^i Μ 骨 制 晶 控 電 之GS 中 0 狀 態 狀 經濟部中央標準局爲工消費合作社印製 0 iw Ji 該 f ο 去 該減 越多 横 至 中壓 其電 為電 況供 狀 一 護第 保該 非於。 該持 壓 , 維電 差質限 Ϊ冑 S 之 ΜΟΙΙ 制 晶 控電 之OS 制 控 •i-0 中 其 路 電 之 項 豊 i 耷 a〇ar ΐπ 兰"' 晶 保至 電 該接 S . ο 4 翅 彳接被 辿極 極汲 汲該 該 之 11體 ’ 晶 置 電 ^ S ο 入Μ ,、助 i 第壓 圍锺 範該 利至 專接 請連 申極 如 源 2 該 之 ί、 仿 該 極 源 之 體 晶 電 路 遒 之 項 第 圍 範 利 專 。 謫 點 Ψ 'ρ Π 6 •li,3 T 装 ssg? 探0馆 0 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公濩) 經濟部中央標準局員工消費合作社印裝 A8 B8 C8 D8六、申請專利範圍 置被連接至該第二正供遒遒壓之遒壓源κ監測該馆壓源。 4 .如申請專利範圍第1項之電路,其更包含一自該輸出 節點至大地電位之第二控制路徑,該第二控制路徑包括一 串聯之第二保護MOS電晶體及一第二控制MOS電晶體,si第 二控制Μ 0 S電晶體具有一閘極耦合該信號_人裝置Μ切換 至一 Ο Ν / 0 F F狀態相反於該第一控制路徑之該控制Μ () S電晶 體之ΟΝ/OFF狀態,該第二保護MOS電晶體具有-阐極連接 至一固定電壓源Μ設立保護狀況,其中横越該〇 f f狀態中之 染'二控制Μ 0 S爾晶體被維持於該固定電壓減去該吊二保護 MOS電晶體之臨限電饜。 5 .如申請專利範圍第1項之電路,其中該控制及保護Μ 0 S 電品體皆為Ρ通道電晶體,當該供甯師點於該第二正供電 電饜時,該高電壓探測裝置設定該保護MOS遒晶體之該閘 極於該第一正供電電壓•因而設立該保謅狀況。 6 .如申請專利範圍第〗項之電路,其中各該控制電晶體 及保護MOS電晶體具有一破壞電壓於該第一正供電電壓及 該第二£供電電壓之間。 7 .如申請専利範圍第/項之電路 > 其屮該信號輸入裝置 包括一高電壓信號產生器連接Μ接收控制信號且將控制信 號之正循環之電懕位準升遛至實質等於該第二正供電電壓 之值。 8 . —種高電壓電路,包含: 第一切換裝置,用以供應一高電魘< V ρ ρ )及一大於大地 電位之低電壓(V c c )之一者; HI — - - —^n - - — — -i -- I - i i - -1 I I- 1---1 I— I 一eJIf— (請先閱讀背面之注意事項再填寫本!) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 2 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印裝 六、申請專利範圍 1 1 I 第 一 P通道電晶體 具有- 極 及 -汲極及一 源極 連 1 1 I 接 至 該 第 一切換裝 置 1 1 I 一 第 二 P通道電晶體 具有- -汲 極 及- -閘極且具 有一 源 請 1 1 Μ | 極 連 接 至 該第一 P通道電晶體之該 汲 極 讀 背 | 1 控 制 信 號裝置, 用 以 分別選 擇地切換 該第 -* P通 道電 晶 之 vi 1 I 意 1 | 體 之 該 閘 極於一正 電 壓 及大地 電位之間 以將 - Ρ通 道 事 項 1 I Μ 晶 體 OFF及 0H ; 再 填 1 第 二 切 換裝置, 回 nhx 愿 該第一 切換装置 及連 接至該第二 :Ρ 寫 本 頁 1 通 道 電 晶 體之該閘 極 用Μ當 該第 換装 置供應V Ρ P 時 1 1 VX 施 加 Vc C及當該第- -切換裝置供 應 V c c 時Μ 施加大地電位。 1 1 9 . 如 申 請專利範 圍 第 8項之電路 其中該第二切 換裝 置 1 訂 括 — 高 電壓探測 器 連 接以監 測- -高谨 壓源 至該第一切換 I 裝 置 〇 1 1 10 .如申請專利範圍第8項之 甯路 其 更m 含第- -及第二 1 1 η通ϋ 1電晶體及一輸出節點,該輸 出 節點係於該第 二P通道 1 電 晶 體 之 該汲極, 該 第 一及第 二 η 通 道電品體被串 聯Μ 形 1 I 成 —- 路 徑 自該輸出 節 點 至大地 電位 0:¾ 第-- η通道 電晶 體 1 1 具 有 閘 極迪接至 固 定 於V c c m 二 η 通道 電晶體被連接 1 1 至 該 控 制 信號裝置 0 1 1 11 .如申請專利範圍第1 〇項之電 路 ,其中該第· Ρ通道電 1 | 晶 體 之 該 閘極被連 接 至 該第二 η通 道 遒晶體之該閘 極。 1 I 12 .如申謫專利範圍第1 〇項之電 路 ,其中該控制 信號 裝 1 1 置 所 產 生 之正電壓 之 值 等於Vp Ρ ° 1 1 1 3 .如申請專利範圍第8項之 電路 其 中該 控制信號裝置 I 1 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨OX?·97公釐〉 -3 - ABC0 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 包括一信號輸人及一產生器K將該信號輸入處之信號正電 位位準升懕,該升壓電位位準之值等於V p P。 1 4 .如申請專利範園第8項之電路,其中該第一及第二P 通道電晶體皆為薄閘極Μ 0 S電晶體。 1 5 . —種高電壓反相器電路,包含: 一信號輸入ί 一信號輸出,其被切換於0伏特及一正電壓位準(v c C )及 0伏特及一升壓正電壓位準(V P p ) Μ N應該信號_入; 電龆供應裝置,具有-·第一節點Κ選擇地⑶換於該第一 節點之電位於V c c及V p p之間: 一耦合於該第一節點及該信號輸出之第-控制路徑,該 第一控制路徑包括串聯之第·及第二p通道電晶體,該第 一 P通道電晶體之源極連接至該馑懕供電裝置,該第二p通 道電晶體之汲極連接至該信號輸出•各該第一及第二p通 道電晶體具有一閘極; 探測裝置,耦合至該電壓供馇裝置結合,用Μ於第一 S0 點於V c c時Κ供應大地電位至該第二ρ通道電晶體之該閘掻 及於該第一節點於V P p時以供應V c c至該第二p通道電晶體 之該閘極; 一自該信號輸出至大地電位之第二控制路徑,該第二控 制路徑包括串聯之第一及第二η通道電晶體,該第一 η通道 電晶體之汲極連接至該信號輸出,該第二η通道電晶體之 源極連接至大地電位|該第一 η通道電晶體具有一閘極連 接Μ接收一固定的V C C ;及 本紙張尺度適用中國國家榡準(CNS ) Α4規格(210Χ297公釐) _ Λ - n m ml 1^1 I -i-I -I I >^i-ll n^i 1^1 ^^^1 I 、v5 (請先閱讀背面之注意事項再填寫本頁) 六、申請專利範圍 置第 裝該 換至 切接 有 具 第 及 道 通 P Λ8 B8 C8 D8 出 輸 信 該 一 以 有用 具, 且極 入閘 輸之 號體 信晶 該電 至道 接 I 入 輸 通 Π 該 I电 至|1:. 壓 該 電 , 正 位 i 甯 應地 供大 K 應 時供 高 Μ 輯時 埋低 於輯 入遲 輸於 號入 輸 號 信 該 於 及 極 閘 第 該 夺M :止 ¾ 0 且 晶 ΡΡ電 點pig 節 一 一 第 第 該 該 ’ 當時 ’ 0 中閘 其該 . 至 態饜 狀電 FF正 ly 該 應 供 011置曰s 裝 換 切 該 電 道 通 至 轉 第 該 於 持 維 質 賁 被 壓 二 電第 極該 汲去 之 減 體壓 通 Ρ 電 極 閘 之 體 晶 電 道 U 通M p .wa' - 3. ;ί 限 臨 之 體 晶 電 道 被 置 裝 換 切 該 其 路 電 之 項 5 11 第 圍 範 利 專 請 Ψ 如 位 電 之 Ρ Ρ V 於 等 質 實 1 於 壓 電 正 該 應 供Κ 接 -ί > 如 及 道 通 極0 5 -lr 1 0 第為 圍皆 範體 利晶 專電 請道 申通 P 第 及 I Μ 該 其 路 電 之 項 體 晶 I电 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央梯隼局負工消費合作社印製 本紙張尺度適用f國國家標準(CNS ) A4规格(2丨0X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/180,689 US5493244A (en) | 1994-01-13 | 1994-01-13 | Breakdown protection circuit using high voltage detection |
Publications (1)
Publication Number | Publication Date |
---|---|
TW295718B true TW295718B (zh) | 1997-01-11 |
Family
ID=22661379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW084100482A TW295718B (zh) | 1994-01-13 | 1995-01-20 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5493244A (zh) |
EP (1) | EP0740861B1 (zh) |
JP (1) | JP3577316B2 (zh) |
KR (1) | KR100296197B1 (zh) |
CN (1) | CN1088943C (zh) |
DE (1) | DE69531820T2 (zh) |
TW (1) | TW295718B (zh) |
WO (1) | WO1995019660A1 (zh) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0124046B1 (ko) * | 1993-11-18 | 1997-11-25 | 김광호 | 반도체메모리장치의 승압레벨 감지회로 |
GB9423051D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | A voltage level converter |
JPH098632A (ja) * | 1995-06-23 | 1997-01-10 | Nec Corp | 半導体集積回路 |
US5614859A (en) * | 1995-08-04 | 1997-03-25 | Micron Technology, Inc. | Two stage voltage level translator |
US5834948A (en) * | 1995-09-21 | 1998-11-10 | Matsushita Electric Industrial Co.,Ltd. | Output circuit |
JP3530315B2 (ja) * | 1995-09-21 | 2004-05-24 | 松下電器産業株式会社 | 出力回路 |
US5748033A (en) * | 1996-03-26 | 1998-05-05 | Intel Corporation | Differential power bus comparator |
JPH09326685A (ja) * | 1996-06-05 | 1997-12-16 | Fujitsu Ltd | 半導体装置 |
DE19713833C1 (de) * | 1997-04-03 | 1998-10-01 | Siemens Ag | Eingangsverstärker für Eingangssignale mit steilen Flanken, insbesondere High-Low-Flanken |
US5963076A (en) * | 1997-04-14 | 1999-10-05 | Motorola, Inc. | Circuit with hot-electron protection and method |
US5933047A (en) * | 1997-04-30 | 1999-08-03 | Mosaid Technologies Incorporated | High voltage generating circuit for volatile semiconductor memories |
US6072351A (en) * | 1997-08-18 | 2000-06-06 | Advanced Micro Devices, Inc. | Output buffer for making a 5.0 volt compatible input/output in a 2.5 volt semiconductor process |
US6351157B1 (en) | 1997-08-18 | 2002-02-26 | Vantis Corporation | Output buffer for making a high voltage (5.0 volt) compatible input/output in a low voltage (2.5 volt) semiconductor process |
US5973900A (en) * | 1997-10-31 | 1999-10-26 | Micron Technology, Inc. | High voltage protection for an integrated circuit input buffer |
US6396315B1 (en) * | 1999-05-03 | 2002-05-28 | Agere Systems Guardian Corp. | Voltage clamp for a failsafe buffer |
WO2000070763A1 (en) * | 1999-05-14 | 2000-11-23 | Koninklijke Philips Electronics N.V. | A high-voltage level tolerant transistor circuit |
US6456152B1 (en) * | 1999-05-17 | 2002-09-24 | Hitachi, Ltd. | Charge pump with improved reliability |
US9143546B2 (en) | 2000-10-03 | 2015-09-22 | Realtime Data Llc | System and method for data feed acceleration and encryption |
TW521271B (en) * | 2001-04-27 | 2003-02-21 | Winbond Electronics Corp | Coupling circuit for preventing gate junction breakdown of flash memory |
GB0416174D0 (en) * | 2004-07-20 | 2004-08-18 | Koninkl Philips Electronics Nv | Insulated gate field effect transistors |
KR100654631B1 (ko) * | 2005-03-02 | 2006-12-08 | (주)아트칩스 | 고전압 출력보호회로 |
US8456463B2 (en) * | 2006-10-03 | 2013-06-04 | Analog Devices, Inc. | Low voltage driver for high voltage LCD |
US20120081165A1 (en) * | 2010-09-30 | 2012-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage tolerative driver |
CN104422873A (zh) * | 2013-08-20 | 2015-03-18 | 上海华虹宏力半导体制造有限公司 | 高压器件hci测试电路 |
CN104660248B (zh) * | 2013-11-19 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 上拉电阻电路 |
CN110071620B (zh) * | 2019-04-16 | 2021-08-20 | 华为技术有限公司 | 一种控制电路、电压源电路、驱动装置和驱动方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4161663A (en) * | 1978-03-10 | 1979-07-17 | Rockwell International Corporation | High voltage CMOS level shifter |
US4689504A (en) * | 1985-12-20 | 1987-08-25 | Motorola, Inc. | High voltage decoder |
US4845381A (en) * | 1987-10-01 | 1989-07-04 | Vlsi Technology, Inc. | Voltage level shifting circuit |
JPH01317022A (ja) * | 1988-06-16 | 1989-12-21 | Toshiba Corp | 電源切り換え回路 |
IT1225607B (it) * | 1988-07-06 | 1990-11-22 | Sgs Thomson Microelectronics | Circuito logico cmos per alta tensione |
GB2222045B (en) * | 1988-08-19 | 1993-04-07 | Motorola Inc | Transistor breakdown protection circuit |
JPH0793019B2 (ja) * | 1988-09-02 | 1995-10-09 | 株式会社東芝 | 半導体集積回路 |
US5208488A (en) * | 1989-03-03 | 1993-05-04 | Kabushiki Kaisha Toshiba | Potential detecting circuit |
US5029283A (en) * | 1990-03-28 | 1991-07-02 | Ncr Corporation | Low current driver for gate array |
US5157280A (en) * | 1991-02-13 | 1992-10-20 | Texas Instruments Incorporated | Switch for selectively coupling a power supply to a power bus |
US5128560A (en) * | 1991-03-22 | 1992-07-07 | Micron Technology, Inc. | Boosted supply output driver circuit for driving an all N-channel output stage |
US5136190A (en) * | 1991-08-07 | 1992-08-04 | Micron Technology, Inc. | CMOS voltage level translator circuit |
JP2567172B2 (ja) * | 1992-01-09 | 1996-12-25 | 株式会社東芝 | 半導体回路の出力段に配置される出力回路 |
US5278460A (en) * | 1992-04-07 | 1994-01-11 | Micron Technology, Inc. | Voltage compensating CMOS input buffer |
US5369317A (en) * | 1992-06-26 | 1994-11-29 | Micron Technology, Inc. | Circuit and method for controlling the potential of a digit line and in limiting said potential to a maximum value |
US5274276A (en) * | 1992-06-26 | 1993-12-28 | Micron Technology, Inc. | Output driver circuit comprising a programmable circuit for determining the potential at the output node and the method of implementing the circuit |
US5341045A (en) * | 1992-11-06 | 1994-08-23 | Intel Corporation | Programmable input buffer |
-
1994
- 1994-01-13 US US08/180,689 patent/US5493244A/en not_active Expired - Lifetime
-
1995
- 1995-01-10 CN CN95191236A patent/CN1088943C/zh not_active Expired - Fee Related
- 1995-01-10 EP EP95906820A patent/EP0740861B1/en not_active Expired - Lifetime
- 1995-01-10 DE DE69531820T patent/DE69531820T2/de not_active Expired - Fee Related
- 1995-01-10 WO PCT/US1995/000423 patent/WO1995019660A1/en active IP Right Grant
- 1995-01-10 KR KR1019960703733A patent/KR100296197B1/ko not_active IP Right Cessation
- 1995-01-10 JP JP51911695A patent/JP3577316B2/ja not_active Expired - Lifetime
- 1995-01-20 TW TW084100482A patent/TW295718B/zh active
Also Published As
Publication number | Publication date |
---|---|
EP0740861B1 (en) | 2003-09-24 |
JPH09507728A (ja) | 1997-08-05 |
KR970700395A (ko) | 1997-01-08 |
DE69531820T2 (de) | 2004-07-15 |
WO1995019660A1 (en) | 1995-07-20 |
EP0740861A1 (en) | 1996-11-06 |
CN1088943C (zh) | 2002-08-07 |
US5493244A (en) | 1996-02-20 |
EP0740861A4 (en) | 1998-09-16 |
JP3577316B2 (ja) | 2004-10-13 |
KR100296197B1 (ko) | 2001-10-24 |
DE69531820D1 (de) | 2003-10-30 |
CN1139997A (zh) | 1997-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW295718B (zh) | ||
TW480706B (en) | Memory repair circuit using antifuse of MOS structure | |
US7554379B2 (en) | High-speed, low-power level shifter for mixed signal-level environments | |
EP0898786B1 (en) | Method and apparatus for programming anti-fuses using internally generated programming voltage | |
TW465045B (en) | CMOS semiconductor integrated circuit | |
CN101740566B (zh) | 基于电流熔断的多晶熔丝电路 | |
US20120314524A1 (en) | Semiconductor device | |
CN106652926A (zh) | 显示面板、其制造方法与其驱动方法 | |
TW557398B (en) | Active matrix liquid crystal display and method of driving a thin film transistor array in an active matrix liquid crystal display | |
US20080055965A1 (en) | Non-Volatile Memory Cell In Standard CMOS Process | |
KR102351910B1 (ko) | 반도체 회로 배치를 위한 장치 및 방법 | |
US20120044741A1 (en) | Semiconductor device having memory unit, method of writing to or reading from memory unit, and semiconductor device manufacturing method | |
JP2011066129A (ja) | 半導体装置 | |
US20020036518A1 (en) | Read-out circuit | |
CN106547332A (zh) | 电源启动重置电路、电源启动重置方法及其电子装置 | |
DE69615940D1 (de) | Schaltkreis zum Setzen des Testmodus bei einem Halbleiterspeicher | |
TW462047B (en) | Nonvolatile semiconductor memory device having a reference cell array | |
JPH10154756A (ja) | セルライブラリおよび半導体装置 | |
JPS60500641A (ja) | Mosデプレション負荷回路 | |
JPS586234B2 (ja) | 半導体記憶装置 | |
TW495962B (en) | Semiconductor memory and method for driving the same | |
CN102117657A (zh) | Eeprom的读取电路 | |
JPH01112594A (ja) | 信頼性を向上させるためにトンネル素子の数を減らした不揮発性シャドウ・メモリセル | |
JPH118928A (ja) | 短絡防止回路 | |
TW470988B (en) | Laser fuse structure of memory device |