DE69531823T2

DE69531823T2 - Asymmetrische Verriegelungsschaltung und diese enthaltende Schmelzsicherungsschatung

Info

Publication number: DE69531823T2
Application number: DE69531823T
Authority: DE
Inventors: Luigi Pascucci; Paolo Rolandi; Antonio Barcella; Marco Fontana
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1995-07-28
Filing date: 1995-07-28
Publication date: 2004-07-01
Anticipated expiration: 2015-07-29
Also published as: US5659498A; EP0756379B1; DE69531823D1; EP0756379A1

Description

Die vorliegende Erfindung betrifft eine asymmetrische Verriegelungsschaltung und eine vollkommen statische, wenig Energie verbrauchende Schmelzsicherungsschaltung mit einer solchen Verriegelungsschaltung.
Es ist bekannt, dass eine statische RAM-Zelle oder irgendein Element eines Registers, das in Mikroprozessoren implementiert werden kann, eine geeignete Voreinstellungsschaltung benötigt, wenn das Bauelement eingeschaltet wird. Deshalb muss ein statisches RAM einen vorhersehbaren anfänglichen Speicherstatus einnehmen, den man durch eine Vorspeicherinformation in den einzelnen Zellen erhält, die den RAM-Speicher bilden.
Während der Herstellung wird jede Zelle so voreingestellt, dass sie eine binäre Null oder Eins repräsentiert, so dass während des Betriebes der Zustand der Zelle schalten kann, um binäre Informationen zu speichern.
Wie bereits erwähnt, um eine binäre Information in den RAM-Zellen vorzuspeichern, ist es notwendig, eine geeignete Voreinstellungsschaltung zu haben, was den Nachteil hat, dass die Größe der Schaltung wächst.
Anstelle von nichtflüchtigen Speichern der EPROM-, EEPROM- und FLASH-Art ist es bekannt, Schmelzsicherungen zu verwenden, um Ereignisse zu speichern und programmierbare Konfigurationen vorzusehen. In Redundanzschaltungen werden die Schmelzsicherungen verwendet, um die Adresse der Speicherleitung zu speichern, die durch die Redundanzschaltung ersetzt wird.
Statische Schmelzsicherungen werden außerdem zur Konfiguration von integrierten Schaltungen in nicht flüchtiger Weise verwendet, in denen sie Schalteigenschaften annehmen können.
Eine andere Anwendung kann in der Programmierung von Verzögerungen und Sprüngen in nichtflüchtiger Weise bestehen. Ein Nachteil von bekannten Schmelzsicherungen besteht darin, dass sie relativ kompliziert sind und einen beträchtlichen Abschnitt von Silizium auf dem integriertem Chip aufgrund der Anzahl der verwendeten Komponenten einnehmen.
Ein weiterer Nachteil besteht darin, dass die Schmelzsicherungen gegen zufälliges Programmieren, bekannt als „soft-writing", in einer komplizierten Wiese geschützt sind.
Wenn außerdem die Schmelzsicherung noch zu programmieren ist, d. h. sozusagen wenn sie sich noch im „jungfräulichen" Zustand befindet, hat sie einen beträchtlichen Verbrauch. Dieser Verbrauch, der sich durch die Anzahl der in einer integrierten Schaltung vorgesehenen Schmelzsicherungen multipliziert, ist nicht vernachlässigbar.
Die EP-A-0 650 257 offenbart eine asymmetrische Verriegelungsschaltung mit über Kreuz geschalteten CMOS-Invertern. Die Asymmetrie wird durch Einstellung der W/L-Verhältnisse der einzelnen FETs erreicht. Kondensatoren sind vorgesehen, um die Knoten-Kapazität zu erhöhen. Dieses Verschieben der Größen der p-Kanal-Transistoren und n-Kanal-Transistoren verändert den logischen Schwellwert eines CMOS-Inverters, vgl. JP 57 010 533 in Patent Abstracts of Japan oder US-A 4 703 201.
Gemäß dem Buch von P. R. Gray und R. G. Mayer „Analysis and Design of Analog Integrated Circuits", dritte Auflage, J. Wiley & Sons, New York, Chichester, Brisbane, Toronto, Singapor, 1993, auf den Seiten 62 und 63, besitzt jeder FET eine eigene Schwellwertspannung, die gewöhnlich bei der Verarbeitung durch Implantation von zusätzlichen Störstellen in den Kanalbereich eingestellt wird.
Deshalb ist es ein Ziel der vorliegenden Erfindung, eine asymmetrische Verriegelungsschaltung zu schaffen, die als ein Element verwendet werden kann, das bei eingeschalteter Spannung automatisch in einen definierten Zustand voreingestellt werden kann, und eine vollständig statische, wenig Energie verbrauchende Schmelzsicherungsschaltung mit einer solchen Verriegelungsschaltung zu schaffen.
In Anbetracht dieses Ziels ist es eine Aufgabe der vorliegenden Erfindung, eine vollkommen statische, wenig Energie aufweisende Schmelzsicherungsschaltung zu schaffen, die die asymmetrische Verriegelungsschaltung aufweist und in struktureller Hinsicht einfacher als die bekannten Schmelzsicherungsschaltungen ist.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine vollkommen statische, wenig Energie verbrauchende Schmelzsicherungsschaltung zu schaffen, die eine geringere Anzahl von Komponenten als bekannte Schmelzsicherungsschaltungen erfordert.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine vollkommen statische, wenig Energie verbrauchende Schmelzsicherungsschaltung mit einem einzigen programmierbaren Element zu schaffen.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine vollkommen statische, wenig Energie verbrauchende Schmelzsicherungsschaltung zu schaffen, die gegen zufälliges Programmieren, als „soft-writing" bekannt, geschützt ist.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine vollkommen statische, wenig Energie verbrauchende Schmelzsicherungsschaltung zu schaffen, die für die Durchführung von statischem Lesen geeignet ist.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine vollkommen statische, wenig Energie verbrauchende Schmelzsicherungsschaltung zu schaffen, die keine besonderen Leseschaltungen erfordert.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine vollkommen statische, wenig Energie verbrauchende Schmelzsicherungsschaltung zu schaf fen, die frei von Verbrauch ist, nachdem der Entscheidungsschritt stattgefunden hat.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine vollkommen statische, wenig Energie verbrauchende Schmelzsicherungsschaltung zu schaffen, die Steuerungsschaltungen vermeidet.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine asymmetrische Verriegelungsschaltung und eine vollkommen statische, wenig Energie verbrauchende Schmelzsicherungsschaltung mit einer solchen Verriegelungsschaltung zu schaffen, welche sehr zuverlässig und relativ einfach herzustellen sind, und zwar zu konkurrenzfähigen Kosten.
Dieses Ziel, diese Aufgaben und weiteres, was nachfolgend deutlich wird, werden durch eine Verriegelungsschaltung gemäß Anspruch 1 erreicht.
Die Eigenschaften und Vorteile der Erfindung werden aus der Beschreibung eines bevorzugten, jedoch nicht ausschließlichen Ausführungsbeispiels deutlich, die auf nicht beschränkende Weise in den nachfolgenden Zeichnungen dargestellt ist, wobei
1 ein Schaltbild der asymmetrischen Verriegelungsschaltung gemäß der Erfindung ist;
2 ein Schaltbild einer ersten Ausführung der Schmelzsicherungsschaltung mit der in 1 gezeigten asymmetrischen Verriegelungsschaltung ist;
3 ein Schaltbild einer zweiten Ausführung der Schmelzsicherungsschaltung mit der in 1 gezeigten asymmetrischen Verriegelungsschaltung ist.
Unter Bezugnahme auf 1 weist die Verriegelungsschaltung gemäß der vorliegenden Erfindung einen ersten Transistor 2 der P-Kanal-Art mit einem hohem Schwellwert in Bereich von 1,7 V auf. Der Drain des Transistors 2 ist an eine Versorgungsspannung V_DD angeschlossen, während die Source an den Drain eines zweiten Transistors 3 der N-Kanal-Art mit einem geringen Schwellwert (im Bereich von 0,3 V) angeschlossen ist. Die Source des zweiten Transistors 3 ist an Masse GND angeschlossen.
Die Verriegelungsschaltung 1 weist ferner einen dritten Transistor 4 der P-Kanal-LVS(Light Voltage Shift)-Corrected-Threshold-Art mit einem durchschnittlichen Schwellwert im Bereich von 0,9 V auf. Der Drain-Anschluss des dritten Transistors 4 ist an die Versorgungsspannung V_DD angeschlossen, während der Source-Anschluss an einen vierten Transistor 5 der N-Kanal-LVS-Art mit einem korrigierten Schwellwert (typischerweise 0,8 V, höher als der entsprechende Transistor 3) angeschlossen ist. Der Source-Anschluss des vierten Transistors 5 ist gegen Masse geschaltet.
Ein erster Knoten 6 ist auf der Leitung vorgesehen, die den ersten Transistor 2 und den zweiten Transistor 3 verbindet, und an die Gates des dritten Transistors 4 und des vierten Transistors 5 angeschlossen. In ähnlicher Weise ist auf der Leitung, die den dritten Transistor 4 und den vierten Transistor 5 miteinander verbindet, ein zweiter Knoten 7 vorgesehen, der an die Gates des ersten Transistor 2 und des zweiten Transistors 3 angeschlossen ist.
Auf diese Weise bilden die ersten vier Transistoren 2 bis 5 eine klassische Latch-Struktur, die aufgrund der verschiedenen Schwellwerte bewusst asymmetrisch ist, so dass nach Einschalten der Versorgungsspannung V_DD der erste Knoten 6 gegen den Massewert GND tendiert, während der zweite Knoten 7 gegen den Wert der Versorgungsspannung V_DD tendiert.
Um den Betrieb der Latch-Struktur zu erleichtern, ist ferner ein erster Kondensator 12 vorgesehen, der zwischen den ersten Knoten 6 und der Masse GND geschaltet ist. Der erste Kondensator ist in vorteilhafter Weise im N-Diffusionsbereich vorgesehen.
Ein zweiter Kondensator 13 ist ebenfalls vorgesehen, und zwar in vorteilhafter Weise im P-Diffusionsbereich, und zwischen dem zweiten Knoten 7 und der Vorsorgungsspannung V_DD geschaltet.
2 ist ein Schaltbild einer ersten Ausführung der zuvor beschriebenen Verriegelungsschaltung und einer vollkommen statischen Schmelzsicherungsschaltung.
Ein zurücklaufender Zweig ist mit dem zweiten Knoten 7 der Verriegelungsschaltung 1 verbunden und besteht aus einem fünften Kaskaden-Transistor 8 der N-Kanal-Art mit einem niedrigen Schwellwert (im Bereich von 0,3 V), der in Reihe mit dem Drain-Anschluss eines sechsten Dual-Gate-Transistors 9 der nicht flüchtigen N-Kanal-Art geschaltet ist. Der Transistor 8 ist nicht unentbehrlich für den Betrieb der Schaltung, hat jedoch den Zweck, die Spannung am Drain des Transistors 9 einzustellen. Der sechste Transistor 9 besitzt einen hohen Schwellwert (etwa 2,1 V) und wirkt als Schmelzsicherung für die Schaltung, d. h. ist sozusagen programmierbar. Der andere Anschluss (Source-Anschluss) des nichtflüchtigen Transistors 9 ist gegen Masse geschaltet.
Die Gate-Anschlüsse der Transistoren 8 und 9 sind mit der Versorgungsspannung V_DD verbunden. Wenn auf diese Weise die Versorgungsspannung V_DD den Schwellwert des nichtflüchtigen Transistors 9 erreicht, werden die Transistoren 8 und 9 eingeschaltet und wird der zweite Knoten 7 mit der Masse GND verbunden, während der erste Knoten 6 aufgrund der Latch-Struktur mit der Versorgungsspannung V_DD verbunden wird.
Der nichtflüchtige Transistor 9 ist in Reihe mit einem programmierbaren Zweig geschaltet, der von einem LVS-N-Kanal-Transistor 11 mit einem durchschnittlichen Schwellwert im Bereich von 0,8 V gebildet wird. Dieser Transistor 11, der in geeigneter Weise vorgespannt ist, wirkt als Stromquelle während der Programmierung.
Der Betrieb der Verriegelungsschaltung gemäß der vorliegenden Erfindung ist wie folgt.
Wenn die Versorgungsspannung eingeschaltet ist, neigt der erste Knoten 6 der Verriegelungsschaltung 1 dazu, auf dem Wert der Masse GND zu bleiben, da der einen niedrigen Schwellwert aufweisende Transistor 3 zu leiten beginnt, und tendiert der zweite Knoten 7 zur Versorgungsspannung V_DD. Auf diese Weise stellt sich die Verriegelungsschaltung 1 selbst ein, wenn sie eingeschaltet wird, und zwar in einen definierten Zustand aufgrund der Asymmetrie, die man durch Differenzierung der Schwellwerte der zwei N-Transistoren und der Schwellwerte der zwei P-Transistoren erhält.
Den Grund, warum die Schwellwerte der P-Transistoren ähnlich wie die Schwellwerte der N-Transistoren zueinander unterschiedlich sein müssen, kann man deutlich aus 1 erkennen. Falls der Umkehrübergangsstrom der P-Transistoren 1 und 3 höher als der Umkehrstrom der N-Transistoren 2 und 4 ist, liegen bei eingeschalteter Spannung die beiden Knoten 6 und 7 der Verriegelungsschaltung 1 auf einer Spannung, dessen Wert gleich der Versorgungsspannung ist. Wenn der Wert der Spannung den Wert des Schwellwertes des N-Transistors 3 erreicht, entlädt sich der Knoten 6 zur Masse (GND) hin.
Falls stattdessen der Umkehrübergangsstrom der P-Transistoren 1 und 3 geringer als der Umkehrübergangsstrom der N-Transistoren 2 und 4 ist, werden dann bei eingeschalteter Spannung beide Knoten 6 und 7 der Verriegelungsschaltung 1 mit der Masse (GND) verbunden; sobald die Spannungsquelle einen Wert erreicht, der gleich dem Schwellwert des P-Transistors 4 ist, wird der Knoten 7 mit der Versorgungsspannung V_DD geladen.
In den beiden zuvor beschriebenen Fällen befindet sich die Verriegelungsschaltung 1 in einem definierten und eindeutig bestimmten Zustand.
Der Betrieb der Schmelzsicherungsschaltung, die in 2 gezeigt ist und die Verriegelungsschaltung von 1 enthält, ist für den ersten Schritt ähnlich, bei welchem die Spannung eingeschaltet wird. Anschließend bei etwa 2,1 V schaltet der nichtflüchtige Transistor 9 durch (, während der Transistor 8 bereits eingeschaltet ist, wenn V_DD = 0,5 V ist), und der Betrieb der Verriege lungsschaltung kehrt sich um, d. h. sozusagen wird der zweite Knoten 7 gegen Masse GND geschaltet und der erste Knoten mit der Versorgungsspannung V_DD verbunden, und zwar unterschiedlich gegenüber dem anfänglichen Vorgang.
Die Schwellwerte und die Innenwiderstände der Transistoren 4, 8 und 9 und der Wert des Kondensators 13 (der am Knoten 7 angeschlossen ist,) sind so gewählt, dass die Spannung am Knoten 14, der am Drain des nichtflüchtigen Transistors 9 angeschlossen ist, niemals einen Wert von etwa 1 V übersteigt. Auf diese Weise werden gefährliche Spannungen am Drain des nichtflüchtigen Transistors 9 vermieden, die zufällig den Transistorprogrammieren könnten.
Während der Programmierung wird eine hohe Spannung von etwa 12 V an die Gates des nicht flüchtigen Transistors 9 und des Transistors 8 angelegt. Eine hohe Spannung von etwa 12 V wird ebenfalls an das Gate des programmierenden Transistors 11 angelegt, während eine Spannung im Bereich von V_DD an seinem Drain angelegt wird. Die hohe Spannung am Gate des Transistors 11 hat den Zweck, einen kräftigen Programmierstrom im nichtflüchtigen Transistor 9 fließen zu lassen. Dies ist nur für EPROM- und FLASH-Speicher notwendig, während für EEPROM-Speicher es ausreichend ist, eine hohe Spannung am Gate des nichtflüchtigen Transistors zu haben.
Wenn eine hohe Spannung am Gate anliegt und ein kräftiger Strom über die Drain/Souce-Anschlüsse fließt, wird das schwebende Gate des Transistors 9 geladen und steigt sein Schwellwert auf 6 bis 7 V, d. h. sozusagen über den Wert von V_DD, der normal am Gate des Transistors 9 anliegt.
Wenn auf diese Weise der Transistor 9 programmiert worden ist, indem eine Spannung V_DD an seinem Gate anliegt, leitet er nicht mehr und zieht den zweiten Knoten nicht mehr zur Masse GND. Auf diese Weise erreicht der zweite Knoten 7 V_DD, wie durch die asymmetrische Verriegelungsschaltung 1 definiert, und erreicht der erste Knoten 6 die Masse GND.
Während des Lesens kann die Spannung am Drain des programmierenden Transistors 11 jeden Wert haben, jedoch muss die Spannung an seinem Gate gleich 0 V sein, so dass er keine Spannung leitet.
Während des Lesens können die Ausgangswerte vom ersten Knoten 6 und vom zweiten Knoten 7 abgenommen werden.
3 ist ein Schaltbild einer verbesserten Version der vollkommen statischen Schmelzsicherungsschaltung gemäß der vorliegenden Erfindung.
Die Schaltung ist im Wesentlichen identisch mit der Schaltung von 2, allerdings mit dem ersten Unterschied, dass sie einen Zwangsvoreinstellungstransistor 15 aufweist, der zwischen dem ersten Knoten 6 und der Masse GND geschaltet ist. Dieser Transistor hat den Zweck, eine Voreinstellung der Verriegelungsschaltung 1 zu bewirken (d. h. sozusagen den ersten Knoten mit der Masse und den zweiten Knoten mit V_DD zu verbinden), wenn es notwendig ist, die Voreinstellung im Anfangsmoment der Aktivierung der Schaltung zu erleichtern und die Voreinstellung zu erzwingen, wann immer es gewünscht ist.
Der zweite Unterschied gegenüber dem Ausführungsbeispiel von 1 besteht darin, dass eine Spannungsquelle 16 zwischen dem nichtflüchtigen Transistor 9 und dem Masseanschluss zwischengeschaltet ist. Diese Quelle hat den Zweck, die Spannung an der Source des nichtflüchtigen Transistors 9 während der Programmierung und während der Beseitigung der Programmierung der Schaltung einzustellen.
Für EPROM-Speicher hält die Spannungsquelle 16 die Spannung an der Source des Transistors 9 immer auf dem Wert der Masse GND.
Für FLASH-Speicher hält die Spannungsquelle 16 die Spannung an der Source des Transistors 9 auf dem Weit der Masse GND während der Programmierung und während des Lesens, während während der Beseitigung sie eine hohe Spannung von etwa 12 V erzeugt und eine Spannung von 0 V an das Gate des Transistors 9 anliegt. Auf diese Weise entlädt sich das schwimmende Gate des Transistors 9 und kehrt der Transistor 9 in den jungfräulichen Zustand zurück.
Für EEPROM-Speicher wird die Source des Transistors 9 auf Massespannung während es Lesens gehalten und schwimmt während der Programmierung. Das Löschen findet in einer Weise statt, welches ähnlich dem Löschen in FLASH-Speichern ist.
Aus der zuvor gegebenen Beschreibung ist es evident, dass die vorliegende Erfindung vollständig das beabsichtigte Ziel und die Aufgaben erfüllt.
Insbesondere wird eine asymmetrische Verriegelungsschaltung vorgeschlagen, welche beispielsweise als eine statische RAM-Zelle wirken kann, die automatisch bei Einschalten der Spannung in einen definierten Zustand voreingestellt werden kann, ohne dass eine spezifisch vorgesehene, externe Voreinstellungsschaltung erforderlich wird. Um dies zu erreichen, ist es ausreichend, die Schwellwerte der zwei N-Transistoren und die Schwellwerte der zwei P-Transistoren voneinander zu unterscheiden.
Die asymmetrische Verriegelungsschaltung erlaubt ferner, eine vollkommen statische Schmelzsicherungsschaltung zu erhalten, die einfacher ist und eine geringere Anzahl von Komponenten als bekannte Schaltungen hat. Eine solche Schaltung erfordert außerdem nur ein programmierbares Element, nämlich den Transistor 9.
Außerdem wird der nichtflüchtige Transistor 9 gegen „soft-writing" in einfacher Weise mit Hilfe des Transistors 8 geschützt.
Die Schaltung führt außerdem ein statisches Lesen aus, erfordert keine besondere Leseschaltung und vermeidet Steuerungsschaltungen.
Die Schaltung ist ebenfalls frei von Verbrauch, nachdem der Entscheidungsschritt stattgefunden hat.
Die so erhaltene Erfindung ist für verschiedene Modifikationen und Veränderungen offen, von denen sämtliche innerhalb des Umfanges des erfindungsgemäßen Konzeptes liegen, wie durch die beigefügten Ansprüche definiert.
Somit können beispielsweise die Polaritäten der Transistoren verdreht werden, und es ist möglich, eine Stromquelle anstelle des Transistors 11 zu verwenden.
Auch wenn die dargestellten Transistoren von der MOSFET-Art sind, können sie außerdem auch von anderer Art sein.
In der Praxis können die verwendeten Stoffe sowie die Formen und Abmessung in Abhängigkeit von den Anforderungen sein, ohne dadurch vom Schutzumfang der beigefügten Ansprüche abzuweichen.
Wo in einem Anspruch erwähnte technische Merkmale von Bezugszeichen gefolgt sind, sind solche Bezugszeichen nur für den Zweck eingefügt worden, die Verständlichkeit der Ansprüche zu erhöhen, und dementsprechend haben solche Bezugszeichen keine beschränkende Wirkung bei der Auslegung jedes Elementes, das beispielsweise durch solche Bezugszeichen identifiziert ist.

Claims

Eine Verriegelungsschaltung, mit einem ersten Paar von Transistoren einer ersten Polarität und einer zweiten Polarität, die in Reihe zwischen einer Versorgungsspannung und einer Massespannung geschaltet sind, einem zweiten Paar von Transistoren einer ersten Polarität und einer zweiten Polarität, die in Reihe zwischen der Versorgungsspannung und der Massespannung geschaltet sind; einem zwischen den Transistoren des ersten Paars geschalteten ersten Ausgang und einem zwischen den Transistoren des zweiten Paars geschalteten zweiten Ausgang; wobei die Gate-Anschlüsse des ersten Paars der Transistoren am zweiten Ausgang angeschlossen sind; wobei die Gate-Anschlüsse des zweiten Paares der Transistoren am ersten Ausgang angeschlossen sind; wobei die Schwellwerte der Transistoren der ersten Polarität zueinander unterschiedlich und die Schwellwerte der Transistoren der zweiten Polarität zueinander unterschiedlich sind, so dass der erste Ausgang die Massespannung und der zweite Ausgang die Versorgungsspannung erreicht, wodurch das erste Paar der Transistoren einen ersten Transistor der ersten Polarität mit einem hohen Schwellwert und einen zweiten Transistor der zweiten Polarität mit einem geringen Schwellwert und das zweite Paar von Transistoren einen dritten Transistor der ersten Polarität, dessen Schwellwert vom Schwellwert des ersten Transistors unterschiedlich ist, und einen vierten Transistor der zweiten Polarität mit einem mittleren Schwellwert aufweist.
Die Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Drain-Anschluss des ersten Transistors mit der Spannungsversorgung und der Source-Anschluss des zweiten Transistors mit der Massespannung verbunden ist.
Die Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Drain-Anschluss des dritten Transistors mit der Versorgungsspannung und der Source-Anschluss des vierten Transistors mit der Massespannung verbunden ist.
Die Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass sie einen ersten Kondensator aufweist, der zwischen dem ersten Ausgang und der Massespannung geschaltet ist, wobei der erste Kondensator von N-leitender Diffusion ist.
Die Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass sie einen zweiten Kondensator aufweist, der zwischen dem zweiten Ausgang und der Massespannung geschaltet ist, wobei der zweite Kondensator von der P-leitenden Diffusion ist.