NL9100497A - Bronspanningsbesturingsketen. - Google Patents

Bronspanningsbesturingsketen. Download PDF

Info

Publication number
NL9100497A
NL9100497A NL9100497A NL9100497A NL9100497A NL 9100497 A NL9100497 A NL 9100497A NL 9100497 A NL9100497 A NL 9100497A NL 9100497 A NL9100497 A NL 9100497A NL 9100497 A NL9100497 A NL 9100497A
Authority
NL
Netherlands
Prior art keywords
source voltage
control circuit
transistor
gate
circuit according
Prior art date
Application number
NL9100497A
Other languages
English (en)
Other versions
NL193038B (nl
NL193038C (nl
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of NL9100497A publication Critical patent/NL9100497A/nl
Publication of NL193038B publication Critical patent/NL193038B/nl
Application granted granted Critical
Publication of NL193038C publication Critical patent/NL193038C/nl

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465Internal voltage generators for integrated circuits, e.g. step down generators
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

UITTREKSEL
Bronspanningsbesturingsketen omvattende een referentiespanningsopwekkingsketen met een negatieve terugkoppelketen, een bronspanningsniveaumeetketen voor het . verhogen van de inwendige bronspanning wanneer de uitwendige spanning een bepaalde spanning overschrijdt, een eerste verschilversterkingsketen voor de actieve werkzame toestand, en een tweede verschilversterkingsketen voor de gereedstaande werkzame toestand, waardoor een stabiele inwendige bronspanning wordt opgewekt en de steilheid van de inwendige bronspanning gemakkelijk aangepast kan worden wanneer de uitwendige bronspanning de bepaalde waarde overschrijdt.
De eerste verschilversterkingsketen ontvangt de referentiespanning en de inwendige bronspanning, bestuurd door een eerste besturingssignaal en het uitgangssignaal van de bronspanningsniveaumeetketen. De tweede verschilversterkingsketen ontvangt de referentiespanning en de inwendige bronspanning, bestuurd door een tweede besturingssignaal.
Korte aanduiding: Bronspanningsbesturingsketen.
De uitvinding heeft betrekking op een bronspanningsbesturingsketen voor gebruik in een halfgeleidergeheugen-inrichting, in het bijzonder op een keten voor het instandhouden van een stabiele inwendige bronspanning ongeacht een variatie van een uitwendige bronspanning en voor het lineair verhogen van de inwendige bronspanning wanneer de uitwendige bronspanning gelijk is aan of groter is dan een gespecificeerde waarde.
De laatste tijd bestaat de tendens tot meer en meer geïntegreerde halfgeleiderinrichtingen, zodat in een halfgeleiderinrichting van submicronafmetingen de vermindering van de oppervlakte van de inrichting een overeenkomstige toename van de daarop aangelegde spanning veroorzaakt, waardoor de betrouwbaarheid van de inrichting aanzienlijk beïnvloed wordt.
In een MOS (Metaal Oxyde Halfgeleider) transistor die veel wordt gebruikt voor in hoge mate geïntegreerde half-geleidergeheugeninrichtingen, wordt de kanaallengte bijvoorbeeld korter dan 1 μπι, zodat de afvoerspanning toeneemt, alhoewel de uitwendige bronspanning op een constante waarde zoals 5 volt wordt gehouden. Derhalve treedt het "punch-through" verschijnsel op hetgeen inhoudt dat de verarmingslaag nabij de afvoer zich uitstrekt tot aan het brongebied. Dit verschijnsel verhoogt de lekstroom tussen de bron en afvoer wat een negatieve invloed op de werking van een zeer kleine NMOS-transistor met submicronafmetingen heeft.
Bovendien verschijnt de inwendige veldsterkte die is toegenomen overeenkomstig de verhoging van de afvoerspanning, in een verarmingslaag nabij de afvoer, zodat sommige ladingdragers een additionele energie krijgen, hetgeen resulteert in een "hot carrier" effekt dat een verandering van de drempelwaarde omvat die wordt veroorzaakt door in de poortoxydelaag dringende ladingdragers, een toename van de substraatstroom die wordt veroorzaakt door ionisatie als gevolg van botsingen, verslechtering van de inrichting, etc.
Teneinde te voorkomen dat de betrouwbaarheid van de halfgeleiderinrichting wordt verminderd door het "punch-through" en het "hot carrier" effekt, is het noodzakelijk de op dit moment als standaardbronspanning of uitwendige bronspanning gebruikelijke bronspanning van 5 volt te verlagen tot 3,3 volt.
Aangezien de verandering van een spanningsniveau van een systeem echter twee tot drie jaren achterloopt op de verandering van een oppervlak van een geheugenchip, is in een tussenliggend stadium van de verandering een bronspan-ningsbesturingsketen vereist voor het verlagen van de uitwendige bronspanning voor het verkrijgen van de inwendige bronspanning.
De uitvinding beoogt een bronspanningsbesturingsketen te verschaffen waarmee de steilheid van de inwendige bronspanning gemakkelijk aangepast kan worden wanneer de uitwendige bronspanning een bepaalde waarde overschrijdt.
Een ander doel van de onderhavige uitvinding is het verschaffen van een bronspanningsbesturingsketen met een minimale stroomopname in gereedstaande toestand.
De inrichting volgens de uitvinding wordt hiertoe gekenmerkt door: referentiespanningsopwekkingsmiddelen die zijn verbonden met een uitwendige bronspanningsklem voor het opwekken van een constante referentiespanning? bronspanningsniveaumeetmiddelen die zijn verbonden met de uitwendige bronspanningsklem voor het lineair verhogen van de inwendige spanning wanneer de uitwendige bronspanning gelijk is aan of groter is dan een gegeven spanning; eerste verschilversterkingsmiddelen met twee ingangen die respektievelijk de uitgangssignalen van de referentie-spanningsopwekkingsmiddelen en de inwendige bronspanning ontvangen, bestuurd door een eerste besturingssignaal en het uitgangssignaal van de bronspanningsniveaumeetmidde-len; en tweede verschilversterkingsmiddelen met twee ingangen die de uitgangssignalen van de referentiespanningsopwek- kingsmiddelen en de inwendige bronspanning ontvangen, bestuurd door een tweede besturingssignaal.
Verdere kenmerken en voordelen van de uitvinding worden toegelicht aan de hand van de schematische tekening, waarin:
Fig. 1 een conventioneel ketenschema is,·
Fig. 2 een grafiek is ter illustratie van het verband tussen een referentiespanning en een uitwendige bronspanning overeenkomstig fig. 1;
Fig. 3 het ketenschema volgens de uitvinding is;
Fig. 4 een grafiek is voor het weergeven van het verband tussen een inwendige bronspanning en een uitwendige bronspanning volgens de onderhavige uitvinding;
Fig. 5 een tijdkaart is volgens de onderhavige uitvinding; en
Fig. 6 een uitvoeringsvorm van de onderhavige uitvinding is.
De keten van fig. 1 omvat een eerste en een tweede N-kanaal ingangsverschilversterker 20 en 30 met enkele uitgang, en met uitwendige ingangsspanningen VI respektie-velijk V2, een terugkoppelketen 40 met ingangen die de uitgangssignalen van de eerste en tweede verschilversterkers 20 en 30 ontvangen en een eerste uitgangssignaal dat wordt toegevoerd aan de andere ingangsklemmen van de eerste en tweede verschilversterkers 20 en 30, en een derde verschilversterker 50 met een positieve ingangsklem die is verbonden met een eerste uitgangsknooppunt 47 van de terugkoppelketen 40 en een negatieve ingangsklem die is verbonden met de uitgang 51 daarvan.
De eerste en tweede verschilversterkers 20, 30 omvatten eerste NMOS-transistoren 23, 34 waarvan de poorten respektievelijk zijn verbonden met de ingangsspanningen VI en V2, tweede NMOS-transistoren 24, 33 waarvan de poorten gemeenschappelijk zijn verbonden met het tweede uitgangsknooppunt 48 van de terugkoppelketen 40, afzonderlijke stroombronnen 25, 35 die respektievelijk zijn aangebracht tussen en verbonden met de bronnen van de eerste en tweede NMOS-transistoren 23 en 24, 33 en 34 en een aardspannings-klem, eerste en tweede PMOS-transistoren 21 en 22, 31 en 32 die zijn verbonden met een uitwendige bronspannings-klem, en uitgangsknooppunten 26, 36 tussen de eerste PMOS-transistoren 21, 32 en de eerste NMOS-transistoren 23, 34.
De terugkoppelketen 40 omvat een derde en een vierde PMOS-transistor 41 en 42 waarvan de kanalen zijn aangebracht tussen en verbonden met de uitwendige bron-spanningsklem en een eerste uitgangsknooppunt 47 en de poorten respektievelijk verbonden zijn met de uitgangen van de eerste en tweede verschilversterkers 20 en 30, een eerste weerstand 45 die is aangebracht tussen en verbonden met het eerste uitgangsknooppunt 47 en een tweede uitgangsknooppunt 48 die gemeenschappelijk zijn verbonden met de poorten van de tweede NMOS-transistoren 24, 33 van de eerste en tweede verschilversterkers 20 en 30, en een tweede weerstand 46 die is aangebracht tussen en verbonden met het tweede uitgangsknooppunt 48 en een aardspannings-klem. De terugkoppelketen 40 wekt een referentiespanning Vref op bij het eerste uitgangsknooppunt 47 tussen de tweede PMOS-transistoren 41, 42 en de eerste weerstand 45, en koppelt de spanning die is gedeeld door de eerste en tweede weerstanden 45 en 46 terug naar de andere ingangen van de eerste en tweede verschilversterkers 20 en 30.
De derde verschilversterker 50 ontvangt de referentiespanning Vref afkomstig van de terugkoppelketen 40 via de positieve ingang, en wekt aldus een inwendige bronspan-ning op die gelijk is aan de referentiespanning Vref.
Fig. 2 is een grafiek voor het illustreren van het verband tussen de inwendige bronspanning bij de conventionele bronspanningsbesturingsketen.
De horizontale as geeft de uitwendige bronspanning weer, en de vertikale as de inwendige bronspanning. De inwendige bronspanning "c" overeenkomstig de verandering van de twee ingangsspanningen a en b wordt weergegeven. Voor de eenvoud van de beschrijving is de uitwendige bronspanning verdeeld in drie gebieden die het eerste gebied 60 onder 3,3 volt omvatten, alsmede het tweede gebied 61 van 3,3 volt tot 6,6 volt, en het derde gebied 62 boven 6,6 volt.
De werking van de conventionele bronspanningsbestu-ringsketen wordt hierna beschreven onder verwijzing naar fig. 1 en 2.
De eerste en tweede verschilversterkers 20 en 30 ontvangen de uitwendig aangelegde spanningen VI respektieve-lijk V2 via de poorten van de eerste NMOS-transistoren 23 en 34, en de spanning
Figure NL9100497AD00071
x Vref die is gedeeld door eerste en tweede weerstanden 45 en 46 via de poorten van de tweede NMOS-transistoren 24, 33. Aldus, wordt één van de NMOS-transistoren die de hoogste spanning ontvangt, sterker in geleiding gebracht en wekt daarbij een uitgangssignaal in "lage" of "hoge" toestand op aan de uitgangsknoop-punten 26, 36.
De uitgangssignalen op de uitgangsknooppunten 26, 36 besturen het stroomdoorlaatvermogen van de derde en vierde PMOS-transistoren 41, 42 voor het opwekken van een gewenste referentiespanning Vref op het eerste uitgangsknoop-punt 47.
Wanneer de uitwendige bronspanning ligt binnen het eerste gebied 60 onder 3,3 volt is één ingangsspanning VI van de eerste verschilversterker 20 hoger dan één ingangsspanning V2 van de tweede verschilversterker 30 zoals wordt getoond in fig. 2. Dienovereenkomstig wordt de eerste NMOS-transistor 23 van de eerste verschilversterker 20 in geleiding gebracht voor het in geleiding brengen van de derde PMOS-transistor 41 van de terugkoppelketen 40, totdat de andere ingangsspanning R2 x Vref gelijk (R1+R2) wordt aan de ingangsspanning VI. Aldus wordt de referentiespanning Vref afkomstig van het eerste uitgangsknoop-punt 47 evenredig met de uitwendig aangelegde bronspanning verhoogd.
Wanneer de uitwendige bronspanning ligt binnen het tweede gebied 61 van 3,3 volt tot 6,6 volt, is de ene ingangsspanning VI van de eerste verschilversterker 20 hoger dan de ene ingangsspanning V2 van de tweede verschilversterker 30. Dienovereenkomstig blijft de eerste verschilversterker 20 werken totdat de andere ingangsspan-ning
Figure NL9100497AD00081
x Vref van de eerste en tweede verschilver- sterkers 20, 30 gelijk wordt aan de ene ingangsspanning VI van de eerste verschilversterker 20. De referentiespanning Vref is derhalve gelijk aan (R1 + R2/R2).V1. In dit geval krijgt de referentiespanning Vref een constante waarde ongeacht de toename van de uitwendige bronspanning, omdat de spanning VI constant is. Aldus heeft de inwendige bronspanning Int Vcc een constante waarde van 3,3 volt.
Wanneer de uitwendige bronspanning ligt in het derde gebied 62 boven 6,6 volt, wordt de ene ingangsspanning V2 van de tweede verschilversterker 30 hoger dan de ene ingangsspanning VI van de eerste verschilversterker 20. Dienovereenkomstig blijft de tweede verschilversterker 30 werken als hoofdverschilversterker totdat de andere ingangsspanning
Figure NL9100497AD00082
x Vref van de eerste en tweede ver schil ver sterkers 20, 30 gelijk wordt aan de ene ingangsspanning V2 van de tweede verschilversterker 30. In dit geval is de referentiespanning Vref evenredig met V2 en neemt toe met een constante steilheid overeenkomstig de toename van V2.
Het is, zoals hierboven beschreven, zeer belangrijk de inwendige bronspanning te verhogen voor de betrouwbaarheid van een halfgeleiderinrichting wanneer de uitwendige spanning een gespecificeerde waarde (6,6 volt) overschrijdt, en de grenswaarde van de inwendige bronspanning hangt af van de karakteristieken van de halfgeleidergeheu-geninrichting als geheel. De steilheid van de inwendige bronspanning zou dientengevolge dadelijk aangepast moeten worden wanneer de uitwendige bronspanning een gespecificeerde waarde overschrijdt.
Het is echter voor het aanpassen van de steilheid van de inwendige bronspanning bij de conventionele bronspan-ningsbesturingsketen noodzakelijk beide ingangsspanningen VI en V2 van de eerste en tweede verschilversterkers 20 en 30 en de eerste en tweede weerstanden 45 en 46 van de terugkoppelketen 40 te veranderen, hetgeen moeilijk uitvoerbaar is.
Verder is de stroom die wordt opgenomen door de refe-rentiespanningsopwekkingsketen 10 van de conventionele bronspanningsbesturingsketen in gereedstaande toestand de som van de stroom die vloeit door de eerste en tweede weerstanden 45 en 46 van de terugkoppelketen 40 en de stroom die het gevolg is van de ingangsspanningen VI en V2 van de eerste en tweede verschilversterkers 20 en 30. Dientengevolge wordt de opgenomen stroom in gereedstaande toestand van een halfgeleidergeheugeninrichting zeer groot omdat de conventionele referentiespanningsopwekkingsketen zelf een verschilversterker omvat, terwijl deze stroom zeer klein gehouden zou moeten worden.
In fig. 3 worden een referentiespanningsopwekkingske-ten 70, een bronspanningsniveaumeetketen 90, een eerste verschilversterkingsketen 110 en een tweede verschilver-sterkingsketen 130 getoond. De eerste verschilversterkingsketen 110 ontvangt twee ingangssignalen die bestaan uit de uitgangsspanning Vref van de referentiespanningsop-wekkingsketen 70 en de inwendige bronspanning Int Vcc, bestuurd door middel van een eerste besturingssignaal 125 en de bronspanningsniveaumeetketen 90. De uitgang van een eerste verschilversterkingsketen 110 is verbonden met een inwendige bronspanningsklem 122. De tweede verschilver-sterkingsketen 130 ontvangt twee ingangssignalen die bestaan uit de uitgangsspanning van de referentiespan-ningsopwekkingsketen 70 en de inwendige bronspanning, bestuurd door middel van een tweede besturingssignaal 145. De uitgang van de tweede verschilversterkingsketen is verbonden met de inwendige bronspanningsklem 122.
De referentiespanningsopwekkingsketen 70 omvat een aantal transistoren. De kanalen van een eerste NMOS-tran-sistor 73 en een eerste PMOS-transistor 74 zijn in serie aangebracht tussen en verbonden met de uitwendige bronspanningsklem en een besturingsknooppunt 71. Een weerstand 80 en een tweede diode-verbonden PMOS-transistor 81 zijn parallel aangebracht tussen en verbonden met het besturingsknooppunt 71 en een aardspanningsklem. Er is een PMOS-stuurtransistor 75 aangebracht waarvan het kanaal is aangebracht tussen en verbonden met de uitwendige bron-spanningsklem en het uitgangsknooppunt 72 en de poort is verbonden met het besturingsknooppunt 71. Tevens zijn derde tot en met zesde diode-verbonden PMOS-transistoren 76-79 in serie aangebracht tussen en verbonden met het uitgangsknooppunt 72 en de aardspanningsklem. De poort van de eerste NMOS-transistor 73 is verbonden met het uitgangsknooppunt 72, en de poort van de eerste PMOS-transis-tor 74 met het besturingsknooppunt 71.
De referentiespanningsopwekkingsketen 70 wekt altijd een constante referentiespanning Vref op door het besturen van de poortspanning van de PMOS-stuurtransistor 75 overeenkomstig de spanning van het besturingsknooppunt 71. Het uitgangsknooppunt 72 is verbonden met de poort van de eerste NMOS-transistor 73 voor het terugkoppelen van de referentiespanning Vref. Aldus wordt de spanning van het besturingsknooppunt 71 bestuurd overeenkomstig de veranderingen van de referentiespanning welke op hun beurt worden veroorzaakt door de veranderingen van de parameters zoals temperatuur, etc., zodat het stroomdoorlaatvermogen van de PMOS-stuurtransistor 75 aangepast kan worden.
De PMOS-stuurtransistor 75 dient voor het laden van het uitgangsknooppunt 72. De tweede PMOS-transistor 81 dient als een pull-down transistor waarvan de poort is verbonden met de aardspanningsklem. Wanneer de uitwendige bronspanning de drempelspanning van de eerste NMOS-transistor 73 en de eerste en tweede PMOS-transistoren 74 en 81 overschrijdt, wordt de tweede PMOS-transistor 81 aldus in geleiding gebracht en gedraagt zich dan als een weerstand .
De bronspanningsniveaumeetketen 90 omvat een eerste groep diode-verbonden NMOS-transistoren 92-96 die in serie zijn aangebracht tussen en verbonden met de uitwendige bronspanningsklem en een meetknooppunt 91. Een weerstand 102 is aangebracht tussen en verbonden met het meetknooppunt 91 en de aardspanningsklem. Een tweede groep diode-verbonden NMOS-transistoren 97, 98 is in serie met het meetknooppunt 91 aangebracht. Tevens is een tweede NMOS- transistor 99 aangebracht waarvan het kanaal is aangebracht tussen en verbonden met het de NMOS-transistor 98 en de aardspanningsklem en waarvan de poort is verbonden met het eerste besturingssignaal 125. De poort en afvoer van een derde NMOS-transistor 100 zijn verbonden met het meetknooppunt 91. Het kanaal van een vierde NMOS-transistor 110 is aangebracht tussen en verbonden met de bron van de derde NMOS-transistor 100 en de aardspanningsklem, en de poort daarvan is verbonden met het eerste besturingssignaal 125.
De eerste groep diode-verbonden NMOS-transistoren 92-96 dient voor het detecteren van het uitwendige bron-spanningsniveau voor het verlagen van de uitwendige bron-spanning met de drempelspanning evenredig aan het aantal NMOS-transistoren. De verlaagde uitwendige bronspanning wordt aangelegd op het meetknooppunt 91.
De eerste verschilversterkingsketen 110 omvat een eerste N-kanaal ingangsverschilversterker 105 met enkele uitgang, welke versterker bestaat uit zevende en achtste PMOS-transistoren 113 en 114 en vijfde tot en met zevende NMOS-transistoren 115, 116 en 117. Tevens is een negende PMOS-transistor 120 aangebracht waarvan het kanaal is aangebracht tussen en verbonden met het uitgangsknooppunt 111 van de eerste verschilversterker 105 en de uitwendige bronspanningsklem, en waarvan de poort is verbonden met het eerste besturingssignaal 125. Achtste en negende NMOS-transistoren 118 en 119 zijn in serie aangebracht tussen en verbonden met het uitgangsknooppunt 111 en de aardspanningsklem, waarbij de poorten respektievelijk zijn verbonden met het meetknooppunt 91 van de bronspanningsniveau-meetketen 90 en het eerste besturingssignaal 125. Er is een tiende PMOS-transistor 121 aangebracht, waarvan de poort is verbonden met het uitgangsknooppunt 111 en het kanaal is aangebracht tussen en verbonden met de uitwendige bronspanningsklem en inwendige bronspanningsklem 122.
Het eerste besturingssignaal 125 wordt toegevoerd aan de poort van de zevende NMOS-transistor 117. De twee ingangen van de eerste verschilversterker 105 zijn de poort van de vijfde NMOS-transistor 115 die is verbonden met het uitgangsknooppunt 72 van de referentiespanningsopwekkings-keten 70 en de poort van de zesde NMOS-transistor 116 die is verbonden met de inwendige bronspanningsklem 122.
De tweede verschilversterkingsketen 130 omvat een tweede N-kanaal ingangsverschilversterker 138 met enkele uitgang, welke versterker bestaat uit elfde en twaalfde PMOS-transistoren 132 en 133 en tiende tot en met twaalfde NMOS-transistoren 135, 136 en 137. Tevens is een dertiende NMOS-transistor 139 aangebracht waarvan het kanaal is aangebracht tussen en verbonden met de uitwendige bronspanningsklem en het uitgangsknooppunt 131 van de tweede verschilversterker 138, en waarvan de poort is verbonden met een tweede besturingssignaal 145. Tevens is een dertiende PMOS-transistor 140 aangebracht waarvan het kanaal is aangebracht tussen en verbonden met de uitwendige bronspanningsklem en de inwendige bronspanningsklem 122, en waarvan de poort is verbonden met het uitgangsknooppunt 131.
De tweede verschilversterker 138 heeft twee ingangen die bestaan uit de poort van de tiende NMOS-transistor 135 die is verbonden met het uitgangsknooppunt 72 van de refe-rentiespanningsopwekkingsketen 70 en de poort van de elfde NMOS-transistor 136 die is verbonden met de inwendige bronspanningsklem 122. De poort van de twaalfde NMOS-transistor 137 en de poort van de tiende NMOS-transistor 135 zijn gemeenschappelijk verbonden met het uitgangsknooppunt 72 van de referentiespanningsopwekkingsketen 70.
In fig. 4 wordt een grafiek getoond voor het illustreren van het verband tussen de referentiespanning en de veranderingen van de uitwendig aangelegde bronspanning. De horizontale as geeft de uitwendige bronspanning weer en de vertikale as de inwendige bronspanning. De verwijzingslet-ters a, b, c duiden de inwendige bronspanningen aan die verschillende steilheden hebben, terwijl d de inwendige bronspanning in gereedstaande toestand aanduidt welke te zelfder tijd de referentiespanning van de referentiespan-ningsopwekkingsketen is.
Onder verwijzing naar de gewenste waarde 3,3 volt en een gespecificeerde waarde 7 volt van de inwendige span- ning, wordt de uitwendige bronspanning verdeeld in drie gebieden waarvan het eerste gebied 150 onder 3,3 volt ligt, het tweede gebied 151 zich uitstrekt van 3,3 volt tot 7 volt en het derde gebied 152 boven 7 volt ligt.
In fig. 5 toont A een tijdschema voor een uitwendig chipkeuzesignaal, B een tijdschema voor het eerste bestu-ringssignaal dat wordt toegevoerd aan de eerste verschil-versterkingsketen en C een tijdschema voor het tweede be-sturingssignaal dat wordt toegevoerd aan de tweede verschil versterkingsketen .
Wanneer het uitwendige chipkeuzesignaal A in "lage" toestand is, komt het eerste besturingssignaal B in een "hoge" toestand voor het vrijgeven van de eerste verschil-versterkingsketen 110, zodat de bronspanningsbesturingske-ten in de aktieve periode 155 komt. Wanneer anderzijds het uitwendige chipkeuzesignaal A in "hoge" toestand is, komt het tweede besturingssignaal C in "lage" toestand voor het vrijgeven van de tweede verschilversterkingsketen 130, zodat de bronspanningsbesturingsketen in de gereedstaande periode 156 geraakt.
De werking van de keten volgens de uitvinding zal nu in detail beschreven worden onder verwijzing naar fig. 3,4 en 5.
Wanneer de uitwendige bronspanning in het eerste gebied 150 ligt, namelijk kleiner is dan de gewenste waarde 3,3 volt, maakt de poort van de PMOS-stuurtransis-tor 75 een complete verbinding met aarde door middel van de weerstand 80 van de referentiespanningsopwekkingsketen 70. Dienovereenkomstig wordt de PMOS-stuurtransistor 75 geheel in geleiding gebracht, zodat de referentiespanning Vref van het uitgangsknooppunt 72 afhangt van de uitwendige bronspanning Vcc.
Wanneer de uitwendige bronspanning langzamerhand toeneemt en in het tweede gebied 151 geraakt, wordt de poortspanning van de PMOS-stuurtransistor 75 verhoogd door de stroom die vloeit door de weerstand 80 en tweede PMOS-transistor 81. Dienovereenkomstig wordt het stroomdoor-laatvermogen van de PMOS-stuurtransistor 75 verlaagd, zodat de referentiespanning Vref van het uitgangsknooppunt 72 een constante waarde van 3,3 volt behoudt, ongeacht de toename van de uitwendige spanning.
Wanneer namelijk de uitwendige bronspanning toeneemt tot boven 3,3 volt, wordt het stroomdoorlaatvermogen van de PMOS-stuurtransistor 75 op overeenkomstige wijze verlaagd zodat de referentiespanning Vref van het uitgangs-knooppunt 72 een constante waarde van 3,3 volt behoudt zoals wordt getoond in fig. 4(d).
Indien de referentiespanning Vref anderzijds varieert ten gevolge van temperatuursveranderingen of andere parameters, wordt de variatie teruggekoppeld van het uitgangs-knooppunt 72 naar de poort van de eerste NMOS-transistor 73, en opnieuw negatief teruggekoppeld via de eerste PMOS-transistor 74 naar de PMOS-stuurtransistor 75, waarmee, aldus de variatie van de referentiespanning Vref geminimaliseerd wordt.
Wanneer de referentiespanning namelijk wordt verhoogd boven de gewenste waarde, heeft de hoge spanning die wordt aangelegd op de poort van de eerste NMOS-transistor 73 tot gevolg dat de eerste NMOS-transistor 73 sterker in geleiding wordt gebracht. Dienovereenkomstig wordt de spanning die wordt aangelegd op het besturingsknooppunt 71 verhoogd voor het verlagen van het stroomdoorlaatvermogen van de PMOS-stuurtransistor 75, zodat de referentiespanning van het uitgangsknooppunt 72 een constante waarde behoudt.
Hetzelfde werkingsprincipe wordt toegepast in het geval waarin de referentiespanning wordt verlaagd tot onder de gewenste waarde. De constante referentiespanning van het uitgangsknooppunt 72 dient als eerste ingangssignaal van de eerste en tweede verschilversterkingsketen 110, 130, en in de aktieve werking heeft het eerste bestu-ringssignaal 125 in "hoge” toestand tot gevolg dat de eerste verschilversterkingsketen 110 in werking treedt. In de gereedstaande werkingstoestand heeft het tweede bestu-ringssignaal in "lage" toestand tot gevolg dat de tweede verschilversterkingsketen 130 in werking treedt.
In de aktieve werkingstoestand wordt de zevende NMOS-transistor 117 van de eerste verschilversterker 105 in geleiding gebracht voor het vrijgeven van de eerste ver- schilversterker 105, wanneer het eerste besturingssignaal 125 in “hoge" toestand geraakt. Anderzijds wordt de negende PMOS-transistor 120 uit geleiding gebracht door het eerste besturingssignaal 125 in "hoge" toestand voor het in geleiding brengen van de eerste verschilversterkingske-ten 110.
Indien de uitwendige bronspanning binnen het eerste gebied 150 van fig. 4 ligt, wordt de vijfde NMOS-transis-tor 115 van de eerste verschilversterker 105 sterker in geleiding gebracht evenredig met de toename van de refe-rentiespanning van het uitgangsknooppunt 72. Dienovereenkomstig wordt het spanningsniveau van het uitgangsknooppunt 111 van de eerste verschilversterker 105 geleidelijk verlaagd voor het verhogen van het stroomdoorlaat-vermogen van de tiende PMOS-transistor 121, zodat een inwendige spanning wordt verkregen die evenredig is met de uitwendige bronspanning die wordt aangelegd op de bron van de tiende PMOS-transistor 121.
Indien de uitwendige bronspanning ligt binnen het tweede gebied 151 van fig. 4 wordt een constante referen-tiespanning aangelegd op de poort van de vijfde NMOS-transistor 115 van de eerste verschilversterker 105, zodat de stroom die vloeit door de vijfde en zesde NMOS-transis-toren 115 en 116 constant gehouden wordt. Aldus wordt een constante spanning aangelegd op de poort van de tiende PMOS-transistor 121, zodat zelfs indien de uitwendige bronspanning wordt verhoogd, het constante stroom-doorlaatvermogen leidt tot de stabiele inwendige spanning.
Alhoewel de halfgeleidergeheugeninrichting in een normale modus een stabiele inwendige bronspanning zou moeten behouden ongeacht de variatie van de uitwendige bronspanning, is het noodzakelijk de inwendige bronspanning te verhogen voor het beproeven van de betrouwbaarheid van de halfgeleiderinrichting boven een gespecificeerde waarde van de uitwendige bronspanning.
Wanneer in de onderhavige uitvoeringsvorm de uitwendige bronspanning 7 volt overschrijdt, leidt dit tot een toename van de inwendige bronspanning. Wanneer de uitwendige bronspanning binnen het derde gebied 152 van fig. 4 ligt en hoger dan 7 volt is, heeft de spanning van het meetknooppunt 91 van de bronspanningsniveaumeetketen 90 een waarde die voldoende is voor het in geleiding brengen van de achtste NMOS-transistor 118 die is verbonden met het meetknooppunt 91.
Derhalve vloeit de stroom bij het uitgangsknooppunt 111 van de eerste verschilversterker 105 naar de vijfde NMOS-transistor 115 alsmede de achtste en negende NMOS-transistoren 118 en 119, zodat de tiende PMOS-transistor 121 waarvan de poort is verbonden met het uitgangsknooppunt 111 steeds sterker in geleiding wordt gebracht. Aldus neemt de bronspanning aan de inwendige spanningsklem 122 lineair toe.
Indien ondertussen de steilheid van de inwendige spanning aangepast dient te worden boven een gespecificeerde waarde van de uitwendige spanning in het licht van de karakteristieken van elk van de halfgeleidergeheugen-chips, is uitsluitend een verandering van de afmetingen van de achtste NMOS-transistor 118 vereist, waarvan het stroomdoorlaatvermogen afhangt van de spanning van het meetknooppunt 91, waardoor de aanpassing in vergelijking met de conventionele bronspanningsbesturingsketen zeer vergemakkelijkt wordt.
In de tweede verschilversterkingsketen 130 leidt het tweede besturingssignaal 145 dat is geblokkeerd in "hoge" toestand tot het in geleiding komen van de dertiende NMOS-transistor 139. Als gevolg hiervan wordt het uitgangsknooppunt 131 van de tweede verschilversterker 138 vrij geladen met Vcc-VTN (VTN de dremPelsPannin9 van de NMOS-transistor), zodat de dertiende PMOS-transistor 140 uitgeschakeld wordt gehouden. Aldus wordt voorkomen dat de inwendige bronspanning die wordt veroorzaakt door de werking van de eerste verschilversterkingsketen 110, wordt teruggekoppeld via de dertiende PMOS-transistor 140 naar de tweede verschilversterkingsketen 130. De tweede verschilversterkingsketen 130 heeft hier zeer kleine afmetingen in vergelijking met de eerste versterkingsketen 110 teneinde de opgenomen stroom in gereedstaande toestand te minimaliseren, waardoor deze een zeer lage reaktiesnelheid heeft van enkele μβ.
Indien de inwendige bronspanning toeneemt ten gevolge van een bepaalde faktor, wordt de zesde NMOS-transistor 116 van de eerste verschilversterkingsketen 110 in geleiding gebracht, zodat de uitgang van het uitgangsknooppunt 111 in "hoge" toestand komt. Dienovereenkomstig wordt de tiende PMOS-transistor 121 uit geleiding gebracht, waardoor wordt voorkomen dat de inwendige bronspanning verder toeneemt.
Ondertussen vereist de tweede verschilversterkingsketen 130 een bepaalde vertragingstijd voordat deze geheel in geleiding is gebracht omdat de reaktiesnelheid van de elfde NMOS-transistor 136 laag is. Indien de dertiende NMOS-transistor 139 niet bestaat, wordt de uitgang van het uitgangsknooppunt 131 tijdens de vertragingstijd in "lage” toestand gehouden voor het in geleiding brengen van de dertiende PMOS-transistor 140. Daarom kan het verschijnsel optreden dat de inwendige bronspanning toeneemt overeenkomstig de toename van de uitwendige bronspanning.
De keten volgens de uitvinding beschrijft echter de dertiende NMOS-transistor 139 die in geleiding wordt gebracht in de aktieve werkingstoestand voor het uit geleiding brengen van de dertiende PMOS-transistor 140. Aldus is uitsluitend de eerste verschilversterkingsketen 110 werkzaam in de aktieve werkingstoestand.
Vervolgens wordt in de gereedstaande werkingstoestand van de bronspanningsbesturingsketen het tweede besturings-signaal 145 van het chipkeuzebuffer van "hoge" toestand overgebracht naar "lage" toestand, zodat de dertiende NMOS-transistor 139 van de tweede verschilversterkingsketen 130 uit geleiding wordt gebracht. Dienovereenkomstig krijgt, wanneer de uitwendige bronspanning binnen het tweede gebied in de aktieve werkingstoestand ligt, de tweede verschilversterkingsketen dezelfde struktuur als de eerste verschilversterkingsketen 110, en handhaaft aldus een stabiele inwendige spanning die is gebaseerd op hetzelfde werkingsprincipe. Zelfs indien de uitwendige bronspanning een gespecificeerde waarde 7 volt overschrijdt, wordt het stroomdoorlaatvermogen van de dertiende PMOS-transistor 140 altijd constant gehouden omdat er geen andere stroomdoorlaatketen is zoals de achtste NMOS-tran-sistor 118 van de eerste verschilversterkingsketen 110. Daarom wordt de inwendige spanning gehandhaafd op een stabiele spanning van 3,3 volt, zelfs indien de uitwendige bronspanning verder stijgt boven een gespecificeerde waarde (7 volt).
Ondertussen wordt de negende PMOS-transistor 120 in de eerste verschilversterkingsketen 110 in geleiding gebracht, wanneer het eerste besturingssignaal 125 van het chipkeuzebuffer wordt geblokkeerd in "lage" toestand.
Aldus wordt de uitwendige bronspanning Vcc direkt aangelegd op de poort van de tiende PMOS-transistor 121 waardoor de eerste verschilversterkingsketen 110 uit geleiding wordt gebracht.
Zoals wordt getoond in fig. 5 gaat het eerste besturingssignaal A bij de overgang van de aktieve periode 155 naar de gereedstaande periode 156 direkt over van "lage" toestand naar "hoge" toestand, maar het tweede besturingssignaal B gaat pas van "hoge" toestand naar "lage" toestand na een bepaalde vertragingstijd Td. Aldus is de eerste verschilversterkingsketen 110 verder werkzaam tijdens de vertragingstijd Td ter voorkoming van de afname van de inwendige spanning ten gevolge van de opgenomen stroom, zelfs indien alle signalen binnen de halfgeleider-geheugeninrichting zijn geblokkeerd. Derhalve wordt een stabiele werking verkregen, zowel in de gereedstaande werkzame toestand als in de aktieve werkzame toestand.
In fig. 6 wordt een blokschema getoond ter illustratie van de referentiespanningsopwekkingsketen en de eerste en tweede verschilversterkingsketens volgens de onderhavige uitvinding. Dezelfde verwijzingscijfers als in fig. 3 worden gebruikt voor dezelfde onderdelen. De eerste en tweede verschilversterkingsketens worden gebruikt voor de aktieve respektievelijk de gereedstaande werkzame toestand.
Er zijn eerste, tweede en derde verschilversterkingsketens 110, 150 en 160 aangebracht voor de aktieve werkza me toestand en een verschilversterkingsketen 130 voor de gereedstaande aktieve toestand, welke elk zijn aangebracht tussen en verbonden met het uitgangsknooppunt 72 van de referentiespanningsopwekkingsketen 70 en de inwendige bronspanningsklemmen 122, 231 respektievelijk 241. Het kanaal van een eerste PMOS-transistor 251 is aangebracht tussen en verbonden met de inwendige bronspanningsklemmen 122 en 231, en de poort daarvan is verbonden met het eerste besturingssignaal 125. Het kanaal van een tweede PMOS-transistor 252 is aangebracht tussen en verbonden met de inwendige bronspanningsklemmen 231 en 241, en de poort daarvan is verbonden met het eerste besturingssignaal 125.
De uitgangsklem van de verschilversterkingsketen 130 voor de gereedstaande werkzame toestand is verbonden met de inwendige bronspanningsklem 122 van de eerste verschil-versterkingsketen 110 voor de aktieve werkzame toestand.
In een conventionele geheugeninrichting is een bron-spanningsbesturingsketen voorgesteld waarin de verschil-versterkers zijn gescheiden overeenkomstig elk van de inwendige bronlijnen, teneinde ruis te voorkomen en de betrouwbaarheid te verhogen. Deze keten veroorzaakt echter het probleem dat in gereedstaande toestand een stroom loopt die evenredig is met het aantal verschilversterkers voor de gereedstaande toestand.
In de onderhavige uitvinding worden de eerste en tweede PMOS-transistoren 251 en 252, waarvan de poorten zijn verbonden met het eerste besturingssignaal 125 van het chipkeuzebuffer, gebruikt voor het verbinden van elk van de inwendige bronlijnen ter voorkoming van ruis en ter verhoging van de betrouwbaarheid.
Aldus worden in de aktieve werkzame toestand de eerste en tweede PMOS-transistoren 251 en 252 uit geleiding gebracht door het eerste besturingssignaal 125 in "hoge" toestand, zodat de inwendige bronlijnen van elkaar gescheiden worden. In de gereedstaande werkzame toestand worden de inwendige bronlijnen met elkaar verbonden wanneer het eerste besturingssignaal 125 wordt overgebracht in "lage" toestand voor het in geleiding brengen van de eerste en tweede PMOS-transistoren 251 en 252. In de aktieve werkzame toestand zijn de inwendige bronlijnen daarom gescheiden van elkaar ter voorkoming van ruis en ter verhoging van de betrouwbaarheid, terwijl in de gereedstaande werkzame toestand de inwendige bronlijnen met elkaar verbonden zijn voor het minimaliseren van de stroom in gereedstaande toestand.
Overeenkomstig de bronspanningsbesturingsketen volgens de uitvinding is een NMOS-transistor 118, waarvan de poort is verbonden met het meetknooppunt 91 van de bron-spanningsniveaumeetketen 90, verbonden met het uitgangs-knooppunt 111 van de eerste verschilversterker 110 met een ingang die de referentiespanning Vref ontvangt, zodat in het geval waarin de uitwendige bronspanning boven een gespecificeerde waarde wordt aangelegd, het stroom-doorlaatvermogen van de NMOS-transistor toeneemt voor het lineair verhogen van de inwendige bronspanning.
Het is derhalve noodzakelijk één ingangsspanning van de twee verschilversterkers en de eerste en tweede weerstanden in de conventionele keten te veranderen, teneinde de steilheid van de inwendige bronspanning boven een gespecificeerde uitwendige bronspanning aan te passen, maar de keten volgens de uitvinding vereist uitsluitend een aanpassing van de afmetingen van de NMOS-transistor. Aldus kan de steilheid van de inwendige spanning zeer eenvoudig aangepast worden.
De conventionele bronspanningsbesturingsketen maakt het verder noodzakelijk dat de referentiespanningsopwek-kingsketen een verschilversterker omvat die een grote stroom opneemt, maar de referentiespanningsopwekkingsketen van de keten volgens de uitvinding is geen verschilversterker en er wordt voor gezorgd dat deze altijd een constante spanning heeft, waardoor de opgenomen stroom in gereedstaande toestand aanzienlijk verlaagd wordt.
Bovendien koppelt de keten volgens de uitvinding de referentiespanning negatief terug naar de referentiespan-ningsopwekkingsketen, waardoor de variatie van de referentiespanning als gevolg van de temperatuur of andere parameters geminimaliseerd wordt.
Bovendien zijn de inwendige bronlijnen volgens de onderhavige uitvinding verbonden door PMOS-transistoren, zodat de inwendige bronlijnen van elkaar gescheiden kunnen worden in de aktieve werkzame toestand, en alle met elkaar verbonden kunnen worden in de gereedstaande werkzame toestand. Dienovereenkomstig wordt ruis van de halfgeleider voorkomen, de betrouwbaarheid verhoogd en de stroom in gereedstaande toestand geminimaliseerd.

Claims (25)

1. Bronspanningsbesturingsketen, gekenmerkt door: reférentiespanningsopwekkingsmiddelen (70) die zijn verbonden met een uitwendige bronspanningsklem voor het opwekken van een constante referentiespanning; bronspanningsniveaumeetmiddelen (90) die zijn verbonden met de uitwendige bronspanningsklem voor het lineair verhogen van de inwendige spanning wanneer de uitwendige bronspanning gelijk is aan of groter is dan een bepaalde spanning? eerste verschilversterkingsmiddelen (110) met twee ingangen die respektievelijk de uitgangssignalen van de referentiespanningsopwekkingsmiddelen (70) en de inwendige bronspanning (122) ontvangen, bestuurd door een eerste besturingssignaal (125) en het uitgangssignaal van de bronspanningsniveaumeetmiddelen (90); en tweede verschilversterkingsmiddelen (130) met twee ingangen die de uitgangssignalen van de referentiespan-ningsopwekkingsmiddelen (70) en de inwendige bronspanning (122) ontvangen, bestuurd door een tweede besturingssignaal (145).
2. Bronspanningsbesturingsketen volgens conclusie 1, met het kenmerk, dat de referentiespanningsopwekkingsmid-delen (70) omvatten: een eerste NMOS-transistor (73) en een diode-verbon-den PMOS-transistor (74) die in serie zijn verbonden en zijn aangebracht tussen de uitwendige bronspanning en een besturingsknooppunt (71); .een weerstand (80) en pull-down PMOS-transistor (81) die parallel zijn verbonden en zijn aangebracht tussen het besturingsknooppunt (71) en een aardspanningsklem? een uitgangsknooppunt (72) dat is verbonden met de poort van de eerste NMOS-transistor (73)? en een PMOS-stuurtransistor (75) waarvan het kanaal is aangebracht tussen en verbonden met de uitwendige bronspanningsklem en het uitgangsknooppunt (72), en de poort is verbonden met het besturingsknooppunt (71).
3. Bronspanningsbesturingsketen volgens conclusie 2, met het kenmerk, dat de referentiespanningsopwekkingsmid-delen (70) stroomwegmiddelen omvatten die een aantal dio-de-verbonden PMOS-transistoren (76-79) omvatten die zijn aangebracht tussen en verbonden met het uitgangsknooppunt (72) en een aardspanningsklem.
4. Bronspanningsbesturingsketen volgens conclusie 1, met het kenmerk, dat de bronspanningsniveaumeetmiddelen (90) omvatten: spanningsvalmiddelen die in serie zijn aangebracht tussen en verbonden met de uitwendige bronspanningsklem en een meetknooppunt (91); een weerstand (102) die is aangebracht tussen en verbonden met het meetknooppunt (91) en een aardspanningsklem? diode-verbonden NMOS-transistoren (97, 98) die in serie zijn verbonden met het meetknooppunt (91); een tweede NMOS-transistor (99) waarvan het kanaal is aangebracht tussen en verbonden met de transistor (98) en een aardspanningsklem en de poort is verbonden met het eerste besturingssignaal (125); een derde diode-verbonden NMOS-transistor (100) die is verbonden met het meetknooppunt (91); en een vierde NMOS-transistor (101) waarvan het kanaal is aangebracht tussen en verbonden met de bron van de derde NMOS-transistor (100) en een aardspanningsklem, en de poort is verbonden met het eerste besturingssignaal (125).
5. Bronspanningsbesturingsketen volgens conclusie 1, met het kenmerk, dat de eerste verschilversterkingsmidde-len (110) omvatten: een eerste N-kanaal ingangsverschilversterker (105) met enkele uitgang, en met twee ingangen die de spanning ontvangen van het uitgangsknooppunt (72) van de referen-tiespanningsopwekkingsmiddelen (70) en de inwendige bron-spanning? een vijfde PMOS-transistor (120) waarvan het kanaal is aangebracht tussen en verbonden met de uitwendige spanningsklem en het uitgangsknooppunt (111) van de eerste verschilversterker (105), en de poort is verbonden met het eerste besturingssignaal (125); een achtste en negende NMOS-transistor (118, 119) waarvan de kanalen in serie zijn verbonden en zijn aangebracht tussen het uitgangsknooppunt (111) en een aardspan-ningsklem, en de poorten zijn verbonden met respektieve-lijk het meetknooppunt (91) en het eerste besturingssignaal (125); en een zesde PMOS-transistor (121) waarvan het kanaal is aangebracht tussen en verbonden met de uitwendige bron-spanningsklem en de inwendige bronspanningsklem (122), en de poort is verbonden met het uitgangsknooppunt (111).
6. Bronspanningsbesturingsketen volgens conclusie 5, met het kenmerk, dat de eerste verschilversterker (105) wordt bestuurd door het eerste besturingssignaal.
7. Bronspanningsbesturingsketen volgens conclusie 1, met het kenmerk, dat de tweede verschilversterkingsmidde-len (130) omvatten: een tweede N-kanaal ingangsverschilversterker (138) met enkele uitgang, en met twee ingangen die de spanning van het uitgangsknooppunt (72) van de referentiespannings-opwekkingsmiddelen (70) en de inwendige bronspanning ontvangen ; een dertiende NMOS-transistor (139) waarvan het kanaal is aangebracht tussen en verbonden met de uitwendige bronspanningsklem en het uitgangsknooppunt (131) van de tweede verschilversterker (138), en de poort is verbonden met het tweede besturingssignaal; en een negende PMOS-transistor (140) waarvan de poort is verbonden met het uitgangsknooppunt (131) en het kanaal is aangebracht tussen en verbonden met de uitwendige bronspanningsklem en de inwendige bronspanningsklem (122).
8. Bronspanningsbesturingsketen volgens conclusie 7, met het kenmerk, dat de tweede verschilversterker (138) wordt bestuurd door het uitgangssignaal van de referentie-spanningsopwekkingsmiddelen (70).
9. Bronspanningsbesturingsketen volgens conclusie 1, met het kenmerk, dat de eerste verschilversterkingsmiddelen (110) worden vrijgegeven door het eerste besturings- signaal (125) in "hoge" toestand voor het uitvoeren van een aktieve werking, terwijl de tweede verschilverster-kingsmiddelen (138) worden vrijgegeven door het tweede besturingssignaal (145) in "lage" toestand voor het uitvoeren van een gereedstaande werking.
10. Bronspanningsbesturingsketen volgens conclusie 9, met het kenmerk, dat de bronspanningsbesturingsketen van de aktieve modus wordt overgebracht in de gereedstaande modus na een bepaalde vertragingstijd van het eerste besturingssignaal .
11. Bronspanningsbesturingsketen, gekenmerkt door: referentiespanningsopwekkingsmiddelen (70) omvattende: een eerste NMOS-transistor (73) en een diode-verbon-den PMOS-transistor (74) waarvan de kanalen in serie zijn verbonden en zijn aangebracht tussen een uitwendige bron-spanningsklem en een aardspanningsklem, een uitgangsknooppunt (72) dat is verbonden met de poort van de eerste NMOS-transistor (73), en een PMOS-stuurtransistor (75) waarvan het kanaal is aangebracht tussen en verbonden met de uitwendige bron-spanningsklem en het uitgangsknooppunt (72), en de poort is verbonden met de poort van de PMOS-transistor (74); eerste verschilversterkingsmiddelen (110) omvattende: een eerste N-kanaal ingangsverschilversterker (105) met enkele uitgang, en met twee ingangen die de referen-tiespanning van het uitgangsknooppunt (72) en de inwendige bronspanning ontvangen, een PMOS-transistor (120) waarvan het kanaal is aangebracht tussen en verbonden met de uitwendige bron-spanningsklem en het uitgangsknooppunt (111) van de eerste verschilversterker (105), en de poort is verbonden met een eerste besturingssignaal, een eerste en tweede stroomdoorlaattransistor (118, 119) waarvan de kanalen in serie zijn verbonden en zijn aangebracht tussen het uitgangsknooppunt (111) en de aardspanningsklem, en de poorten zijn verbonden met respektie-velijk de uitwendige bronspanning verlaagd met een bepaalde waarde en het eerste besturingssignaal, en een stuurtransistor (121) waarvan het kanaal is aangebracht tussen en verbonden met de uitwendige bron-spanningsklem en de inwendige bronspanningsklem (122), en de poort is verbonden met het uitgangsknooppunt (111); en tweede verschilversterkingsmiddelen (130) omvattende: een tweede N-kanaal ingangsverschilversterker (138) met enkele uitgang, en met twee ingangen die de referen-tiespanning en de inwendige bronspanning ontvangen, een NMOS-transistor (139) waarvan het kanaal is aangebracht tussen en verbonden met de uitwendige bron-spanningsklem en het uitgangsknooppunt (131) van de tweede verschilversterker, en de poort is verbonden met het tweede besturingssignaal, en een stuurtransistor (140) waarvan de poort is verbonden met het uitgangsknooppunt (131) en het kanaal is aangebracht tussen en verbonden met de uitwendige bronspanningsklem en de inwendige bronspanningsklem (122).
12. Bronspanningsbesturingsketen volgens conclusie 11, met het kenmerk, dat de referentiespanningsopwekkings-middelen (70) verder omvatten: een weerstand (80) en een pull-down PMOS-transistor (81) die parallel zijn verbonden en zijn aangebracht tussen de afvoer van de PMOS-transistor (74) en de aardspan-ningsklem; en stroomwegmiddelen tussen het uitgangsknooppunt (72) en de aardspanningsklem.
13. Bronspanningsbesturingsketen volgens conclusie 12, met het kenmerk, dat de stroomwegmiddelen een aantal diode-verbonden PMOS-transistoren (76-79) omvatten.
14. Bronspanningsbesturingsketen volgens conclusie 11, gekenmerkt door bronspanningsniveaumeetmiddelen (90) die zijn aangebracht tussen en verbonden met de poort van de eerste stroomwegtransistor (118) en de uitwendige bronspanningsklem.
15. Bronspanningsbesturingsketen volgens conclusie 14, met het kenmerk, dat de bronspanningsniveaumeetmidde-1en (90) omvatten: een aantal diode-verbonden NMOS-transistoren (92-96) die in serie zijn verbonden en zijn aangebracht tussen de uitwendige bronspanningsklem en een meetknooppunt (91); een weerstand (102) die is aangebracht tussen en verbonden met het meetknooppunt (91) en de aard-spanningsklem? diode-verbonden NMOS-transistoren (97, 98) die in serie zijn verbonden met het meetknooppunt (91); een NMOS-transistor (99) waarvan het kanaal is aangebracht tussen en verbonden met de transistor (98) en de aardspanningsklem, en de poort is verbonden met het eerste besturingssignaal (125); een diode-verbonden NMOS-transistor (100) die in serie is verbonden met en aangebracht tussen het meetknooppunt (91) en de aardspanningsklem; en een NMOS-transistor (101) waarvan de poort is verbonden met het eerste besturingssignaal (125).
16. Bronspanningsbesturingsketen volgens conclusie 11, met het kenmerk, dat de eerste en tweede stroomweg-transistoren (118, 119) van de NMOS-soort zijn.
17. Bronspanningsbesturingsketen volgens conclusie 16, met het kenmerk, dat de stuurtransistoren (121, 140) van de eerste en tweede verschilversterkingsmiddelen (110, 130) PMOS zijn.
18. Bronspanningsbesturingsketen volgens conclusie 17, met het kenmerk, dat de inwendige spanningssteilheid aan de inwendige bronspanningsklem (122) wordt bestuurd door het aanpassen van afmetingen van de eerste stroomweg-transistor (118) wanneer de uitwendige bronspanning gelijk is aan of groter is dan een gespecificeerde waarde.
19. Bronspanningsbesturingsketen volgens conclusie 11, met het kenmerk, dat de eerste verschilversterkingsmiddelen (110) worden vrijgegeven door het eerste besturingssignaal (125) in "hoge" toestand voor het uitvoeren van een aktieve werking, terwijl de tweede verschilversterkingsmiddelen (138) worden vrijgegeven door het tweede besturingssignaal (145) in "lage" toestand voor het uitvoeren van een gereedstaande werking.
20. Bronspanningsbesturingsketen volgens conclusie 19, met het kenmerk, dat de bronspanningsbesturingsketen wordt overgebracht van de aktieve modus naar de gereedstaande modus na een bepaalde vertragingstijd van het eerste besturingssignaal (125).
21. Bronspanningsbesturingsketen volgens conclusie 20, met het kenmerk, dat de eerste verschilversterkings-middelen (110) worden geblokkeerd wanneer de stuurtransis-tor (121) de gereedstaande werking uitvoert.
22. Bronspanningsbesturingsketen volgens conclusie 20, met het kenmerk, dat de tweede verschilversterkings-middelen (130) worden geblokkeerd wanneer de stuurtransis-tor (140) de aktieve werking uitvoert.
23. Bronspanningsbesturingsketen, gekenmerkt door: referentiespanningsopwekkingsmiddelen (70); een aantal verschilversterkingsmiddelen (110, 150, 160) voor aktieve werking en verschilversterkingsmiddelen (130) voor gereedstaande werking aangebracht tussen en verbonden met een uitgangsknooppunt (72) van de referen-tiespanningsopwekkingsmiddelen (70) en respektieve inwendige bronspanningsklemmen (122, 231, 241)? en poortmiddelen (251, 252) waarvan de kanalen respek-tievelijk zijn aangebracht tussen en verbonden met de aangrenzende inwendige spanningsklemmen (122, 231, 241) en de poorten zijn verbonden met een eerste besturingssignaal (125).
24. Bronspanningsbesturingsketen volgens conclusie 23, met het kenmerk, dat de poortmiddelen (251, 252) PMOS-transistoren zijn.
25. Bronspanningsbesturingsketen volgens conclusie 24, met het kenmerk, dat de poortmiddelen (251, 252) uit geleiding worden gebracht in de aktieve modus en in geleiding worden gebracht in de gereedstaande modus.
NL9100497A 1990-09-29 1991-03-20 Halfgeleiderketen. NL193038C (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019900015678A KR930009148B1 (ko) 1990-09-29 1990-09-29 전원전압 조정회로
KR900015678 1990-09-29

Publications (3)

Publication Number Publication Date
NL9100497A true NL9100497A (nl) 1992-04-16
NL193038B NL193038B (nl) 1998-04-01
NL193038C NL193038C (nl) 1998-08-04

Family

ID=19304259

Family Applications (1)

Application Number Title Priority Date Filing Date
NL9100497A NL193038C (nl) 1990-09-29 1991-03-20 Halfgeleiderketen.

Country Status (11)

Country Link
US (1) US5077518A (nl)
JP (1) JPH07101374B2 (nl)
KR (1) KR930009148B1 (nl)
CN (1) CN1044412C (nl)
DE (1) DE4037206C2 (nl)
FR (1) FR2667409B1 (nl)
GB (1) GB2248357B (nl)
HK (1) HK36197A (nl)
IT (1) IT1250783B (nl)
NL (1) NL193038C (nl)
RU (1) RU1838814C (nl)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910005599B1 (ko) * 1989-05-01 1991-07-31 삼성전자 주식회사 고밀도 반도체 메모리장치의 전원 공급전압 변환회로
JP2566067B2 (ja) * 1991-04-26 1996-12-25 株式会社東芝 論理回路
JP2727809B2 (ja) * 1991-08-26 1998-03-18 日本電気株式会社 半導体集積回路
US5177431A (en) * 1991-09-25 1993-01-05 Astec International Ltd. Linear programming circuit for adjustable output voltage power converters
JP2785548B2 (ja) * 1991-10-25 1998-08-13 日本電気株式会社 半導体メモリ
JPH05151773A (ja) * 1991-11-29 1993-06-18 Mitsubishi Electric Corp ダイナミツク型半導体記憶装置
JPH05217370A (ja) * 1992-01-30 1993-08-27 Nec Corp 内部降圧電源回路
KR950008453B1 (ko) * 1992-03-31 1995-07-31 삼성전자주식회사 내부전원전압 발생회로
EP0565806B1 (en) * 1992-04-16 1996-08-28 STMicroelectronics S.r.l. Accurate MOS threshold voltage generator
EP0576774B1 (en) * 1992-06-30 1999-09-15 STMicroelectronics S.r.l. Voltage regulator for memory devices
US5483152A (en) * 1993-01-12 1996-01-09 United Memories, Inc. Wide range power supply for integrated circuits
EP0594162B1 (en) * 1992-10-22 1998-07-01 United Memories, Inc. Wide range power supply for integrated circuits
US5532618A (en) * 1992-11-30 1996-07-02 United Memories, Inc. Stress mode circuit for an integrated circuit with on-chip voltage down converter
JP3156447B2 (ja) * 1993-06-17 2001-04-16 富士通株式会社 半導体集積回路
JP3356223B2 (ja) * 1993-07-12 2002-12-16 富士通株式会社 降圧回路及びこれを内蔵した半導体集積回路
JPH07105682A (ja) * 1993-10-06 1995-04-21 Nec Corp ダイナミックメモリ装置
US5504450A (en) * 1993-12-08 1996-04-02 At&T Corp. High voltage components for EEPROM system
JP3417630B2 (ja) * 1993-12-17 2003-06-16 株式会社日立製作所 半導体集積回路装置とフラッシュメモリ及び不揮発性記憶装置
KR970010284B1 (en) * 1993-12-18 1997-06-23 Samsung Electronics Co Ltd Internal voltage generator of semiconductor integrated circuit
KR960004573B1 (ko) * 1994-02-15 1996-04-09 금성일렉트론주식회사 기동회로를 갖는 기준전압발생회로
JP2006203248A (ja) * 1994-08-04 2006-08-03 Renesas Technology Corp 半導体装置
US5604430A (en) * 1994-10-11 1997-02-18 Trw Inc. Solar array maximum power tracker with arcjet load
KR0152905B1 (ko) * 1994-11-15 1998-12-01 문정환 반도체 메모리장치의 내부전압 발생회로
JP3523718B2 (ja) * 1995-02-06 2004-04-26 株式会社ルネサステクノロジ 半導体装置
US5570060A (en) * 1995-03-28 1996-10-29 Sgs-Thomson Microelectronics, Inc. Circuit for limiting the current in a power transistor
US5753841A (en) * 1995-08-17 1998-05-19 Advanced Micro Devices, Inc. PC audio system with wavetable cache
US5694035A (en) * 1995-08-30 1997-12-02 Micron Technology, Inc. Voltage regulator circuit
US5838150A (en) * 1996-06-26 1998-11-17 Micron Technology, Inc. Differential voltage regulator
JPH10133754A (ja) * 1996-10-28 1998-05-22 Fujitsu Ltd レギュレータ回路及び半導体集積回路装置
DE19716430A1 (de) * 1997-04-18 1998-11-19 Siemens Ag Schaltungsanordnung zur Erzeugung einer internen Versorgungsspannung
DE69719188T2 (de) * 1997-11-05 2003-12-04 St Microelectronics Srl Hochspannungsregelungsschaltung und entsprechendes Spannungsregelungsverfahren
KR19990047008A (ko) * 1997-12-02 1999-07-05 구본준 외부조건 변화에 둔감한 기준전압 발생회로
US6037762A (en) * 1997-12-19 2000-03-14 Texas Instruments Incorporated Voltage detector having improved characteristics
KR100273278B1 (ko) * 1998-02-11 2001-01-15 김영환 반도체 소자의 펌핑회로
KR100506046B1 (ko) * 1998-06-30 2005-10-12 주식회사 하이닉스반도체 내부전압 발생장치
US6226205B1 (en) * 1999-02-22 2001-05-01 Stmicroelectronics, Inc. Reference voltage generator for an integrated circuit such as a dynamic random access memory (DRAM)
KR100308126B1 (ko) * 1999-07-21 2001-11-01 김영환 불휘발성 강유전체 메모리 장치의 레퍼런스 레벨 발생회로
US6333671B1 (en) * 1999-11-03 2001-12-25 International Business Machines Corporation Sleep mode VDD detune for power reduction
KR100576491B1 (ko) * 1999-12-23 2006-05-09 주식회사 하이닉스반도체 이중 내부전압 발생장치
US6669253B2 (en) * 2000-12-18 2003-12-30 David W. Benzing Wafer boat and boat holder
JP3964182B2 (ja) * 2001-11-02 2007-08-22 株式会社ルネサステクノロジ 半導体装置
US6933769B2 (en) * 2003-08-26 2005-08-23 Micron Technology, Inc. Bandgap reference circuit
DE10361724A1 (de) * 2003-12-30 2005-08-04 Infineon Technologies Ag Spannungsregelsystem
JP5458234B2 (ja) * 2008-01-25 2014-04-02 ピーエスフォー ルクスコ エスエイアールエル バンドギャップ基準電源回路
US8068356B2 (en) * 2008-05-28 2011-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Low power one-shot boost circuit
JP5325628B2 (ja) * 2009-03-26 2013-10-23 ラピスセミコンダクタ株式会社 半導体メモリの基準電位発生回路
US8493795B2 (en) * 2009-12-24 2013-07-23 Samsung Electronics Co., Ltd. Voltage stabilization device and semiconductor device including the same, and voltage generation method
US9035629B2 (en) * 2011-04-29 2015-05-19 Freescale Semiconductor, Inc. Voltage regulator with different inverting gain stages
CN102541133A (zh) * 2011-05-11 2012-07-04 电子科技大学 一种全温度范围补偿的电压基准源
CN102289243B (zh) * 2011-06-30 2013-06-12 西安电子科技大学 Cmos带隙基准源
WO2013066752A1 (en) * 2011-11-02 2013-05-10 Marvell World Trade, Ltd. Differential amplifier
JP5749299B2 (ja) * 2013-07-18 2015-07-15 ラピスセミコンダクタ株式会社 半導体メモリの基準電位発生回路及び半導体メモリ
CN103809646B (zh) * 2014-03-07 2015-07-08 上海华虹宏力半导体制造有限公司 分压电路及其控制方法
KR20180047209A (ko) * 2016-10-31 2018-05-10 에스케이하이닉스 주식회사 레퍼런스 선택 회로
CN109274362A (zh) * 2018-12-03 2019-01-25 上海艾为电子技术股份有限公司 控制电路
CN114270293A (zh) * 2019-07-08 2022-04-01 埃塔无线公司 具有差分电容能量转移的用于射频功率放大器的多输出供应发生器
CN111710351B (zh) * 2020-05-18 2022-05-10 中国人民武装警察部队海警学院 支持差分放大和单端放大两种功能的灵敏放大电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3710865A1 (de) * 1986-04-01 1987-10-22 Toshiba Kawasaki Kk Halbleitervorrichtung
EP0248381A1 (en) * 1986-05-31 1987-12-09 Kabushiki Kaisha Toshiba Power voltage regulator circuit
US4930112A (en) * 1985-11-22 1990-05-29 Hitachi, Ltd. Semiconductor device having a voltage limiter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1233812A (nl) * 1969-05-16 1971-06-03
JP2592234B2 (ja) * 1985-08-16 1997-03-19 富士通株式会社 半導体装置
JPS6370451A (ja) * 1986-09-11 1988-03-30 Mitsubishi Electric Corp 半導体集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4930112A (en) * 1985-11-22 1990-05-29 Hitachi, Ltd. Semiconductor device having a voltage limiter
DE3710865A1 (de) * 1986-04-01 1987-10-22 Toshiba Kawasaki Kk Halbleitervorrichtung
EP0248381A1 (en) * 1986-05-31 1987-12-09 Kabushiki Kaisha Toshiba Power voltage regulator circuit

Also Published As

Publication number Publication date
JPH07101374B2 (ja) 1995-11-01
FR2667409A1 (fr) 1992-04-03
HK36197A (en) 1997-04-04
JPH04145509A (ja) 1992-05-19
ITRM910727A1 (it) 1992-03-30
DE4037206C2 (de) 1995-08-10
FR2667409B1 (fr) 1993-07-16
NL193038B (nl) 1998-04-01
CN1044412C (zh) 1999-07-28
NL193038C (nl) 1998-08-04
KR930009148B1 (ko) 1993-09-23
ITRM910727A0 (it) 1991-09-27
DE4037206A1 (de) 1992-04-09
IT1250783B (it) 1995-04-21
GB2248357A (en) 1992-04-01
CN1051438A (zh) 1991-05-15
GB9112078D0 (en) 1991-07-24
KR920007339A (ko) 1992-04-28
RU1838814C (ru) 1993-08-30
GB2248357B (en) 1994-07-06
US5077518A (en) 1991-12-31

Similar Documents

Publication Publication Date Title
NL193038C (nl) Halfgeleiderketen.
US6184744B1 (en) Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage
US7250796B2 (en) Semiconductor device including an output circuit having a reduced output noise
US4683382A (en) Power-saving voltage supply
KR100271385B1 (ko) 집적버퍼회로
US7248079B2 (en) Differential buffer circuit with reduced output common mode variation
KR960013852B1 (ko) 고속 집적 회로용 기준 회로 및 출력 전류 제어 방법
US5585747A (en) High speed low power sense amplifier
US5120993A (en) Substrate bias voltage detection circuit
KR20090031982A (ko) 반도체 집적 회로 장치
EP0451870B1 (en) Reference voltage generating circuit
KR20000029534A (ko) 저전력시스템을위한전력상승검파기
US7423486B2 (en) Silicon-on-insulator differential amplifier circuit
US4464591A (en) Current difference sense amplifier
US6414521B1 (en) Sense amplifier systems and methods
US4682051A (en) Voltage level detection circuit
US7271614B2 (en) Buffer circuit with current limiting
US5710516A (en) Input logic signal buffer circuits
JP2585450B2 (ja) 半導体回路装置
US5264741A (en) Low current, fast, CMOS static pullup circuit for static random-access memories
JP2001229676A (ja) 集積回路
GB2301213A (en) Dynamic level converter for a semiconductor memory device
EP0441201A2 (en) A substrate bias voltage detection circuit
KR0121782B1 (ko) 백바이어스 발생회로
KR950012709B1 (ko) 디플리션(Depletion) 트랜지스터형 지연회로

Legal Events

Date Code Title Description
A1A A request for search or an international-type search has been filed
BB A search report has been drawn up
BC A request for examination has been filed
V4 Discontinued because of reaching the maximum lifetime of a patent

Effective date: 20110320