NL193038C - Halfgeleiderketen. - Google Patents

Halfgeleiderketen. Download PDF

Info

Publication number
NL193038C
NL193038C NL9100497A NL9100497A NL193038C NL 193038 C NL193038 C NL 193038C NL 9100497 A NL9100497 A NL 9100497A NL 9100497 A NL9100497 A NL 9100497A NL 193038 C NL193038 C NL 193038C
Authority
NL
Netherlands
Prior art keywords
source voltage
voltage
circuit
internal
output node
Prior art date
Application number
NL9100497A
Other languages
English (en)
Other versions
NL9100497A (nl
NL193038B (nl
Inventor
Gyo-Jin Han
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of NL9100497A publication Critical patent/NL9100497A/nl
Publication of NL193038B publication Critical patent/NL193038B/nl
Application granted granted Critical
Publication of NL193038C publication Critical patent/NL193038C/nl

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465Internal voltage generators for integrated circuits, e.g. step down generators
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

I I9wVuV
Halfgeleiderketen
De uitvinding heeft betrekking op een halfgeleiderketen voor het besturen van een inwendige bronspanning in reaktie op een op de keten aangelegde uitwendige bronspannning, omvattende: 5 referentiespanningsopwekkingsmiddelen die zijn verbonden met een uitwendige bronspanningsklem voor het opwekken van een constante referentiespanning; bronspanningsniveaumeetmiddelen die zijn verbonden met de uitwendige bronspanningsklem voor het lineair verhogen van de inwendige bronspanning wanneer de uitwendige bronspanning gelijk is aan of groter is dan een bepaalde spanning.
10 Een keten van deze soort is bekend uit het Amerikaanse octrooischrift US-4.930.112. Deze bekende keten omvat een eerste deelteken voor het opwekken van een stuurspanning, een tweede deelketen voor het opwekken van een referentiespanning, een derde deeiketen met een bufferwerking alsmede een vierde deelketen voor het doen toenemen van de afhankelijkheid van de inwendige bronspanning ten opzichte van de uitwendige bronspanning wanneer de uitwendige bronspanning een bepaalde waarde overschrijdt.
15 Daarbij dient de derde deelketen voor het verlagen van de uitgangsimpedantie van de eerste deelketen, die een referentiespanning opwekt, en voor het naar buiten voeren daarvan.
De laatste tijd bestaat de tendens tot meer en meer geïntegreerde halfgeleiderinrichtingen, zodat in een halfgeleiderinrichting van submicronafmetingen de vermindering van de oppervlakte van de inrichting een overeenkomstige toename van de daarop aangelegde spanning veroorzaakt, waardoor de betrouwbaarheid 20 van de inrichting aanzienlijk beïnvloed wordt.
In een Mos (Metaal Oxyde Halfgeleider) transistor die veel wordt gebruikt voor in hoge mate geïntegreerde halfgeleidergeheugeninrichtingen, wordt de kanaallengte bijvoorbeeld korter dan 1 pm, zodat de afvoerspanning toeneemt, alhoewel de uitwendige bronspanning op een constante waarde zoals 5 volt wordt gehouden. Derhalve treedt het ’’punch-through” verschijnsel op hetgeen inhoudt dat de verarmings-25 laag nabij de afvoer zich uitstrekt tot aan het brongebied. Dit verschijnsel verhoogt de lekstroom tussen de bron en afvoer wat een negatieve invloed op de werking van een zeer kleine NMOS-transistor met submicronafmetingen heeft.
Bovendien verschijnt de inwendige veldsterkte die is toegenomen overeenkomstig de verhoging van de afvoerspanning, in een verarmingslaag nabij de afvoer, zodat sommige ladingdragers een additionele 30 energie krijgen, hetgeen resulteert in een ”hot carrier” effekt dat een verandering van de drempelwaarde omvat die wordt veroorzaakt door in de poortoxydeiaag dringende ladingdragers, een toename van de substraatstroom die wordt veroorzaakt door ionisatie als gevolg van botsingen, verslechtering van de inrichting, etc.
Teneinde te voorkomen dat de betrouwbaarheid van de halfgeleiderinrichting wordt verminderd door het 35 ’’punch-through” en het ”hot carrier” effekt, is het noodzakelijk dat de op dit moment als standaardbron-spanning of uitwendige bronspanning gebruikelijke bronspanning van 5 volt te verlagen tot 3,3 volt.
Aangezien de verandering van een spanningsniveau van een systeem echter twee tot drie jaren achterloopt op de verandering van een oppervlak van een geheugenchip, is in een tussenliggend stadium van de verandering een bronspanningsbesturingsketen vereist voor het verlagen van de uitwendige 40 bronspanning voor het verkrijgen van de inwendige bronspanning.
De uitvinding beoogt een bronspanningsbesturingsketen te verschaffen waarmee de steilheid van de inwendige bronspanning gemakkelijk aangepast kan worden wanneer de uitwendige bronspanning een bepaalde waarde overschrijdt.
Een ander doel van de onderhavige uitvinding is het verschaffen van een bronspanningsbesturingsketen 45 met een minimale stroomopname in gereedstaande toestand.
Een inrichting van de in de aanhef genoemde soort wordt volgens de uitvinding hiertoe gekenmerkt door: eerste verschilversterkingsmiddelen met twee ingangen die respectievelijk met het uitgangsknooppunt van de referentiespanningsopwekkingsmiddelen en de inwendige bronspanningsklem zijn verbonden, in bedrijf bestuurd door een eerste besturingssignaal en het uitgangssignaal van de bronspanningsniveaumeet-50 middelen; en tweede verschilversterkingsmiddelen met twee ingangen die respectievelijk met het uitgangsknooppunt van de referentiespanningsopwekkingsmiddelen en de inwendige bronspanningsklem zijn verbonden, in bedrijf bestuurd door een tweede besturingssignaal.
Opgemerkt wordt, dat in de uit het Amerikaanse octrooischrift US 4.930.112 bekende halfgeleider-55 schakeling geen verschilversterkers zijn opgenomen.
Verdere kenmerken en voordelen van de uitvinding worden toegelicht aan de hand van de schematische I«wvwv & tekening, 5 waarin:
Figuur 1 een conventioneel ketenshema is;
Figuur 2 een grafiek is ter illustratie van het verband tussen een referentiespanning en een uitwendige bronspanning overeenkomstig figuur 1; 5 Figuur 3 het verbeterde ketenschema is;
Figuur 4 een grafiek is voor het weergeven van het verband tussen een inwendige bronspanning en een uitwendige bronspanning;
Figuur 5 een tijdkaart is; en
Figuur 6 een verdere uitvoeringsvorm is.
10
De keten van figuur 1 omvat een eerste en een tweede N-kanaal ingangsverschilversterker 20 en 30 met enkele uitgang, en met uitwendige ingangsspanningen V1 respectievelijk V2, een terugkoppelketen 40 met ingangen die de uitgangssignalen van de eerste en tweede verschilversterkers 20 en 30 ontvangen en een eerste uitgangssignaal dat wordt toegevoerd aan de andere ingangsklemmen van de eerste en tweede 15 verschilversterkers 20 en 30, en een derde verschilversterker 50 met een positieve ingangsklem die is verbonden met een eerste uitgangsknooppunt 47 van de terugkoppelketen 40 en een negatieve ingangsklem die is verbonden met de uitgang 51 daarvan.
De eerste en tweede verschilversterkers 20, 30 omvatten ten eerste NMOS-transistoren 23, 34 waarvan de poorten respectievelijk zijn verbonden met de ingangsspanningen V1 en V2, tweede NMOS-transistoren 20 24, 33 waarvan de poorten gemeenschappelijk zijn verbonden met het tweede uitgangsknooppunt 48 van de terugkoppelketen 40, afzonderlijke stroombronnen 25, 35 die respectievelijk zijn aangebracht tussen en verbonden met de bronnen van de eerste en tweede NMOS-transistoren 23 en 24, 33 en 34 en een aardspanningsklem, eerste en tweede PMOS-transistoren 21 en 22, 31 en 32 die zijn verbonden met een uitwendige bronspanningsklem, en uitgangsknooppunten 26, 36 tussen de eerste PMOS-transistoren 21, 32 25 en de eerste NMOS-transistoren 23, 34.
De terugkoppelketen 40 omvat een derde en een vierde PMOS-transistor 41 en 42 waarvan de kanalen zijn aangebracht tussen en verbonden met de uitwendige bronspanningsklem en een eerste uitgangsknooppunt 47 en de poorten respectievelijk verbonden zijn met de uitgangen van de eerste en tweede verschilversterkers 20 en 30, een eerste weerstand 45 die is aangebracht tussen en verbonden met het 30 eerste uitgangsknooppunt 47 en een tweede uitgangsknooppunt 48 die gemeenschappelijk zijn verbonden met de poorten van de tweede NMOS-transistoren 24, 33 van de eerste en tweede verschilversterkers 20 en 30, en een tweede weerstand 46 die is aangebracht tussen en verbonden met het tweede uitgangsknooppunt 48 en een aardspanningsklem. De terugkoppelketen 40 wekt een referentiespanning Vref op bij het eerste uitgangsknooppunt 47 tussen de tweede PMOS-transistoren 41, 42 en de eerste weerstand 45, 35 en koppelt de spanning die is gedeeld door de eerste en tweede weerstanden 45 en 46 terug naar de andere ingangen van de eerste en tweede verschilversterkers 20 en 30.
De derde verschilversterker 50 ontvangt de referentiespanning Vref afkomstig van de terugkoppelketen 40 via de positieve ingang, en wekt aldus een inwendige bronspanning op die gelijk is aan de referentiespanning Vref.
40 Figuur 2 is een grafiek voor het illustreren van het verband tussen de inwendige bronspanning bij de conventionele bronspanningsbesturingsketen.
De horizontale as geeft de uitwendige bronspanning weer, en de vertikale as de inwendige bronspanning. De inwendige bronspanning ”c” overeenkomstig de verandering van de twee ingangsspanningen a en b wordt weergegeven. Voor de eenvoud van de beschrijving is de uitwendige bronspanning verdeeld in 45 drie gebieden die het eerste gebied 60 onder 3,3 volt omvatten, alsmede het tweede gebied 61 van 3,3 volt tot 6,6 volt, en het derde gebied 62 boven 6,6 volt.
De werking van de conventionele bronspanningsbesturingsketen wordt hierna beschreven onder verwijzing naar figuren 1 en 2.
De eerste en tweede verschilversterkers 20 en 30 ontvangen de uitwendig aangelegde spanningen V1 50 respectieve V2 via de poorten van de eerste NMOS-transistoren 23 en 34, en de spanning (ri+r2) x Vref die is gedeeld door eerste en tweede weerstanden 45 en 46 via de poorten van de tweede NMOS-transistoren 24, 33. Aldus wordt één van de NMOS-transistoren die de hoogste spanning ontvangt, sterker in geleiding gebracht en wekt daarbij een uitgangssignaal in "lage” of "hoge" toestand op aan de uitgangsknooppunten 26, 36.
55 De uitgangssignalen op de uitgangsknooppunten 26, 36 besturen het stroomdoorlaatvermogen van de derde en vierde PMOS-transistoren 42, 42 voor het opwekken van een gewenste referentiespanning Vref op O I90U00 het eerste uitgangsknooppunt 47.
Wanneer de uitwendige bronspanning ligt binnen het eerste gebied 60 onder 3,3 volt is één ingangs-spanning V1 van de eerste verschilversterker 20 hoger dan één ingangsspanning V2 van de tweede verschilversterker 30 zoals wordt getoond in figuur 2. Dienovereenkomstig wordt de eerste NMOS-transistor 5 23 van de eerste verschilversterker 20 in geleiding gebracht voor het in geleiding brengen van de derde
RP
PMOS-transistor 41 van de terugkoppelketen 40, totdat de andere ingangsspanning ^R1+p2) x Vref 9eliik wordt aan de ingangsspanning V1. Aldus wordt de referentiespanning Vref afkomstig van het eerste uitgangsknooppunt 47 evenredig met de uitwendig aangelegde bronspanning verhoogd.
Wanneer de uitwendige bronspanning ligt binnen het tweede gebied 61 van 3,3 volt tot 6,6 volt, Is de ene 10 ingangsspannig V1 van de eerste verschilversterker 20 hoger dan de ene ingangsspanning V2 van de tweede verschilversterker 30. Dienovereenkomstig blijft de eerste verschilversterker 20 werken totdat de R2 andere ingangsspanning x Vre*van de eerste en tweede verschilversterkers 20, 30 gelijk wordt aan de ene ingangsspanning V1 van de eerste verschilversterker 20. De referentiespanning Vref is derhalve 15 gelijk aan (R1 + R2/R2).V1. In dit geval krijgt de referentiespanning Vref een constante waarde ongeacht de toename van de uitwendige bronspanning, omdat de spanning V1 constant is. Aldus heeft de inwendige bronspanning Int Vcc een constante waarde van 3,3 volt.
Wanneer de uitwendige bronspanning ligt in het derde gebied 62 boven 6,6 volt, wordt de ene ingangsspanning V2 van de tweede verschilversterker 30 hoger dan de ene ingangsspanning V1 van de eerste verschilversterker 20. Dienovereenkomstig blijft de tweede verschilversterker 30 werken als hoofdverschillen po versterker totdat de andere ingangsspanning (p-j+pgj x Vrei van de eerste en tweede verschilversterkers 20, 30 gelijk wordt aan de ene ingangsspanning V2 van de tweede verschilversterker 30. In dit geval is de referentiespanning Vref evenredig met V2 en neemt toe met een constante steilheid overeenkomstig de toename van V2.
25 Het is, zoals hierboven beschreven, zeer belangrijk de inwendige bronspanning te verhogen voor de betrouwbaarheid van een halfgeleiderinrichting wanneer de uitwendige spanning een gespecificeerde waarde (6,6 volt) overschrijdt, en de grenswaarde van de inwendige bronspanning hangt af van de karakteristieken van de halfgeleidergeheugeninrichting als geheel. De steilheid van de inwendige bronspanning zou dientengevolge dadelijk aangepast moeten worden wanneer de uitwendige bronspanning een 30 gespecificeerde waarde overschrijdt.
Het is echter voor het aanpassen van de steilheid van de inwendige bronspanning bij de conventionele bronspanningsbesturingsketen noodzakelijk beide ingangsspanningen V1 en V2 van de eerste en tweede verschilversterkers 20 en 30 en de eerste en tweede weerstanden 45 en 46 van de terugkoppelketen 40 te veranderen, hetgeen moeilijk uitvoerbaar is.
35 Verder is de stroom die wordt opgenomen door de referentiespanningsopwekkingsketen 109 van de conventionele bronspanningsbesturingsketen in gereedstaande toestand de som van de stroom die vloeit door de eerste en tweede weerstanden 45 en 46 van de terugkoppelketen 40 en de stroom die het gevolg is van de ingangsspanningen V1 en V2 van de eerste en tweede verschilversterkers 20 en 30. Dientengevolge wordt de opgenomen stroom in gereedstaande toestand van een halfgeleidergeheugeninrichting zeer 40 groot omdat de conventionele referentiespanningsopwekkingsketen zelf een verschilversterker omvat, terwijl deze stroom zeer klein gehouden zou moeten worden.
In figuur 3 worden een referentiespanningsopwekkingsketen 70, een bronspanningsniveaumeetketen 90, een eerste verschilversterkingsketen 130 getoond. De eerste verschilversterkingsketen 110 ontvangt twee ingangssignalen die bestaan uit de uitgangsspanning Vref van de referentiespanningsopwekkingsketen 70 45 en de inwendige bronspanning Int Vcc, bestuurd door middel van een eerste besturingssignaal 125 en de bronspanningsniveaumeetketen 90. De uitgang van een eerste verschilversterkingsketen 110 is verbonden met een inwendige bronspanningsklem 122. De tweede verschilversterkingsketen 130 ontvangt twee ingangssignalen die bestaan uit de uitgangsspanninig van de referentiespanningsopwekkingsketen 70 en de inwendige bronspanning, bestuurd door middel van een tweede besturingssignaal 145. De uitgang van de 50 tweede verschilversterkingsketen is verbonden met de inwendige bronspanningsklem 122.
De referentiespanningsopwekkingsketen 70 omvat een aantal transistoren. De kanalen van een eerste NMOS-transistor 73 en een eerste PMOS-transistor 74 zijn in serie aangebracht tussen en verbonden met de uitwendige bronspanningsklem en een besturingsknooppunt 71. Een weerstand 80 en een tweede diode-verbonden PMOS-transistor 61 zijn parallel aangebracht tussen en verbonden met het besturings-55 knooppunt 71 en een aardspanningsklem. Er is een PMOS-stuurtransistor 75 aangebracht waarvan het kanaal is aangebracht tussen en verbonden met de uitwendige bronspanningsklem en het uitgangsknooppunt 72 en de poort is verbonden met het besturingsknooppunt 71. Tevens zijn derde tot en met ?ouoo 4 zesde diode-verbonden PMOS-transistoren 76-79 in serie aangebracht tussen en verbonden met het uitgangsknooppunt 72 en de aardspanningsklem. De poort van de eerste NMOS-transistor 73 is verbonden met het uitgangsknooppunt 72, en de poort van de eerste PMOS-transistor 74 met het besturingsknooppunt 71.
5 De referentiespanningsopwekkingsketen 70 wekt altijd een constante referentiespanning Vref op door het besturen van de poortspanning van de PMOS-stuurtransistor 75 overeenkomstig de spanning van het besturingsknooppunt 71. Het uitgangsknooppunt 72 is verbonden met de poort van de eerste NMOS-transistor 73 voor het terugkoppelen van de referentiespanning Vref. Aldus wordt de spanning van het besturingsknooppunt 71 bestuurd overeenkomstig de veranderingen van de referentiespanning welke op 10 hun beurt worden veroorzaakt door de veranderingen van de parameters zoals temperatuur, etc., zodat het stroomdoorlaatvermogen van de PMOS-stuurtransistor 75 aangepast kan worden.
De PMOS-stuurtransistor 75 dient voor het laden van het uitgangsknooppunt 72. De tweede PMOS-transistor 81 dient als een pull-down transistor waarvan de poort is verbonden met de aardspanningsklem. Wanneer de uitwendige bronspanning de drempelspanning van de eerste NMOS-transistor 73 en de eerste 15 en tweede PMOS-transistoren 74 en 81 overschrijdt, wordt de tweede PMOS-transistor 81 aldus in geleiding gebracht en gedraagt zich dan als een weerstand.
De bronspanningsniveaumeetketen 90 omvat een eerste groep diode-verbonden NMOS-transistoren 92-96 die in serie zijn aangebracht tussen en verbonden met de uitwendige bronspanningsklem en een meetknooppunt 91. Een weerstand 102 is aangebracht tussen en verbonden met het meetknooppunt 91 en 20 de aardspanningsklem. Een tweede groep diode-verbonden NMOS-transistoren 97, 98 is in serie met het meetknooppunt 91 aangebracht. Tevens is een tweede NMOS-transistor 99 aangebracht waarvan het kanaal is aangebracht tussen en verbonden met het de NMOS-transistor 98 en de aardspanningsklem en waarvan de poort is verbonden met het eerste besturingssignaal 125. De poort en afvoer van een derde NMOS-transistor 100 zijn verbonden met het meetknooppunt 91. Het kanaal van een vierde NMOS-25 transistor 110 is aangebracht tussen en verbonden met de bron van de derde NMOS-transistor 100 en de aardspanningsklem, en de poort daarvan is verbonden met het eerste besturingssignaal 125.
De eerste groep diode-verbonden NMOS-transistoren 92-96 dient voor het detecteren van het uitwendige bronspanningsniveau voor het verlagen van de uitwendige bronspanning met de drempelspanning evenredig aan het aantal NMOS-transistoren. De verlaagde uitwendige bronspanning wordt aangelegd op het 30 meetknooppunt 91.
De eerste verschilversterkingsketen 110 omvat een eerste N-kanaal ingangsverschilversterker 105 met enkele uitgang, welke versterker bestaat uit zevende en achtste PMOS-transistoren 113 en 114 en vijfde tot en met zevende MNOS-transistoren 115, 116 en 117. Tevens is een negende PMOS-transistor 120 aangebracht waarvan het kanaal is aangebracht tussen en verbonden met het uitgangsknooppunt 111 van 35 de eerste verschilversterker 105 en de uitwendige bronspanningsklem, en waarvan de poort is verbonden met het eerste besturingssignaal 125. Achtste en negende NMOS-transistoren 118 en 119 zijn in serie aangebracht tussen en verbonden met het uitgangsknooppunt 111 en de aardspanningsklem, waarbij de poorten respectieve zijn verbonden met het meetknooppunt 91 van de bronspanningsniveaumeetketen 90 en het eerste besturingssignaal 125. Er is een tiende PMOS-transistor 121 aangebracht, waarvan de poort 40 is verbonden met het uitgangsknooppunt 111 en het kanaal is aangebracht tussen en verbonden met de uitwendige bronspanningsklem en inwendige bronspanningsklem 122.
Het eerste besturingssignaal 125 wordt toegevoerd aan de poort van de zevende NMOS-transistor 117. De twee ingangen van de eerste verschilversterker 105 zijn de poort van de vijfde NMOS-transistor 115 die is verbonden met het uitgangsknooppunt 72 van de referentiespanningsopwekkingsketen 70 en de poort 45 van de zesde NMOS-transistor 116 die is verbonden met de inwendige bronspanningsklem 122.
De tweede verschilversterkingsketen 130 omvat een tweede N-kanaal ingangsverschilversterker 138 met enkele uitgang, welke versterker bestaat uit elfde en twaalfde PMOS-transistoren 132 en 133 en tiende tot en met twaalfde NMOS-transistoren 135, 136 en 137. Tevens is een dertiende NMOS-transistor 139 aangebracht waarvan het kanaal is aangebracht tussen en verbonden met de uitwendige bronspannings-50 klem en het uitgangsknooppunt 131 van de tweede verschilversterker 138, en waarvan de poort is verbonden met een tweede besturingssignaal 145. Tevens is een dertiende PMOS-transistor 140 aangebracht waarvan het kanaal is aangebracht tussen en verbonden met de uitwendige bronspanningsklem en de inwendige bronspanningsklem 122, en waarvan de poort is verbonden met het uitgangsknooppunt 131.
De tweede verschilversterker 138 heeft twee ingangen die bestaan uit de poort van de tiende NMOS-55 transistor 135 die is verbonden met het uitgangsknooppunt 72 van de referentiespanningsopwekkingsketen 70 en de poort van de elfde NMOS-transistor 136 die is verbonden met de inwendige bronspanningsklem 122. De poort van de twaalfde NMOS-transistor 137 en de poort van de tiende NMOS-transistor 135 zijn 5 ïaauau gemeenschappelijk verbonden met het uitgangsknooppunt 72 van de referentiespanningsopwekkingsketen 70.
In figuur 4 wordt een grafiek getoond voor het illustreren van het verband tussen de referentiespanning en de verandering van de uitwendig aangelegde bronspanning. De horizontale as geeft de uitwendige 5 bronspanning weer en de vertikale as de inwendige bronspanning. De verwijzingsletters a, b, c duiden de inwendige bronspanningen aan die verschillende steilheden hebben, terwijl d de inwendige bronspanning in gereedstaande toestand aanduidt welke te zelfder tijd de referentiespanning van de referentiespanningsop-wekkingsketen is.
Onder verwijzing naar de gewenste waarde 3,3 volt en een gespecificeerde waarde 7 volt van de 10 inwendige spanning, wordt de uitwendige bronspanning verdeeld in drie totale gebieden waarvan het eerste gebied 150 onder 3,3 volt ligt, het tweede gebied 151 zich uitstrekt van 3,3 volt tot 7 volt en het derde gebied 152 boven 7 volt ligt.
In figuur 5 toont A een tijdschema voor een uitwendig chipkeuzesignaal, B een tijdschema voor het eerste besturingssignaal dat wordt toegevoerd aan de eerste verschilversterkingsketen en C een tijdschema 15 voor het tweede besturingssignaal dat wordt toegevoerd aan de tweede verschilversterkingsketen.
Wanneer het uitwendige chipkeuzesignaal A in "lage” toestand is, komt het eerste besturingssignaal B in een ’’hoge” toestand voor het vrijgeven van de eerste verschilversterkingsketen 110, zodat de bron-spanningsbesturingsketen in de aktieve periode 155 komt. Wanneer anderzijds het uitwendige chipkeuzesignaal A in ’’hoge” toestand is, komt het tweede besturingssignaal C in ’’lage” toestand voor het vrijgeven 20 van de tweede verschilversterkingsketen 130, zodat de bronspanningsbesturingsketen in de gereedstaande periode 156 geraakt.
De werking van de keten zal nu in detail beschreven worden onder verwijzing naar figuren 3, 4 en 5.
Wanneer de uitwendige bronspanning in het eerste gebied 150 ligt, namelijk kleiner is dan de gewenste 3,3 volt, maakt de poort van de PMOS-stuurtransistor 75 een complete verbinding met aarde door middel 25 van de weerstand 80 van de referentiespanningsopwekkingsketen 70. Dienovereenkomstig wordt de PMOS-stuurtransistor 75 geheel in geleiding gebracht, zodat de referentiespanning Vref van het uitgangsknooppunt 72 afhangt van de uitwendige bronspanning Vcc.
Wanneer de uitwendige bronspanning langzamerhand toeneemt en in het tweede gebied 151 geraakt, wordt de poortspanning van de PMOS-stuurtransistor 75 verhoogd door de stroom die vloeit door de 30 weerstand 80 en tweede PMOS-transistor 81. Dienovereenkomstig wordt het stroomdoorlaatvermogen van de PMOS-stuurtransistor 75 verlaagd, zodat de referentiespanning Vref van het uitgangsknooppunt 72 een constante waarde van 3,3 volt behoudt, ongeacht de toename van de uitwendige spanning.
Wanneer namelijk de uitwendige bronspanning toeneemt tot boven 3,3 volt, wordt het stroomdoorlaatvermogen van de PMOS-stuurtransistor 75 op overeenkomstige wijze verlaagd zodat de referentiespanning 35 Vref van het uitgangsknooppunt 72 een constante waarde van 3,3 volt behoudt zoals wordt getoond in figuur 4(d).
Indien de referentiespanning Vref anderzijds varieert ten gevolge van temperatuursveranderingen of andere parameters, wordt de variatie teruggekoppeld van het uitgangsknooppunt 72 naar de poort van de eerste NMOS-transistor 73, en opnieuw negatief teruggekoppeld via de eerste PMOS-transistor 74 naar de 40 PMOS-stuurtransistor 75, waarmee aldus de variatie van de referentiespanning Vref geminimaliseerd wordt.
Wanneer de referentiespanning namelijk wordt verhoogd boven de gewenste waarde, heeft de hoge spanning die wordt aangelegd op de poort van de eerste NMOS-transistor 73 tot gevolg dat de eerste NMOS-transistor 73 sterker in geleiding wordt gebracht. Dienovereenkomstig wordt de spanning die wordt aangelegd op het besturingsknooppunt 71 verhoogd vor het verlagen van het stroomdoorlaatvermogen van 45 de PMOS-stuurtransistor 75, zodat de referentiespanning van het uitgangsknooppunt 72 een constante waarde behoudt.
Hetzelfde werkingsprincipe wordt toegepast in het geval waarin de referentiespanning wordt verlaagd tot onder de gewenste waarde. De constante referentiespanning van het uitgangsknooppunt 72 dient als eerste ingangssignaal van de eerste en tweede verschilversterkingsketen 110,130, en in de aktieve werking heeft 50 het eerste besturingssignaal 125 in ’’hoge” toestand tot gevolg dat de eerste verschilversterkingsketen 110 in werking treedt. In de gereedstaande werkingstoestand heeft het tweede besturingssignaal in ’’lage” toestand tot gevolg dat de tweede verschilversterkingsketen 130 in werking treedt.
In de aktieve werkingstoestand wordt de zevende NMOS-transistor 117 van de eerste verschilversterker 105 in geleiding gebracht voor het vrijgeven van de eerste verschilversterker 105, wanneer het eerste 55 besturingssignaal 125 in "hoge” toestand geraakt. Anderzijds wordt de negende PMOS-transistor 120 uit geleiding gebracht door het eerste besturingssignaal 125 in "hoge" toestand voor het in geleiding brengen van de eerste verschilversterkingsketen 110.
Indien de uitwendige bronspanning binnen het eerste gebied 150 van figuur 4 ligt, wordt de vijfde NMOS-transistor 115 van de eerste verschilversterker 105 sterker in geleiding gebracht evenredig met de toename van de referentiespanning van het uitgangsknooppunt 72. Dienovereenkomstig wordt het spanningsniveau van het uitgangsknooppunt 111 van de eerste verschilversterker 105 in geleidelijk verlaagd 5 voor het verhogen van het stroomdoorlaatvermogen van de tiende PMOS-transistor 121, zodat een inwendige spanning wordt verkregen die evenredig is met de uitwendige bronspanning die wordt aangelegd op de bron van de tiende PMOS-transistor 121.
Indien de uitwendige bronspanning ligt binnen het tweede gebied 151 van figuur 4 wordt een constante referentiespanning aangelegd op de pooort van de vijfde NMOS-transistor 115 van de eerste verschil-10 versterker 105, zodat de stroom die vloeit door de vijfde en zesde NMOS-transistor 115 en 116 constant gehouden wordt. Aldus wordt een constante spanning aangelegd op de poort van de tiende PMOS-transistor 121, zodat zelfs indien de uitwendige bronspanning wordt verhoogd, het constante stroomdoorlaatvermogen leidt tot de stabiele inwendige spanning.
Alhoewel de halfgeleidergeheugeninrichting in een normale modus een stabiele inwendige bronspanning 15 zou moeten behouden ongeacht de variatie van de uitwendige bronspanning, is het noodzakelijk de inwendige bronspanning te verhogen voor het beproeven van de betrouwbaarheid van de halfgeleider-inrichting boven een gespecificeerde waarde van de uitwendige bronspanning.
Wanneer in de onderhavige uitvoeringsvorm de uitwendige bronspanning 7 volt overschrijdt, leidt dit tot een toename van de inwendige bronspanning. Wanneer de uitwendige bronspanning binnen het derde 20 gebied 152 van figuur 4 ligt en hoger dan 7 volt is, heeft de spanning van het meetknooppunt 91 van de bronspanningsniveaumeetketen 90 een waarde die voldoende is voor het in geleiding brengen van de achtste NMOS-transistor 118 die is verbonden met het meetknooppunt 91.
Derhalve vloeit de stroom bij het uitgangsknooppunt 111 van de eerste verschilversterker 105 naar de vijfde NMOS-transistor 115 alsmede de achtste en negende NMOS-transistoren 118 en 119, zodat de 25 tiende PMOS-transistor 121 waarvan de poort is verbonden met het uitgangsknooppunt 111 steeds sterker in geleiding wordt gebracht. Aldus neemt de bronspanning aan de inwendige spanningsklem 122 lineair toe.
Indien ondertussen de steilheid van de inwendige spanning aangepast dient te worden boven een gespecificeerde waarde van de uitwendige spanning in het licht van de karakteristieken van elk van de halfgeleidergeheugenchips, is uitsluitend een verandering van de afmeting van de achtste NMOS-transistor 30 118 vereist, waarvan het stroomdoorlaatvermogen afhangt van de spanning van het meetknooppunt 91, waardoor de aanpassing in vergelijking met de conventionele bronspanningsbesturingsketen zeer vergemakkelijkt wordt.
In de tweede verschilversterkingsketen 130 leidt het tweede besturingssignaal 145 dat is geblokkeerd in "hoge” toestand tot het in geleiding komen van de dertiende NMOS-transistor 139. Als gevolg hiervan wordt 35 het uitgangspunt 131 van de tweede verschilversterker 138 vrij geladen met Vcc- Vtn (VTN is de drempel-spanning van de NMOS-transistor), zodat de dertiende PMOS-transistor 140 uitgeschakeld wordt gehouden. Aldus wordt voorkomen dat de inwendige bronspanning die wordt veroorzaakt door de weking van de eerste verschilversterkingsketen 110, wordt teruggekoppeld via de dertiende PMOS-transistor 140 naar de tweede verschilversterkingsketen 130. De tweede verschilversterkingsketen 130 heeft hier zeer kleine afmetingen in 40 vergelijking met de eerste versterkingsketen 110 teneinde de opgenomen stroom in gereedstaande toestand te minimaliseren, waardoor deze een zeer lage reaktiesnelheid heeft van enkele ps.
Indien de inwendige bronspanning toeneemt ten gevolge van een bepaald faktor, wordt de zesde NMOS-transistor 116 van de eerste verschilversterkingsketen 110 in geleiding gebracht, zodat de uitgang van het uitgangsknooppunt 111 in "hoge” toestand komt. Dienovereenkomstig wordt de tiende PMOS-45 transistor 121 uit geleiding gebracht, waardoor wordt voorkomen dat de inwendige bronspanning verder toeneemt.
Ondertussen vereist de tweede verschilversterkingsketen 130 een bepaalde vertragingstijd voordat deze geheel in geleiding is gebracht omdat de reaktiesnelheid van de elfde NMOS-transistor 139 niet bestaat, wordt de uitgang van het uitgangsknooppunt 131 tijdens de vertragingstijd in "lage” toestand gehouden voor 50 het in geleiding brengen van de dertiende PMOS-transistor 140. Daarom kan het verschijnsel optreden dat de inwendige bronspanning toeneemt overeenkomstig de toename van de uitwendige bronspanning.
Daarom is er de dertiende NMOS-transistor 139 die in geleiding wordt gebracht in de aktieve werkings-toestand voor het uit geleiding brengen van de dertiende PMOS-transistor 140. Aldus is uitsluitend de eerste verschilversterkingsketen 110 werkzaam in de aktieve werkingstoestand.
55 Vervolgens wordt in de gereedstaande werkingstoestand van de bronspanningsbesuringsketen het tweede besturingssignaal 145 van het chipkeuzebuffer van "hoge” toestand overgebracht naar "lage" toestand, zodat de dertiende NMOS-transistor 139 van de tweede verschilversterkingsketen 130 uit / Iewvww geleiding wordt gebracht. Dienovereenkomstig krijgt, wanneer de uitwendige bronspanning binnen het tweede gebied in de aktieve werkingstoestand ligt, de tweede verschilversterkingsketen dezelfde structuur als de eerste verschilversterkingsketen 110, en handhaaft aldus een stabiele inwendige spanning die is gebaseerd op hetzelfde werkingsprincipe. Zelfs indien de uitwendige bronspanning een gespecificeerde 5 waarde 7 volt overschrijdt, wordt het stroomdoorlaatvermogen van de dertiende PMOS-transistor 140 altijd constant gehouden omdat er geen andere stroomdoorlaatketen is zoals de achtste NMOS-transistor 118 van de eerste verschilversterkingsketen 110. Daarom wordt de inwendige spanning gehandhaafd op een stabiele spanning van 3,3 volt, zelfs indien de uitwendige bronspanning verder stijgt boven een gespecificeerde waarde (7 volt).
10 Ondertussen wordt de negende PMOS-transistor 120 in de eerste verschilversterkingsketen 110 in geleiding gebracht, wanneer het eerste besturingssignaal 125 van het chipkeuzebuffer wordt geblokkeerd in ’’lage” toestand. Aldus wordt de uitwendige bronspanning Vcc direkt aangelegd op de poort van de tiende PMOS-transistor 121 waardoor de eerste verschilversterkingsketen 110 uit geleiding wordt gebracht.
Zoals getoond in figuur 5 gaat het eerste besturingssignaal A bij de overgang van de aktieve periode 155 15 naar de gereedstaande periode 156 direkt over van ’’lage” toestand naar "hoge” toestand, maar het tweede besturingssignaal B gaat pas van ’’hoge” toestand naar ’’lage” toestand na een bepaalde vertragingstijd Td ter voorkoming van de afname van de inwendige spanning ten gevolge van de opgenomen stroom, zelfs indien alle signalen binnen de halfgeleidergeheugeninrichting zijn geblokkeerd. Derhalve wordt een stabiele werking verkregen, zowel in de gereedstaande werkzame toestand als in de aktieve werkzame toestand.
20 In figuur 6 wordt een blokschema getoond ter illustratie van de referentiespanningsopwekkingsketen en de eerste en tweede verschilversterkingsketens. Dezelfde verwijzingscijfers als in figuur 3 worden gebruikt voor dezelfde onderdelen. De eerste en tweede verschilversterkingsketens worden gebruikt voor de aktieve respectieve de gereedstaande werkzame toestand.
Er zijn eerste, tweede en derde verschilversterkingsketens 110, 150 en 160 aangebracht voor de aktieve 25 werkzame toestand en een verschilversterkingsketen 130 voor de gereedstaande aktieve toestand, welke elk zijn aangebracht tussen en verbonden met het uitgangsknooppunt 72 van de referentiespanningsopwek-kingsketen 70 en de inwendige bronspanningsklemmen 122, 231 respectievelijk 241. Het kanaal van een eerste PMOS-transistor 251 is aangebracht tussen en verbonden met de inwendige bronspanningsklemmen 122 en 231, en de poort daarvan is verbonden met het eerste besturingssignaal 125. Het kanaal van een 30 tweede PMOS-transistor 252 is aangebracht tussen en verbonden met de inwendige bronspanningsklemmen 231 en 241, en de poort daarvan is verbonden met het eerste besturingssignaal 125.
De uitgangsklem van de verschilversterkingsketen 130 voor de gereedstaande werkzame toestand is verbonden met de inwendige bronspanningsklem 122 van de eerste verschilversterkingsketen 110 voor de aktieve werkzame toestand.
35 In een conventionele geheugeninrichting is een bronspanningsbesturingsketen voorgesteld waarin de verschilversterkers zijn gescheiden overeenkomstig elk van de inwendige bronlijnen, teneinde ruis te voorkomen en de betrouwbaarheid te verhogen. Deze keten veroorzaakt echter het probleem dat in gereedstaande toestand een stroom loopt die evenredig is met het aantal verschilversterkers voor de gereedstaande toestand.
40 In de hier beschreven inrichting worden de eerste en tweede PMOS-transistoren 251 en 252, waarvan de poorten zijn verbonden met het eerste besturingssignaal 125 van het chipkeuzebuffer, gebruikt voor het verbinden van elk van de inwendige bronlijnen ter voorkoming van ruis en ter verhoging van de betrouwbaarheid.
Aldus worden in de aktieve werkzame toestand de eerste en tweede PMOS-transistoren 251 en 252 uit 45 geleiding gebracht door het eerste besturingssignaal 125 in "hoge” toestand, zodat de inwendige bronlijnen van elkaar gescheiden worden. In de gereedstaande werkzame toestand worden de inwendige bronlijnen met elkaar verbonden wanneer het eerste besturingssignaal 125 wordt overgebracht in ’’lage” toestand voor het in geleiding brengen van de eerste en tweede PMOS-transistoren 251 en 252. In de aktieve werkzame toestand zijn de inwendige bronlijnen daarom gescheiden van elkaar ter voorkoming van ruis en ter 50 verhoging van de betrouwbaarheid, terwijl in de gereedstaande werkzame toestand de inwendige bronlijnen met elkaar verbonden zijn voor het minimaliseren van de stroom in gereedstaande toestand.
Een NMOS-transistor 118, waarvan de poort is verbonden met het meetknooppunt 91 van de bronspan-niingsniveaumeetketen 90, is verbonden met het uitgangsknooppunt 111 van de eerste verschilversterker 110 met een ingang die de referentiespanning Vref ontvangt, zodat in het geval waarin de uitwendige 55 bronspanning boven een gespecificeerde waarde wordt aangelegd, het stroomdoorlaatvermogen van de NMOS-transistor toeneemt voor het lineair verhogen van de inwendige bronspanning.
Het is derhalve noodzakelijk één ingangsspanning van de twee verschilversterkers en de eerste en

Claims (10)

193038 8 tweede weerstanden in de conventionele keten te veranderen, teneinde de steilheid van de inwendige bronspanning boven een gespecificeerde uitwendige bronspanning aan te passen, maar de hier beschreven keten vereist uitsluitend een aanpassing van de afmetingen van de NMOS-transistor. Aldus kan de steilheid van de inwendige spanning zeer eenvoudig aangepast worden.
1. Halfgeleiderketen voor het besturen van een inwendige bronspanning in reaktie op een op de keten aangelegde uitwendige bronspanning, omvattende: referentiespanningsopwekkingsmiddelen die zijn verbonden met een uitwendige bronspanningsklem voor 25 het opwekken van een constante referentiespanning; bronspanningsniveaumeetmiddelen die zijn verbonden met de uitwendige bronspanningsklem voor het lineair verhogen van de inwendige bronspanning wanneer de uitwendige bronspanning gelijk is aan of groter is dan een bepaalde spanning, gekenmerkt door: eerste verschilversterkingsmiddelen (110) met twee ingangen die respectieve met het uitgangsknooppunt 30 (72) van de referentiespanningsopwekkingsmiddelen (70) en de inwendige bronspanningsklem (122) zijn verbonden, in bedrijf bestuurd door een eerste besturingssignaal (125) en het uitgangssignaal van de bronspanningsniveaumeetmiddelen (90); en tweede verschilversterkingsmiddelen (130) met twee ingangen die respectieve met het uitgangsknooppunt (72) van de referentiespanningsopwekkingsmiddelen (70) en de inwendige bronspanningsklem 35 (122) zijn verbonden, in bedrijf bestuurd door een tweede besturingssignaal (145).
2. Halfgeleiderketen volgens conclusie 1, met het kenmerk, dat de eerste verschilversterkingsmiddelen (110) omvatten: een eerste N-kanaal ingangsverschilversterker (105) met enkele uitgang, en met twee ingangen die in bedrijf de spanning ontvangen van het uitgangsknooppunt (72) van de referentiespanningsopwek-40 kingsmiddelen (70) en de inwendige bronspanning; een PMOS-transistor (120) waarvan het kanaal is aangebracht tussen en verbonden met de uitwendige spanningsklem en het uitgangsknooppunt (111) van de eerste verschilversterker (105), en de poort is verbonden met het eerste besturingssignaal (125); twee NMOS-transistoren en (118, 119) waarvan de kanalen in serie zijn verbonden en zijn aangebracht 45 tussen het uitgangsknooppunt (111) en een aardspanningsklem, en de poorten zijn verbonden met respectievelijk het meetknooppunt (91) en het eerste besturingssignaal (125); en een verdere PMOS-transistor (121) waarvan het kanaal is aangebracht tussen en verbonden met de uitwendige bronspanningsklem en de inwendige bronspanningsklem (122). en de poort is verbonden met het uitgangsknooppunt (111).
3. Halfgeleiderketen volgens conclusie 1 of 2, met het kenmerk, dat de tweede verschilversterkingsmiddelen (130) omvatten: een tweede N-kanaal ingangsverschilversterker (138) met enkele uitgang, en met twee ingangen die respectieve het uitgangsknooppunt (72) van de referentiespanningsopwekkingsmiddelen (70) en de inwendige bronspanningsklem (122) zijn verbonden; 55 een NMOS-transistor (139) waarvan het kanaal is aangebracht tussen en verbonden met de uitwendige bronspanningsklem en het uitgangsknooppunt (131) van de tweede verschilversterker (138), en de poort is verbonden met het tweede besturingssignaal; en 9 1 »31)38 een PMOS-transistor (140) waarvan de poort is verbonden met het uitgangsknooppunt (131) en het kanaal is aangebracht tussen en verbonden met de uitwendige bronspanningsklem en de inwendige bronspanningsklem (122).
4. Halfgeleiderketen volgens conclusie 1, 2 of 3, met het kenmerk, dat de keten zodanig is ingericht dat in 5 bedrijf de eerste verschilversteringsmiddelen (110) worden vrijgegeven door het eerste besturingssignaal (125) in een eerste, bijvoorbeeld "hoge”, toestand voor het uitvoeren van een aktieve werking, terwijl de tweede verschilversterkingsmiddelen (130) worden vrijgegeven door het tweede besturingssignaal (145) in een tweede, bijvoorbeeld "lage” toestand voor het uitvoeren van een gereedstaande werking.
5. Halfgeleiderketen volgens conclusie 4, met het kenmerk, dat de keten van een aktieve modus wordt 10 overgebracht in een gereedstaande modus na een bepaalde vertragingstijd van het eerste besturingssignaal (125).
5 De conventionele bronspanningsbesturingsketen maakt het verder noodzakelijk dat de referentiespan-ningsopwekkingsketen een verschilversterker omvat die een grote stroom opneemt, maar de hier beschreven referentiespanningsopwekkingsketen is geen verschilversterker en er wordt voor gezorgd dat deze altijd een constante spanning heeft, waardoor de opgenomen stroom in gereedstaande toestand aanzienlijk verlaagd wordt.
10 Bovendien koppelt de keten de referentiespanning negatief terug naar de referentiespanningsopwek-kingsketen, waardoor de variatie van de referentiespanning als gevolg van de temperatuur of andere parameters geminimaliseerd wordt. Bovendien zijn de inwendige bronlijnen verbonden door PMOS-transistoren, zodat de inwendige bronlijnen van elkaar gescheiden kunnen worden in de aktieve werkzame toestand, en alle met elkaar 15 verbonden kunnen worden in de gereedstaande werkzame toestand. Dienovereenkomstig wordt ruis van de halfgeleider voorkomen, de betrouwbaarheid verhoogd en de stroom in gereedstaande toestand geminimaliseerd.
20 Conclusies
6. Halfgeleidersketen volgens conclusie 5, met het kenmerk, dat de eerste verschilversterkingsmiddelen (110) worden geblokkeerd wanneer de stuurtransistor (121) de gereedstaande werking uitvoert.
7. Halfgeleiderketen volgens conclusie 5 of 6, met het kenmerk, dat de tweede verschilversterkingsmiddelen 15 (130) worden geblokkeerd wanneer de stuurtransistor (140) de aktieve werking uitvoert.
8. Halfgeleiderketen volgens een van de voorgaande conclusies, met het kenmerk, dat de inwendige spanningssteilheid aan de inwendige bronspanningsklem (122), wanneer de uitwendige bronspanning gelijk is aan of groter is dan een gespecificeerde waarde, kan worden bestuurd door het aanpassen van afmetingen van de eerste stroomwegtransistor (118).
9. Bronspanningsbesturingsketen, gekenmerkt door: een halfgeleiderketen volgens een van de voorgaande conclusies, alsmede aanvullende verschilversterkingsmiddelen (150, 160) voor aktieve werking aangebracht tussen en verbonden met een uitgangsknooppunt (72) van de referentiespanningsopwekkingsmiddelen (70) en respectievelijk inwendige bronspanningskiemmen (122, 231, 241); en 25 poortmiddelen (251, 252) waarvan de kanalen respectievelijk zijn aangebracht tussen en verbonden met de aangrenzende inwendige spanningsklemmen (122, 231,241) en de poorten zijn verbonden met een eerste besturingssignaal (125).
10. Bronspanningsbesturingsketen volgens conclusie 9, met het kenmerk, dat in bedrijf de poortmiddelen (251, 252) uit geleiding worden gebracht in de aktieve modus en in geleiding worden gebracht in de 30 gereedstaande modus. Hierbij 6 bladen tekening
NL9100497A 1990-09-29 1991-03-20 Halfgeleiderketen. NL193038C (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019900015678A KR930009148B1 (ko) 1990-09-29 1990-09-29 전원전압 조정회로
KR900015678 1990-09-29

Publications (3)

Publication Number Publication Date
NL9100497A NL9100497A (nl) 1992-04-16
NL193038B NL193038B (nl) 1998-04-01
NL193038C true NL193038C (nl) 1998-08-04

Family

ID=19304259

Family Applications (1)

Application Number Title Priority Date Filing Date
NL9100497A NL193038C (nl) 1990-09-29 1991-03-20 Halfgeleiderketen.

Country Status (11)

Country Link
US (1) US5077518A (nl)
JP (1) JPH07101374B2 (nl)
KR (1) KR930009148B1 (nl)
CN (1) CN1044412C (nl)
DE (1) DE4037206C2 (nl)
FR (1) FR2667409B1 (nl)
GB (1) GB2248357B (nl)
HK (1) HK36197A (nl)
IT (1) IT1250783B (nl)
NL (1) NL193038C (nl)
RU (1) RU1838814C (nl)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910005599B1 (ko) * 1989-05-01 1991-07-31 삼성전자 주식회사 고밀도 반도체 메모리장치의 전원 공급전압 변환회로
JP2566067B2 (ja) * 1991-04-26 1996-12-25 株式会社東芝 論理回路
JP2727809B2 (ja) * 1991-08-26 1998-03-18 日本電気株式会社 半導体集積回路
US5177431A (en) * 1991-09-25 1993-01-05 Astec International Ltd. Linear programming circuit for adjustable output voltage power converters
JP2785548B2 (ja) * 1991-10-25 1998-08-13 日本電気株式会社 半導体メモリ
JPH05151773A (ja) * 1991-11-29 1993-06-18 Mitsubishi Electric Corp ダイナミツク型半導体記憶装置
JPH05217370A (ja) * 1992-01-30 1993-08-27 Nec Corp 内部降圧電源回路
KR950008453B1 (ko) * 1992-03-31 1995-07-31 삼성전자주식회사 내부전원전압 발생회로
EP0565806B1 (en) * 1992-04-16 1996-08-28 STMicroelectronics S.r.l. Accurate MOS threshold voltage generator
DE69229995T2 (de) * 1992-06-30 2000-03-16 Stmicroelectronics S.R.L. Spannungsregler für Speichergeräte
US5483152A (en) * 1993-01-12 1996-01-09 United Memories, Inc. Wide range power supply for integrated circuits
DE69319402T2 (de) * 1992-10-22 1999-04-01 Nippon Steel Semiconductor Corp., Tateyama, Chiba Stromversorgung mit grossem Bereich für integrierte Schaltungen
US5532618A (en) * 1992-11-30 1996-07-02 United Memories, Inc. Stress mode circuit for an integrated circuit with on-chip voltage down converter
JP3156447B2 (ja) * 1993-06-17 2001-04-16 富士通株式会社 半導体集積回路
JP3356223B2 (ja) * 1993-07-12 2002-12-16 富士通株式会社 降圧回路及びこれを内蔵した半導体集積回路
JPH07105682A (ja) * 1993-10-06 1995-04-21 Nec Corp ダイナミックメモリ装置
US5504450A (en) * 1993-12-08 1996-04-02 At&T Corp. High voltage components for EEPROM system
JP3417630B2 (ja) * 1993-12-17 2003-06-16 株式会社日立製作所 半導体集積回路装置とフラッシュメモリ及び不揮発性記憶装置
KR970010284B1 (en) * 1993-12-18 1997-06-23 Samsung Electronics Co Ltd Internal voltage generator of semiconductor integrated circuit
KR960004573B1 (ko) * 1994-02-15 1996-04-09 금성일렉트론주식회사 기동회로를 갖는 기준전압발생회로
JP2006203248A (ja) * 1994-08-04 2006-08-03 Renesas Technology Corp 半導体装置
US5604430A (en) * 1994-10-11 1997-02-18 Trw Inc. Solar array maximum power tracker with arcjet load
KR0152905B1 (ko) * 1994-11-15 1998-12-01 문정환 반도체 메모리장치의 내부전압 발생회로
JP3523718B2 (ja) 1995-02-06 2004-04-26 株式会社ルネサステクノロジ 半導体装置
US5570060A (en) * 1995-03-28 1996-10-29 Sgs-Thomson Microelectronics, Inc. Circuit for limiting the current in a power transistor
US5753841A (en) * 1995-08-17 1998-05-19 Advanced Micro Devices, Inc. PC audio system with wavetable cache
US5694035A (en) * 1995-08-30 1997-12-02 Micron Technology, Inc. Voltage regulator circuit
US5838150A (en) * 1996-06-26 1998-11-17 Micron Technology, Inc. Differential voltage regulator
JPH10133754A (ja) * 1996-10-28 1998-05-22 Fujitsu Ltd レギュレータ回路及び半導体集積回路装置
DE19716430A1 (de) * 1997-04-18 1998-11-19 Siemens Ag Schaltungsanordnung zur Erzeugung einer internen Versorgungsspannung
DE69719188T2 (de) * 1997-11-05 2003-12-04 Stmicroelectronics S.R.L., Agrate Brianza Hochspannungsregelungsschaltung und entsprechendes Spannungsregelungsverfahren
KR19990047008A (ko) * 1997-12-02 1999-07-05 구본준 외부조건 변화에 둔감한 기준전압 발생회로
US6037762A (en) * 1997-12-19 2000-03-14 Texas Instruments Incorporated Voltage detector having improved characteristics
KR100273278B1 (ko) * 1998-02-11 2001-01-15 김영환 반도체 소자의 펌핑회로
KR100506046B1 (ko) * 1998-06-30 2005-10-12 주식회사 하이닉스반도체 내부전압 발생장치
US6226205B1 (en) * 1999-02-22 2001-05-01 Stmicroelectronics, Inc. Reference voltage generator for an integrated circuit such as a dynamic random access memory (DRAM)
KR100308126B1 (ko) * 1999-07-21 2001-11-01 김영환 불휘발성 강유전체 메모리 장치의 레퍼런스 레벨 발생회로
US6333671B1 (en) * 1999-11-03 2001-12-25 International Business Machines Corporation Sleep mode VDD detune for power reduction
KR100576491B1 (ko) * 1999-12-23 2006-05-09 주식회사 하이닉스반도체 이중 내부전압 발생장치
US6669253B2 (en) * 2000-12-18 2003-12-30 David W. Benzing Wafer boat and boat holder
JP3964182B2 (ja) * 2001-11-02 2007-08-22 株式会社ルネサステクノロジ 半導体装置
US6933769B2 (en) * 2003-08-26 2005-08-23 Micron Technology, Inc. Bandgap reference circuit
DE10361724A1 (de) * 2003-12-30 2005-08-04 Infineon Technologies Ag Spannungsregelsystem
JP5458234B2 (ja) * 2008-01-25 2014-04-02 ピーエスフォー ルクスコ エスエイアールエル バンドギャップ基準電源回路
US8068356B2 (en) * 2008-05-28 2011-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Low power one-shot boost circuit
JP5325628B2 (ja) * 2009-03-26 2013-10-23 ラピスセミコンダクタ株式会社 半導体メモリの基準電位発生回路
US8493795B2 (en) * 2009-12-24 2013-07-23 Samsung Electronics Co., Ltd. Voltage stabilization device and semiconductor device including the same, and voltage generation method
US9035629B2 (en) * 2011-04-29 2015-05-19 Freescale Semiconductor, Inc. Voltage regulator with different inverting gain stages
CN102541133A (zh) * 2011-05-11 2012-07-04 电子科技大学 一种全温度范围补偿的电压基准源
CN102289243B (zh) * 2011-06-30 2013-06-12 西安电子科技大学 Cmos带隙基准源
CN103907285B (zh) * 2011-11-02 2017-05-17 马维尔国际贸易有限公司 差分放大器
JP5749299B2 (ja) * 2013-07-18 2015-07-15 ラピスセミコンダクタ株式会社 半導体メモリの基準電位発生回路及び半導体メモリ
CN103809646B (zh) * 2014-03-07 2015-07-08 上海华虹宏力半导体制造有限公司 分压电路及其控制方法
KR102685617B1 (ko) * 2016-10-31 2024-07-17 에스케이하이닉스 주식회사 레퍼런스 선택 회로
CN109274362A (zh) * 2018-12-03 2019-01-25 上海艾为电子技术股份有限公司 控制电路
CN114270293A (zh) * 2019-07-08 2022-04-01 埃塔无线公司 具有差分电容能量转移的用于射频功率放大器的多输出供应发生器
CN111710351B (zh) * 2020-05-18 2022-05-10 中国人民武装警察部队海警学院 支持差分放大和单端放大两种功能的灵敏放大电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1233812A (nl) * 1969-05-16 1971-06-03
JP2592234B2 (ja) * 1985-08-16 1997-03-19 富士通株式会社 半導体装置
JPH0770216B2 (ja) * 1985-11-22 1995-07-31 株式会社日立製作所 半導体集積回路
JP2721151B2 (ja) * 1986-04-01 1998-03-04 株式会社東芝 半導体集積回路装置
JPH083766B2 (ja) * 1986-05-31 1996-01-17 株式会社東芝 半導体集積回路の電源電圧降下回路
JPS6370451A (ja) * 1986-09-11 1988-03-30 Mitsubishi Electric Corp 半導体集積回路

Also Published As

Publication number Publication date
CN1044412C (zh) 1999-07-28
GB9112078D0 (en) 1991-07-24
GB2248357A (en) 1992-04-01
NL9100497A (nl) 1992-04-16
JPH04145509A (ja) 1992-05-19
FR2667409B1 (fr) 1993-07-16
DE4037206C2 (de) 1995-08-10
ITRM910727A1 (it) 1992-03-30
US5077518A (en) 1991-12-31
IT1250783B (it) 1995-04-21
KR920007339A (ko) 1992-04-28
HK36197A (en) 1997-04-04
KR930009148B1 (ko) 1993-09-23
JPH07101374B2 (ja) 1995-11-01
RU1838814C (ru) 1993-08-30
DE4037206A1 (de) 1992-04-09
CN1051438A (zh) 1991-05-15
GB2248357B (en) 1994-07-06
NL193038B (nl) 1998-04-01
FR2667409A1 (fr) 1992-04-03
ITRM910727A0 (it) 1991-09-27

Similar Documents

Publication Publication Date Title
NL193038C (nl) Halfgeleiderketen.
US6329873B2 (en) Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage
KR100271385B1 (ko) 집적버퍼회로
US20060028237A1 (en) Data output circuit with reduced output noise
US5446396A (en) Voltage comparator with hysteresis
US5585747A (en) High speed low power sense amplifier
KR100266650B1 (ko) 반도체 소자의 내부전압 발생회로
US6005434A (en) Substrate potential generation circuit that can suppress variation of output voltage with respect to change in external power supply voltage and environment temperature
KR100367750B1 (ko) 저전력 시스템을 위한 전력 상승 검파기
US7466171B2 (en) Voltage detection circuit and circuit for generating a trigger flag signal
EP0451870B1 (en) Reference voltage generating circuit
US7423486B2 (en) Silicon-on-insulator differential amplifier circuit
US4464591A (en) Current difference sense amplifier
US6037762A (en) Voltage detector having improved characteristics
US5994937A (en) Temperature and power supply adjusted address transition detector
US4682051A (en) Voltage level detection circuit
US5814980A (en) Wide range voltage regulator
US5710516A (en) Input logic signal buffer circuits
JP2585450B2 (ja) 半導体回路装置
US7561479B2 (en) Semiconductor memory device having a develop reference voltage generator for sense amplifiers
US6140844A (en) Amplifier
US6169445B1 (en) Current mode transmitter
EP0575186A2 (en) Low current, fast, CMOS static pullup circuit for static random-access memories
US7064586B2 (en) Input buffer circuit including reference voltage monitoring circuit
GB2301213A (en) Dynamic level converter for a semiconductor memory device

Legal Events

Date Code Title Description
A1A A request for search or an international-type search has been filed
BB A search report has been drawn up
BC A request for examination has been filed
V4 Discontinued because of reaching the maximum lifetime of a patent

Effective date: 20110320