DE69319402T2

DE69319402T2 - Stromversorgung mit grossem Bereich für integrierte Schaltungen

Info

Publication number: DE69319402T2
Application number: DE1993619402
Authority: DE
Inventors: Michael V. Colorado Springs Co 80906 Cordoba; Kim C. Colorado Springs Co 80920 Hardee
Original assignee: Nippon Steel Semiconductor Corp; United Memories Inc
Current assignee: UMC Japan Co Ltd; United Memories Inc
Priority date: 1992-10-22
Filing date: 1993-10-21
Publication date: 1999-04-01
Anticipated expiration: 2013-10-22
Also published as: EP0594162B1; EP0594162A1; DE69319402D1

Description

Diese Erfindung betrifft eine Spannungsversorgung für einen integrierten Schaltkreis. Im besonderen betrifft sie eine Spannungsversorgungsstufe, um eine Spannung innerhalb eines breiten Bands von externen Spannungen zu empfangen und mehrere interne Spannungen (ungleich Null) über einen breiten Bereich zu erzeugen oder zu bereitzustellen.
Integrierte Schaltkreise weisen eine Anzahl von Anschlußstiften auf. Ein Anschlußstift dient zum Anschluß einer Versorgungsspannung, die oft mit VCC bezeichnet wird, und ein anderer zum Anschluß des Massepotentials, das mit VSS bezeichnet wird und im allgemeinen gleich null Volt ist. Es gibt große Widerstände gegen das Hinzufügen von irgendwelchen zusätzlichen Anschlußstiften für Spannungen. Einige integrierte Schaltkreise benötigen jedoch verschiedene interne Spannungen, wobei diese Spannungen intern erzeugt werden müssen.
Früher arbeiteten integrierte Schaltkreise, die derartige verschiedene interne Spannungen erzeugen, innerhalb eines sehr engen Bands der Eingangs-Spannungsversorgung. Beispielsweise kann ein 3,3-Volt Schaltelement in einem Bereich der Eingangs-Spannungsversorgung von 3,0 bis 3,6 Volt arbeiten, während ein 5-Volt Schaltelement im Bereich von 4,5 bis 5,5 Volt arbeiten kann. Im allgemeinen sind dieses integrierten Schaltkreise entweder für einen 3,3 Volt oder einen 5 Volt Eingang aufgebaut. Wenn man ein Schaltelement, das so aufgebaut ist, daß es einen 3,3 Volt Eingang empfängt, mit 5 Volt betreiben würde, würde es zu viel Leistung verbrauchen und nicht betriebssicher sein. Wenn man andererseits ein Schaltelement, das so aufgebaut ist, daß es einen 5 Volt Eingang empfängt, mit nur 3,3 Volt betreiben würde, würde es entweder nur sehr langsam oder überhaupt nicht arbeiten.
K. Noda et al., "A Boosted Dual Word-Line Decoding Scheme for 256 Mb DRAMs", 1992, Symposium on VLSI Circuits, Digest of Technical Papers (IEEE 1992) offenbart eine Spannungsversorgungsstufe für DRAMs, die drei Spannungspegel besitzen, eine externe Spannung VCC, eine interne, begrenzte Spannung VLIM und eine angehobene Spannung VBOOT. Im besonderen empfängt ei ne Spannungsbegrenzerstufe, wie sie Fig. 4 in dieser Veröffentlichung zeigt, eine Bezugsspannung VREF sowie die externe Spannung VCC, um die Spannung VLIM zu erzeugen. Die Anhebungsstufe empfängt VLIM, um VBOOT zu erzeugen.
Im besonderen betrifft diese Erfindung eine Spannungsversorgungsstufe, in der jene Merkmale enthalten sind, die im Oberbegriff von Anspruch 1 dargelegt sind, der beispielsweise aus US-A-4,994.688 bekannt ist.
Ein Gegenstand dieser Erfindung ist es, eine Spannungsversorgung zu liefern, die in integrierten Schaltkreisen verwendet werden kann, wobei sie in einem derart breiten Band von Eingangsspannungen betrieben werden kann, um getrennte Spannungen zu erzeugen, um Schaltkreise mit niedrigen Spannungen sowie Schaltkreise mit hohen Spannungen zu versorgen und das Potential am Substrat eines integrierten Schaltkreises aufrechtzuerhalten.
Ein anderer Gegenstand dieser Erfindung besteht darin, eine Spannungsversorgung für integrierte Schaltkreise zu liefern, die mit einer niedrigen Eingangsspannung arbeitet, die an Schaltkreise mit niedriger Spannung gelegt wird, wobei sie eine Spannung, um Schaltkreise mit einer hohen Spannung anzuspeisen, sowie eine Spannung erzeugt, um das Potential am Substrat eines integrierten Schaltkreises aufrechtzuerhalten.
Ein anderer Gegenstand dieser Erfindung besteht darin, eine Spannungsversorgung für integrierte Schaltkreise zu liefern, die mit einer hohen Eingangsspannung arbeitet, die an Schaltkreise mit hoher Spannung gelegt wird, wobei sie eine Spannung, um Schaltkreise mit niedriger Spannung anzuspeisen, sowie eine Spannung erzeugt, um das Potential am Substrat eines integrierten Schaltkreises aufrechtzuerhalten.
Die breitbandige Spannungsversorgung für integrierte Schaltkreise gemäß dieser Erfindung, die jene Merkmale besitzt, die im Anspruch 1 angeführt sind, kann innerhalb eines breiten Bands von Eingangs-Versorgungsspannungen arbeiten, um bereitzustellen: (a) ein internes Versorgungssignal mit niedriger Spannung, (b) ein internes Versorgungssignal mit hoher Spannung und (c) ein Substrat-Vorspannungssignal. In der bevorzugten Form weist diese Erfindung einen Spannungsumsetzer auf eine niedrige Spannung ("VDC") auf, um die Eingangs-Versorgungsspannung zu empfangen und ein geregeltes niedriges Spannungssignal zu erzeugen. Da das niedrige Spannungssignal geregelt ist, kann dieses Signal innerhalb des Schaltkreises dazu verwendet werden, um Schaltkreise anzuspeisen oder andere Signale zu erzeugen, die von Schwankungen in der Eingangs- Versorgungsspannung unabhängig sind.
Weiters kann die Stufe einen Spannungsumsetzer auf eine hohe Spannung ("VUC") aufweisen, der das geregelte niedrige Spannungssignal empfängt, um ein hohes Spannungssignal für Schaltkreise mit hoher Spannung zu erzeugen. Schließlich weist die Stufe einen Substrat-Vorspannungsgenerator auf, der ein Substrat-Spannungssignal erzeugt, um das Potential am Substrat des Halbleiterelements aufrechtzuerhalten. Da das niedrige Spannungssignal geregelt ist, sind das hohe Spannungssignal und das Substrat-Spannungssignal von Schwankungen in der Eingangs-Versorgungsspannung unabhängig. Obwohl der Schaltkreis gemäß dieser Erfindung mit jedem integrierten Schaltkreis verwendet werden kann, ist der Schaltkreis bei DRAMs (dynamic random access memory, dynamischer Speicher mit wahlfreiem Zugriff) und anderen Speichereinrichtungen besonders nützlich.
Bei einer alternativen Ausführungsform ist die Eingangs-Versorgungsspannung im allgemeinen niedrig (beispielsweise 3,3 Volt) und geregelt. Daher wird die Eingangs-Versorgungsspannung dazu verwendet, um Schaltkreise mit niedriger Spannung anzuspeisen, wobei kein Spannungsumsetzer auf eine niedrige Spannung benötigt wird. Die alternative Ausführungsform weist jedoch einen Spannungsumsetzer auf eine hohe Spannung, um eine hohe Spannung zu erzeugen, sowie einen Substrat-Vorspannungsgenerator auf, um die Substratspannung aufrechtzuerhalten.
Schließlich wird eine andere alternative Ausführungsform geoffenbart, um eine hohe Eingangs-Versorgungsspannung zu emp fangen. Diese Ausführungsform wird dann verwandet, wenn die Eingangs-Versorgungsspannung hoch (beispielsweise 5 Volt) und geregelt ist. Die Eingangs-Versorgungsspannung wird dazu verwendet, um Schaltkreise mit hoher Spannung anzuspeisen, wobei kein Spannungsumsetzer auf eine hohe Spannung benötigt wird. Diese Ausführungsform weist jedoch einen Spannungsumsetzer auf eine niedrige Spannung, um eine niedrige Spannung zu erzeugen, sowie einen Substrat-Vorspannungsgenerator auf, um die Substratspannung aufrechtzuerhalten.
Bei der Beschreibung der vorliegenden Erfindung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen zeigt:
Fig. 1 das Blockschaltbild der ersten Ausführungsform der breitbandigen Spannungsversorgung für integrierte Schaltkreise, wobei die Spannungsversorgung innerhalb eines breiten Bands von Eingangs-Versorgungsspannungen arbeiten kann, um ein niedriges internes Spannungssignal sowie ein hohes internes Spannungssignal zu liefern;
Fig. 2 das Blockschaltbild eines Schaltkreises einer breitbandigen Spannungsversorgung für integrierte Schaltkreise, der vorzugsweise mit einer niedrigen Eingangsspannung verwendet wird;
Fig. 3 das Blockschaltbild eines Schaltkreises einer breitbandigen Spannungsversorgung für integrierte Schaltkreise, der vorzugsweise mit einer hohen Eingangsspannung verwendet wird;
Fig. 4 das Diagramm der Spannungen VCC, VCCP und VBB als Funktion der Eingangs-Versorgungsspannung;
Fig. 5 das Blockschaltbild des bevorzugten VDC-Generators 24;
Fig. 6 das ausführliche Blockschaltbild einer ersten Ausführungsform der Ausführungsform von Fig. 5;
Fig. 7 das Schaltbild der Umschaltstufe und der Sicherungsstufe von Fig. 6;
Fig. 8 das Schaltbild der Vordekoderstufe von Fig. 6;
Fig. 9 das Schaltbild des Bezugsspannungsgenerators von Fig. 6;
Fig. 10 das Schaltbild des zweiten Spannungsvergleichers von Fig. 6;
Fig. 11 das Schaltbild des ersten Spannungsvergleichers von Fig. 6;
Fig. 12 das Schaltbild des Generators für die interne Spannung von Fig. 6;
Fig. 13 das Schaltbild der VDIVIDE-Stufe der Ausführungsform von Fig. 6;
Fig. 14 das Flußdiagramm für die Anwendung der Ausführungsform von Fig. 5;
Fig. 15 das Diagramm der internen Spannung, die von der Ausführungsform von Fig. 5 erzeugt wird;
Fig. 16 das ausführliche Blockschaltbild einer zweiten Ausführungsform des VDC-Generators 24;
Fig. 17 das Schaltbild der Spannungsteiler/Regel-Stufe von Fig. 16;
Fig. 18 das Schaltbild des Spannungsteilers von Fig. 16;
Fig. 19A das Schaltbild des Bezugsspannungsgenerators von Fig. 16;
Fig. 19B das Blockschaltbild des Substrat-Vorspannungsgenerators gemäß einer bevorzugten Ausführungsform dieser Erfindung;
Fig. 20 das Blockschaltbild der Substratspannungs-Re gelstufe von Fig. 19B;
Fig. 21 ein Zeitdiagramm, in dem die Eingangs- und. Ausgangssignale zur Substratspannungs-Regelstufe von Fig. 20 dargestellt sind;
Fig. 22 ein ausführliches Schaltbild der Substratspannungs-Regelstufe von Fig. 20;
Fig. 23 das Blockschaltbild der Taktstufe von Fig. 19B;
Fig. 24 das ausführliche Schaltbild einer ersten Stufe der Taktstufe von Fig. 23;
Fig. 25 das ausführliche Schaltbild einer zweiten Stufe der Taktstufe von Fig. 23;
Fig. 26 das Schaltbild einer Ladungspumpstufe, um Signale zu empfangen, die von der Taktstufe erzeugt werden, um die Spannung am Substrat auf einen gewünschten Wert zu pumpen;
Fig. 27 das Zeitdiagramm von (i) Taktsignalen, die in der ersten und zweiten Stufe der Taktstufe von Fig. 23 erzeugt werden, um die Ladungspumpstufe anzusteuern, sowie (ii) Spannungen an den Knotenpunkten der Ladungspumpstufe von Fig. 26 während der Pump- und Vorladeintervalle;
Fig. 28 das Blockschaltbild einer Ausführungsform des Spannungsgenerators gemäß dieser Erfindung;
Fig. 29 das Blockschaltbild der Spannungsregelstufe 1100, die eine Bereitschafts-Regelstufe 1110 und eine Betriebs-Regelstufe von Fig. 28 aufweist;
Fig. 30 das ausführliche Schaltbild der Bereitschafts- Regelstufe 1110 (von Fig. 29) für die Bereitschaftsstufe;
Fig. 31 das ausführliche Schaltbild der Bereitschafts- Haupttaktstufe der Bereitschafts-Taktstufe, um das Bereitschafts-Haupttaktsignal zu erzeugen;
Fig. 32 das Blockschaltbild der Taktstufe sowohl für den Bereitschaftstakt als auch für den Betriebstakt, um Taktsignale für die Bereitschafts-Pumpstufe bzw. die Betriebs-Pumpstufe zu erzeugen;
Fig. 33 das Schaltbild der Pumpstufe, die für die Bereitschafts-Pumpstufe und die Betriebs-Pumpstufe verwendet wird;
Fig. 34 das Zeitdiagramm für die Eingangs- und Ausgangssignale sowie die Spannungen an verschiedenen Knotenpunkten der Bereitschafts-Pumpstufe;
Fig. 35 das ausführliche Schaltbild der Betriebs-Regelstufe 1200 von Fig. 29 für die Betriebsstufe;
Fig. 36 das ausführliche Schaltbild der Betriebs- Haupttaktstufe der Betriebs-Taktstufe, um ein Haupttaktsignal zu erzeugen;
Fig. 37 das Zeitdiagramm für die Eingangs- und Ausgangssignale sowie die Spannungen an verschiedenen Knotenpunkten der Betriebs-Pumpstufe;
Fig. 38 das Blockschaltbild einer zweiten Ausführungsform der Spannungsregelstufe, die keine Betriebs-Regelstufe besitzt, und
Fig. 39 das ausführliche Schaltbild der Haupttaktstufe für die Betriebs-Pumpstufe der zweiten Ausführungsform.

Blockschaltbilder des Systems

Nunmehr wird zuerst auf Fig. 1 Bezug genommen. Im Block schaltbild von Fig. 1 wird eine erste Ausführungsform der breitbandigen Spannungsversorgung für integrierte Schaltkreise 10 geoffenbart. Der Schaltkreis 10 empfängt eine Eingangs- Versorgungsspannung VCCEXT, bei der es sich um eine Spannung von einem Anschlußstift für die Versorgungsspannung handeln kann. Der Schaltkreis 10 erzeugt aus dieser Spannung ein niedriges Spannungssignal und ein hohes Spannungssignal, um getrennte Stufen mit niedriger Spannung bzw. mit hoher Spannung anzuspeisen. Im besonderen wird die Eingangs-Versorgungsspannung VCCEXT an einen Eingang 12 der Spannungsversorgungsstufe 10 gelegt, wobei sie auch an einen Eingang 16 von verschiedenen Ausgangsstufen 14 gelegt werden kann, wenn derartige Ausgangsstufen angespeist werden sollen. Die Eingangsspannung VCCEXT liegt weiters an einem Eingang 20 einer Bezugsspannungsstufe 18. Die Bezugsspannungsstufe 18 erzeugt an einem Ausgang 22 ein Ausgangssignal VREF. Bezugsspannungsgeneratoren sind in der Technik bekannt, wobei irgendein geeigneter Bezugsspannungsgenerator verwendet werden kann.
Ein Spannungsumsetzer auf eine niedrige Spannung 24 empfängt an einem Eingang 26 VCCEXT und an einem Eingang 27 VREF. Der Spannungsumsetzer auf eine niedrige Spannung 24 erzeugt an einem Ausgang 28 ein Ausgangssignal VCC. Vorzugsweise ist VCC etwa 3,3 Volt, obwohl auch andere Werte für VCC möglich sind.
Der bevorzugte Spannungsumsetzer auf eine niedrige Spannung (voltage-down converter "VDC") 24 wird später geoffenbart, wobei es sich um einen Spannungsumsetzer auf eine niedrige Spannung mit programmierbaren Sicherungen handelt, der eine interne Spannung VCC (hier mit VCCINT bezeichnet) erzeugt. Der Spannungsumsetzer auf eine niedrige Spannung kann so aufgebaut sein, um eine optimale interne Spannung aufrechtzuerhalten.
Im allgemeinen wird der vom Spannungsumsetzer auf eine niedrige Spannung erzeugte Ausgang VCC geregelt, wobei er ungeachtet von Schwankungen in VCCEXT konstant ist. Obwohl sich VCCEXT von 3,0 Volt bis 5,5 Volt ändern kann, erzeugt die bevorzugte VDC-Stufe 24 trotzdem eine VCC-Spannung von 3,3 Volt (oder von einem anderen konstanten Wert). Das geregelte VCC- Signal wird an einem Eingang 32 an Stufen mit einer niedrigen Spannung 30 gelegt, wenn derartige Ausgangsstufen angespeist werden sollen.
Weiters wird VCC an einen Eingang 36 eines Substrat-Vorspannungsgenerators 34 gelegt. Der Substrat-Vorspannungsgenerator gibt an einem Ausgang 38 ein Signal VBB ab, um die Spannung am Substrat aufrechtzuerhalten. Das Signal VBB wird an einen Eingang 40 des Substrat-Vorspannungsgenerators rückgekoppelt, um VBB aufrechtzuerhalten. Vorzugsweise wird VBB auf etwa -(²/&sub3;)VCC gehalten. Ein bevorzugtes Beispiel eines Substrat- Vorspannungsgenerators, der bei dieser Erfindung verwendet werden kann, wird später beschrieben. Der oszillatorfreie Substrat-Vorspannungsgenerator dieses Beispiels hält den Spannungspegel am Substrat eines integrierten Schaltkreises.
Ein Spannungsumsetzer auf eine hohe Spannung (voltage-up converter "VUC") 42 empfängt an einem Eingang 44 gleichfalls das geregelte VCC-Signal. Der Spannungsumsetzer auf eine hohe Spannung erzeugt an einem Ausgang 46 ein Ausgangssignal VCCP, dessen Absolutwert im allgemeinen größer als der Absolutwert von VCC ist. Da VCC geregelt ist, kann auch ein geregeltes VCCP-Ausgangssignal erzeugt werden. Das VCCP-Signal kann dazu verwendet werden, um an einem Eingang 50 Stufen mit einer hohen Spannung 48 (d. h. Stufen, die eine Spannung von 5 Volt oder mehr benötigen) anzuspeisen. Der bevorzugte Spannungsumsetzer auf eine hohe Spannung 42 wird später beschrieben. Im Bereich dieser Erfindung können jedoch auch andere Spannungsumsetzer auf eine hohe Spannung verwendet werden, die eine Spannung VCCP erzeugen, die größer als VCC ist.
Allgemein gesagt: der Schaltkreis von Fig. 1 empfängt eine Spannung VCCEXT und erzeugt aus ihr eine Bezugsspannung VREF. VCCEXT und VREF werden kombiniert, um eine "niedrige" Versorgungsspannung VCC (VCCINT) zu erzeugen, bei der es sich um ein Ausgangssignal handelt. Zusätzlich wird die erzeugte VCC- Spannung dazu verwendet, um eine hohe Versorgungsspannung VCCP zu erzeugen, bei der es sich um ein zweites Ausgangssignal handelt.
Fig. 2 zeigt eine zweite Ausführungsform einer breitbandigen Spannungsversorgung für integrierte Schaltkreise. Die zweite Ausführungsform wird vorzugsweise mit einer Eingangs-Versorgungsspannung verwendet, die im allgemeinen niedrig ist und 3,0 bis 3,6 Volt beträgt. Daher werden weder eine Bezugsspannungsstufe 18 noch ein Spannungsumsetzer auf eine niedrige Spannung 24 (siehe Fig. 1) benötigt. VCCEXT wird zur Anspeisung von Ausgangsstufen 14 verwendet, die eine niedrige Versorgungsspannung benötigen. Weiters wird VCCEXT als VCC-Signal verwendet, das an einem Eingang 32 an Stufen mit niedriger Spannung 30 gelegt wird.
Wie bei der Ausführungsform von Fig. 1 empfängt ein Substrat- Vorspannungsgenerator 34 die Signale VCC und VBB an den Eingängen 36 bzw. 40, um eine VBB-Spannung abzugeben, um die Spannung am Substrat aufrechtzuerhalten. Weiters empfängt ein Spannungsumsetzer auf eine hohe Spannung 42 an einem Eingang 44 die Spannung VCC. Der Umsetzer 42 erzeugt an einem Ausgang 46 ein VCCP-Signal, vorzugsweise ein 5,0-Volt Signal. Das VCCP-Signal wird dazu verwendet, um an einem Eingang 50 Stufen mit hoher Spannung 48 anzuspeisen, wobei es aber auch zur Anspeisung von Ausgangsstufen verwendet werden kann, die ein hohes Spannungsversorgungssignal benötigen.
Der Schaltkreis von Fig. 2 beruht auf dem Schaltkreis von Fig. 1, wobei jedoch VCCREF und der Spannungsumsetzer auf eine niedrige Spannung außer Betrieb gesetzt wurden. Man kann den Schaltkreis von Fig. 2 dadurch herstellen, daß man nur eine einzige Metallmaske verändert, die bei der Herstellung des Schaltkreises von Fig. 1 verwendet wird. Diese Außerbetriebsetzung kann dadurch erfolgen, daß der Eingang 20 der Bezugsspannungsstufe 18 von VCCEXT getrennt, der Eingang 26 des Spannungsumsetzers auf eine niedrige Spannung 24 von VCCEXT getrennt und der Ausgang 28 des Spannungsumsetzers auf eine niedrige Spannung 24 mit VCCEXT verbunden wird. Damit kann man einen vereinfachten Schaltkreis erhalten, der weniger Strom aufnimmt als der Schaltkreis von Fig. 1, wenn VCCEXT geregelt wird und allgemein eine niedrige Spannung, beispielsweise zwischen 3,0 und 3,6 Volt, ist.
Fig. 3 zeigt einen Schaltkreis, der ein hohes Eingangsspannungs-Versorgungssignal beispielsweise zwischen 4, 5 und 5,5 Volt empfängt. Die breitbandige Spannungsversorgung für integrierte Schaltkreise von Fig. 3 empfängt an einem Eingang 12 die Spannung VCCEXT. VCCEXT wird dazu verwendet, um an einem Eingang 16 die Ausgangsstufen 14 anzuspeisen, die ein hohes Spannungsversorgungssignal benötigen. Da es sich bei VCCEXT im allgemeinen um eine geregelte, hohe Spannung handelt, wird sie dazu verwendet, um an einem Eingang 50 die Stufen mit hoher Spannung 48 anzuspeisen.
Eine VREF-Stufe 18 empfängt an einem Eingang 20 VCCEXT und erzeugt davon an einem Ausgang 22 eine Bezugsspannung VREF. Ein Spannungsumsetzer auf eine niedrige Spannung 24 empfängt an einem Eingang 26 VCCEXT und an einem Eingang 27 die Bezugsspannung VREF. Der Spannungsumsetzer auf eine niedrige Spannung erzeugt an einem Ausgang 28 eine VCC-Spannung von etwa 3,3 Volt. Das VCC-Signal wird dazu verwendet, um an einem Eingang 32 die Stufen mit niedriger Spannung 30 anzuspeisen. Das VCC-Signal wird an einem Eingang 36 an den Substrat- Vorspannungsgenerator 34 gelegt, um die Spannung am Substrat aufrechtzuerhalten.
Der Schaltkreis von Fig. 3 ist dem Schaltkreis von Fig. 1 ähnlich, mit der Ausnahme, daß der Spannungsumsetzer auf eine hohe Spannung 42 (siehe Fig. 1) außer Betrieb gesetzt wurde. Der Schaltkreis von Fig. 3 kann aufgrund des Schaltkreises von Fig. 1 dadurch hergestellt werden, daß nur eine einzige Maskenschicht verändert wird. Wenn VCCEXT eine hohe Spannung ist, kann der Schaltkreis von Fig. 3 leicht dadurch hergestellt werden, daß der Spannungsumsetzer auf eine hohe Spannung außer Betrieb gesetzt wird. Dadurch nimmt der Schaltkreis von Fig. 3 im allgemeinen weniger Strom auf als der Schaltkreis von Fig. 1.
Fig. 4 zeigt die Kurven von VCC, VCCP und VBB als Funktion der Spannung VCCEXT. Beispielsweise ist es bei der ersten Ausführungsform möglich, wenn VCCEXT zwischen etwa 3,0 Volt und 5,5 Volt schwankt, eine Spannung VCC, die konstant (etwa 3,3 Volt) ist, sowie eine Spannung VCCP zu erzeugen, die gleichfalls konstant (etwa 5,0 Volt) ist. Wenn VCCEXT geregelt und niedrig ist (etwa 3,3 Volt), wird kein Spannungsumsetzer auf eine niedrige Spannung benötigt, wobei VCC gleich VCCEXT ist (wie dies bei der Ausführungsform von Fig. 2 geoffenbart wurde). Der Schaltkreis von Fig. 2 weist jedoch einen Spannungsumsetzer auf eine hohe Spannung auf, um ein VCCP von etwa 5 Volt zu erzeugen. Wenn, wie im Schaltkreis von Fig. 3 geoffenbart wird, VCCEXT hoch (etwa 5,0 Volt) ist, ist VCCP gleich VCCEXT, wobei es auf etwa 5,0 Volt gehalten wird, während ein Spannungsumsetzer auf eine niedrige Spannung ein VCC von etwa 3,3 Volt erzeugt.
Es sei nochmals in Erinnerung gerufen: der Schaltkreis dieser Erfindung kann ein breites Band von Eingangs-Versorgungsspannungen empfangen (beispielsweise zwischen 3,0 und 5,5 Volt) und getrennte niedrige und hohe Spannungssignale erzeugen, um getrennte Stufen mit niedriger Spannung und hoher Spannung in einem integrierten Schaltkreis anzuspeisen. Vorzugsweise beträgt das niedrige Spannungssignal VCC etwa 3,3 Volt. Da das interne niedrige Spannungssignal geregelt ist, ist es von Schwankungen in der Eingangs-Versorgungsspannung unabhängig, wobei es dazu verwendet werden kann, um andere interne Spannungen zu erzeugen, beispielsweise eine hohe Spannung VCCP. Vorzugsweise beträgt die hohe Spannung etwa 5,0 Volt. Die Schaltkreise können jedoch so aufgebaut werden, daß sie andere niedrige und hohe Spannungssignale erzeugen. Schließlich kann ein Substrat-Vorspannungsgenerator enthalten sein, um die Spannung am Substrat der Halbleitereinrichtung aufrechtzuerhalten.

Spannungsumsetzer auf eine niedrige Spannung

Beim bevorzugten Spannungsumsetzer 24 handelt es sich um einen Spannungsumsetzer mit programmierbaren Sicherungen, der eine interne Spannung VCCINT erzeugt. Dieser Schaltkreis ermöglicht die volle Funktionsprüfung eines Chips über einen Bereich von Spannungen. Wenn die interne Zielspannung VCCINT für den Schaltkreis einmal erreicht wurde, kann der Spannungsumsetzer so aufgebaut sein, um die optimale interne Spannung VCCINT aufrechtzuerhalten.
Eine bevorzugte Ausführungsform des VDC 24 weist einen Zähler auf, der dazu dient, um einen Bereich von Spannungen zum Abstimmen der internen Spannung verwenden zu können, um den Schaltkreis vollständig auf seine Funktionsfähigkeit zu prüfen. Es ist eine Sicherungsstufe vorgesehen, um einen Eingang zu einem Spannungsumsetzer auf eine niedrige Spannung aufrechtzuerhalten, wenn die interne Zielspannung VCCINT einmal festgelegt ist. Der Spannungsumsetzer auf eine niedrige Spannung ist so aufgebaut, daß er die interne Zielspannung VCCINT an den Schaltkreis abgibt.
Eine Arbeitsweise des Umsetzers, wie er hier beschrieben wurde, kann folgende Schritte enthalten: (1) Durchlassen eines Zählerausgangs und Absperren eines Sicherungsstufen-Ausgangs; (2) Zuführen eines Bereichs von Spannungspegeln, die dem Zählerausgang entsprechen, um einen Chip voll auf seine Funktionsfähigkeit zu überprüfen, um die interne Zielspannung zu bestimmen; und (3) Absperren des Zählerausgangs und Durchlassen des Sicherungsstufen-Ausgangs, der so beschaffen ist, um die interne Zielspannung im Zusammenhang mit dem Spannungsumsetzer auf eine niedrige Spannung aufrechtzuerhalten.
Fig. 5 zeigt das Blockschaltbild eines Spannungsumsetzers auf eine niedrige Spannung. Der Umsetzer ist so geschaltet, daß er die Signale TEST, EN, RASBP und CLK empfängt und diese an eine Abstimmstufe 31 legt.
Ein Ausgangssignal der Abstimmstufe 31 liegt über eine Sammelleitung 33 an einem Spannungsgenerator 35. Ein Ausgangssignal des Spannungsgenerators 35 liegt über eine Sammelleitung 37 an einem Spannungsumsetzer 39. Der Spannungsumsetzer 39 gibt eine interne Spannung VCCINT über eine Leitung 41 ab. Die Leitung 41 wird an den Spannungsgenerator 35 gelegt.
Fig. 6 zeigt das ausführlichere Blockschaltbild des Schaltkreises von Fig. 5. In Fig. 6 kennzeichnen ein Block 31 die Abstimmstufe 31 von Fig. 5, ein Block 35 den Spannungsgenerator 35 von Fig. 2 und ein Block 39 den Spannungsgenerator 39 von Fig. 5.
Nunmehr wird auf den Block 31 Bezug genommen. Die Signale TEST und CLK werden an ein Logikgatter 43 gelegt, bei dem es sich vorzugsweise um ein UND-Gatter handelt. Ein Ausgangssignal des Logikgatters 43 liegt am Takteingang eines Zählers 45. Das Signal EN wird an den Rücksetzeingang des Zählers 45 gelegt. Ein Ausgangssignal des Zählers 45 liegt über eine Zähler-Sammelleitung 47 an einer Umschaltstufe 49. Beim Zähler 45 handelt es sich vorzugsweise um einen Umlaufzähler mit einem 4-Bit Ausgangssignal CB0-CB3, wobei die Zähler-Sammelleitung 47 eine Breite von vier Bits besitzt. Das Signal EN wird an die Umschaltstufe 49 und an einen Inverter 51 gelegt. Die Umschaltstufe 49 ist so geschaltet, daß sie ein Ausgangssignal ENN des Inverters 51 empfängt.
Das Signal RASBP wird an eine Sicherungsstufe 52 gelegt. Ein Ausgangssignal der Sicherungsstufe 52 liegt über die Sicherungs-Samielleitung 54 an der Umschaltstufe 48. Vorzugsweise gibt die Sicherungsstufe 52 ein 4-Bit Signal FB0-3 ab, das den Binärwert 1,0,0,0 besitzt, wobei die Sicherungs-Sammelleitung 54 eine Breite von vier Bits besitzt.
Nunmehr wird auf Block 35 Bezug genommen. Die Umschaltstufe 49 liefert ein Ausgangssignal über eine Sammelleitung 33 zum Eingang einer Vordekoderstufe 56. Die Umschaltstufe 48 besitzt vorzugsweise ein 4-Bit Ausgangssignal COUNT0-3, wobei die Zähler-Sammelleitung 33 eine Breite von vier Bits besitzt. Die Vordekoderstufe 56 liefert ein Ausgangssignal über eine Abstimm-Sammelleitung 58 zu einem Bezugsspannungsgenerator 60. Die Vordekoderstufe 56 gibt vorzugsweise ein 8-Bit Signal TRIM0-7 ab, wobei die Abstimm-Sammelleitung 58 eine Breite von acht Bits besitzt. Der Bezugsspannungsgenerator 60 ist so geschaltet, daß er eine externe Spannung VCCEXT empfängt. Der Generator 60 liefert ein Ausgangssignal VREF für einen Eingang einer Spannungsstufe 61.
Eine VDIVIDE-Stufe 62 liegt an der Leitung 41 eines Generators für die externe Spannung 68. Die VDIVIDE-Stufe 62 legt an einen zweiten Spannungsvergleicher 66 ein Signal VDIVIDE über eine Leitung der Sammelleitung 37 an beide Spannungsvergleicher 64 und 66. Ein Ausgangssignal VREFP der Spannungs stufe 61 wird parallel zu den Eingängen des ersten und zweiten Spannungsvergleichers 64 und 66 (Block 39) über eine Leitung der Sammelleitung 37 gelegt. Andererseits kann der Spannungsumsetzer auf eine niedrige Spannung auch ohne die Spannungsstufe 61 aufgebaut sein. Der Bezugsspannungsgenerator 60 würde sein Ausgangssignal VREFP direkt über die Sammelleitung 37 an beide Spannungsvergleicher 64 und 66 abgeben. Der erste Spannungsvergleicher 64 ist so geschaltet, daß er das Signal RASBP empfängt, wobei er weiters so liegt, daß er die Ausgangsspannung VDIVIDE der Stufe 62 empfängt. Der zweite Spannungsvergleicher 66 ist weiters so geschaltet, daß er die Ausgangsspannung VDIVIDE der Stufe 62 empfängt.
Der Generator für die interne Spannung 68 ist so geschaltet, daß er ein Ausgangssignal NAVDCA vom ersten Spannungsvergleicher 64 empfängt, wobei er weiters so liegt, daß er ein Ausgangssignal NAVDCB vom zweiten Spannungsvergleicher 66 empfängt. Der Generator für die interne Spannung 68 gibt eine interne Spannung VCCINT auf der Leitung 41 ab.
Fig. 7 zeigt das ausführliche Schaltbild der Sicherungsstufe 52 und der Umschaltstufe 48. Der Schaltungsaufbau der Sicherungsstufe 52 wird im Zusammenhang mit einem ihrer Ausgangssignale FB0 erläutert (die anderen Ausgangssignale der Stufe 52 sind FB1, FB2 und FB3). Nunmehr wird auf einen Block 52 Bezug genommen. Das Signal RASBP wird an den Anschluß eines Kondensators 80 gelegt. Der andere Anschluß des Kondensators 80 ist mit einem Knotenpunkt 82 verbunden. Der Knotenpunkt 82 wird über die Quellen/Senken-Strecke eines Transistors 84 wahlweise an eine zweite Spannungsversorgung, beispielsweise an Masse, gelegt. Der Knotenpunkt 82 ist über eine erste Sicherung 86 gesichert mit der internen Spannung VCCINT verbunden. Der Knotenpunkt 82 liegt an der Steuerelektrode eines Transistors 88.
Die Steuerelektrode des Transistors 84 liegt an einem Knotenpunkt 90. Der Knotenpunkt 90 liegt über eine zweite Sicherung 92 gesichert an der zweiten Spannungsversorgung. Der Knotenpunkt 90 wird über die Quellen/Senken-Strecke eines Transistors 88 wahlweise an die interne Spannung VCCINT gelegt.
Weiters liegt der Knotenpunkt 82 an einem Knotenpunkt 94. Der Knotenpunkt 94 ist mit den Steuerelektroden der Transistoren 96 und 98 verbunden. Die Transistoren 96 und 98 dienen als Inverter, wobei sie einen Ausgangsknotenpunkt 100 besitzen. Der Knotenpunkt 100 führt ein Sicherungs-Bitsignal FB0, das der Ziffer mit der niedrigsten Ordnung der Ausgangssignale FB0-3 der Sicherungsstufe 52 entspricht.
Der Schaltkreis für die Erzeugung der Sicherungs-Bits FB1 und FB2 ist mit jenem Schaltkreis ident, der oben für die Erzeugung des Sicherungs-Bits FB0 beschrieben wurde. Der Schaltkreis für die Erzeugung des Sicherungs-Bits FB3 enthält vorzugsweise die gleichen Bauelemente wie der Schaltkreis für die anderen Sicherungs-Bits, wobei er aber weiters einen zusätzlichen Inverter enthält, der von Transistoren 102 und 104 gebildet wird. Der Schaltkreis für die Erzeugung des Sicherungs-Bits FB3 enthält weiters einen Knotenpunkt 106, der mit einem Knotenpunkt 108 verbunden ist. Der Knotenpunkt 108 arbeitet analog zum Knotenpunkt 100. Der Knotenpunkt 106 ist mit den Steuerelektroden der Transistoren 102 und 104 verbunden. Ein Ausgangsknotenpunkt 110 wird über die Quellen/Senken-Strecke des Transistors 102 wahlweise an die interne Spannung VCCINT gelegt. Der Knotenpunkt 110 wird über die Quellen/Senken-Strecke des Transistors 104 wahlweise mit der zweiten Spannungsversorgung verbunden. Der Knotenpunkt 110 liefert das Sicherungs-Bitsignal FB3.
Die Erzeugung des Ausgangssignals FB0-3 der Sicherungsstufe 52 wird anhand der Erzeugung des Ausgangssignals FB0 beschrieben. Die Spannung am Knotenpunkt 82 ist gleich der internen Spannung VCCINT, da die Sicherung 86 den Knotenpunkt 82 an die interne Spannung VCCINT legt. Der Knotenpunkt 90 liegt auf einer Spannung, die gleich der Spannung an der zweiten Spannungsversorgung (z. B. VSS oder Masse) ist, da die Sicherung 92 den Knotenpunkt 90 an die zweite Spannungsversorgung legt. Die interne Spannung VCCINT am Knotenpunkt 82 wird an die Steuerelektrode des Transistors 88 gelegt, der seinerseits nicht öffnet, da es sich beim Transistor 88 vorzugsweise um einen p-Kanal Transistor handelt. Auf ähnliche Weise legt der Knotenpunkt 90 eine Spannung VSS an die Steu erelektrode des Transistors 84, der nicht öffnet, weil er ein n-Kanal Transistor ist. Damit hält der Knotenpunkt 82 die interne Spannung VCCINT.
Der Knotenpunkt 82 legt die interne Spannung VCCINT weiters an den Knotenpunkt 94. Die interne Spannung VCCINT öffnet den p-Kanal Transistor 96 nicht, jedoch den n-Kanal Transistor 98. Der geöffnete Transistor 98 legt den Knotenpunkt 100 an die zweite Spannungsversorgung. Damit liegt der Knotenpunkt 100 auf einer Spannung VSS (d. h. auf Massepotential), die als erstes Bit FB0 geliefert wird.
Wenn die Sicherungen 86 und 92 durchgebrannt werden (vorzugsweise werden entweder alle oder keine der Sicherungen für jedes Bit durchgebrannt), werden die Knotenpunkte 82 und 90 von der internen Spannung VCCINT bzw. der zweiten Spannungsversorgung getrennt. Die Knotenpunkte 82 und 90 schweben, wobei sie jetzt auf einer Zwischenspannung liegen. Diese Zwischenspannung wird über den Knotenpunkt 94 an die Transistoren 96 und 98 gelegt. Damit sind der Zustand der Transistoren 96 und 98 sowie der Zustand des Ausgangssignals FB0 unbekannt.
Um dies zu überwinden, wird das Signal RASBP an den Kondensator 80 gelegt. Während das Signal RASBP inaktiv (hoch) ist, wird der Knotenpunkt 82 seinen Zwischenzustand beibehalten. Nachdem das Signal RASBP in den aktiven Zustand (niedrig) übergeht, wird der Knotenpunkt 82 durch den Kondensator 80 nach unten auf eine maximale Spannung von VSS gezogen. Die Spannung am Knotenpunkt 82 wird an den Transistor 88 gelegt, der öffnet. Der geöffnete Transistor 88 legt den Knotenpunkt 90 auf die interne Spannung VCCINT. Die interne Spannung VCCINT am Knotenpunkt 90 wird an die Steuerelektrode des Transistors 84 gelegt, der öffnet. Der geöffnete Transistor 84 klammert den Knotenpunkt 82 an VSS.
Die Spannung VSS am Knotenpunkt 82 wird über den Knotenpunkt 94 an die Transistoren 96 und 98 gelegt. Dadurch wird der Transistor 96 geöffnet, während der Transistor 98 gesperrt bleibt. Der geöffnete Transistor 96 klammert den Knotenpunkt 100 an die interne Spannung VCCINT, um das Ausgangssignal FB0 als hohes Signal zu liefern. Der Schaltkreis für die Ausgangssignale FB1 und FB2 arbeitet auf die gleiche Weise.
Der Schaltkreis für das Ausgangssignal FB3 enthält den Knotenpunkt 108, der analog zum Knotenpunkt 100 arbeitet, der das erste Bitsignal FB0 zu liefert. Die Transistoren 102 und 104 legen den Knotenpunkt 110 jedoch auf eine Spannung, die invers zur Spannung am Knotenpunkt 108 ist. Wenn die Sicherungen 112 und 114 nicht durchgebrannt wurden, ist das Ausgangssignal FB3 am Knotenpunkt 110 damit hoch. Wenn die Sicherungen 112 und 114 durchgebrannt wurden, ist das Ausgangssignal FB3 am Knotenpunkt 110 niedrig. Der Schaltkreis für die. Erzeugung des Ausgangssignals FB3 ist so aufgebaut, daß er vorzugsweise einen hohen Ausgang liefert, wenn die Sicherungen 112 und 114 nicht durchgebrannt sind. Dies erfolgt so, daß eine interne Spannung VCCINT, die anfangs erzeugt wurde, einen Zwischenwert besitzt, wie dies Fig. 12 bei der Bezugsziffer 260 zeigt, bevor die Prüfung beginnt. Im Zusammenhang mit dem Block 48 von Fig. 7 wird nunmehr die Umschaltstufe 49 von Fig. 6 beschrieben. Der Block 49 weist komplementäre Gatter 120, 122, 124, 126, 128, 130, 132 und 134 auf. Jedes der komplementären Gatter enthält p-Kanal und n-Kanal Transistoren, die miteinander verbunden sind. Die Senke des p-Kanal Transistors liegt an der Quelle des p-Kanal Transistors, um einen Eingang für jedes komplementäre Gatter zu bilden. Die Quelle des n-Kanal Transistors ist mit der Senke des p-Kanal Transistors verbunden, um einen Ausgang für das entsprechende komplementäre Gatter zu bilden. Die komplementären Gatter werden so verwendet, daß sie entweder eine volle Spannung VSS oder die interne Spannung VCCINT durchlassen, ohne daß sich die Schleusenspannungen irgendeines Transistors auswirken.
Die Steuerelektroden der p-Kanal Transistoren der komplementären Gatter 120, 124, 128 und I32 sowie die Steuerelektroden der n-Kanal Transistoren der komplementären Gatter 122, 126, 130 und 134 sind so geschaltet, daß sie das Einschaltsignal EN empfangen. Die Steuerelektroden der p-Kanal Transistoren der komplementären Gatter 122, 126, 130 und 134 sowie die Steuerelektroden der n-Kanal Transistoren der komplementären Gatter 120, 124, 128 und 132 sind so geschaltet, daß sie das invertierte Einschaltsignal ENN empfangen.
Die Eingänge der komplementären Gatter 120, 124, 128 und 132 sind so geschaltet, daß sie die Ausgangssignale FB0-3 von der Sicherungsstufe 52 empfangen. Die Eingänge der komplementären Gatter 122, 126, 130 und 134 sind so geschaltet, daß sie die Ausgangssignale CB0-3 über die Zähler-Sammelleitung 47 vom Zähler 45 empfangen (siehe Fig. 6).
Das Einschaltsignal EN und das invertierte Einschaltsignal ENN, die hoch bzw. niedrig sind, öffnen die komplementären Gatter 122, 126, 130 und 134, um Ausgangssignale CB0-3 als COUNT0-3 zu liefern. Das Einschaltsignal und das invertierte Einschaltsignal, die niedrig bzw. hoch sind, öffnen die komplementären Gatter 120, 124, 128 und 132, um Ausgangssignale FB0-3 als COUNT0-3 zu liefern. Die komplementären Gatter 120 und 122, 124 und 126, 128 und 130 sowie 132 und 134 dienen dazu, um die Eingänge CB0-3 mit FB0-3 als Ausgangssignale COUNT0, COUNT1, COUNT2 und COUNT3 zu multiplexen. Die Signale COUNT0-3 werden auf der Sammelleitung 33 von Fig. 6 der Vordekoderstufe 56 zugeführt.
Die Ausgangssignale FB0-3 sowie die entsprechenden Ausgangssignale CB0-3 sind in Tabelle 1 angeführt. Die Tabelle 1 zeigt, welche der Sicherungen 72, 74, 76, 78, 86, 92, 112 und 114 durchgebrannt werden müssen ("1"), um die gewünschten Ausgangssignale FB0-3 zu erzeugen. Tabelle 1
Der Vordekoder 56 von Fig. 6 wird nunmehr im Zusammenhang mit Fig. 8 erläutert. Der Vordekoder 56 besitzt zwei idente Schaltkreise, wie dies vereinfacht in Fig. 5 dargestellt ist. Einer dieser Schaltkreise ist so geschaltet, daß er die Signale COUNT0 und COUNT1 empfängt und die Signale TRIM0 bis TRIM3 abgibt. Der andere Schaltkreis empfängt COUNT2 und COUNT3, wobei er die Ausgangssignale TRIM4 bis TRIM7 abgibt, wie dies in Fig. 8 mit Klammerausdrücken dargestellt ist. Die Schaltkreise von Fig. 8 dekodieren somit die COUNT-Signale, wobei sie in Abhängigkeit davon die TRIM-Signale erzeugen. Die Eingangs/Ausgangs-Kenndaten des Schaltkreises sind in Tabelle 2 angeführt. Tabelle 2
Es sei darauf hingewiesen, daß die Sicherungsstufe 52 von Fig. 6 anfangs einen Ausgang erzeugt, bei dem keine Sicherung durchgebrannt ist (FB0-3 = 8, wie dies Tabelle 1 zeigt). Dadurch gibt der Generator für die interne Spannung 68 eine bevorzugte mittlere interne Spannung VCCINT ab, wie dies in Fig. 15 mit der Bezugsziffer 260 dargestellt ist.
Fig. 9 zeigt ausführlicher den Bezugsspannungsgenerator 60 von Fig. 6. Ein Block 140 weist Transistoren und Widerstände auf, um an einem Knotenpunkt 142 eine Konstantstromquelle zu liefern. Die Konstantstromquelle erzeugt am Knotenpunkt 142 eine entsprechende Spannung. Die p-Kanal Transistoren von Fig. 6 liegen mit ihrem Substrat vorzugsweise an einer Quelle, die eine Spannung liefert, die gleich der Spannung am Knotenpunkt 142 ist, um ein Blockieren und eine Änderung in der Schleusenspannung infolge des Handeffekts zu verhindern. Beispielsweise kann das Substrat direkt mit dem Knotenpunkt 142 verbunden werden. Ein zusätzlicher Transistor (nicht dargestellt) kann parallel zum Transistor 144 geschaltet werden, um dem Knotenpunkt 142 mehr Strom zuzuführen.
Ein Schaltkreis, der so geschaltet ist, daß er die Konstantstromquelle vom Knotenpunkt 142 empfängt, weist p-Kanal und n-Kanal Transistoren auf. Die Steuerelektroden der p-Kanal Transistoren liegen an Masse, um sie geöffnet zu halten. Die n-Kanal Transistoren sind so geschaltet, daß sie die entsprechenden Signale TRIM0-7 von der Vordekoderstufe 56 über die Abstimm-Sammelleitung 58 empfangen (siehe Fig. 3).
Wie man aus Tabelle 2 erkennt, sind zu irgendeinem Zeitpunkt vorzugsweise nur zwei Signale der Signale TRIM0-7 aktiv. Die beiden aktiven Signale aktivieren ihre entsprechenden Transistoren von Fig. 6, um einen Pfad von einem p-Kanal Transistor gegen Masse zu bilden. Eine Spannung VREF wird durch den Spannungsabfall vom Knotenpunkt 142 über den gebildeten Pfad erzeugt.
Wenn beispielsweise die Signale TRIM0 und TRIM4 aktiv (hoch) sind, werden die n-Kanal Transistoren 145 und 146 geöffnet. Da ein Transistor 147 so aufgebaut ist, daß er öffnet, wird zwischen dem Knotenpunkt 142 und Masse über die Transistoren 145, 146 und 147 ein Pfad gebildet. Durch diesen Pfad fließt Strom, um am Knotenpunkt 142 die Spannung VREF zu erzeugen oder bereitzustellen. Die anderen Transistoren von Fig. 9 können andere Abmessungen besitzen und damit, wenn dies ausgewählt wird, eine entsprechend andere Spannung am Knotenpunkt 142 erzeugen.
Die Spannungsstufe 61 von Fig. 6 vergleicht vorzugsweise die vom Bezugsspannungsgenerator 60 gelieferte Spannung VREF mit einer Spannung, die von VCCEXT stammt. Die größere der beiden Spannungen wird als VREFP abgegeben. Der Schaltkreis für die Spannungsstufe 54 kann zwei Differentialverstärker aufweisen, um die Spannungen VREF und die Ableitung von VCCEXT zu vergleichen und wahlweise die größere der beiden Spannungen als Ausgang VREFP über Schalter zu legen, die auf den Ausgang der Differentialverstärker ansprechen. Weiters weist der Schaltkreis vorzugsweise zwei Spannungsteiler auf, um die Ableitung von VCCEXT an die Differentialverstärker und einen Schalter zu legen.
Vorzugsweise enthält die Spannungsstufe einen Transistor zum Hochfahren, der parallel zu einem Transistor von einem der Differentialverstärker liegt. Dieser Transistor dient dazu, um die Spannungsstufe 61 hochzufahren. Er ermöglicht, daß während des Hochfahrens Strom um jenen Transistor umgeleitet wird, zu dem dieser Transistor parallel liegt. Dadurch kann der Ausgang des Differentialverstärkers, der mit diesem Transistor ausgestattet ist, anfangs eine hohe Spannung abgeben. Die hohe Spannung wird dazu verwendet, um VREF an den Ausgang der Spannungsstufe 61 zu legen, um VREFP = VREF zu liefern.
Die Spannungsstufe 61 kann vollständig weggelassen werden. Das Ausgangssignal VREF des Bezugsspannungsgenerators 60 kann über eine Leitung der Sammelleitung 37 direkt an den ersten und zweiten Spannungsvergleicher 64 und 66 gelegt werden.
Nunmehr wird auf Fig. 10 Bezug genommen, in der ein ausführliches Schaltbild des zweiten Spannungsvergleichers B 66 dargestellt ist, der so geschaltet ist, daß er das Ausgangssignal VREFP der Spannungsstufe 61 empfängt. Bei der bevorzugten Ausführungsform enthält der zweite Spannungsvergleicher 66 einen Differentialverstärker, der so geschaltet ist, daß er VREFP und eine Spannung VDIVIDE empfängt. Die bevorzugte Ausführungsform dieser Erfindung ist so aufgebaut, daß die Spannung VDIVIDE der Spannung VREFP folgt. Die p-Kanal Transistoren 166, 167, 168 und 169 liegen mit ihrem Substrat an VCCEXT, um ein Blockieren zu verhindern.
Wenn VREFP > VDIVIDE ist, können die Transistoren 150 und 151 mehr Strom ziehen (d. h. mehr Strom durchlassen) als die Transistoren 152 und 153. Dadurch, daß die Transistoren mehr Strom ziehen können, wird eine Spannung an einem Knotenpunkt 154 weiter nach unten gezogen als die Spannung an einem Knotenpunkt 1S6. Die niedrigere Spannung am Knotenpunkt 154 erzeugt eine positivere Spannungsdifferenz zwischen der Steuerelektrode und der Quellenelektrode des Transistors 158 als die Spannungsdifferenz zwischen der Steuerelektrode und der Quellenelektrode des Transistors 160. Durch diese größere Spannungsdifferenz führt der Transistor 158 mehr Strom als der Transistor 160. Die Spannung an einem Knotenpunkt 162 wird auf eine Spannung hinuntergezogen, die kleiner als die Spannung an einem Knotenpunkt 164 ist. Die Spannung am Knotenpunkt 162 wird als Signal NAVDCB abgegeben. Das Signal NAVDCB ist niedrig, wenn VREFP > VDIVIDE ist.
In jenem Moment, in dem VREFP < VDIVIDE ist, können die Tran sistoren 150, 151 und 158 weniger Strom ziehen als die Transistoren 152, 153 und 160. Die Spannung am Knotenpunkt 164 wird kleiner als die Spannung am Knotenpunkt 162. Die Spannung an der Steuerelektrode des Transistors 166 wird gleich der Spannung am Knotenpunkt 164, da die beiden miteinander verbunden sind. Das Signal NAVDCB wird hochgezogen.
Der Transistor 170 wird als Hochfahr-Transistor für den Schaltkreis von Fig. 10 verwendet. Wenn die bevorzugte Ausführungsform dieser Erfindung hochgefahren wird, ermöglicht der Transistor 170 eine Stromumleitung um den Transistor 158. Dadurch wird die Spannung am Knotenpunkt 162 niedriger als die Spannung am Knotenpunkt 164. Wenn kein Transistor 170 vorgesehen wäre, wären beim Hochfahren die Spannung am Knotenpunkt 162 und die Spannung des Signals NAVDCB unbekannt. Die bevorzugte Ausführungsform dieser Erfindung verlangt das Hochfahren von NAVDCB mit einer niedrigen Spannung.
Zusätzlich können die Transistorpaare 150 und 151, 152 und 153, 166 und 167 sowie 168 und 169 durch einen Transistor pro Paar ersetzt werden. Die Abmessungen der Transistoren können verändert werden, um den gewünschten Strom durch den Schaltkreis zu erhalten.
Die Transistoren 158 und 160 von Fig. 10 liegen zwischen den anderen Transistoren, um einen Spannungsabfall VCCEXT-VSS an den Transistoren 150, 151, 152 bzw. 153 zu verhindern. Dies wird bevorzugt, weil die vorliegende Ausführungsform Transistoren mit derart kleinen Abmessungen bevorzugt, daß ein großer Spannungsabfall an den Transistoren (VCCEXT-VSS) einen Durchschlag oder einen Diodendurchbruch hervorrufen könnte.
Im Zusammenhang mit Fig. 11 soll der erste Spannungsvergleicher 64 von Fig. 6 beschrieben werden. Der Schaltkreis von Fig. 11 ist so geschaltet, daß er das Signal VREFP, das Signal VDIVIDE und das Signal RASBP empfängt. Das Signal RASBP setzt den Schaltkreis in Betrieb, wenn ein hoher Strombedarf vorhanden ist, beispielsweise beim Auslesen eines Speichers. Das Signal RASBP, das als aktives Signal niedrig ist, wird vorzugsweise vom Benützer in Abhängigkeit von diesem Bedarf erzeugt. Die p-Kanal Transistoren 196, 198, 202, 204 und 206 liegen mit ihrem Substrat an ihrer jeweiligen Quellenelektrode, um ein Blockieren zu verhindern.
Die Spannung an einem Knotenpunkt 180 ist hoch, wenn das Signal RASBP aktiv (niedrig) ist. Die Transistoren 182 und 184 werden geöffnet. Ein Knotenpunkt 186 wird über die Quellen/ Senken-Strecke des Transistors 184 nach unten gezogen. Die Spannungsdifferenz zwischen der Steuerelektrode und der Quellenelektrode des Transistors 188 ist größer als die Spannungsdifferenz zwischen der Steuerelektrode und der Quellenelektrode des Transistors 190. Dadurch kann der Transistor 188 mehr Strom führen als der Transistor 190, wodurch die Spannung am Knotenpunkt 192 nach unten gezogen wird. Die Spannung am Knotenpunkt 194 ist höher als die Spannung am Knotenpunkt 192, da der Transistor 190 weniger Strom führen kann als der Transistor 188. Zusätzlich wird die Spannung am Knotenpunkt 194 höher als die Spannung am Knotenpunkt 192, da die Spannung an der Steuerelektrode des Transistors 196 gleich der Spannung am Knotenpunkt 192 ist (die Spannung am Knotenpunkt 192 ist niedriger als die Spannung am Knotenpunkt 194). Damit führt der Transistor 196 mehr Strom, wobei der Knotenpunkt 194 zu einer Spannung VCCEXT gezogen wird.
Der Transistor 198 wird nicht viel Strom führen, weil die Spannungsdifferenz zwischen seiner Steuerelektrode und seiner Quellenelektrode größer als beim Transistor 196 ist. Damit wird die Spannung am Knotenpunkt 192 weiter gegen Masse gezogen. Die niedrige Spannung am Knotenpunkt 192 sperrt den Transistor 200. Die niedrige Spannung am Knotenpunkt 192 öffnet den Transistor 202, um die Steuerelektroden der Transistoren 204 und 206 miteinander zu verbinden.
Die Transistoren 182, 204, 206, 208, 210, 212 und 214 bilden einen Differentialverstärker. Dieser Differentialverstärker arbeitet so, wie dies oben für den Differentialverstärker von Fig. 10 beschrieben wurde. Die Spannung an einem Knotenpunkt 216 sinkt, wenn VREFP > VDIVIDE ist, und steigt, wenn VREFP < VDIVIDE ist. Ein Signal NAVDCA folgt der Spannung am Knotenpunkt 216. Die Transistoren 208 und 210 dienen dazu, um si cherzustellen, daß an keinem Transistor ein großer Spannungsabfall, beispielsweise von 5 Volt, besteht. Dadurch wird jeder Durchschlag verhindert.
Wenn RASBP inaktiv (hoch) ist, liegt sein invertiertes Signal am Knotenpunkt 180 niedrig, um den Transistor 182 zu sperren. Der gesperrte Transistor 182 setzt den Differentialverstärker außer Betrieb. Der Knotenpunkt 180 ist weiters mit einem Inverter verbunden, der einen Ausgangsknotenpunkt 186 besitzt, so daß dann, wenn RASBP hoch ist, der Knotenpunkt 186 gleichfalls hoch liegt. Die hohe Spannung am Knotenpunkt 186 sperrt den Transistor 188, da sowohl die Steuerelektrode als auch die Quellenelektrode des Transistors 188 auf der selben Spannung liegen. Der Transistor 190 öffnet, wodurch der Knotenpunkt 194 nach unten gezogen wird. Die Spannung am Knotenpunkt 194 wird an die Steuerelektrode des Transistors 198 gelegt, damit der Transistor 198 mehr Strom führen kann, (d. h., daß er stärker geöffnet wird). Dadurch wird wiederum die Spannung am Knotenpunkt 192 hochgezogen. Wenn die Spannung am Knotenpunkt 192 hoch ist, sperrt der Transistor 202, um die Steuerelektroden der Transistoren 204 und 206 voneinander zu trennen. Die hohe Spannung am Knotenpunkt 192 öffnet weiters den Transistor 200, der die Steuerelektrode des Transistors 204 gegen Masse zieht.
Die niedrige Spannung an der Steuerelektrode des Transistors 204 öffnet diesen stärker, wodurch er mehr Strom führen kann. Die Spannung am Knotenpunkt 216 und das Ausgangssignal NAVDCA werden hochgezogen. Der Transistor 202 wird dazu verwendet, daß dann, wenn RASBP inaktiv ist, die niedrige Spannung an der Steuerelektrode des Transistors 204 nicht an die Steuerelektrode des Transistors 206 gelegt wird. Wenn dies eintritt (d. h., daß der Transistor 204 entweder geöffnet ist oder nicht verwendet wird), würde der Transistor 206 mehr Strom führen können. Strom von VCCEXT würde über die Transistoren 206, 204 (falls verwendet), 201 und 200 gegen Masse fließen. Dieser Strom wäre nutzlos, wobei er den Wirkungsgrad herabsetzen würde.
Ein Kondensator 218 besitzt einen ersten Anschluß, der mit der Steuerelektrode des Transistors 212 verbunden ist. Dieser erste Anschluß ist so geschaltet, daß er die Spannung VREFP empfängt. Ein zweiter Anschluß des Kondensators 218 liegt an der zweiten Spannungsversorgung (z. B. Masse). Der Kondensator 218 dient dazu, um die Spannung VREFP an der Steuerelektrode des Transistors 212 im wesentlichen stabil zu halten.
Durch den Aufbau des Transistors 212 gibt es parasitäre Kapazitäten zwischen der Steuerelektrode und der Quellenelektrode bzw. der Senkenelektrode. Die Steuerelektrode ist mit der Quellen- und Senkenelektrode kapazitiv gekoppelt. Wenn sich die Spannung entweder an der Senkenelektrode oder an der Quellenelektrode ändert, versucht die kapazitive Kopplung, die Spannung an der Steuerelektrode zu ändern. Um dieser kapazitiven Kopplung zu begegnen, wird der Kondensator 218 ausreichend größer als jede der beiden parasitären Kapazitäten gemacht. Die Spannung VREFP wird dann im wesentlichen stabil gehalten.
Fig. 12 zeigt den Generator für die interne Spannung (VCCINT) 68. Ein Block 220 enthält beispielsweise mehrere p-Kanal Transistoren. Diese Transistoren werden mit dem Signal NAVDCA gesteuert, das an ihren Steuerelektroden liegt. Die Transistoren sind im Bereitschaftsbetrieb inaktiv, um eine niedrige Leistungsaufnahme sicherzustellen. Wenn ein Strombedarf vorhanden ist, werden diese Transistoren aktiv, wobei sie in Abhängigkeit vom Signal NAVDCA den zusätzlichen Strom liefern. Die p-Kanal Transistoren von Fig. 12 liegen mit ihrem Substrat vorzugsweise an VCCEXT, um ein Blockieren zu verhindern. Ein Block 222 enthält beispielsweise weitere p-Kanal Transistoren, die mit dem Signal NAVDCB gesteuert werden. Diese Transistoren sind immer aktiv, wenn der Chip hochgefahren wird.
Ein Block 224 enthält beispielsweise mehrere Kondensatoren, die parallel geschaltet sind, um Ladung zu speichern. Diese Ladung wird an jeden Schaltkreis gelegt, der so geschaltet ist, um die interne Spannung VCCINT zu empfangen.
Nunmehr wird auf Fig. 13 Bezug genommen. Die Transistoren 226 und 228 werden mit Strom von den Blöcken 220 und 222 von Fig. 12 angespeist. Die interne Spannung VCCINT liegt an der Quellenelektrode des Transistors 226. Die Transistoren 226 und 228 bilden einen Spannungsteiler, der an einem Knotenpunkt 232 die Spannung VDIVIDE liefert, um die interne Spannung VCCINT im wesentlichen konstant zu halten.
Wenn die interne Spannung VCCINT ihre Größe ändert, folgt ihr die Spannung VDIVIDE. Da jedoch große Kanallängen notwendig sind, um einen niedrigen Bereitschaftsstrom der Transistoren 226 und 228 zu erhalten, wird sich die Spannung VDIVIDE nicht so schnell ändern wie die interne Spannung VCCINT. Um dieses langsame Ansprechen zu überwinden, zeigt Fig. 11 einen Kondensator 234, der zwischen der internen Spannung VCCINT und der Spannung VDIVIDE liegt. Wenn sich die interne Spannung VCCINT ändert, zwingt der Kondensator 234 anfangs die Spannung VDIVIDE dazu, sich um den gleichen Wert zu ändern wie die interne Spannung VCCINT. Daraufhin stellen die Transistoren 226 und 228 (siehe Fig. 13) die Spannung VDIVIDE auf ihre neue Spannung ein.
Nunmehr soll ein Überblick über die Arbeitsweise der Ausführungsform von Fig. 6 gegeben werden. Die Signale TEST und CLK werden über ein Gatter vereinigt, um den Ausgang des Zählers 45 zu erhöhen, wenn dies von einem Benützer bestimmt wird. Die Umschaltstufe 49 legt entweder den Ausgang des Zählers 45 oder der Sicherungsstufe 52 als COUNT0-3 an die Vordekoderstufe 56 als Eingangssignal. Das Anlegen hängt vom Zustand des Signals EN ab, der gleichfalls vom Benützer bestimmt wird.
Die Vordekoderstufe 56 dekodiert die Eingangssignale (COUNT0- 3), wobei sie die dekodierten Signale (TRIM0-7) an den Bezugsspannungsgenerator 60 legt. Der Bezugsspannungsgenerator 60 verwendet die dekodierten Signale dazu, um eine entsprechende Bezugsspannung VREF zu erzeugen.
Der Bezugsspannungsgenerator 60 legt die Bezugsspannung VREF an die Spannungsstufe 61. Die Spannungsstufe 61 gibt die Spannung VREFP ab, die gleich der Eingangs-Bezugsspannung VREF sein kann. VREFP kann aber auch eine Spannung sein, die gleich einem Bruchteil von VCCEXT ist, der vorzugsweise größer als die Bezugsspannung VREF ist. Andererseits kann die Spannungsstufe 61 auch weggelassen werden. In diesem Fall legt der Bezugsspannungsgenerator 60 die Bezugsspannung VREF an die beiden Spannungsvergleicher 64 und 66.
VREFP wird an die beiden Spannungsvergleicher 64 und 66 gelegt. Diese Spannungsvergleicher vergleichen das Signal VREFP mit dem Signal VDIVIDE, das von der VDIVIDE-Stufe 62 geliefert wird. Die entsprechenden Ausgänge NAVDCA und NAVDCB ändern sich in Übereinstimmung mit dem Vergleich von VREFP und der Spannung VDIVIDE. Die Spannung VDIVIDE wird als Rückkopplung verwendet, die von der internen Spannung VCCINT erzeugt wird, die der Generator für die interne Spannung 68 abgibt. Wenn beispielsweise auf der Leitung 41 von Fig. 6 ein großer Strombedarf vorhanden ist, werden die interne Spannung VCCINT und die Spannung VDIVIDE sinken. Die gesunkene Spannung VDIVIDE veranlaßt die Differentialverstärker von Fig. 10 und 11 (wenn sie in Betrieb stehen (RASBP = 0)), die Spannung der Signale NAVDCA und NAVDCB zu senken. Die abgesenkten Spannungen der Signale NAVDCA und NAVDCB bewirken, daß die p-Kanal Transistoren in den Blöcken 220 und 222 von Fig. 11 der Leitung 41 mehr Strom zuführen, um den Strombedarf zu decken.
NAVDCA und NAVDCB werden als Eingang an den Generator für die interne Spannung 68 gelegt. Der Generator für die interne Spannung 68 erzeugt die interne Spannung VCCINT in Abhängigkeit von diesen Eingängen. Die VDIVIDE-Stufe 62 gibt wiederum die Spannung VDIVIDE an den ersten und zweiten Spannungsvergleicher 64 und 66 ab, um die Signale NAVDCA und NAVDCB einzustellen, um den Strombedarf auf der Leitung 41 zu decken und die interne Spannung VCCINT im wesentlichen konstant zu halten.
Fig. 16 zeigt eine zweite Ausführungsform des Spannungsumsetzers auf eine niedrige Spannung. Aufbauten bei dieser zweiten Ausführungsform, die den Aufbauten bei der bevorzugte Ausführungsform entsprechen, sind mit den gleichen Bezugsziffern versehen, wobei ihre Erläuterung nicht wiederholt werden soll. Die zweite Ausführungsform entspricht wie die erst Ausführungsform der Fig. 5. Die Signale TEST und CLK werden an eine Logikstufe oder ein Gatter 43 gelegt, vorzugsweise an ein UND-Gatter oder an ein Logikgatter mit einer UND-Funktion. Ein Ausgang des Logikgatters 43 wird an den Takteingang eines Zählers 45 gelegt. Das Signal EN liegt am Rücksetzeingang des Zählers 45. Ein Ausgangssignal des Zählers 45 wird über eine Zähler-Sammelleitung 47 an eine Umschaltstufe 49 gelegt. Vorzugsweise handelt es sich beim Zähler 45 um einen herkömmlichen Umlaufzähler mit einem 4-Bit Ausgangssignal CB0-CB3, wobei die Zähler-Sammelleitung 47 vier Bits breit ist. Das Signal EN wird an die Umschaltstufe 49 und an einen Inverter 51 gelegt. Die Umschaltstufe 4B ist so geschaltet, daß sie das Ausgangssignal ENN des Inverters 51 empfängt.
Das Signal RASBP wird an eine Sicherungsstufe 352 gelegt. Der Ausgang der Sicherungsstufe 352 liegt über eine Sicherungs- Sammelleitung 54 an der Umschaltstufe 49. Die Sicherungsstufe 352 gibt vorzugsweise ein 4-Bit Signal FB0-3 ab, wobei die Sicherungs-Sammelleitung 54 vier Bits breit ist. Die Sicherungsstufe 352 besitzt den gleichen Aufbau wie die Sicherungsstufe 52 von Fig. 4, mit der Ausnahme, daß die Transistoren 102 und 104 weggelassen wurden. Am Anfang (wenn keine Sicherungen durchgebrannt wurden) gibt die Sicherungsstufe 352 ein paralleles 4-Bit Signal ab, das den Binärwert 0,0,0,0 besitzt.
Die Umschaltstufe 49 überträgt die Signale COUNT0-3 über eine Zähler-Sammelleitung 32 zum Eingang einer Spannungsteiler/Regel-Stufe 354. Die Umschaltstufe 48 besitzt vorzugsweise einen 4-Bit Ausgang, wobei die Zähler-Sammelleitung 33 vier Bits breit ist.
Nunmehr soll die Regelstufe 354 im Zusammenhang mit Fig. 17 beschrieben werden. Das 4-Bit Ausgangssignal der Umschaltstufe 49 wird an eine Logikgatter-Matrix gelegt, die Fig. 17 zeigt. Der Zustand der vier Bits der Signale COUNT0-3 wird von der Logikgatter-Matrix dekodiert, um vorzugsweise nur eines der Abstimmsignale TRIM0-7 und TRIM8B-15B aktiv zu machen und nur eines der vier Abstimm-Einschaltsignale TE0B, TE1B, TE2 und TE3 aktiv zu machen. Die Abstimmsignale TRIM0-7 und die Abstimm-Einschaltsignale TE2-3 liegen vorzugsweise hoch, wenn sie aktiv sind. Die Abstimmsignale TRIM8B-15B und die Abstimm-Einschaltsignale TE0B-1B liegen vorzugsweise niedrig, wenn sie aktiv sind.
Vorzugsweise gibt die Spannungsteiler/Regel-Stufe 354 ein 20- Bit Signal an eine VDIVIDE-Stufe 360 ab (wobei die Abstimm- Sammelleitung 358 zwanzig Bits breit ist). Es wird bevorzugt, daß nur eines der Abstimm-Einschaltsignale TE0B, TE1B, TE2 und TE3 zu irgendeinem Zeitpunkt aktiv ist. Die VDIVIDE-Stufe 360 ist so geschaltet, daß sie von einer Stufe 398 über die Leitung 41 die interne Spannung VCCINT empfängt.
Im Zusammenhang mit Fig. 18 wird nunmehr die VDIVIDE-Stufe 360 erläutert. Die VDIVIDE-Stufe 360 besitzt zwei idente Schaltkreise, wie dies beispielhaft dargestellt ist. Einer der Schaltkreise ist so geschaltet, daß er die Signale TRIM0- 3, TRIM8B-11B, TE0B und TE2 empfängt. Der andere Schaltkreis empfängt TRIM4-7, TRIM12B-15B, TE1B und TE3, wie dies in Fig. 18 mit den Klammerausdrücken dargestellt ist.
Die Arbeitsweise von Fig. 18 wird nunmehr für die aktiven Signale TE0B und TRIM0 sowie TE2 und TRIM8B beispielhaft beschrieben. Die aktiven Signale TE0B und TRIM0 (niedrig bzw. hoch) öffnen die Transistoren 361 und 362. Die Transistoren 364 und 365 sind so aufgebaut, daß sie geöffnet sind. Ein Spannungssignal VDIVIDE wird dadurch an einem Knotenpunkt 363 erzeugt, daß Strom durch die Transistoren 361, 364, 365 und 362 fließt. Das Spannungssignal VDIVIDE ist ein Bruchteil der internen Spannung VCCINT, wobei es vorzugsweise hauptsächlich von den Abmessungen der Transistoren 364 und 365 abhängt. Während TE2 und TRIM8B aktiv sind (hoch bzw. niedrig), sind die Transistoren 366 und 367 geöffnet. Die Transistoren 369 und 370 sind so aufgebaut, daß sie geöffnet sind. Eine Spannung VDIVIDE wird dadurch an einem Knotenpunkt 368 erzeugt, daß Strom durch die Transistoren 366, 367, 369 und 370 fließt. Die Spannung VDIVIDE ist ein Bruchteil der internen Spannung VCCINT, wobei sie vorzugsweise hauptsächlich von den Abmessungen der Transistoren 369 und 370 abhängt.
Die VDIVTDE-Stufe 360 (Schaltkreisblock 62 von Fig. 6) liefert die Spannung VDIVIDE über die Sammelleitung 36 zu den Spannungsvergleichern 64 und 66. Die Spannungsvergleicher 64 und 66, die gleich jenen Spannungsvergleichern sind, die bei der bevorzugten Ausführungsform verwendet wurden (Fig. 10 bzw. 11), sind so geschaltet, daß sie vom Bezugsspannungsgenerator 372 eine Bezugsspannung empfangen.
Fig. 19A zeigt den Bezugsspannungsgenerator 372. Der Schaltkreis, der die Transistoren 380 und 382 sowie die Widerstände 384 und 386 aufweist, ist so geschaltet, daß er die externe Spannung VCCEXT empfängt, um einen konstanten Strom zum Transistor 388 zu liefern. Der durch den Transistor 388 fließende Strom, wobei der Transistor so aufgebaut ist, daß er geöffnet ist, erzeugt an einem Knotenpunkt 390 die Bezugsspannung VREF. Die Transistoren 382 und 388 können unterschiedliche Abmessungen besitzen, wobei dies vom gewünschten Wert der Bezugsspannung VREF abhängt. Zusätzliche Transistoren können parallel zu den Transistoren 382 und 388 verwendet werden, um eine gewünschte Bezugsspannung VREF zu erzielen.
Der erste und zweite Spannungsvergleicher 64 und 66 (Fig. 6) liefern die Signale NAVDCA bzw. NAVDCB für einen Generator für die interne Spannung 398. Der VCCINT-Generator 398 (Schaltkreisblock 68 von Fig. 6) gibt die interne Spannung VCCINT ab, die auch an der VDIVIDE-Stufe 360 liegt (Schaltkreisblock 62 von Fig. 6).
Nunmehr wird ein Überblick über die Arbeitsweise der Ausführungsform von Fig. 15 gegeben. Die Signale TEST und CLK werden über ein Gatter vereinigt, um den Ausgang des Zählers 45 schrittweise zu erhöhen. Der Zähler 45 wird nach Belieben des Benützers schrittweise erhöht. Die Umschaltstufe 49 legt entweder den Ausgang des Zählers 45 oder der Sicherungsstufe 352 an die Spannungsteiler/Regel-Stufe 354 als Eingangssignal. Das Anlegen hängt vom Zustand des Signals EN ab, der vom Benützer eingestellt wird.
Die Spannungsteiler/Regel-Stufe 354 dekodiert die Eingangssignale COUNT0-3, um die dekodierten Signale TRIM0-7, TRIM8B- 15B, TE0B, TE1B, TE2 und TE3 an die VDIVIDE-Stufe 360 zu legen. Die VDIVIDE-Stufe 360 verwendet die dekodierten Signale dazu, um eine entsprechende Spannung VDIVIDE zu erzeugen, die ein veränderbarer Bruchteil der internen Spannung VCCINT ist.
Die VDIVIDE-Stufe 360 legt die Spannung VDIVIDE an die beiden Spannungsvergleicher 64 und 66. Diese Spannungsvergleicher vergleichen VREF (geliefert vom Bezugsspannungsgenerator 372) mit der Spannung VDIVIDE. Die Spannung VDIVIDE wird von der internen Spannung VCCINT abgeleitet. Die Ausgänge NAVDCA und NAVDCB ändern sich in Übereinstimmung mit dem Vergleich von VREF mit der Spannung VDIVIDE. Wenn beispielsweise auf der Leitung 41 ein großer Strombedarf vorhanden ist, sinken die interne Spannung VCCINT und die Spannung VDIVIDE. Die gesunkene Spannung VDIVIDE veranlaßt, daß die Differentialverstärker im ersten Spannungsvergleicher 64 (wenn er in Betrieb steht) und im zweiten Spannungsvergleicher 66 die Spannung der Signale NAVDCA und NAVDCB senken. Die abgesenkten Spannungen der Signale NAVDCA und NAVDCB veranlassen, daß die p- Kanal Transistoren im Generator für die interne Spannung 398 der Leitung 41 mehr Strom zuführen, um den Strombedarf zu decken, wobei die interne Spannung VCCINT im wesentlichen konstant gehalten wird.
Die Signale NAVDCA und NAVDCB werden an den Generator für die interne Spannung 398 gelegt. Der Generator für die interne Spannung 398 und die VDIVIDE-Stufe 360 erzeugen in Abhängigkeit von den Signalen NAVDCA und NAVDCB die interne Spannung VCCINT. Die VDIVIDE-Stufe 360 gibt an den ersten und zweiten Spannungsvergleicher 64 und 66 die Spannung VDIVIDE ab, um die Signale NAVDCA und NAVDCB einzustellen, um den Strombedarf auf der Leitung 41 zu decken.
Im Zusammenhang mit Fig. 14 soll nunmehr die Arbeitsweise von Fig. 5 ausführlich beschrieben werden. Fig. 14 zeigt das Flußdiagramm für ein allgemeines Prüfverfahren bei der Chipherstellung. Der Block 240 gibt an, daß sich das Signal CLK im "nicht beachten"-Zustand befindet. Die Signale TEST und EN sind inaktiv (niedrig). Der Zähler 45 (Fig. 6 und 16) wird durch das niedrige Signal EN gelöscht. Das niedrige Signal EN setzt die Umschaltstufen 49 und 348 (Fig. 6 bzw. 16) in Betrieb, um den Ausgang der Sicherungsstufen 52 bzw. 352 zu liefern.
Die interne Spannung VCCINT wird in Abhängigkeit vom Ausgang der Sicherungsstufe 52 und 352 erzeugt. Die interne Spannung VCCINT wird gemessen, wenn dies vom Block 240 gewünscht wird. Wenn die interne Spannung VCCINT die interne Zielspannung für einen geprüften Chip ist, geht die Prüfung weiter zu einem Block 242. Dort wird der Chip auf dem Wafer einer parametrischen und funktionellen Prüfung unterzogen. Die parametrische Prüfung enthält beispielsweise die Messung des Bereitschafts- und des Betriebsstroms. Die funktionelle Prüfung kann das Prüfen des zeitlichen Ablaufs auf dem Chip sowie das Einschreiben und Auslesen von logischen Zuständen in und von einer Anordnung enthalten. Wenn diese Prüfung erfolgreich ist, geht die Prüfung weiter zu einem Block 244. Da die interne Spannung VCCINT so gemessen wurde, daß sie die Zielspannung ist, müssen keine Sicherungen durchgebrannt werden. Daraufhin geht der Wafer weiter, um geschnitten zu werden, und die Chips werden gepackt. Wenn irgendein Chip die parametrische oder die funktionelle Prüfung nicht besteht, wird der Chip markiert und ausgeschieden.
Wenn die interne Spannung VCCINT nicht die interne Zielspannung ist (Block 240), geht die Prüfung weiter zu einem Block 246. Hier sind das Signal CLK inaktiv (niedrig) und die Signale TEST und EN aktiv (hoch). Das aktive Signal TEST setzt den Zähler in Betrieb, indem es ermöglicht, daß das Signal CLK das Logikgatter 31 durchläuft. Das aktive Signal EN veranlaßt, daß die Umschaltstufen 49 und 348 nicht mehr den Ausgang der Sicherungsstufen 52 und 352 liefern. Die Umschaltstufen 49 und 348 liefern den Ausgang des Zählers 45. Das aktive Signal EN ermöglicht weiters ein schrittweises Erhöhen des Zählers.
In Abhängigkeit vom Ausgang des Zählers 45 wird eine interne Spannung VCCINT erzeugt. Die interne Spannung VCCINT wird gemessen, um festzustellen, ob sie die interne Zielspannung ist. Wenn sie nicht die interne Zielspannung ist, geht die Prüfung weiter zu einem Block 248.
Im Block 248 wird das Signal CLK aktiv getaktet, um den Zähler 45 vorzugsweise um einen Schritt zu erhöhen. Der um einen Schritt erhöhte Ausgang des Zählers 45 veranlaßt, daß eine höhere interne Spannung VCCINT erzeugt wird, wie dies der Block 248 in Fig. 14 zeigt. Daraufhin kehrt die Prüfung zum Block 246 zurück, um zu prüfen, ob die interne Spannung VCCINT die interne Zielspannung ist. Wenn sie nicht die interne Spannung ist, geht die Prüfung weiter zum Block 248, um den Zähler 45 schrittweise zu erhöhen. Dies erfolgt so lange, bis die interne Spannung VCCINT gleich der internen Zielspannung ist.
Sobald die interne Spannung VCCINT einmal die Zielspannung erreicht, geht die Prüfung weiter zu einem Block 250. Dort befindet sich das Signal CLK im "nicht beachten"-Zustand. Das Signal TEST ist inaktiv (niedrig), wodurch der Zähler 45 für ein schrittweises Erhöhen außer Betrieb gesetzt wird. Das Signal EN bleibt aktiv (hoch), damit die Umschaltstufen 49 und 348 den Ausgang des Zählers 45 liefern. Die Chips werden einer parametrischen und funktionellen Prüfung unterzogen. Wenn die Chips diese weiteren Prüfungen nicht bestehen, werden sie ausgeschieden oder auf eine andere Art behandelt.
Wenn die Chips diese Prüfungen bestehen, geht die Prüfung weiter zu einem Block 244. Die Sicherungen in den Sicherungsstufen 52 und 352 werden durchgebrannt, um den Ausgang der Umschaltstufen 49 und 348 in Übereinstimmung mit jenem Zählwert aufrechtzuerhalten, der die interne Zielspannung VCCINT erzeugt. Die Umschaltstufen 49 und 348 werden so gesteuert, daß sie die Signale FB0-3 von den Sicherungsstufen 52 und 352 abgeben. Daraufhin wird der Wafer geschnitten, wobei die sich ergebenden Chips gepackt werden. Wenn sich die Chips in der Anfangsphase der Prüfung befinden, um die interne Zielspannung VCCINT festzustellen, und wenn der Chip die parametrische Prüfung im Block 242 nicht besteht, kann das Flußdiagramm zum Block 246 weitergehen. Hier wird der Zähler 45 schrittweise erhöht, bis eine interne Zielspannung VCCINT erkannt wird.
Ein weiterer Vorteil der bevorzugten Ausführungsform dieser Erfindung besteht darin, daß die interne Zielspannung VCCINT mit einem Zähler 45 erreicht wird. Ein auf einem Wafer integrierter Generator gemäß dem Stand der Technik verlangt, daß der Prüfer den Wafer entfernt und die Sicherungen konfiguriert, um die nächste interne Spannung zu erzeugen. Daraufhin muß der Prüfer zur Prüfstation zurückkehren, um die interne Spannung zu messen. Dieser Vorgang kann mehrmals wiederholt werden, um die gewünschte interne Spannung zu erhalten. Dadurch wird das Fertigungsverfahren verlangsamt. Wenn diese Erfindung verwendet wird, wird vermieden, daß der Wafer entfernt werden muß, um die interne Spannung einzustellen. Der Prüfer erhöht nur schrittweise den Zähler.
Sobald die interne Spannung einmal erreicht ist, wird der Wafer voll funktionell geprüft. Wenn der Generator gemäß dem Stand der Technik auf dem Wafer integriert ist, und wenn festgestellt wird, daß der Wafer auf die interne Spannung VCCINT empfindlich ist, kann der Prüfer die interne Spannung weiter abstimmen oder nicht, wobei dies davon abhängt, welche Sicherungen durchgebrannt werden. Wenn der Wafer mit der bevorzugten Ausführungsform dieser Erfindung integriert ist, kann der Prüfer den Zähler so einstellen, daß die interne Spannung auf einen anderen Wert eingestellt ist, um die funktionellen Prüfungen zu unterstützen. Es wird nicht nur bei der Fertigungszeit und bei der Prüfzeit gespart, sondern es kann auch eine höhere Ausbeute bei den Wafern erzielt werden.
Es ist ersichtlich, daß beim Einstell- oder Abstimmvorgang eine erste interne Spannung VCCINT erzeugt werden kann, wobei ein erstes Zählsignal verwendet wird. Der Hersteller kann vorgegeben haben, daß die interne Zielspannung VCCINT eine bestimmte Spannung ist. Daraufhin erfolgt ein einfacher Vergleich, um festzustellen, ob die erste interne Spannung VCCINT so nahe bei der vorgegebenen Spannung liegt, daß dies annehmbar ist. Wenn dies nicht der Fall ist, erfolgt eine Einstellung, indem der Zählwert verändert wird, um eine zweite interne Spannung VCCINT zu erzeugen.
Andererseits kann möglicherweise ein Wertebereich der inter nen Spannung VCCINT annehmbar sein, wobei der Chip bei jedem Wert der internen Spannung VCCINT vollständig geprüft werden kann, der vom Zählsignal stammt. Daraufhin kann das Zählsignal eingestellt und eine zweite Reihe von vollständigen funktionellen Prüfungen durchgeführt werden. Dieser Vorgang wird wiederholt, worauf eine interne Spannung VCCINT (mit dem entsprechenden Zählwert) ausgewählt und verriegelt werden kann.
Es ist daher ersichtlich, daß der Spannungsumsetzer 39, der die interne Spannung VCCINT abgibt, abgestimmt werden kann, ohne daß irgendwelche Sicherungen durchgebrannt werden. Statt dessen ist ein entsprechender Zustand vorübergehend und einstellbar vorgesehen. Nach jeder einzelnen Einstellung des temporären Schaltkreises (Zähleraufbau) wird eine Prüfung durchgeführt. Der Zähler kann um einzelne Zählwerte oder um mehrere Zählwerte erhöht werden, wie dies erwünscht ist. Die Zählwerte können größer oder kleiner werden (wenn ein Aufwärts/Abwärts-Zähler verwendet wird), um auf einen Zählwert zu fokussieren oder zu konvergieren, der zur optimalen internen Spannung VCCINT führt. Nachdem der beste Zählwert oder ein Zählwert bestimmt wurden, der annehmbare Ergebnisse liefert, wird der temporäre Schaltkreis durch einen permanenten Schaltkreis ersetzt, der diesem entspricht.
Der Zähler 45 und die Sicherungsstufen 52 und 352 können mehrere oder wenigere Ausgänge besitzen. Es wird bevorzugt, daß der maximale Zählwert des Zählers 45 gleich "15" ist. Ein schrittweises Erhöhen des Zählers 45, wenn sein Ausgang gleich "15" ist, zwingt den Zähler 45 dazu, auf Null zurückzuspringen. Dies ist ein nützliches Merkmal, da der Benützer den Zähler 45 zurückspringen lassen kann, wenn er zu weit erhöht wurde, ohne daß auch EN eingestellt werden muß, um den Zähler 45 zurückzusetzen.
Andere Ausführungsformen können keinen Vordekoder 47 oder keine Spannungsteiler/Regel-Stufe 354 besitzen, wobei statt dessen das Ausgangssignal der Umschaltstufen 49 und 348 direkt an den Bezugsspannungsgenerator 52 bzw. den Spannungsteiler 360 gelegt wird.
Es sei darauf hingewiesen, daß das Hinzufügen eines Zählers zu einem Spannungsvergleicher nur eine kleine Chipfläche benötigt, da nur ein Zähler, eine Umschaltstufe und einige Logikgatter verwendet werden. Dafür ist nur eine minimale Größenzunahme erforderlich.
Die in den Figur beispielhaft gezeigten Kondensatoren sind vorzugsweise Transistoren, die so aufgebaut sind, daß ihre Quellen- und Senkenelektroden miteinander verbunden sind, um einen Anschluß des Kondensators zu bilden. Die Steuerelektrode bildet den anderen Anschluß des Kondensators. Die in den Figur beispielhaft gezeigten Transistoren können so hergestellt werden, daß sie unterschiedliche Abmessungen besitzen, um den durch sie fließenden Strom zu verändern. Weiters können Transistoren andere Transistoren besitzen, die parallel zu ihnen geschaltet sind, um einen zusätzlichen Strom bereitstellen zu können. Diese parallelen Transistoren können während der Herstellung des Wafers angeschlossen oder weggeschaltet werden.
Es ist ersichtlich, daß entweder die Spannung VREF oder die Spannung VDIVIDE abgestimmt werden können, um die verschiedenen internen Spannungen VCCINT zu liefern.

Substrat-Vorspannungsgenerator

Der Substrat-Vorspannungsgenerator 34 (Fig. 1), der für die Verwendung bei dieser Erfindung bevorzugt wird, sieht einen Spannungsregler mit einer selbstauslösenden Stufe an Stelle eines Oszillators vor, um im Bereitschaftsbetrieb eine beträchtliche Leistung einzusparen. Ein Gleichspannungsregler, der so aufgebaut ist, daß er wenig Strom zieht und wenig Leistung verbraucht, ist der einzige Schaltkreis, der immer in Betrieb steht und Leistung verbraucht. Wenn die Ladungspumpstufe nicht pumpt, kann der Strom im Schaltkreis kleiner als einige wenige Mikroampere sein. Der Gleichspannungsregler setzt eine selbstauslösende Taktstufe nur dann in Betrieb, wenn eine Substratspannung VBB zu hoch ist. Die selbstauslösende Taktstufe steuert eine Ladungspumpstufe, mit der die Substratspannung VBB auf einen negativeren Wert gepumpt wird.
Diese selbstauslösende Taktstufe steuert die Ladungspumpstufe an, bis VBB einen gewünschten Pegel erreicht hat und der Gleichspannungsregler ein Signal zum Anhalten abgibt. Die Taktstufe ist selbstauslösend, weil sie ein Signal zum Pumpen ignoriert, bis die Ladungspumpstufe für einen Pumpvorgang bereitsteht.
Nunmehr wird auf Fig. 19B Bezug genommen. Das Blockschaltbild zeigt den allgemeinen Aufbau des oszillatorfreien Substrat- Vorspannungsgenerators dieser Erfindung. Ein Signal VBBREF (das der Substratspannung VBB proportional ist) wird an einen Spannungsregler 400 gelegt. Das VBBREF-Signal wird mit einer Bezugsspannung VCCREF verglichen, die vorzugsweise gleich ½VCC ist, um festzustellen, ob die Substratspannung VBB über einen bestimmten, vorgegebenen Pegel (beispielsweise etwa minus zwei (-2) Volt) angestiegen ist. Wenn die Substratspannung VBB über diesen Pegel angestiegen ist, setzt die Regelstufe 400 eine Taktstufe 500 in Betrieb. Die Taktstufe 500 erzeugt Taktsignale, die eine Ladungspumpstufe 900 steuern, die Elektronen nach VBB pumpt (oder Strom von VBB zieht), um das Potential an VBB auf einen gewünschten Pegel abzusenken.
Ein einfaches Schaltbild ist in Fig. 20 dargestellt, um die Arbeitsweise der Substratspannungs-Regelstufe 400 von Fig. 19 zu beschreiben. Wie bereits oben erwähnt, überwacht die Substratspannungs-Regelstufe die Substratspannung VBB, um festzustellen, ob VBB über einen gewünschten Pegel angestiegen ist. Ein Widerstandsnetzwerk 420, das die Widerstände 422, 424 und 426 enthält, dient dazu, um eine Spannung VBBREF (die der Spannung am Substrat 428 proportional ist) am negativen Eingang (Knotenpunkt N1) des Differentialverstärkers 430 zu erzeugen. Ein zweites Widerstandsnetzwerk 410, das die Widerstände 412 und 414 enthält, dient dazu, um eine Bezugsspannung VCCREF am positiven Eingang (Knotenpunkt N2) des Differentialverstärkers 430 zu erzeugen.
Wie das Zeitdiagramm von Fig. 21 ausführlich zeigt, wird VBBREF VCCREF überschreiten, wenn die Substratvorspannung zu positiv wird, wobei der Vergleicher ein niedriges VOUT-Signal 442 abgibt. Das VOUT-Signal 442 durchläuft eine Reihe von Invertern (450, 470 und 480, die ausführlich im Zusammenhang mit Fig. 22 beschrieben werden), um ein Pumpsignal 496 zu erzeugen. Wenn das VBB-Signal nicht ausreichend negativ ist, erzeugt die Substratspannungs-Regelstufe 400 daher ein hohes Pumpsignal 496, um die Taktstufe 500 und die Ladungspumpstufe 900 in Betrieb zu setzen. Andernfalls setzt ein niedriges Pumpsignal 496 die Taktstufe 500 außer Betrieb, wobei sowohl die Taktstufe als auch die Ladungspumpstufe außer Betrieb bleiben.
Fig. 21 zeigt das Zeitdiagramm der Eingangs- und Ausgangssignale der VBB-Regelstufe 400, wobei besonders dargestellt ist, wenn sich das Pumpsignal 496 zwischen einem hohen und einem niedrigen Signal ändert, um die Taktstufe 500 und die Ladungspumpstufe 900 in oder außer Betrieb zu setzen. Obwohl das Zeitdiagramm von Fig. 21 eine Spannung VCC von 5 Volt aufweist, kann bei dieser Erfindung auch eine Spannung VCC von 3 Volt überlegt werden. Da VCC festgelegt ist, wird der positive Eingang VCCREF zum Differentialverstärker auf etwa VCC/2 oder 2,5 Volt festgelegt. VBBREF hängt jedoch von VBB ab und kann sich daher mit der Substratspannung ändern. Wenn VBB anfangs 0 Volt ist, ist VBBREF etwa 3, 3 Volt (unter der Annahme, daß die Widerstandswerte von 422, 424 und 426 gleich sind). Da VBBREF größer als VCCREF ist, wird der Ausgang des Differentialverstärkers 430 niedrig, wobei das Pumpsignal 496 hoch wird und die Ladungspumpstufe in Betrieb setzt. Da VBB dadurch allmählich herabgesetzt wird, daß Ladung (Elektronen) zum Substrat gepumpt werden, wird VBBREF allmählich fallen. Zu einem Zeitpunkt t1 fällt VBBREF unter VCCREF. Damit wird der Ausgang des Differentialverstärkers jetzt hoch, wobei das Pumpsignal 496 niedrig wird und dadurch die Taktstufe mit der Ladungspumpstufe abschaltet. Wenn VBBREF später über VCCREF steigt, wird die Pumpstufe wieder eingeschaltet, um die Spannung am Substrat abzusenken.
Nachdem die allgemeine Arbeitsweise der Substratspannungs-Regelstufe 400 beschrieben wurde, werden im ausführlichen Schaltbild von Fig. 22 zusätzliche Merkmale der Substratspannungs-Regelstufe gezeigt, mit denen die Stromverluste und die Leistungsaufnahme herabgesetzt werden. Die Bauelemente in den Schaltbildern sind in der Technik bekannt (z. B. ist der Tran sistor 424 von Fig. 23 ein p-Kanal Anreicherungstransistor, dessen Substrat an seine Quelle gekettet ist). Alle Transistoren sind vorzugsweise Anreicherungstransistoren, obwohl auch Verarmungstransistoren verwendet werden können.
Um die Leistungsaufnahme im Vorspannungsgenerator herabsetzen zu können, ist die Spannungsregelstufe 400 von Fig. 22 so aufgebaut, daß sie im allgemeinen mit niedrigen Strömen und einem begrenzten Stromverlust im Schaltkreis arbeitet. In der bevorzugten Spannungsregelstufe weisen die Widerstandsnetzwerke 410 und 420 Transistoren auf, die als Widerstände geschaltet sind (d. h. Transistoren, bei denen die Steuerelektrode an die Quelle oder die Senke gekettet ist). Da der Strom durch die Transistoren eine Funktion des Breiten/Längen-Verhältnisses des Kanals ist, sind die Kanallängen dieser Anreicherungstransistoren im allgemeinen groß, um den Strom durch die Transistornetzwerke zu begrenzen.
Die Differentialverstärkerstufe 430 weist vorzugsweise Transistoren 432-440 auf, die so geschaltet sind, um VCCREF mit VBBREF zu vergleichen und ein Ausgangs-(VOUT)-Signal 442 zu liefern. Die Arbeitsweise der Differentialverstärkerstufe 430 ist in der Technik bekannt. Die bevorzugten Abmessungen der Transistoren 432-440 der Differentialverstärkerstufe 430 werden so gewählt, um den Strom in der Stufe niedrig zu halten und dadurch die Leistungsaufnahme zu minimieren. Im besonderen wird das Breiten/Längen-Verhältnis der Transistoren in der Differentialverstärkerstufe 430 vorzugsweise klein gehalten, indem große Kanallängen gewählt werden, um den Stromfluß zu begrenzen. Obwohl der bestimmte Aufbau der Differentialverstärkerstufe 430 dargestellt ist, können innerhalb des Bereichs dieser Erfindung auch andere Schaltkreise verwendet werden, die zwei Signale vergleichen, um einen Ausgang zu liefern, und den Stromfluß begrenzen.
Obwohl die großen Kanallängen der Transistoren der Differentialverstärkerstufe den Stromfluß begrenzen, reagiert der Schaltkreis im allgemeinen langsam, wobei er ein sich langsam änderndes Signal 442 abgibt (d. h. ein Signal, das keine scharfen Übergänge zwischen dem niedrigen und dem hohen Zu stand besitzt). Ein sich langsam änderndes Signal kann oft zu einem Stromverlust in einem Schaltkreis führen, besonders dann, wenn es an einen Inverter mit zwei Transistoren gelegt wird. Im besonderen werden beide Transistoren des Inverters für ein bestimmtes Zeitintervall geöffnet, wobei dies zu einem "Durchgangsstrom" oder "Brecheisen-Strom" (crow bar current) durch die Serienschaltung der Transistoren führt. Durch diese beiden Transistoren kommt es daher während des Übergangs oft zu einem Stromverlust von VCC gegen Masse.
Um das sich langsam ändernde Signal 442 zu kompensieren, sind die Inverter 450 und 470 sowie die Verriegelungsstufe 480 besonders aufgebaut, um den Durchgangsstrom in den Invertern herabzusetzen und ein Pumpsignal 496 abzugeben, das einen scharfen Übergang besitzt. Die Schaltzeit von Transistoren hängt allgemein vom Breiten/Längen-Verhältnis des Kanals ab. Die Kanalbreiten und Kanallängen können daher so gewählt werden, daß sie bestimmen, wann die Transistoren des Inverters schalten. Da die Transistoren in der Stufe 450 gleich breit sind, ist die Schaltzeit eine Funktion ihrer Kanallängen. Die Kanallängen der Transistoren 454, 456, 464 und 466 der Stufe 450 werden so gewählt, daß die Spannungen an den Knotenpunkten N4 und N5 (und damit an den Transistoren 472 und 474 der Stufe 470) zu einem geeigneten Zeitpunkt schalten.
Wenn das VOUT-Signal 442 von einem hohen Signal auf ein niedriges Signal übergeht, um die Spannung am Knotenpunkt N6 von hoch auf niedrig zu ändern, ist es von Vorteil, den Transistor 472 zu sperren, bevor der Transistor 474 geöffnet wird, um den Durchgangsstrom im Inverter 470 von VCC gegen Masse zu begrenzen. Um das Schalten der Transistoren des Inverters 470 in dieser Reihenfolge auszuführen, ist die Länge des Transistors 466 im allgemeinen größer als die Länge des Transistors 454, um sicherzustellen, daß der Transistor 474 öffnet, nachdem der Transistor 472 sperrt.
Wenn im Gegensatz dazu VOUT von einem niedrigen Signal auf ein hohes Signal übergeht, ist es von Vorteil, den Transistor 474 zu sperren, bevor der Transistor 472 geöffnet wird, um den Durchgangsstrom von VCC gegen Masse zu begrenzen. Die Länge des Transistors 456 ist im allgemeinen größer als die Länge des Transistors 168, um sicherzustellen, daß der Transistor 472 öffnet, nachdem der Transistor 474 sperrt. Durch die Auswahl der Kanallängen der Transistoren des Inverters 450 wird jeder Pfad von VCC gegen Masse im Inverter 470 während beider Übergänge beseitigt.
Um den Durchgangsstrom in der Spannungsregelstufe weiter zu begrenzen, werden dem Inverter 450 die Transistoren 458 und 464 beigegeben, um jeden Durchgangsstrom in den Invertern 453 und 463 herabzusetzen. Da die Strombegrenzertransistoren 458 und 464 große Kanallängen besitzen, werden die Knotenpunkte N4 und N5 nicht schnell gegen Masse bzw. VCC gezogen. Während der Ansteuerung der Transistoren 472 und 474 besteht daher der Pfad von VCC gegen Masse, wobei jedoch der Strom in der Serienschaltung der Transistoren 454-458 und 464-468 durch die großen Kanallängen der Transistoren 458 und 464 herabgesetzt wird.
Weiters werden die Transistoren 458 und 464 wahlweise so angeordnet, um sicherzustellen, daß der Schaltzeitpunkt der Transistoren, wie er oben beschrieben wurde, nicht beeinflußt wird. Wenn der Knotenpunkt N3 von hoch auf niedrig übergeht, wird bevorzugt, daß der Inverter 453 den Knotenpunkt N4 sehr schnell hochtreibt, indem der Transistor 454 geöffnet wird, um den Transistor 472 zu sperren. Der Strombegrenzertransistor 458 wird daher nur der n-Kanal Seite des Inverters 453 beigegeben, um die Wirkung des Transistors 458 auf den Transistor 454 zu begrenzen. Obwohl der Strombegrenzertransistor 458 den Zeitpunkt beeinflußt, an dem der Knotenpunkt N4 nach unten getrieben wird, wenn der Knotenpunkt N3 von niedrig auf hoch übergeht, ist die kapazitive Kopplung des Transistors 458 an den Knotenpunkt N4 stark genug, um den Knotenpunkt N4 weit genug nach unten zu ziehen, um den Transistor 472 zu einem geeigneten Zeitpunkt zu öffnen.
Wenn auf ähnliche Weise der Knotenpunkt N3 von niedrig auf hoch übergeht, wird bevorzugt, daß der Inverter 463 den Knotenpunkt N5 sehr rasch nach unten treibt, indem der den Transistor 168 geöffnet wird, um den Transistor 474 zu sperren.
Daher wird der Strombegrenzertransistor 464 nur der p-Kanal Seite des Inverters 463 beigegeben, um die Wirkung des Transistors 464 auf den Transistor 468 zu begrenzen. Obwohl der Strombegrenzertransistor 464 den Zeitpunkt beeinflußt, an dem der Knotenpunkt N5 hoch getrieben wird, wenn der Knotenpunkt N3 von hoch auf niedrig übergeht, ist die kapazitive Kopplung des Transistors 464 an den Knotenpunkt N5 stark genug, um den Knotenpunkt N5 hoch genug zu ziehen, um den Transistor 474 zu einem geeigneten Zeitpunkt zu öffnen.
Schließlich ist die Verriegelungsstufe 480 in der Spannungsregelstufe 400 enthalten, um den Ausgang des Pumpsignals 496 während jenes Intervalls aufrechtzuerhalten, wenn weder der Transistor 472 noch der Transistor 474 des Inverters 470 angesteuert werden (wie dies oben erörtert wurde, um einen Durchgangsstrom zu verhindern). Das Pumpsignal 496 wird über eine Leitung 495 zum Transistornetzwerk 482-488 rückgekoppelt, um die ursprüngliche Spannung am Knotenpunkt N6 aufrechtzuerhalten, bis sich der Zustand des Knotenpunkts N6 ändert, wenn der Inverter 470 den Knotenpunkt N6 ansteuert.
Um die Leistungsaufnahme des Oszillators herabzusetzen, ist die Verriegelungsstufe 480 selbst so aufgebaut, um den Durchgangsstrom zu begrenzen, während sie auch eine schwache Verriegelung liefert. Die Transistoren 472 und 474 sind im allgemeinen kleine Transistoren (d. h. mit kleinen Breiten und Längen), um jenen Strom zu begrenzen, den der Inverter 450 benötigt, um den Inverter 470 zu schalten. Infolge ihrer Größe können sie jedoch im allgemeinen keine große kapazitive Last am Knotenpunkt N6 steuern. Eine zu große Kapazität am Knotenpunkt N6 ist unerwünscht, da diese Kapazität verursacht, daß die Spannung am Knotenpunkt langsam geschaltet wird. Daher ist am Knotenpunkt N6 eine schwache Verriegelung vorgesehen, indem die Transistoren 484 und 486 so gewählt werden, daß sie kleinere Breiten und Längen besitzen, vorzugsweise in der Größenordnung von 1-2 um, um die Kapazität am Knotenpunkt N6 zu begrenzen.
Da die Transistoren 484 und 486 der Verriegelungsstufe Breiten und Längen besitzen, die etwa gleich sind, besitzen sie auch ein großes Breiten/Längen-Verhältnis und steuern einen größeren Strom. Deshalb sind die Strombegrenzertransistoren 482 und 488 enthalten. Diese Transistoren besitzen große Kanallängen (und damit ein kleines Breiten/Längen-Verhältnis), um den Strom in der Verriegelungsstufe 480 zu begrenzen und die Leistungsaufnahme im Schaltkreis herabzusetzen.
Da in der Spannungsregelstufe 400 ein stabiles Pumpsignal 496 erzeugt wird, wird ein hohes Pumpsignal 496 dazu verwendet, um die Taktstufe 500 in Betrieb zusetzen. Im allgemeinen erzeugt die Taktstufe 500 Signale, mit denen die Ladungspumpstufe 900 gesteuert wird. Die erste Stufe 502 der Taktstufe erzeugt die Taktsignale CP1 und CP2, während die zweite Stufe 700 der Taktstufe die Signale CP1 und CP1B empfängt, um die Signale CP2, CP3 und CP4 zu erzeugen (es sei darauf hingewiesen, daß "B" für "Querstrich" steht und ein komplementäres Signal kennzeichnet). Diese Signale, die von den beiden Stufen der Taktstufe erzeugt werden, dienen dazu, um die Pumpstufe 900 anzusteuern. Vorzugsweise ist die Taktstufe 500 eine selbstauslösende Taktstufe.
Im Zusammenhang mit der Pumpstufe ist ersichtlich, daß die Pumpstufe in einem Doppelintervall-Betrieb arbeitet: in einem Pumpintervall und in einem Vorladeintervall. Die Taktstufe muß daher zwei Reihen von Signalen erzeugen. Obwohl die Taktstufe 500 im allgemeinen in beiden Intervallen gleich arbeitet, weist der Schaltkreis eine Rückkopplungsleitung auf, um während eines jeden Intervalls verschiedene Signale zu erzeugen. Die während des Pumpintervalls erzeugten Taktsignale werden zuerst beschrieben, worauf jene Taktsignale folgen, die während des Vorladeintervalls erzeugt werden.
Nunmehr wird auf die Taktstufe von Fig. 23 Bezug genommen. Ein Signal V&sub1;&sub1;, das ein Rückkopplungseingang zur ersten Stufe 502 ist, bestimmt allgemein das Intervall der Pumpstufe. Im Anfangszustand liegen die Ausgänge der Taktstufe so, wie sie nach einem Vorladeintervall vorhanden sind, wobei die Stufe darauf wartet, ein Pumpsignal zu empfangen. Daher ist das Signal V&sub1;&sub1; hoch und der Transistor 508 geöffnet, wodurch die Taktstufe 500 das Pumpsignal 496 empfangen kann. Wenn das Pumpsignal 496 niedrig ist, bleiben die Taktstufe und die Strompumpstufe im Ruhezustand, bis sie ein hohes Pumpsignal empfangen.
Wenn das Pumpsignal 490 hoch ist, wird der Transistor 506 geöffnet, um während des Pumpintervalls die Taktsignale zu erzeugen. Der Knotenpunkt 512 am Eingang der Verriegelungsstufe 513 wird nach unten gezogen, während der Knotenpunkt 529 hochgezogen wird, wenn der Transistor 506 öffnet. Da beide Eingänge zum NAND-Gatter 530 hoch liegen, ist sein Ausgang niedrig. Im Pumpintervall liegen daher das Ausgangssignal CP1 hoch (nachdem der Ausgang des NAND-Gatters die Inverter 540, 560 und 570 durchläuft) und das Ausgangssignal CP1B niedrig (nachdem der Ausgang des NAND-Gatters die Inverter 540 und 550 durchläuft). Die Aufgabe der Signale wird im Zusammenhang mit der Arbeitsweise der Pumpstufe von Fig. 26 verständlich. Diese Spannungssignale, die von der ersten Stufe 502 der Taktstufe 500 erzeugt werden, sind in Fig. 27 als Funktion der Zeit dargestellt, wobei sie im Zusammenhang mit der Pumpstufe näher erörtert werden.
Zusätzlich dazu, daß sie zum Ansteuern der Pumpstufe dienen, werden die Signale CP1 und CP1B dazu verwendet, um die zweite Stufe 700 der Taktstufe anzusteuern und die Signale CP2, CP3 und CP4 zu erzeugen. CP1B und CP1 werden an die Inverter 710 und 760 gelegt. Diese Inverter sind zusammen mit den zugeordneten Kondensatoren 716 und 766 ein Teil der selbstauslösenden Stufe der Taktstufe, wobei sie als Verzögerungsstufen verwendet werden. Die Inverter 710 und 760 weisen Transistoren auf, die große Kanallängen besitzen, die zusammen mit den Kondensatoren 716 und 766 die Verzögerung einstellen. Die Verzögerung ist notwendig, um die Zeitintervalle TPUMP und TPRECHARGE siehe das Zeitdiagramm von Fig. 27, so einzustellen, um die gesamte Ladung während beider Intervalle der Ladungspumpstufe zu pumpen.
Jene Signale, mit denen die Kondensatoren 716 und 766 geladen werden, werden an Schmitt-Trigger Inverter 720 bzw. 770 gelegt. Wie in der Technik bekannt ist, kann ein Schmitt-Trigger eine sich langsam ändernde Schwingungsform (beispiels weise jene Signale, die dazu verwendet werden, um die Kondensatoren 716 und 766 zu laden) in eine Schwingungsform ändern, die einen scharfen Übergang besitzt. Eine Verriegelungsstufe, die die Inverter 740 und 750 enthält, wird dazu verwendet, um zu verhindern, daß der Ausgang schwebt, und einen stabilen Ausgang V02 zu erzeugen, wenn weder der Transistor 738 noch der Transistor 788 den Ausgang V02 ansteuert.
Der Ausgang der Verriegelungsstufe wird dann über eine Reihe von Invertern 800-846 übertragen. Diese Inverter liefern allgemein eine Verzögerung und eine Signalumkehr, um die Signale CP2, CP3 und CP4 zu erzeugen. Die Gatter 850, 862 und 874 empfangen an verschiedenen Stufen der Serienschaltung der Inverter Zwischensignale, um die Ausgangssignale CP2, CP4 bzw. CP3 zu erzeugen. Wie man aus dem Schaltkreis von Fig. 23 erkennt, sind CP2 und CP4 idente Signale. Die Notwendigkeit für idente Signale wird aus der Beschreibung der Pumpintervalle der Pumpstufe von Fig. 26 besser ersichtlich. Da das NAND- Gatter 874 mit Signalen angesteuert wird, die von jenen Signalen um einen zusätzlichen Inverter getrennt sind, die an den NAND-Gattern 850 und 862 liegen, handelt es sich bei CP2/4 und CP3 um nichtüberlappende, aktiv niedrige Signale, die gegeneinander um 180º phasenverschoben sind. Diese nichtüberlappenden Signale werden (zusammen mit den Signalen CP1 und CP1B) für die Ansteuerung der Pumpstufe benötigt.
Da in der Serienschaltung der Inverter 800-848 eine ungerade Anzahl von Invertern vorhanden ist, ist das Rückkopplungssignal V11 das invertierte Signal des Eingangs V02 (und des ursprünglichen Signals V11). Diese Rückkopplung des Signals V11 liefert die Selbstauslösung dieser Erfindung. Genauer gesagt: das invertierte Signal V11, das nach dem Pumpintervall niedrig ist, sperrt den Transistor 508, um das Pumpsignal 496 zu ignorieren und gleichzeitig mit dem Vorladeintervall zu beginnen (d. h. die Taktsignale CP1, CP1B, CP2, CP3 und CP4 zu erzeugen, die während des Vorladens benötigt werden). Dadurch ignoriert die Taktstufe das Pumpsignal, wobei sie sicherstellt, daß die Pumpstufe für eine erforderliche Zeitspanne im Vorladeintervall bleibt, um eine geeignete Ladung zu übertragen, die im darauffolgenden Pumpintervall gepumpt werden soll.
Während des Vorladeintervalls wird das Signal V11 jetzt an das NAND-Gatter 530 und den Inverter 610 gelegt. Der Inverter 610 öffnet den Transistor 616, um die Verriegelungsstufe zurückzusetzen. Dadurch werden jetzt beide Eingänge des NAND- Gatters niedrig und der Ausgang des NAND-Gatters hoch. Die Arbeitsweise der Taktstufe während des Vorladeintervalls ist mit der Arbeitsweise der Taktstufe während des Pumpintervalls mit der Ausnahme ident, daß die Ausgangssignale der entsprechenden Gatter invertiert sind. Daher erzeugt die Taktstufe sowohl für das Pumpintervall als auch für das Vorladeintervall Signale, wobei sie nach einem Vorladeintervall freiläuft, wenn das Pumpsignal 496 niedrig ist.
Fig. 24 und 25 zeigen ausführliche Schaltbilder der ersten bzw. zweiten Stufe der Ladungspumpstufe von Fig. 23. In diesen Figur ist der allgemein bekannte Aufbau von Transistoren dargestellt, die dazu verwendet werden, um die verschiedenen Gatter zu bilden, die in Fig. 23 als Blöcke dargestellt sind. Beispielsweise wird ein als Block dargestellter Inverter als bekannter Aufbau mit zwei Transistoren gezeigt. Obwohl die Arbeitsweise der Taktstufe 500 am besten im Zusammenhang mit dem Blockschaltbild von Fig. 23 beschrieben wird, wurden diese Figur beigefügt, um das bevorzugte Schaltbild der Taktstufe ausführlich zu zeigen.
Fig. 26 zeigt die Pumpstufe, die auf jene Taktsignale anspricht, die von der Taktstufe von Fig. 23 erzeugt werden. Der allgemeine Aufbau der Pumpstufe soll nunmehr zuerst beschrieben werden, worauf eine ausführlichere Beschreibung der Arbeitsweise der Pumpstufe während des Pumpintervalls und des Vorladeintervalls folgt. Bei der Ladestufe handelt es sich um eine zweistufige Ladungspumpstufe, die Kondensatoren 910 und 920 besitzt, die so geschaltet sind, um die Signale CP1 und CP1B zu empfangen. Die Signale CP1 und CP1B dienen dazu, um die Spannungen an den Knotenpunkten N2 und N1 zu verändern, wenn sie an die Kondensatoren 910 und 920 gelegt werden. Mit den Kondensatoren 910 und 920 können die Knotenpunkte N2 und N1 auf ein negatives Potential gebracht werden, wobei dies erforderlich ist, um die Ladungspumpstufe zu betreiben. Durch das Ändern der Spannungen an den Knotenpunkten kann Ladung (Elektronen) über den Pfad der Transistoren 930, 932 und 934 von Masse zum Substrat übertragen werden, um schließlich die Spannung VBB am Substrat abzusenken.
Da es sich bei der Ladungspumpstufe dieser Erfindung um eine zweistufige Ladungspumpstufe handelt, wird die Ladung am Knotenpunkt N2 (die während eines vorhergehenden Pumpintervalls gespeichert wurde) während des Vorladeintervalls zum Knotenpunkt N1 gepumpt, bevor sie während des Pumpintervalls zum Substrat gepumpt wird. Die Signale CP2, CP3 und CP4 dienen dazu, um die Transistoren 930, 932 und 934 während des Pumpintervalls zu steuern, um Ladung von GND nach N2 sowie von N1 nach VBB zu übertragen, und während des Vorladeintervalls Ladung von N2 nach N1 zu übertragen. Die Kondensatoren 952, 954 und 956 dienen weiters dazu, um die Knotenpunkte N5, N3 und N4 auf ein negatives Potential zu treiben, um die Ladungspumpstufe zu betreiben. Die Arbeitsweise der Pumpstufe wird im Zusammenhang mit Fig. 27 ausführlicher erläutert.
Fig. 27 zeigt das Zeitdiagramm der Ausgangssignale der Taktstufe während eines Ruhezustands (d. h. nach einem vorhergegangenen Vorladeintervall, wenn die Stufe auf ein Pumpsignal wartet), während des Pumpintervalls, während des Vorladeintervalls und während des nachfolgenden Ruhezustands. Der Hinweis auf niedrige oder hohe Taktsignale bedeutet Massepotential bzw. VCC, wobei VCC vorzugsweise 3 Volt oder 5 Volt beträgt. Es werden auch die Spannungen während der beiden Intervalle an verschiedenen Knotenpunkten der Pumpstufe (in Fig. 27 mit N1-N5 bezeichnet) gezeigt, um ein besseres Verständnis für die Arbeitsweise der zweistufigen Ladungspumpstufe zu liefern.
Zu einem Zeitpunkt t0 sowie während des Ruheintervalls TQIESCENT befinden sich die Taktsignale und die Spannungen an den Knotenpunkten im Zustand nach dem Ende des Vorladeintervalls (der später im Zusammenhang mit dem TPRECHARGE-Intervall beschrieben wird). Diese Taktsignale und Spannungen bleiben in diesem Zustand, bis die Taktstufe ein Signal zum Pumpen emp fängt.
Zu einem Zeitpunkt t1 empfängt die Taktstufe ein hohes Pumpsignal, um mit dem Pumpintervall zu beginnen. CP1 und CP1B gehen allmählich auf eine hohe bzw. niedrige Spannung über. CP2 und CP4 sind nach dem vorhergegangenen Vorladeintervall niedrig, wodurch die Transistoren 930 und 934 geöffnet werden. Da CP3 hoch und der Transistor 932 gesperrt sind, besteht kein direkter Pfad von Masse zum Substrat, so daß kein unerwünschter Ladungsfluß auftreten kann. Wenn CP1 auf hoch übergeht, steigt die Spannung am Knotenpunkt N2, wobei sie eine negative Ladung von GND zum Knotenpunkt N2 über den Transistor 930 zieht (der mit einem niedrigen CP2-Signal geöffnet wird). Damit erreicht der Knotenpunkt N&sub2; allmählich das Massepotential. Wenn CP1B auf einen niedrigen Pegel übergeht, wird Ladung (die während des vorhergegangenen Vorladeintervalls vom Knotenpunkt N2 zum Knotenpunkt N1 übertragen wurde) vom Knotenpunkt N1 zum Substrat übertragen, wodurch VBB abgesenkt wird, wie dies während des Intervalls TPUMP dargestellt ist. Es ist ersichtlich, daß die Spannung am Knotenpunkt N1 am Anfang sinkt und gleich VBB wird, wenn die Spannung an VBB allmählich auf die gewünschte Spannung abgesenkt wird, vorzugsweise auf minus zwei (-2) Volt.
Während eines vorhergegangenen Vorladeintervalls ist der Knotenpunkt N4 dadurch mit dem Knotenpunkt N1 verbunden, daß der Transistor 946 öffnet. Wenn der Transistor 946 geöffnet ist, wird die Spannung an der Steuerelektrode des Transistors 934 an seine Quelle geklammert, wodurch sichergestellt wird, daß der Transistor 934 während des Vorladens gesperrt bleibt. Der Knotenpunkt N4 liegt weiters während des Vorladeintervalls dadurch am Knotenpunkt N1, daß der Transistor 946 geöffnet ist, um den Knotenpunkt N4 auf einer Spannung unterhalb des Massepotentials zu halten. Der Knotenpunkt N4 wird unterhalb des Massepotentials auf etwa minus ein (-1) Volt gehalten, um sicherzustellen, daß der Transistor 934 öffnet, wenn CP4 auf einen niedrigen Pegel übergeht, und daß während des Pumpintervalls die gesamte Ladung zum Substrat übertragen wird. Schließlich ist der Transistor 944 mit dem Knotenpunkt N3 verbunden, wobei N3 während des Pumpintervalls an Masse ge klammert wird, um sicherzustellen, daß der Transistor 932 gesperrt bleibt und vom Knotenpunkt N2 (oder Masse) keine Ladung zum Knotenpunkt N1 übertragen wird. Während des Pumpintervalls wird daher Ladung von Masse zum Knotenpunkt N2 und von N1 zum Substrat gepumpt.
Zu einem späteren Zeitpunkt t2 gehen die Signale CP2 und CP4 von niedrig auf hoch über, wenn die Signale CP1 und CP1B die zweite Stufe 700 der Taktstufe durchlaufen haben. Der Zeitpunkt t2 markiert somit das Ende des Pumpschritts.
Zu einem Zeitpunkt t3 geht das Signal CP3 von hoch auf niedrig über, wodurch die Stufe für das Vorladeintervall vorbereitet wird. Der Übergang des Signals CP3 erfolgt nach dem Übergang von CP2 und CP4, um ein nichtüberlappendes, aktiv niedriges Signal zu liefern. Der Transistor 932 wird daher mit einem niedrigen CP3-Signal nicht geöffnet, das den Knotenpunkt N3 nach unten treibt, bis die Transistoren 930 und 934 bereits gesperrt sind (d. h. dann, wenn die Signale CP2 und CP4 vorher zum Zeitpunkt t2 von niedrig auf hoch gegangen sind). Dieser zeitliche Ablauf verhindert jeden unerwünschten Stromfluß zwischen Masse und dem Knotenpunkt N2 sowie dem Knotenpunkt N1 und VBB.
Zu einem Zeitpunkt t4 wird das Signal V11 niedrig, wodurch der Anfang des Vorladeintervalls markiert wird. Wie bereits oben im Zusammenhang mit der Taktstufe erörtert wurde, ignoriert die Taktstufe von Fig. 23 das Pumpsignal während des Vorladeintervalls, da sich die Pumpstufe auf ein nachfolgendes Pumpintervall vorbereitet (d. h. dann, wenn die Taktstufe ein Pumpsignal empfangen sollte, nachdem das Vorladeintervall beendet ist). Dies liefert die Selbstauslösung, wobei sichergestellt wird, daß die Pumpstufe vollständig bereit zum Pumpen ist, wenn sie ein Pumpsignal empfängt.
Während des Vorladeintervalls TPRECHARGE gehen CP1 auf einen niedrigen Pegel und CP1B auf einen hohen Pegel über. Wenn sich diese Signale ändern, wird der Knotenpunkt N2 stärker negativ, während der Knotenpunkt N1 stärker positiv wird. Da CP3 niedrig ist, ist der Transistor 932 geöffnet, wodurch La dung vom Knotenpunkt N2 zum Knotenpunkt N1 übertragen werden kann. Die Transistoren 930 und 934 sind jedoch mit hohen CP2- und CP4-Signalen gesperrt, um jede unerwünschte Ladungsübertragung von Masse zum Knotenpunkt N2 oder vom Knotenpunkt N1 zum Substrat zu verhindern.
Die Pumpstufe enthält weiters die Transistoren 946 und 950, um sicherzustellen, daß die Transistoren 930 und 934 während des Vorladeintervalls gesperrt bleiben. Im besonderen klammern die Transistoren 946 und 950 die Spannungen an den Steuerelektroden der Transistoren 930 und 934 an den Knotenpunkten N4 und N5 an ihre jeweiligen Quellenspannungen, uni jede unerwünschte Ladungsübertragung zu verhindern. Wenn CP3 niedrig ist, ist der Transistor 950 geöffnet, wobei er den Knotenpunkt N5 an Masse klammert, um sicherzustellen, daß der Transistor 930 während des Vorladens gesperrt ist. Weiters ist der Transistor 946 während des Vorladeintervalls geöffnet, um sicherzustellen, daß der Transistor 934 gesperrt bleibt. Der Transistor 946 hat noch eine andere Aufgabe, die oben im Hinblick auf das Pumpintervall erörtert wurde. Der Transistor 946 klammert die Spannung am Knotenpunkt N4 an den Knotenpunkt N1 (auf etwa minus ein (-1) Volt), um sicherzustellen, daß die Spannung am Knotenpunkt N4 niedrig genug ist, so daß der Transistor 934 während eines nachfolgenden Pumpintervalls geöffnet wird. Damit wird zwischen Masse und dem Knotenpunkt N2 oder dem Knotenpunkt N1 und dem Substrat keine Ladung übertragen. Wie man nahe dem Ende von TPRECHARGE erkennt, ist die Spannung an den Knotenpunkten N1 und N2 gleich einer resultierenden Spannung von etwa minus ein (-1) Volt. Da die Knotenpunkte N2 und N1 gleich sind, befindet sich die Ladungspumpstufe in einem stabilen Zustand für ein nachfolgendes Pumpintervall, wenn die Ladungspumpstufe ein Pumpsignal empfangen sollte.
Wenn die Signale CP1 und CP1B durch die zweite Stufe 700 der Taktstufe übertragen werden, geht CP3 zu einem Zeitpunkt t5 auf einen hohen Pegel über, wodurch der Transistor 932 gesperrt und das Vorladeintervall beendet werden. Zu einem Zeitpunkt t6 gehen CP2 und CP4 auf niedrig über, wodurch 930 und 934 geöffnet werden, um das nächste Pumpintervall vorzu bereiten. Der Übergang der Signale CP2, CP3 und CP4 wird wiederum so gewählt, um jeden unerwünschten Stromfluß zwischen Masse und dem Substrat zu verhindern.
Schließlich geht zu einem Zeitpunkt t7 das Signal V11 auf einen hohen Pegel über, wodurch die Taktstufe das Pumpsignal 496 lesen kann. Wenn das Pumpsignal hoch ist, erzeugt die Taktstufe die Signale im TPUMP-Intervall, auf das das TPRECHARGE- Intervall folgt. Wenn das Pumpsignal niedrig ist, bleibt die Taktstufe im Ruhezustand, wie dies TQUIESCENT zeigt, bis sie ein hohes Pumpsignal empfängt.
Es sei in Erinnerung gerufen, daß die Stufe einen Substrat- Vorspannungsgenerator mit niedrigen Strom- und Leistungsverlusten liefert. Weiters zieht die Stufe wenig Strom, da die Taktstufe und die Ladungspumpstufe im Bereitschaftsbetrieb abgeschaltet werden. Der Schaltkreis benötigt keinen dauernd laufenden Oszillator, da eine selbstauslösende Taktstufe vorgesehen ist. Wenn diese Taktstufe ein aktives Pumpsignal empfängt, erzeugt die Taktstufe Signale zum Pumpen, worauf Signale folgen, um die Pumpstufe wiederherzustellen (d. h. während des Vorladeschritts), um während des nachfolgenden Pumpintervalls ein geeignetes Pumpen sicherzustellen. Dadurch, daß es sich um eine selbstauslösende Taktstufe handelt, kann die Taktstufe das Pumpsignal ignorieren, bis das Vorladeintervall beendet ist.
Im Bereich der Erfindung kann jede Art einer Ladungspumpstufe verwendet werden. Im besonderen können eine einstufige Ladungspumpstufe oder eine Pumpstufe verwendet werden, die n- Kanal Transistoren besitzt. Weiters kann der Vorspannungsgenerator dieser Erfindung eine oszillatorlose Pumpstufe vorsehen, die wenig Strom zieht, um Ladung zu einem Knotenpunkt eines integrierten Schaltkreises zu pumpen, bei dem es sich nicht um das Substrat handelt, um diesen Knotenpunkt auf einem gewünschten Potential zu halten.

Spannungsumsetzer auf eine hohe Spannung

Die bevorzugte Ausführungsform dieser Erfindung enthält eine Regelstufe für eine hohe Spannung (oder einen Spannungsumsetzer auf eine hohe Spannung "VUC") 42 (Fig. 1) für einen Einsatz bei niedrigen Leistungen. Im besonderen ist die Stufe so aufgebaut, um eine Spannung VCCP zu liefern, wenn beispielsweise die Zugriffswortleitungen in einem DRAM (dynamic random access memory, dynamischer Speicher mit wahlfreiem Zugriff) oder in anderen Speicherelementen angesteuert werden. Wenn auf die Wortleitungen einer DRAM-Zelle zugegriffen wird, neigt VCCP dazu, zu fallen. Es ist daher notwendig, VCCP dadurch aufrechtzuerhalten, daß Ladung zu einem Knotenpunkt gepumpt wird.
Der bevorzugte VCU-Umsetzer vereinigt getrennte Bereitschafts- und Betriebsstufen, um VCCP unter verschiedenen Zuständen aufrechtzuerhalten. Jede dieser Stufen arbeitet unabhängig von der anderen, doch können sie gleichzeitig arbeiten, um Ladung für die Aufrechterhaltung von VCCP zu pumpen. Die Bereitschaftsstufe spricht auf Ströme beim Hochfahren sowie auf Kriechströme an, um VCCP aufrechtzuerhalten. Um die Leistungsaufnahme zu minimieren, wird der Strom in der Bereitschaftsstufe so niedrig wie möglich gehalten. Im besonderen weist die Bereitschaftsstufe eine Bereitschafts-Spannungsregelstufe mit niedriger Leistung sowie eine Bereitschafts-Pumpstufe mit niedriger Leistung auf, die ausreichen, um auf eine Spannung VCCP anzusprechen, die infolge eines Hochfahrens oder eines Kriechstroms gesunken ist. Die Bereitschafts-Regelstufe überwacht VCCP und setzt eine Bereitschafts-Taktstufe in Betrieb, wenn VCCP unter einen gewünschten Wert fällt. Die Bereitschafts-Taktstufe erzeugt Taktsignale, um die Bereitschafts-Pumpstufe in Betrieb zu setzen, um Ladung für die Wiederherstellung von VCCP zu pumpen. Die Bereitschafts-Taktstufe ist eine selbstauslösende Taktstufe, wodurch sie keinen dauernd laufenden Oszillator benötigt. Weiters sind die Bereitschafts-Taktstufe und die Bereitschafts-Pumpstufe außer Betrieb, wenn VCCP auf der gewünschten Spannung liegt, um die Leistungsaufnahme herabzusetzen. Nur die Bereitschafts-Spannungsregelstufe arbeitet dauernd und nimmt dauernd Strom auf.
Da es für einen Schaltkreis schwer ist, wenig Strom zu ziehen und dennoch rasch anzusprechen, um VCCP wieder auf das gewünschte Potential herzustellen, wenn ein starker Strom gezogen wird, der VCCP absenkt, ist es von Vorteil, wenn eine getrennte Betriebsstufe vorhanden ist, die eine Betriebs-Regelstufe, eine oder mehrere Betriebs-Taktstufen sowie die zugeordneten Betriebs-Ladungspumpstufen besitzt. Die Betriebs-Ladungspumpstufen können auf die Spannung VCCP sowie auf ein Signal RASBP ansprechen, das anzeigt, wenn ein Schaltkreis oder ein Bauelement, die dieser Erfindung zugeordnet sind, Strom von VCCP zieht. Da die Betriebs-Regelstufe Bauelemente aufweist, die mehr Strom ziehen, und da die Betriebs-Ladungspumpstufe größer ist und VCCP schneller auf ein gewünschtes Potential pumpen kann, kann VCCP auf dem gewünschten Potential gehalten werden, wenn ein großer Strom von einem Schaltkreis gezogen wird, der dieser Erfindung zugeordnet ist, beispielsweise dann, wenn Wortleitungen angesteuert und mehr Strom gezogen wird, um VCCP abzusenken.
Zusätzlich können mehrere Betriebs-Pumpstufen verwendet werden, wobei dies von der Größe des gezogenen Stroms abhängt. Beispielsweise können zwei Betriebs-Pumpstufen für einen DRAM der 16 MEG Generation verwendet werden, der die Option besitzt, daß er mit 2K-Intervallen (gegenüber 4K-Intervallen) aufgefrischt wird. Da 2K-Intervalle doppelt so viele Wortleitungen auffrischen, wird bei dieser DRAM-Type doppelt so viel Strom entnommen, um VCCP abzusenken. In Abhängigkeit von der Größe der verwendeten Pumpstufe ist es daher vorteilhaft, zwei oder mehr Ladungspumpstufen zu verwenden. Obwohl mehrere Betriebs-Pumpstufen von einer einzigen Betriebs-Taktstufe angesteuert werden können, wird jede Betriebs-Pumpstufe vorzugsweise von einer eigenen Betriebs-Taktstufe angesteuert.
Bei einer alternativen Ausführungsform kann schließlich die Betriebs-Regelstufe entfernt werden, wobei die Betriebs-Pumpstufen immer dann eingeschaltet werden können, wenn ein bestimmter Zustand in einem Schaltkreis eintritt, der mit dem Spannungsgenerator dieser Erfindung verbunden ist. Die Ladungspumpstufen in einem DRAM können beispielsweise immer dann eingeschaltet werden, wenn das RASBP-Signal niedrig wird, wodurch angezeigt wird, daß auf die Wortleitungen des DRAMs zugegriffen wird. Da VCCP oft abgesenkt wird, wenn ein Zugriff auf die Wortleitungen erfolgt, ist es möglich, die Pumpstufe und den zugeordneten Schaltkreis so aufzubauen, daß sie rasch genug ansprechen, um die Ladung wiederherzustellen, die in jenem Zeitintervall verloren geht, in dem RASBP niedrig ist.
Fig. 28 zeigt das Blockschaltbild eines Spannungsgenerators 42 gemäß einer ersten Ausführungsform dieser Erfindung.
Der Generator 42 erzeugt seine Ausgangsspannung VCCP am Knotenpunkt 46. Die Eingänge 1014 und 1016 empfangen die Signale RASPB bzw. 2KREFPAD. Diese Signale werden später beschrieben. Die Spannung am Ausgangsknotenpunkt 46 dient dazu, um die Wortleitungen in einem Aufbau von Speicherzellen anzusteuern, wie er beispielsweise mit den Schaltkreisen 1018 und 1020 dargestellt ist, die in Fig. 28 von Schaltern (z. B. Dekodern) S1 und S2 gesteuert werden. Bei einem typischen DRAM wird die Spannung VCCP beim Hochfahren am Anfang niedrig, wobei dies auch bei Kriechströmen der Fall ist. Dieser Spannungsabfall von VCCP ist im Blockschaltbild von Fig. 28 durch eine Konstantstromquelle 22 dargestellt, die den dauernden Kriechstrom kennzeichnet. Eine Spannungsregelstufe 1100, die eine Bereitschafts-Regelstufe 1110 und eine Betriebs-Regelstufe 1200 aufweist, überwacht die Spannung VCCP, um festzustellen, ob VCCP zu stark gefallen ist. Wenn VCCP unter eine gewünschte Spannung gefallen ist, setzt die Bereitschafts-Regelstufe eine Bereitschafts-Taktstufe 1300 in Betrieb, die Taktsignale abgibt, um eine Bereitschafts-Pumpstufe 1478 anzusteuern. Da die Bereitschafts-Regelstufe 1110 dauernd in Betrieb steht, ist sie so aufgebaut, daß sie im allgemeinen wenig Strom aufnimmt, um die Leistungsaufnahme des Schaltkreises zu minimieren. Die Bereitschaftsstufe reagiert rasch genug und pumpt genug Strom, um VCCP infolge des Kriechstroms auf einer gewünschten Spannung zu halten.
Ein Schaltkreis kann jedoch einen größeren Stromverlust zeigen, der nicht von Kriechströmen stammt, und damit eine Betriebs-Pumpstufe benötigen. Wenn beispielsweise die Wortleitungen eines DRAMs angesteuert werden, wird oft Strom vom Knotenpunkt 46 entnommen, beispielsweise durch den Betrieb der Schaltkreise 1018 oder 1020, wobei dies die Spannung VCCP absenkt. Die Schalter S1 und S2 werden geschlossen, wenn RASBP niedrig wird, um den Strom darzustellen, der typisch in einem DRAM gezogen wird, wenn auf die Wortleitungen zugegriffen wird oder diese angesteuert werden. Es sei darauf hingewiesen, daß die in diesem Schaltkreis gezeigten Konstantstromquellen lediglich jene Stromverluste darstellen, die von Kriechströmen oder von einem Zugriff auf die Wortleitungen stammen.
Ein niedriges Signal RASBP setzt die Betriebs-Regelstufe 1200 in Betrieb, um VCCP zu überwachen. Wenn beim Zugriff auf die Wortleitungen VCCP niedrig ist, setzt die Betriebs-Regelstufe die Betriebs-Taktstufe 1500 in Betrieb, um Taktsignale für die Betriebs-Pumpstufe 1478' zu erzeugen. Im allgemeinen spricht die Betriebs-Regelstufe 1200 schneller als die Bereitschafts-Regelstufe 1110 an, um Ladung zu pumpen, um VCCP aufrechtzuerhalten, wenn auf die Wortleitungen zugegriffen wird. Da die Betriebs-Regelstufe 1200 mehr Strom aufnimmt und mehr Leistung verbraucht, wird sie vorzugsweise nur dann in Betrieb gesetzt, wenn VCCP unter einen gewünschten Wert fällt oder gefallen ist, wenn ein Zugriff auf die Wortleitungen erfolgt. Zusätzlich ist die Betriebs-Pumpstufe 1478' eine größere Pumpstufe (d. h., daß sie mehr Strom pumpen kann als die Bereitschafts-Pumpstufe), um Ladung zu pumpen, um VCCP schneller aufrechtzuerhalten, wenn auf die Wortleitungen zugegriffen wird. Weiters handelt es sich bei der Betriebs- Taktstufe um eine selbstauslösende Stufe, wodurch kein freilaufender Oszillator erforderlich ist. Die Selbstauslösung wird später ausführlicher beschrieben.
Der 2KREFPAD-Eingang 1016 ist vorgesehen, um wahlweise eine zweite Betriebs-Pumpstufe 1478' in Betrieb zu setzen. Die zweite Betriebs-Pumpstufe und die zugeordnete Taktstufe werden dann eingesetzt, wenn ein 2K-Auffrischungsintervall für den DRAM verwendet wird. Wenn ein 2K-Auffrischungsintervall verwendet wird, kann auf doppelt so viele Wortleitungen zugegriffen werden, wodurch mehr Strom gezogen wird, um VCCP abzusenken. Obwohl irgendeine Anzahl von Betriebs-Pumpstufen verwendet werden kann, sind diese Pumpstufen (und die zugeordneten Schaltkreise) ident. Auf ähnliche Weise kann eine einzige Betriebs-Taktstufe mehrere Betriebs-Pumpstufen ansteuern, oder es kann vorzugsweise eine getrennte Taktstufe jede Pumpstufe ansteuern. Die unten angegebene Beschreibung einer Betriebsstufe bezieht sich daher nur auf eine einzige Betriebs-Pumpstufe und eine einzige Betriebs-Taktstufe.
Obwohl sowohl die Betriebsstufe als auch die Bereitschaftsstufe gemeinsam arbeiten, wobei sie gleichzeitig oder auch nicht gleichzeitig arbeiten können, werden sie getrennt beschrieben, um die Beschreibung leichter verständlich zu machen.
Nunmehr wird auf Fig. 29 Bezug genommen. Das Blockschaltbild für die Regelstufe 1100, die VCCP sowohl für die Bereitschaftsstufen als auch für die Betriebsstufen überwacht, ist in dieser Figur dargestellt. Die Regelstufe 1100 weist ein erstes Widerstandsteiler-Netzwerk 1112 auf, das die Widerstände 1113, 1114 und 1115 sowie einen Ausgangsknotenpunkt N1 besitzt. Das Netzwerk 1112 erzeugt ein Bezugssignal VCCPREF, das der Spannung VCCP proportional ist. Zusätzlich erzeugt ein zweites Widerstandsteiler-Netzwerk 1116, das die Widerstände 1117 und 1118 sowie einen Ausgangsknotenpunkt N2 aufweist, eine Bezugsspannung VCCREF, die einer Versorgungsspannung VCC proportional ist.
Die Spannungsteiler-Ausgänge VCCREF und VCCPREF werden an den positiven bzw. negativen (nichtinvertierenden und invertierenden) Eingang eines Differentialverstärkers 1120 der Bereitschafts-Spannungsregelstufe 1110 gelegt. Wenn VCCREF VCCPREF überschreitet, wird der Ausgang des Differentialverstärkers 1120 hoch, wodurch ein hohes PUMP-Signal abgegeben wird, nachdem der Ausgang eine Serienschaltung von Invertern 1140, 1150, eine Verriegelungsstufe 1170 und einen Inverter 1190 durchlaufen hat. Die Bereitschaftsstufe ist so aufgebaut, um die Leistung im Schaltkreis zu begrenzen, wofür die Inverter 1140, 1150, die Verriegelungsstufe 1170 und der Inverter 1190 vorgesehen sind, um den Strom im Schaltkreis herabzusetzen. Die Einzelheiten der Inverter und der Verriege lungsstufe werden später im Zusammenhang mit Fig. 30 beschrieben.
Die Betriebs-Regelstufe 1200 wir auch in Fig. 29 gezeigt, um gegenüberzustellen, wie die Bereitschafts-Regelstufe 1110 und die Betriebs-Regelstufe 1200 die Bezugsspannungen an den Knotenpunkten N1 und N2 vergleichen, um Ausgangssignale abzugeben, um die Bereitschafts- bzw. die Betriebs-Taktstufe in Betrieb zu setzen, mit denen die Bereitschafts- und die Betriebs-Pumpstufe angesteuert werden. Zusätzlich dazu, daß sie VCCREF und VCCPREF empfangen, empfängt die Betriebs-Regelstufe 1200 ein ENREGB-Signal, wobei sie nur unter bestimmten Umständen in Betrieb gesetzt wird. Die Betriebs-Regelstufe 1200 verwendet einen Differentialverstärker 1220, der gleichfalls die Bezugsspannungen VCCREF und VCCPREF von den Widerstandsteiler-Netzwerken 1112 und 1116 empfängt.
Die Betriebs-Regelstufe weist weiters einen Inverter 1202 und einen Einschalt-Transistor 1210 auf. Der Einschalt-Transistor 1210 spricht auf das ENREGB-Signal an und schaltet den Differentialverstärker 1220 in Abhängigkeit davon ein oder aus, ob auf die Wortleitungen zugegriffen wird. Der Differentialverstärker 1120 der Bereitschaftsstufe verwendet keinen Einschalt-Transistor, wobei ein Signal abgegeben wird, das nur von den Spannungen an den Knotenpunkten N1 und N2 abhängt. Ein Schalter 1240 liegt an einem Inverter 1202. Der Schalter 1240 steuert, ob der Ausgang des Differentialverstärkers 1220 an einen Schmitt-Trigger Inverter 1260 und einen Inverter 1270 gelegt wird, um ein PUMPA-Signal abzugeben. Die Betriebs-Regelstufe 1200 wird im Zusammenhang mit der Betriebsstufe ausführlich beschrieben.
Nunmehr wird auf Fig. 30 Bezug genommen. Während die allgemeine Arbeitsweise der Spannungsregelstufe 1100 von Fig. 29 beschrieben wurde, sind im ausführlichen Schaltbild zusätzliche Merkmale der Bereitschafts-Regelstufe 1110 dargestellt, die den Stromverlust und die Leistungsaufnahme herabsetzen. Die in den Schaltbildern gezeigten, bevorzugten Schaltelemente sind in der Technik bekannt (z. B. ist der Transistor 1114 von Fig. 30 ein p-Kanal Anreicherungstransistor, dessen Sub strat an der Quelle liegt), obwohl auch andere Schaltelemente verwendet werden können. Beispielsweise sind alle Transistoren vorzugsweise Anreicherungstransistoren, obwohl auch Verarmungstransistoren verwendet werden können.
Um die Leistungsaufnahme herabzusetzen, ist die Bereitschafts-Spannungsregelstufe 1110 von Fig. 30 so aufgebaut, daß sie im allgemeinen mit einem niedrigen Strom und begrenzten Stromverlusten im Schaltkreis arbeitet. Bei der bevorzugten Bereitschafts-Regelstufe weisen die Widerstandsnetzwerke 1112 und 1116 Transistoren auf, die als Widerstände geschaltet sind (d. h. Transistoren, deren Steuerelektrode an die Quelle oder an die Senke gekettet ist). Da der Strom durch die Transistoren eine Funktion des Breiten/Längen-Verhältnisses des Kanals ist, sind die Kanallängen dieser Anreicherungstransistoren im allgemeinen groß, um den Strom durch die Transistornetzwerke zu begrenzen.
Wenn jedoch in den Widerstandsteiler-Netzwerken zu lange Transistoren gewählt werden, ändern sich die Spannungen an den Knotenpunkten N1 bzw. N2 langsam. Deshalb können den Knotenpunkten N1 bzw. N2 Kondensatoren 1111 und 1119 beigegeben werden, damit sich die Spannung an den Knotenpunkten schneller ändern kann. Vorzugsweise ist die Kapazität des Kondensators 1111a gleich 2 pF und des Kondensators 1111b gleich 1 pF. Die Kapazität der Kondensatoren 1119 ist vorzugsweise gleich 1 pF. Obwohl die Transistoren vorzugsweise auf dem Element unter Verwendung von Metall- und Oxydschichten ausgebildet werden, können auch Transistoren verwendet werden, die als Kondensatoren geschaltet sind.
Der Differentialverstärker 1120 enthält vorzugsweise einen herkömmlichen Aufbau mit Transistoren 1122-1128, wobei er dazu dient, um VCCREF an einem Knotenpunkt N2 mit VCCPREF an einem Knotenpunkt N1 zu vergleichen, um ein PUMP-Signal abzugeben. Die Abmessungen der Transistoren 1122-1128 des Differentialverstärkers 1120 werden so gewählt, daß der Strom im Schaltkreis niedrig gehalten und die Leistungsaufnahme minimiert wird. Im besonderen wird das Breiten/Längen-Verhältnis der Transistoren des Differentialverstärkers 1120 klein ge halten, indem die Kanallängen groß gewählt werden, um den Stromfluß zu begrenzen.
Obwohl die Transistoren mit den großen Kanallängen des Differentialverstärkers den Stromfluß begrenzen, reagiert der Schaltkreis im allgemeinen langsam, wobei er am Knotenpunkt N3 ein sich langsam änderndes Signal abgibt (d. h. ein Signal, das zwischen den hohen und den niedrigen Zuständen keinen scharfen Übergang besitzt). Ein sich langsam änderndes Signal kann oft zu einem Stromverlust in einem Schaltkreis führen, besonders dann, wenn es an einen Inverter mit zwei Transistoren gelegt wird. Im besonderen werden beide Transistoren des Inverters für ein bestimmtes Zeitintervall geöffnet, wobei dies zu einem "Durchgangsstrom" oder "Brecheisen-Strom" durch die Serienschaltung von Transistoren führt. Dadurch entsteht bei einem Inverter mit zwei Transistoren während des Übergangs oft ein Stromverlust von VCC gegen Masse.
Um das sich langsam ändernde Signal am Knotenpunkt N3 zu kompensieren, werden dem Differentialverstärker 1120 die Transistoren 1130-1136 beigegeben. Im allgemeinen liegen die Quellen der Transistoren 1130 und 1132 gemeinsam an VCC, während die Senken der Transistoren 1130 und 1132 ebenfalls gemeinsam am Transistor 1122 liegen. Die Steuerelektroden der Transistoren 1130 und 1132 sind miteinander verbunden, wobei sie an den Steuerelektroden der Transistoren 1122, 1124 und 1134 liegen. Auf ähnliche Weise liegen die Quellen der Transistoren 1134 und 1136 gemeinsam an VCC, während die Senken der Transistoren 1134 und 1136 gemeinsam am Transistor 1124 liegen. Die Steuerelektrode des Transistors 1136 ist mit dem Ausgang des Differentialverstärkers 1120 verbunden.
Die Arbeitsweise des herkömmlichen Aufbaus der Transistoren 1122-1128 des Differentialverstärkers 1120 ist in der Technik bekannt. Die Transistoren 1130-1136 werden beigefügt, um den Ausgang schneller anzusteuern, ohne daß ein zusätzlicher Strom gezogen wird. Im besonderen steuern diese Transistoren den Ausgang VOUT AM Knotenpunkt N3 des Differentialverstärkers 1120, wenn der Ausgang VOUT ein Übergangspunkt ist (d. h. ein Punkt zwischen der Abgabe eines hohen und eines niedrigen Si gnals).
Wenn beispielsweise VCCPREF am Knotenpunkt N1 ein höheres Potential erreicht, beginnt der Transistor 1126 schneller zu öffnen, wodurch der Knotenpunkt N3 nach unten gezogen wird. Da der Knotenpunkt N3 mit der Steuerelektrode des Transistors 1136 verbunden ist, bei dem es sich um einen p-Kanal FET handelt, beginnt er schneller zu öffnen. Seine Quellen/Senken- Strecke legt VCC an die Quelle des Transistors 1124, der nunmehr ein höheres Potential erreicht und dadurch den Transistor 1124 schneller öffnet. Dadurch wird das Potential an der Senke des FET 1124 und den Steuerelektroden der Transistoren 1122, 1130 und 1132 angehoben. Dadurch kann der Ausgang am Knotenpunkt N3 auch schneller nach unten gezogen werden.
Im Gegensatz dazu dient die Stufe 1120 dazu, um den Ausgang am Knotenpunkt N3 rasch hochzutreiben, wenn VCCPREF (Knotenpunkt N1) unter VCCREF (Knotenpunkt N2) zu fallen beginnt. Wenn VCCPREF zu fallen beginnt, wird der FET 1126 weniger leitend, wodurch die Spannung am Knotenpunkt N3 zu steigen beginnen kann. Wenn dies eintritt, wird der p-Kanal Transistor 1136 weniger leitend, wodurch die Spannung an der Quelle des Transistors 1124 abgesenkt wird. Dadurch wird die Spannung an der Senke des Transistors 1124 abgesenkt, wodurch die Transistoren 1122, 1130 und 1132 stärker geöffnet werden und den Ausgang am Knotenpunkt N3 schneller nach oben treiben.
Obwohl die Transistoren 1130-1136 beigegeben werden, um den Ausgang VOUT des Differentialverstärkers 1120 schneller anzusteuern, sind sie auch so aufgebaut, um die Kapazität am Ausgangsknotenpunkt N3 zu begrenzen. Dies ist von Vorteil, um die Kapazitäten am Knotenpunkt N3 zu begrenzen, da im allgemeinen mehr Zeit und mehr Ladung notwendig ist, um einen Knotenpunkt anzusteuern, der mit einer großen kapazitiven Last verbunden ist. Da die Kapazität eines Transistors direkt von der Kanallänge abhängt, erzeugt eine große Kanallänge eine große kapazitive Last am Knotenpunkt, der mit der Steuerelektrode des Transistors verbunden ist (gemäß der Gleichung C = c. l. w, wobei c die Kapazität des Steuerelektrodenoxyds je Flächeneinheit, 1 die Länge des Kanals und w die Breite des Kanals ist). Der Transistor 1136, der mit dem Knotenpunkt N3 verbunden ist, wird allgemein so gewählt, daß er eine kleine Kanallänge und Kanalbreite besitzt, um die Kapazität am Ausgang zu begrenzen.
Um den sich langsam ändernden Ausgang VOUT des Differentialverstärkers 1120 am Knotenpunkt N3 weiter zu kompensieren (d. h., daß der sich langsam ändernde Ausgang ein Ergebnis des Differentialverstärkers ist, der so aufgebaut ist, um den Strom im Schaltkreis zu minimieren), sind die Inverter 1140 und 1160 sowie die Verriegelungsstufe 1170 so aufgebaut, um den "Durchgangsstrom" in den Invertern herabzusetzen und ein PUMP-Signal abzugeben (d. h. ein Takt-Einschaltsignal), das einen scharfen Übergang besitzt. Die Schaltzeit von Transistoren hängt allgemein vom Breiten/Längen-Verhältnis des Kanals ab. Die Kanalbreiten und Kanallängen können daher so gewählt werden, um einzurichten, wann die Transistoren der Inverter schalten. Da die Breiten der Transistoren im Inverter 1140 gleich sind, wird die Schaltzeit eine Funktion ihrer Kanallängen. Die Kanallängen der. Transistoren 1144, 1146, 1156 und 1158 der Stufe 1140 werden so gewählt, daß die Spannungen an den Knotenpunkten N4 und N5 (und damit die Transistoren 1162 und 1164 der Stufe 1160) zu einem geeigneten Zeitpunkt schalten.
Wenn die Spannung am Knotenpunkt N3 von einem hohen Signal zu einem niedrigen Signal übergeht, um die Spannung am Knotenpunkt N6 von hoch auf niedrig zu ändern, ist es vorteilhaft, daß der Transistor 1162 gesperrt wird, bevor der Transistor 1164 öffnet, um den Durchgangsstrom von VCC gegen Masse im Inverter 1160 zu begrenzen. Um das Schalten der Transistoren des Inverters 1160 in dieser Reihenfolge zu erreichen, wird das Breiten/Längen-Verhältnis der Transistoren des Inverters 1140 selektiv ausgewählt. Genauer gesagt: das Breiten/Längen- Verhältnis des Transistors 1144 ist im allgemeinen größer als beim Transistor 1156. Dadurch öffnet der Transistor 1144 bevor der Transistor 1156 öffnet. Damit wird der Knotenpunkt N4 hochgezogen, bevor der Knotenpunkt N5 hochgezogen wird, um sicherzustellen, daß der Transistor 1162 vor dem Transistor 1164 schaltet.
Wenn im Gegensatz dazu VOUT von einem niedrigen Signal auf ein hohes Signal übergeht, ist es vorteilhaft, den Transistor 1164 zu sperren, bevor der Transistor 1162 geöffnet wird, um den Durchgangsstrom von VCC gegen Masse zu begrenzen. Aus diesem Grund werden die Breiten und Längen der Transistoren 1146 und 1158 selektiv ausgewählt. Im besonderen ist das Breiten/Längen-Verhältnis des Transistors 1158 im allgemeinen größer als beim Transistor 1146. Dadurch öffnet der Transistor 1158 vor dem Transistor 1146. Der Knotenpunkt N5 wird nach unten gezogen, bevor der Knotenpunkt N4 nach unten gezogen wird, um sicherzustellen, daß der Transistor 1164 sperrt, bevor der Transistor 1162 öffnet. Die Auswahl der Kanallängen der Transistoren des Inverters 1140 vermindert jeden Strompfad von VCC gegen Masse im Inverter 1160 während eines jeden der beiden Übergänge.
Um den Durchgangsstrom in der Spannungsregelstufe weiter zu begrenzen, werden dem Inverter 1140 die Transistoren 1148 und 1154 beigegeben, um jeden Durchgangsstrom in den Invertern 1143 und 1153 zu beseitigen. Da die "Strombegrenzer"-Transistoren 1148 und 1154 große Kanallängen besitzen, werden die Knotenpunkte N4 und N5 nicht schnell gegen Masse bzw. VCC gezogen. Während die Transistoren 1162 und 1164 angesteuert werden, besteht daher ein Pfad von VCC, wobei jedoch der Strom in der Serienschaltung der Transistoren 1144-1148 und 1154-1158 durch die großen Kanallängen der Transistoren 1148 und 1154 herabgesetzt wird.
Weiters sind die Transistoren 1148 und 1154 selektiv angeordnet, um sicherzustellen, daß der Zeitpunkt für das Schalten der Transistoren, wie dies oben beschrieben wurde, nicht beeinflußt wird. Wenn der Knotenpunkt N3 von hoch auf niedrig übergeht, wird bevorzugt, daß der Inverter 1143 den Knotenpunkt N4 sehr rasch hochtreibt, indem der Transistor 1144 geöffnet wird, um den Transistor 1162 zu sperren. Daher wird der "Strombegrenzer"-Transistor 1148 nur der n-Kanal Seite des Inverters 1143 beigegeben, um die Wirkung des Transistors 1148 auf den Transistor 1144 zu begrenzen. Da es für den Transistor 1144 vorteilhaft ist, wenn er schnell schaltet und den Knotenpunkt N4 schnell hochtreibt, muß der p-Kanal Seite des Inverters 1143 (zwischen dem Transistor 1144 und VCC) kein Strombegrenzer-Transistor beigegeben werden. Obwohl der "Strombegrenzer"-Transistor 1148 den Zeitpunkt beeinflußt, an dem der Knotenpunkt N4 auf niedrig getrieben wird, wenn der Knotenpunkt N3 von niedrig auf hoch übergeht, ist die kapazitive Kopplung des Transistors 1148 an den Knotenpunkt N4 stark genug, um den Knotenpunkt N4 genug nach unten zu ziehen, um den Transistor 1162 zu einem geeigneten Zeitpunkt zu öffnen.
Wenn der Knotenpunkt N3 von niedrig auf hoch übergeht, wird auf ähnliche Weise bevorzugt, daß der Inverter 1153 den Knotenpunkt N5 sehr schnell nach unten treibt, indem der Transistor 1158 geöffnet wird, um den Transistor 1164 zu sperren. Daher wird der "Strombegrenzer"-Transistor 1154 nur der p-Kanal Seite des Inverters 1153 beigegeben, um die Wirkung des Transistors 1154 auf den Transistor 1158 zu begrenzen. Zwischen dem Transistor 1158 und Masse wird kein Strombegrenzer- Transistor in Serie geschaltet, um zu verhindern, daß die Geschwindigkeit begrenzt wird, mit der der Transistor 1158 den Knotenpunkt N5 gegen Masse zieht. Obwohl der Strombegrenzer"- Transistor 1154 den Zeitpunkt beeinflußt, an dem der Knotenpunkt N5 hochgetrieben wird, wenn der Knotenpunkt N3 von hoch auf niedrig übergeht, ist die kapazitive Kopplung des Transistors 1154 an den Knotenpunkt N5 stark genug, um den Knotenpunkt N5 hoch genug zu ziehen, um den Transistor 1164 zu einem geeigneten Zeitpunkt zu öffnen.
Obwohl die bevorzugte Ausführungsform einen bestimmten Differentialverstärker 1120 verwendet, wie ihn Fig. 30 zeigt, ist ersichtlich, daß innerhalb des Bereichs dieser Erfindung andere Schaltkreise verwendet werden können, die zwei Signale vergleichen, um einen Ausgang zu liefern.
Schließlich weist die Bereitschafts-Regelstufe 1110 eine Verriegelungsstufe 1170 auf, um den Ausgang des PUMP-Signals während jenes Intervalls aufrechtzuerhalten, wenn weder der Transistor 1162 noch der Transistor 1164 des Inverters 1160 geöffnet ist (wie dies oben erörtert wurde, um einen Durchgangsstrom zu verhindern). Das invertierte PUMP-Signal wird über die Leitung 1185 zum Transistornetzwerk 1174-1180 rückgekoppelt, um die ursprüngliche Spannung am Knotenpunkt N6 aufrechtzuerhalten, bis sich der Zustand von N6 ändert, wenn der Inverter 1160 den Knotenpunkt N6 ansteuert.
Um die Leistungsaufnahme des Oszillators herabzusetzen, ist die Verriegelungsstufe 1170 so aufgebaut, um den Durchgangsstrom zu begrenzen, während sie auch eine schwache Verriegelung liefert. Die Transistoren 1162 und 1164 sind im allgemeinen kleine Transistoren (d. h. mit kleinen Breiten und Längen), um jenen Strom zu begrenzen, den der Inverter 1140 benötigt, um den Inverter 1160 zu schalten. Infolge ihrer Größe können sie jedoch allgemein am Knotenpunkt N6 keine große kapazitive Last steuern. Eine zu große Kapazität am Knotenpunkt N6 ist unerwünscht, weil durch diese Kapazität die Spannung am Knotenpunkt langsam geschaltet wird. Daher ist am Knotenpunkt N6 eine schwache Verriegelung vorgesehen, indem die Transistoren 1174 und 1176 so gewählt werden, daß sie kleinere Breiten und Längen besitzen, vorzugsweise in der Größenordnung von 1-2 um, um die Kapazität zu begrenzen.
Da die Transistoren 1174 und 1176 der Verriegelungsstufe jedoch Breiten und Längen besitzen, die etwa gleich groß sind, besitzen sie auch ein großes Breiten/Längen-Verhältnis und steuern einen größeren Strom. Aus diesem Grund sind die "Strombegrenzer"-Transistoren 1178 und 1180 enthalten. Diese Transistoren besitzen große Kanallängen (und daher ein kleines Breiten/Längen-Verhältnis), um den Strom in der Verriegelungsstufe 1170 zu begrenzen und die Leistungsaufnahme im Schaltkreis herabzusetzen.
Nunmehr wird auf Fig. 31 Bezug genommen. Nachdem das ausführliche Schaltbild der Bereitschafts-Regelstufe 1110 gezeigt wurde, erfolgt die Beschreibung des restlichen Schaltkreises der Bereitschaftsstufe (d. h. der Bereitschafts-Taktstufen und der Bereitschafts-Pumpstufe) im Zusammenhang mit den verschiedenen Intervallen der Pumpstufe. Die Haupttaktstufe 1301 für die Bereitschafts-Taktstufe 1300 ist in Fig. 31 dargestellt. Die Stufe 1301 empfängt an einem Eingang das PUMP-Signal und erzeugt ein Haupttakt-Ausgangssignal MCLKS. Wie im Zusammenhang mit der Pumpstufe (siehe Fig. 36) ersichtlich wird, pumpt die Pumpstufe in zwei Intervallen: in einem Vorladeintervall und in einem Pumpintervall. Daher muß die Taktstufe während dieser Intervalle verschiedene Signale erzeugen. Die während des Pumpintervalls erzeugten Taktsignale werden zuerst beschrieben, worauf die Beschreibung jener Taktsignale erfolgt, die während des Vorladeintervalls erzeugt werden.
Die Arbeitsweise der Bereitschafts-Haupttaktstufe 1301 von Fig. 31, die das Haupttaktsignal MCLKS für die Bereitschaftsstufe erzeugt, wird zuerst beschrieben, worauf die Beschreibung der Arbeitsweise einer Taktstufe 1445 von Fig. 32 folgt. Wie bereits im Zusammenhang mit dem Blockschaltbild von Fig. 29 beschrieben wurde, gibt die Bereitschafts-Regelstufe ein hohes PUMP-Signal ab, wenn die dauernd in Betrieb stehende Bereitschafts-Regelstufe 1110 (Fig. 30) abtastet, daß VCCPREF unter einen ausgewählten Wert gefallen ist. Am Anfang des Vorladepumpintervalls treibt ein hohes PUMP-Signal die Steuerelektrode des Transistors 1312 hoch. Wie dies später beschrieben wird, ist der FET 1314 anfangs geöffnet, so daß er dann, wenn der FET 1312 öffnet, die Steuerelektroden der Transistoren 1304 und 1306 nach unten zieht. Die Transistoren 1304 und 1306 bilden einen Inverter, der einen Ausgangsknotenpunkt "START" besitzt, der damit hochgezogen wird. Der Ausgang MCLKS der Haupttaktstufe 1301 liegt hoch, nachdem START durch eine Reihe von Invertern 1316 und 1322 übertragen wurde. Obwohl von den Stufen vorzugsweise ein hohes Pumpsignal und MCLKS-Signal erzeugt werden, um die Ladungspumpstufe anzusteuern, können die Schaltkreise innerhalb des Bereichs dieser Erfindung so aufgebaut sein, um aktiv niedrige Pump- und MCLKS-Signale zu erzeugen.
Da das MCLKS-Signal dazu verwendet wird, um eine Taktstufe 1445 in Betrieb zu setzen (siehe Fig. 32), die Taktsignale erzeugt, um während verschiedener Intervalle die Bereitschafts-Pumpstufe anzusteuern (siehe Fig. 33), ändert sich MCLKS während der verschiedenen Intervalle. Daher wird die Rückkopplung der Bereitschafts-Haupttaktstufe 1301 zuerst beschrieben, die so aufgebaut ist, um das MCLKS-Signal zu än dern (d. h. zwischen einem binär niedrigen und einem binär hohen Signal), worauf die Beschreibung der Taktstufe 1445 folgt, die das MCLKS-Signal empfängt.
Obwohl das Pumpintervall beendet ist, wenn MCLKS hoch ist, wird MCLKS über die Stufe 1301 von Fig. 31 rückgekoppelt, um während des Vorladeintervalls ein niedriges MCLKS zu erzeugen, um die Eingänge und Spannungen an den Knotenpunkten der Pumpstufe für das nächste Pumpintervall zurückzusetzen. Nachdem das MCLKS-Signal die Inverter 1328 und 1334 durchlaufen hat, folgt das MCLKS-Signal zwei Pfaden. Die beiden Pfade sind so ausgelegt, um am Knotenpunkt START die geeigneten Spannungen für das Vorladeintervall und das Pumpintervall zu erzeugen. In Abhängigkeit vom Zustand des MCLKS-Signals wird das MCLKS-Signal im allgemeinen schnell auf einem der Pfade durch den Schaltkreis übertragen, während der andere Pfad eine Verzögerung liefert. Im allgemeinen besteht ein erster Pfad über einen Inverter 1342, eine Verzögerungsstufe 1350 und die Gatter 1370, 1380 und 1390. Ein zweiter Pfad wird von einer Verzögerungsstufe 1400 (die Eingänge an den Steuerelektroden der Transistoren 1404 und 1412 besitzt) sowie Invertern 1430 und 1440 geliefert. Da das Signal vom ersten Pfad (d. h. entweder dem ersten oder zweiten Pfad in Abhängigkeit vom Zustand von MCLKS) zuerst eine Verriegelungsstufe 1302 erreicht und damit einen Zustand der Verriegelung errichtet, wird der schnelle Pfad zuerst beschrieben, worauf der langsame Pfad folgt.
Wenn MCLKS hoch ist (beispielsweise während des Pumpintervalls), durchläuft das Signal die Inverter 1328 und 1334, wobei an den Inverter 1342 ein hohes Signal angelegt wird. Der Ausgang des Inverters 1342 ist niedrig, wodurch ein Transistor 1354 geöffnet und ein Transistor 1352 gesperrt werden. Da kein Pfad von einem Knotenpunkt N1 gegen Masse über die Transistoren 1352 und 1360 besteht, wird der Kondensator 1364 über die Quellen/Senken-Strecke des FET 354 gegen VCC gezogen. Dadurch wird der Kondensator 1364 rasch geladen, wodurch der schnelle Pfad durch den Schaltkreis zur Verriegelungsstufe 1302 geliefert wird. Im besonderen wird die Spannung am Knotenpunkt N1 über den Schmitt-Trigger Inverter 1370 sowie die Inverter 1380 und 1390 übertragen, um ein niedriges Signal an der Steuerelektrode eines Transistors 1314 abzugeben, um diesen zu sperren. Wenn der Transistor 1314 gesperrt ist, ignoriert die Stufe das PUMP-Signal an der Steuerelektrode des Transistors 1312, wodurch die Selbstauslösung dieses Schaltkreises geliefert wird. Daher wird für den zeitlichen Ablauf der Taktstufe kein Oszillator benötigt.
Gleichzeitig wird der Ausgang des Inverters 1334 an die Verzögerungsstufe 1400 gelegt (die in diesem Fall den langsamen Pfad des Schaltkreises liefert). Da der Ausgang des Inverters 1334 hoch liegt, werden der Transistor 1404 gesperrt und der Transistor 1412 geöffnet. Damit wird ein Pfad von einem Kondensator 1402 über den Transistor 1406 und den Widerstand 1410 gegen Masse geliefert, wobei dies zur Entladung des Kondensators 1402 führt. Da der Kondensator 1402 relativ groß ist, vorzugsweise 1,2 pF, und der Widerstand 1410 ebenfalls groß ist, vorzugsweise 10 kΩ, liefert diese Entladung des Kondensators eine lange Verzögerung (vorzugsweise 40-60 Nanosekunden). Die durch die Entladung des Kondensators gelieferte Verzögerung dient dazu, um sicherzustellen, daß die Pumpstufe 1478 das Pumpintervall beendet (wie dies ausführlich im Zusammenhang mit der Pumpstufe beschrieben wurde).
Die Spannung am Knotenpunkt N2 des Kondensators 1402 wird an einen Schmitt-Trigger Inverter 1420 sowie an die Inverter 1430 und 1440 gelegt, um für die Steuerelektrode eines Transistors 1450 einen Ausgang zu liefern. Der hohe Ausgang an der Steuerelektrode des n-Kanal Transistors 1450 öffnet diesen Transistor, wodurch der Knotenpunkt START gegen Masse gezogen und die Verriegelungsstufe 1302 invertiert werden. Die niedrige Spannung am Knotenpunkt START wird über die Inverter 1316 und 1322 übertragen, um ein niedriges MCLKS-Ausgangssignal zu liefern, mit dem das Vorladeintervall der Pumpstufe gestartet wird, um den Schaltkreis auf das nächste Pumpintervall vorzubereiten.
Wenn der Haupttakt MCLKS niedrig ist, durchläuft MCLKS die Inverter 1328 und 1334, wodurch ein niedriger Ausgang des Inverters 1334 geliefert wird. Der Ausgang des Inverters 1342 liegt hoch, wodurch der Transistor 1354 gesperrt und der Transistor 1352 geöffnet werden. Da der Pfad vom Kondensator 1364 gegen Masse von den Transistoren 1360 und 1352 gebildet wird, wodurch sich der Kondensator 1364 (d. h. der Knotenpunkt N1) entladen kann, ist die Verzögerung durch die Verzögerungsstufe 1350 lang, während die Verzögerung durch die Verzögerungsstufe 1400 kurz ist. Der Durchgang des niedrigen MCLKS-Signals durch die Verzögerungsstufe 1350 wird nach dem kurzen Pfad durch die Verzögerungsstufe 1400 beschrieben.
Das niedrige Ausgangssignal des Inverters 1334 wird an die Transistoren 1404 und 1412 der Verzögerungsstufe 1400 gelegt. Das niedrige Signal öffnet den Transistor 1404 und sperrt den Transistor 1412. Dadurch liegt der Kondensator 1402 über den Transistor 1404 an VCC und der Kondensator wird schnell geladen, wodurch die Spannung am Knotenpunkt N2 hochgezogen wird. Die Spannung am Knotenpunkt N2 wird über den Schmitt-Trigger Inverter 1420 sowie die Inverter 1430 und 1440 übertragen. Ein niedriger Ausgang des Inverters 1440 wird an den Transistor 1450 gelegt. Das niedrige Signal an der Steuerelektrode des Transistors 1450 sperrt den Transistor und ermöglicht den Beginn des Pumpintervalls, nachdem das Signal den langsamen Pfad (d. h. die Verzögerungsstufe 1350) durchlaufen hat, wobei der Schaltkreis ein aktives Pumpsignal empfängt, um die Verriegelungsstufe 1302 zurückzusetzen.
Wenn das niedrige MCLKS-Signal die Verzögerungsstufe 1350 durchläuft (d. h. während des Vorladeintervalls), liefert die Entladung des Kondensators 1364 allgemein eine Verzögerung. Im besonderen wird der niedrige Ausgang des Inverters 1334 an den Inverter 1342 gelegt. Der Ausgang des Inverters 1342 wird an die Verzögerungsstufe 1350 gelegt. Der hohe Eingang öffnet den Transistor 1352 und sperrt den Transistor 1354. Dadurch wird vom Kondensator 1364 über den Transistor 1360, einen Widerstand 1362 (vorzugsweise 10 kΩ) und den Transistor 1352 ein Pfad gegen Masse gebildet. Ein Transistor 1356 und ein Widerstand 1358 (vorzugsweise 10 kΩ) werden beigegeben, um im Pfad vom Knotenpunkt N1 gegen Masse einen konstanten Strom aufrechtzuerhalten und damit eine eingestellte Verzögerung einzurichten. Während dieser Verzögerung werden die Eingänge zur Pumpstufe und die Spannungen an den verschiedenen Knotenpunkten der Pumpstufe für ein darauffolgendes Vorlade- und Pumpintervall zurückgesetzt.
Wenn die Spannung am Knotenpunkt N3 niedrig wird, weil sich der Kondensator 1364 entlädt, wird die Spannung über den Schmitt-Trigger 1370, den Inverter 1380 und den Inverter 1390 übertragen, um an der Steuerelektrode des Transistors 1314 einen hohen Ausgang zu liefern. Ein hohes Signal an der Steuerelektrode des n-Kanal Transistors 1314 öffnet den Transistor, wodurch der Transistor 1312 das Pumpsignal für das darauffolgende Pumpintervall empfangen kann.
Diese Verzögerung für das Vorladeintervall (die von der Verzögerungsstufe 1350 eingestellt wird) ist im allgemeinen kürzer als die Verzögerung für das Pumpintervall (die von der Verzögerungsstufe 1400 eingestellt wird), da ein kleinerer Kondensator vorgesehen ist, der entladen werden muß. Eine lange Verzögerung während des Vorladeintervalls ist nicht erforderlich, da die internen Spannungen in der Pumpstufe viel schneller die Vorladepegel erreichen. Dies erfolgt deshalb, weil die Steuerelektroden/Quellen-Spannungen höher sind und schneller reagieren oder schneller mehr Strom liefern können.
Es sei in Erinnerung gerufen, daß die Bereitschafts-Haupttaktstufe 1301 von Fig. 31 auf ein aktives PUMP-Signal (oder auf ein Takt-Einschaltsignal von der Bereitschafts-Regelstufe von Fig. 30, wenn VCCPREF unter einen bestimmten Wert fällt) anspricht und das MCLKS-Signal erzeugt. Das MCLKS-Signal wird über die Stufe rückgekoppelt und ändert sich während verschiedener Intervalle. Das MCLKS-Signal wird an die Taktstufe 1445 von Fig. 32 gelegt. Wenn MCLKS auf hoch oder niedrig übergeht, erzeugt die Taktstufe 1445 während der verschiedenen Intervalle verschiedene Taktsignale, um die Ladungspumpstufe anzusteuern.
Nunmehr wird auf Fig. 32 Bezug genommen, in der die Taktstufe 1445 dargestellt ist. Die Taktstufe 1445 empfängt an einem Eingang MCLKS und gibt die Signale CP1 bis CP5 ab. Diese Stufe zeigt den bevorzugten Aufbau von Gattern, um die Signale für die Ansteuerung der Ladungspumpstufe von Fig. 33 zu erzeugen. Die Signale, die von der Taktstufe 1445 erzeugt werden, sind im Zeitdiagramm von Fig. 34 dargestellt. Die Taktstufe 1445 verwendet eine Reihe von Gattern und Rückkopplungspfaden, um jene Ausgänge zu erzeugen, die im Zeitdiagramm von Fig. 34 dargestellt sind. Die Arbeitsweise eines jeden Gatters von Fig. 32 ist in der Technik bekannt. Im allgemeinen ist jedes Signal Teil einer Rückkopplungsschleife, um einen invertierten Ausgang zu liefern, der vom Zustand der Signale abhängt. Damit beruht der Übergang der Ausgänge auf dem Zustand des Haupttaktsignals sowie des vorherigen Signals.
Der Aufbau der Gatter erfolgt so, daß jene Signale erzeugt werden, die Fig. 32 zeigt. Ein Fachmann kann dem MCLKS-Eingangssignal folgen, um die Ausgangssignale von Fig. 32 in jedem Intervall aufgrund der vorherigen Eingangssignale zu erzeugen. Obwohl in Fig. 32 die bevorzugte Taktstufe dargestellt ist, kann jede andere Stufe oder Einrichtung verwendet werden, mit der die Signale (CP1-CP4) von Fig. 32 erzeugt werden, um die Eingangssignale für die Pumpstufen zu erzeugen.
Die Aufgabe der Taktsignale, die der Schaltkreis von Fig. 32 erzeugt, wird ausführlich im Zusammenhang mit der Arbeitsweise der Ladungspumpstufe von Fig. 33 beschrieben. Die Taktsignale sind in Fig. 34 als Funktion der Zeit dargestellt. Der Aufbau der Ladungspumpstufe wird nunmehr ausführlich beschrieben, worauf eine ausführliche Beschreibung der Arbeitsweise der Ladungspumpstufe folgt.
Nunmehr wird auf Fig. 33 Bezug genommen, in der die Ladungspumpstufe 1478 dargestellt ist. Die Pumpstufe 1478 empfängt an mehreren Eingängen die Taktsignale CP1 bis CP5 und liefert einen Ausgang VCCP. Obwohl die Arbeitsweise der Pumpe so gezeigt wird, daß der Wert von VCC gleich 2,7 Volt ist, kann auch ein anderer Wert von VCC verwendet werden. Die Verwendung von VCC mit 2,7 Volt erfolgt nur beispielhaft.
Die Ladungspumpstufe dieser Erfindung ist eine zweistufige Ladungspumpstufe in Hybridtechnik, die eine erste Stufe 1477 enthält. Ladung, die während des ersten Schritts eines Pumpintervalls (von der ersten Stufe 1477) zu einem Knotenpunkt N4 gepumpt wird, dient dazu, um die Ladungspumpstufe in Betrieb zu setzen, um während eines zweiten Schritts des Pumpintervalls Ladung von einem Knotenpunkt N1 nach VCCP zu pumpen. Im allgemeinen wird das Signal CP1 dazu verwendet, um die Knotenpunkte N1 und N2 mit Hilfe der Kondensatoren 1479 und 1480 auf ein höheres Potential zu treiben. Die Signale CP2, CP3, CP4 und CP5 werden allgemein dazu verwendet, um die Arbeitsweise der restlichen Transistoren in der Stufe zu steuern, um während des Pumpintervalls Ladung nach VCCP zu pumpen und während des Vorladeintervalls die Knotenpunkte zurückzusetzen.
Im Zusammenhang mit der Pumpstufe von Fig. 33 und dem zugehörenden Zeitdiagramm von Fig. 34 soll nunmehr die Arbeitsweise der Pumpstufe beschrieben werden. Das Eingangssignal zur Pumpstufe und die Spannungen an den verschiedenen Knotenpunkten sind zum Zeitpunkt t0 so dargestellt, daß sich die Pumpstufe im Ruhezustand befindet. Wie bereits oben erwähnt, werden die Eingangssignale CP1 bis CP5 von der Taktstufe 1445 von Fig. 32 erzeugt, während die Spannung an den Knotenpunkten der Pumpstufe von Fig. 33 von den Taktsignalen CP1-CP5 festgelegt wird. Am Anfang ist CP2 hoch (VCC), wodurch die Transistoren 1486 und 1491 öffnen, um die Knotenpunkte N1 und N2 auf VCC zu halten.
Zu einem Zeitpunkt t1 wird das PUMP-Signal hoch (nachdem die Bereitschafts-Spannungsregelstufe 1110 von Fig. 30 einen Abfall von VCCP abtastet). Wie im Zusammenhang mit der Bereitschafts-Haupttaktstufe 1301 von Fig. 31 beschrieben wurde, wird auch das MCLKS-Signal hoch. Wenn MCLKS die Taktstufe 1445 von Fig. 32 durchlaufen hat, wird CP2 niedrig (0 Volt), wodurch die Transistoren 1486 und 1491 gesperrt werden, um jede Ladungsübertragung vom Knotenpunkt N1 über den Transistor 1486 gegen VCC sowie jede Ladungsübertragung vom Knotenpunkt N2 über den Transistor 1491 gegen VCC zu verhindern. CP4 wird ebenfalls hoch, um den Transistor 1490 zu öffnen und eine Ladungsübertragung von N2 zu N4 zu ermöglichen (wenn CP1 zum Zeitpunkt t2 hoch wird). Weiters wird CP5 niedrig, um den Transistor 1488 zu sperren und den Knotenpunkt N4 von VCC zu trennen. Zu einem Zeitpunkt t2 wird CP1 hoch, wobei die Spannung an den Knotenpunkten N1 und N2 auf etwa 2VCC (oder 5,4 Volt bei einem VCC von 2,7 Volt) getrieben wird. Da der Transistor 1490 geöffnet ist, nähert sich der Knotenpunkt N4 2VCC (oder etwa 2VCC minus Vt oder 3VCC/2). Diese Ladungsübertragung ist notwendig, um den Transistor 489 zu einem Zeitpunkt t4 zu öffnen. Zu einem Zeitpunkt t3 wird CP4 niedrig, um den Transistor 1490 zu sperren und den ersten Schritt des Pumpintervalls des Knotenpunkts N4 zu beenden, indem eine Ladungsübertragung vom Knotenpunkt N4 zum Knotenpunkt N2 verhindert wird. Zum Zeitpunkt t4 wird CP3 hoch, um den zweiten Schritt des Pumpintervalls zu beginnen. Ein hohes CP3-Signal öffnet den Transistor 1489, um eine Ladungsübertragung vom Knotenpunkt N1 nach VCCP zu ermöglichen. Wie man aus Fig. 34 erkennt, beginnen die Ladung am Knotenpunkt N1 und VCCP gleich zu werden. Zu einem Zeitpunkt t5 kann das Pumpsignal niedrig oder auch nicht niedrig werden (strichliert dargestellt), wobei dies davon abhängt, ob VCCP auf seinen gewünschten Wert wiederhergestellt wurde. Die strichlierte Linie, die ein hohes Pumpsignal kennzeichnet, ist in Fig. 34 dargestellt, wobei sie im Hinblick auf das Ende des Vorladeintervalls (zum Zeitpunkt t10) weiter erörtert wird. Zu einem Zeitpunkt t6 (unabhängig davon, ob VCCP auf seinen gewünschten Wert wiederhergestellt ist) ist das Pumpintervall beendet, wenn das hohe MCLKS-Signal über die Haupttaktstufe 1301 (beschrieben in Fig. 31) rückgekoppelt wird. Wenn MCLKS niedrig wird, wird CP3 niedrig, um das Pumpintervall zu beenden. Die Pumpstufe muß dann die Eingänge (CP1-CP5) und die Spannungen an den Knotenpunkten (N1-N5) auf ihre Ruhewerte für das nächste Vorlade- und Pumpintervall zurücksetzen. Zu einem Zeitpunkt t7 geht CP5 auf hoch über, um den Knotenpunkt N4 an VCC zu legen. Zu einem Zeitpunkt t8 geht CP1 auf niedrig über, um die Knotenpunkte N1 und N2 auf VCC zu treiben. Zu einem Zeitpunkt t9 wird CP2 hoch, um die Knotenpunkte N1 und N2 an VCC zu legen und die Spannung am Knotenpunkt aufrechtzuerhalten. Zu einem Zeitpunkt t10 hat MCLKS die Haupttaktstufe 1301 durchlaufen, um den Transistor 1314 zu öffnen, um ein Pumpsignal zu empfangen. Wenn bei t5 nicht genug Ladung gepumpt wurde (d. h. das Pumpsignal wurde nicht niedrig, wie dies strichliert dargestellt ist), beginnt das Pumpen zum Zeitpunkt t10, wenn MCLKS hoch wird (wie dies strichliert dargestellt ist). Das Vorladeintervall würde dann wiederum so beginnen, wie dies beim Zeitpunkt t1 dargestellt ist. Andererseits bleibt die Stufe bis zu einem Zeitpunkt tll im Ruhezustand, wenn VCCP wieder gefallen ist und von der Bereitschafts-Regelstufe 1110 wiederum ein aktives PUMP-Signal erzeugt wird, um wieder mit dem Pumpintervall zu beginnen.
Es sei in Erinnerung gerufen, daß die hier verwendete Bereitschaftsstufe VCCP überwacht und die Bereitschafts-Ladungspumpstufe in Betrieb setzt, um die gewünschte Spannung bei VCCP zu halten. Im allgemeinen sind die Bereitschafts-Regelstufe, die Taktstufe und die Bereitschafts-Pumpstufe so aufgebaut, daß sie wenig Leistung verbrauchen. Im besonderen steht nur die Bereitschafts-Regelstufe dauernd in Betrieb, um VCCP zu überwachen, wobei sie so aufgebaut ist, um die Leistungsaufnahme zu minimieren. Die Taktstufe und die Pumpstufen werden nur dann in Betrieb gesetzt und ziehen nur dann Strom, wenn VCCP unter einen gewünschten Wert gefallen ist, wobei dies typisch bei einem Kriechstrom oder anfangs beim Hochfahren eintritt.
Nachdem die Bereitschaftsstufe beschrieben wurde, die VCCP dauernd überwacht, um festzustellen, wenn VCCP infolge von Kriechströmen gefallen ist, sollen nunmehr die Betriebsstufen (1500) beschrieben werden. Im allgemeinen weist die Betriebs- Taktstufe 1500 eine Betriebs-Regelstufe 1200 (Fig. 35), eine Betriebs-Haupttaktstufe 1501 (Fig. 36), eine Taktstufe 1445 (Fig. 32) sowie eine Pumpstufe 1478' (Fig. 33) auf. Wie bereits oben erwähnt wurde, arbeiten die Betriebsstufen unabhängig von (obwohl gleichzeitig mit) den Bereitschaftsstufen, wobei sie in Betrieb gesetzt werden, wenn auf die Wortleitungen eines DRAMs zugegriffen wird, wobei dies mit dem RASBP- Signal angezeigt wird. Wenn VCCP unter einen gewünschten Wert fällt, wenn auf die Wortleitungen zugegriffen wird und die Betriebsstufe in Betrieb gesetzt ist, pumpt die Betriebs- Pumpstufe (die im allgemeinen eine größere Pumpstufe als die Bereitschafts-Pumpstufe ist) Ladung nach VCCP, um die gewünschte Spannung bei VCCP aufrechtzuerhalten.
Nunmehr wird auf Fig. 35 Bezug genommen. Die Betriebs-Regelstufe 1200 (in Fig. 28 und 29 als Block dargestellt) regelt die Spannungen VCCPREF und VCCREF an den Knotenpunkten N1 bzw. N2, um festzustellen, ob VCCP unter einen gewünschten Wert gefallen ist. Im Gegensatz zur Bereitschafts-Regelstufe 1110, die die Bereitschafts-Taktstufe 1300 immer dann in Betrieb setzt, wenn VCCP unter einen gewünschten Wert fällt, empfängt die Betriebs-Regelstufe 1200 auch ein ENREGB-Signal, das die Betriebs-Regelstufe 1200 in oder außer Betrieb setzt. Der Zustand des ENREGB-Signals wird beispielsweise davon bestimmt, ob die Wortleitungen eines DRAMs angesteuert werden, wodurch der Schaltkreis Strom zieht, der VCCP absenkt.
Im besonderen wird vom Inverter 1202 ein niedriges ENREGB- Signal invertiert, wobei es die Steuerelektrode des Transistors 1210 ansteuert, um den Differentialverstärker 1220 in Betrieb zu setzen. Der Differentialverstärker 1220 weist den herkömmlichen Aufbau mit den Transistoren 1222-1228 auf. Die Arbeitsweise des Differentialverstärkers ist in der Technik bekannt. Der Differentialverstärker weist jedoch weiters Transistoren 1232 und 1234 auf, um den Verstärker in Betrieb zu setzen, um schneller anzusprechen, um einen Ausgang bei VOUT zu liefern. Die Transistoren 1232 und 1234 erfüllen im allgemeinen die gleichen Aufgaben wie die Transistoren 1130 bis 1136 des Bereitschafts-Differentialverstärkers 1120 (Fig. 30). Da in diesem Differentialverstärker keine Transistoren mit großen Kanallängen verwendet werden (im Gegensatz zum Bereitschafts-Differentialverstärker 1120), um den Strom zu begrenzen, ist die Kapazität am Ausgangsknotenpunkt VOUT nicht so groß. Daher können die Transistoren 1232 und 1234 zu den Transistoren 1222 bzw. 1224 parallel geschaltet werden, um den Ausgang schneller anzusteuern, ohne daß die Kapazität am Ausgangsknotenpunkt VOUT erhöht wird.
Ein Schalter 1240 spricht ebenfalls auf das ENREGB-Signal an, damit der Ausgang des Differentialverstärkers 1220 als PUMPA- Signal abgegeben werden kann (ähnlich dem PUMP-Signal der Be reitschafts-Haupttaktstufe). Im besonderen wird ein niedriges ENREGB-Signal von den Invertern 1202 und 1241 zweimal invertiert, so daß der Knotenpunkt N7 ebenfalls niedrig ist, und an die Steuerelektrode des Transistors 1208 gelegt, um den Transistor zu sperren. Der niedrige Ausgang des Inverters 1241 wird an den Inverter 1249 und weiters an die Steuerelektrode des Transistors 1252 gelegt, der öffnet. Der Ausgang des Inverters 1249 öffnet den Transistor 1250, wodurch ein Pfad vom Ausgang des Differentialverstärkers (VOUT) über die Inverter 1260 und 1270 zum Ausgang bei PUMPA gebildet wird. Im besonderen wird der Ausgang VOUT des Differentialverstärkers 1220 über den Schalter 1240 zum Knotenpunkt N8 übertragen. Der Knotenpunkt N8 ist mit einem Schmitt-Trigger Inverter 1260 verbunden, dessen Ausgang von einem Inverter 1270 invertiert wird, um das Ausgangssignal PUMPA zu liefern. Das PUMPA-Signal wird von der Betriebs-Haupttaktstufe 1501 (siehe Fig. 36) dazu verwendet, um ein MCLK-Signal zu erzeugen.
Nunmehr wird auf Fig. 36 Bezug genommen. Die Betriebs-Haupttaktstufe 1500 gibt ein hohes MCLK-Signal ab, wenn ein Eingang RASBP niedrig und ein Eingang PUMPL (d. h. PUMPA, das vorher als PUMPL verriegelt wurde) hoch sind. Im allgemeinen treibt ein hohes RASBP-Signal das ENREGB-Signal nach unten, das die Betriebs-Spannungsregelstufe in Betrieb setzt, die oben in Fig. 35 beschrieben wurde, um VCCP zu überwachen. Wenn VCP unter einen gewünschten Wert gefallen ist, gibt die Betriebs-Spannungsregelstufe ein aktives PUMPA-Signal ab (das an die Betriebs-Haupttaktstufe 1501 von Fig. 36 gelegt wird). Wenn das PUMPL-Signal hoch ist, ist MCLK hoch, damit eine Taktstufe die Pumpstufe ansteuern kann. Es sei darauf hingewiesen, daß die gleiche Taktstufe 1445 von Fig. 32 verwendet wird, um die Taktsignale CP1-CP5 zu erzeugen, um die Betriebs-Pumpstufe 1478' anzusteuern. Weiters ist die Betriebs- Pumpstufe 1478' in ihrem Aufbau mit der Bereitschafts-Pumpstufe ident. In der Betriebs-Pumpstufe werden jedoch Transistoren mit unterschiedlichen Kanalbreiten und Kanallängen verwendet, um mehr Strom zu führen, um die Spannung auf VCCP zu halten.
Darüber hinaus ist die Arbeitsweise der Taktstufe 1445 und der Betriebs-Pumpstufe 1478' mit der Arbeitsweise der Bereitschaftsstufe ident. Im besonderen spricht die Taktstufe 1445 auf das MCLK-Signal an (ähnlich MCLKS der Bereitschafts- Haupttaktstufe 1301), um Taktsignale zu erzeugen, um die Betriebs-Pumpstufe 1478' in Betrieb zu setzen. Das Verhältnis des MCLK-Signals zur Taktstufe 1445 und zur Betriebs-Pumpstufe 1478' wurde ausführlich im Zusammenhang mit der Bereitschaftsstufe beschrieben und soll hier nicht wiederholt werden. Ausführlich wird hier nur die Aufgabe des RASBP-Signals (das anzeigt, daß auf die Wortleitungen eines DRAMs zugegriffen wird) sowie anderer Signale in der Betriebs-Haupttaktstufe 1501 erörtert, um ein MCLK-Signal zu erzeugen.
Die detaillierte Arbeitsweise der Betriebs-Haupttaktstufe 1501 von Fig. 36 soll nunmehr beschrieben werden. Da RASBP entweder hoch oder niedrig sein kann (wobei dies anzeigt, ob auf die Wortleitungen eines DRAMs zugegriffen wird und die Betriebs-Pumpstufe in Betrieb gesetzt werden soll, wenn VCCP unter einen vorgegebenen Wert fällt), wird die Arbeitsweise des Schaltkreises getrennt in beiden Zuständen beschrieben. Wenn RASBP von hoch auf niedrig übergeht (d. h., daß die Wortleitungen angesteuert werden), liefert die Verzögerungsstufe 1502 am Knotenpunkt N2 nach einer kleinen Verzögerung ein niedriges RASBPP-Signal. RASBPP ist ein Signal, das für ein zusätzliches Zeitintervall länger niedrig bleibt als RASBP, wie dies später erläutert wird. Wenn RASBP niedrig wird, wird ein Transistor 1506 gesperrt, wodurch der Pfad von einer Stromquelle 1509 gegen Masse aufgetrennt wird. Ein niedriges RASBP-Signal öffnet weiters einen Transistor 1504, der einen Knotenpunkt N1 an VCC legt. Da der FET 1504 zwischen dem Knotenpunkt N1 und VCC einen kleinen Widerstand darstellt, lädt sich der Kondensator 1508 im wesentlichen sofort auf, wobei der Knotenpunkt N1 schnell auf VCC übergeht. Dieser hohe Zustand am Knotenpunkt N1 liefert ein niedriges RASBP, nachdem eine Reihe von Invertern 1520, 1530 und 1536 durchlaufen wurde.
Das RASBP-Signal wird an mehrere Schaltkreise gelegt, mit denen der Ausgang MCLK gesteuert wird. Im allgemeinen wird der zeitliche Ablauf im Zusammenhang mit dem Diagramm von Fig. 37 verständlich. Typisch wird zum Entladen eines Kondensators eine Konstantstromquelle verwendet, um eine Verzögerung einzustellen, doch können auch andere Einrichtungen zum Einstellen der Verzögerung verwendet werden. In Fig. 37 sei darauf hingewiesen, daß dann, wenn RASBP auf niedrig übergeht (d. h. zu einem Zeitpunkt t1), RASBPP nach einer nur sehr kurzen Verzögerung auf niedrig übergeht. Wenn jedoch RASBP zu einem Zeitpunkt t5 (wie dies später ausführlich beschrieben wird) von niedrig auf hoch übergeht, geht RASBPP bis zum Zeitpunkt t6 nach einer Verzögerung 3 (siehe Fig. 37) nicht auf hoch über. Diese Verzögerung dient dazu, um sicherzustellen, daß das Pumpintervall ausreichend lang dauert, um Ladung zu pumpen und die gewünschte Spannung VCCP aufrechtzuerhalten.
Wenn bei der bevorzugten Ausführungsform das RASBPP-Signal von hoch auf niedrig übergeht, wird der Transistor 1546 der Verzögerungsstufe 1540 gesperrt, wodurch der Pfad von der Stromquelle 1549 gegen Masse aufgetrennt wird. Weiters wird der Transistor 1544 geöffnet, wodurch der Kondensator 1548 am Knotenpunkt N3 an VCC gelegt wird. Dieser Kondensator lädt sich schnell auf, wodurch am Knotenpunkt N3 zu den Invertern L560 und 1570 ein hoher Ausgang geliefert wird.
Der Ausgang des Inverters 1570 und das Signal RASBPP werden an den Knotenpunkten N4 bzw. N5 an ein NAND-Gatter 1580 gelegt. Der Ausgang des NAND-Gatters (NAND OUT) liegt damit hoch. Dieser hohe Ausgang des NAND-Gatters liefert ein hohes ENREGB-Signal, nachdem NAND OUT die Inverter 1590 und 1596 durchlaufen hat. Wenn RASBP niedrig ist, setzt daher die Betriebs-Haupttaktstufe 1500 die Betriebs-Spannungsregelstufe 1200 (siehe Fig. 35) außer Betrieb, wodurch die Regelstufe 1200 nicht mehr VCCP überwachen oder ein hohes PUMPA-Signal übertragen kann, wenn VCCP unter einen gewünschten Wert gefallen ist.
Der Ausgang (NAND OUT) des NAND-Gatters 1580 wird weiters an einen Schalter 1600 gelegt. Dieser Schalter ermöglicht allgemein, daß das PUMPA-Eingangssignal von der Verriegelungsstufe 1610 (als PUMPL) verriegelt wird. Die Inverter 1590 und 1596 sind mit dem Ausgang des NAND-Gatters 1580 verbunden, um eine kurze Verzögerung beizufügen, um sicherzustellen, daß der Schalter 1600 außer Betrieb gesetzt wurde, bevor ENREGB hoch wird, um die Spannungsregelstufe außer Betrieb zu setzen. Dadurch wird sichergestellt, daß das richtige PUMPA-Signal verriegelt wird.
Die Verriegelungsstufe 1610 ist mit einem Inverter 1620 verbunden, dessen Ausgang ein Signal PUMPL ist. Wenn RASBPP niedrig ist, verhindert der Schalter 1600, daß das PUMPA-Signal zum Transistor 1626 übertragen wird. Der Wert von PUMPA wird daher vom vorher verriegelten PUMPA-Signal bestimmt d. h. dann, wenn RASBPP vorher hoch war). PUMPL wird an einen Transistor 1626 gelegt. Die Verriegelungsstufe 1630 kann PUMPL empfangen, wenn der Transistor 1640 mit einem niedrigen RASBPP-Signal geöffnet wird, das den Inverter 1642 durchlaufen hat. Wenn RASBPP niedrig ist, wird der Transistor 1648 gesperrt, wobei der Ausgang der Verriegelungsstufe 1630 von PUMPL bestimmt wird.
Der Ausgang der Verriegelungsstufe 1630 durchläuft die Inverter 1650 und 1660, um das Ausgangssignal MCLK zu erzeugen. Wenn PUMPL hoch und RASBPP niedrig ist, liegt das START-Signal hoch, das über die Inverter 1650 und 1660 abgegeben wird, um ein hohes MCLK-Signal zu liefern. Wenn PUMPL niedrig ist, liegt das START-Signal niedrig, um ein niedriges MCLK- Signal zu liefern.
Nunmehr soll die Arbeitsweise der Haupttaktstufe 1501 beschrieben werden, wenn RASBP zum Zeitpunkt t5 von niedrig auf hoch übergeht. Wenn dies eintritt, wird der Transistor 1504 gesperrt und der Transistor 1506 geöffnet. Dadurch entlädt sich der Kondensator 1508 über die Konstantstromquelle 1509 gegen Masse. Dadurch wird eine Verzögerung geliefert (in Fig. 37 als Verzögerung 3 bezeichnet). Wie bereits oben erwähnt wurde, stellt diese Verzögerung sicher, daß die Pumpstufe 1478' ausreichend lang im Pumpintervall bleibt, um VCCP entsprechend auf eine gewünschte Spannung zu pumpen. Wenn sich der Kondensator 1508 entlädt, wird das niedrige Signal am Knotenpunkt N1 über die Inverter 1520, 1530 und 1536 übertragen. Der Ausgang des Inverters 1536 liefert zu einem Zeit punkt t6 ein hohes RASBPP-Signal, nachdem der Kondensator 1508 entladen ist (d. h. nach der Verzögerung 3).
Das hohe RASBPP-Signal wird an die Verzögerungsstufe 1540 gelegt. Das hohe Signal sperrt den Transistor 1544 und öffnet den Transistor 1546, wodurch ein Pfad vom Kondensator 1548 am Knotenpunkt N3 über die Stromquelle 1549 gegen Masse entsteht. Wenn sich der Kondensator 1548 am Knotenpunkt N3 entlädt, wird eine Verzögerung geliefert. Während dieser Verzögerung liegt RASBPP hoch, während der Ausgang des Inverters 1570 hoch liegt. Sowohl RASBPP als auch der Ausgang des Inverters 1570 werden an das NAND-Gatter 1580 gelegt. Dadurch liegt der Ausgang (NAND OUT) des NAND-Gatters niedrig, wodurch der Schalter 1600 geöffnet und ein niedriges ENREGB- Signal geliefert werden. Nachdem der Kondensator 1548 entladen wurde, ist der Ausgang des Inverters 1570 niedrig, wodurch der Ausgang des NAND-Gatters (und ENREGB) hoch getrieben wird.
Diese Verzögerung (die in Fig. 37 als Verzögerung 4 bezeichnet ist) dient dazu, um sicherzustellen, daß ENREGB für eine vorgegebene Zeit niedrig bleibt, damit die Spannungsregelstufe VCCPREF mit VCCREF vergleichen kann, um festzustellen, ob im nächsten Intervall gepumpt werden soll, in dem RASBP niedrig wird. Wie bereits oben erwähnt wurde, werden die Inverter 1590 und 1596 dem Ausgang des NAND-Gatter s 1580 beigegeben, um sicherzustellen, daß ENREGB niedrig bleibt, wenn der Schalter 1600 geschlossen ist (d. h. dann, wenn der Ausgang NAND OUT des NAND-Gatters 1580 niedrig wird), um sicherzustellen, daß das richtige PUMPA-Signal von der Verriegelungsstufe 1610 verriegelt wird, wenn RASBP hoch liegt.
Zur selben Zeit, zu der das hohe RASBPP-Signal das ENREGB- Signal erzeugt, um festzustellen, ob gepumpt werden muß, wenn RASBP niedrig wird, erzeugt das hohe RASBPP auch ein niedriges MCLK-Signal (zum Zeitpunkt t7 von Fig. 37). Im besonderen kann die Verriegelungsstufe 1630 das PUMPL-Signal nur dann empfangen, wenn der Transistor 1640 mit einem niedrigen RASBPP-Signal geöffnet wird, das den Inverter 1642 durchlaufen hat. Da RASBPP hoch liegt, ist der Ausgang des Inverters 1642 niedrig, wodurch der Transistor 1640 sperrt, um das PUMPL-Signal zu ignorieren, wobei eine selbstauslösende Taktstufe geliefert wird, durch die kein Oszillator erforderlich ist. Weiters liegt die Steuerelektrode des Transistors 1648 hoch, wodurch der Transistor öffnet, um den START-Knotenpunkt niedrig zu treiben und ein niedriges MCLKS-Signal zu erzeugen.
Wenn RASBP zu einem späteren Zeitpunkt niedrig wird, wird der Schalter 1600 geschlossen, wobei der Schaltkreis aufgrund des vorher festgelegten Pumpsignals (PUMPL) zum Pumpen bereit ist, das an die Steuerelektrode des Transistors 1626 gelegt wird, um ein entsprechendes MCLK-Signal abzugeben. Daher steuert MCLK die Betriebs-Ladungspumpstufe nur dann an, wenn die entsprechenden Zustände vorhanden sind (d. h. dann, wenn das RASBP-Signal anzeigt, daß die Wortleitungen aktiviert sind, Ladung von VCCP gezogen wird und PUMPA (als PUMPL verriegelt) hoch gegangen ist, um anzuzeigen, daß VCCP gefallen ist).
Bei einer zweiten Ausführungsform kann die Betriebs-Regelstufe entfernt werden, wie dies das Blockschaltbild von Fig. 38 zeigt, wobei die Ladungspumpstufe immer dann pumpen kann, wenn RASBP niedrig wird. Der einzige Unterschied bei dieser Ausführungsform im Vergleich zur ersten Ausführungsform liegt in der Haupttaktstufe 1501. Gleichartige Schaltelemente von Fig. 39 sind mit den gleichen Bezugszahlen wie in Fig. 36 versehen. Der Hauptunterschied im Schaltkreis besteht darin, daß der Schaltkreis keine Betriebs-Regelstufe benötigt. Eher wird ein Pumpsignal (d. h. PUMPA oder PUMPL) an VCC geklammert, wobei der Ausgang MCLK dieser Haupttaktstufe immer dann hoch liegt, wenn RASBP niedrig wird. Die Arbeitsweise dieses Schaltkreises ist mit dem Schaltkreis von Fig. 36 ident, nur daß kein PUMPA-Signal, kein PUMPL-Signal und kein ENREGB-Signal erzeugt werden müssen, wobei aus diesem Grund eine ausführliche Beschreibung entfällt.

Claims

1. Spannungsversorgungsstufe (10) in einem integrierten Schaltkreis, wobei die Stufe (10) eine Bezugsgeneratorstufe (18) aufweist, die so geschaltet ist, daß sie eine Versorgungsspannung (VCCEXT) empfängt und eine Bezugsspannung (VREF) erzeugt; eine erste Umsetzerstufe (24) aufweist, die einen ersten Spannungsumsetzer (24) enthält, der einen ersten Eingang (27), der so geschaltet ist, um die Bezugsspannung (VREF) von der Bezugsgeneratorstufe (18) zu empfangen, einen zweiten Eingang (26), der so geschaltet ist, um die Versorgungsspannung (VCCEXT) zu empfangen, sowie einen Ausgang (28) besitzt, um ein erstes Ausgangssignal (VCC) zu erzeugen, wobei die erste Umsetzerstufe (24) so aufgebaut ist, um mit einer Stufe mit niedriger Spannung (30) verbunden zu werden, die einen Eingang (32) besitzt, um das erste Ausgangssignal (VCC) zu empfangen; eine zweite Umsetzerstufe (42) aufweist, die einen zweiten Spannungsumsetzer (42) enthält, der so geschaltet ist, um den Ausgang der ersten Umsetzerstufe (24) zu empfangen, wobei die zweite Umsetzerstufe (42) ein zweites Ausgangssignal (VCCP) erzeugt, wobei die zweite Umsetzerstufe (42) so aufgebaut ist, um mit einer Stufe mit hoher Spannung (48) verbunden zu werden, die einen Eingang (50) aufweist, um das zweite Ausgangssignal (VCCP) zu empfangen; und wobei die Spannungsversorgungsstufe weiters einen Substratvorspannungsgenerator (34) aufweist, der so geschaltet ist, um das erste Ausgangssignal (VCC) zu empfangen und ein Substratvorspannungssignal (VBB) zu erzeugen, um die Spannung am Substrat des integrierten Schaltkreises aufrechtzuerhalten,

dadurch gekennzeichnet, daß:

- der erste Spannungsumsetzer ein Umsetzer auf eine niedrige Spannung (24) ist, der so aufgebaut ist, um ein erstes geregeltes, konstantes, niedriges Ausgangssignal (VCC) zu erzeugen;

- der zweite Spannungsumsetzer ein Umsetzer auf eine höhere Spannung(42) ist, der so aufgebaut ist, um aus dem ersten Ausgangssignal (VCC) ein zweites geregeltes, konstantes, hohes Ausgangssignal (VCCP) zu erzeugen, wobei das erste (VCC) und das zweite (VCCP) Ausgangssignal sowie das Substratvorspannungssignal von Änderungen der Versorgungsspannung (VCCEXT) im wesentlichen unabhängig sind.

2. Spannungsversorgungsstufe für einen integrierten Schaltkreis gemäß Anspruch 1, wobei das erste (VCC) und das zweite (VCCP) Ausgangssignal von Änderungen der Versorgungsspannung (VCCEXT) über einen Bereich zwischen 3,0 und 5,5 Volt im wesentlichen unabhängig sind.

3. Spannungsversorgungsstufe für einen integrierten Schaltkreis gemäß Anspruch 1, wobei das erste Ausgangssignal (VCC) zwischen etwa 3,0 und 3,6 Volt liegt.

4. Spannungsversorgungsstufe für einen integrierten Schaltkreis gemäß Anspruch 1, wobei die hohe Versorgungsspannung (VCCP) zwischen etwa 4,5 und 5,5 Volt liegt.

5. Spannungsversorgungsstufe für einen integrierten Schaltkreis gemäß Anspruch 1, wobei der Substratvorspannungsgenerator eine selbstauslösende Taktstufe (500) aufweist.

6. Spannungsversorgungsstufe für einen integrierten Schaltkreis gemäß Anspruch 1 oder 5, wobei der Substratvorspannungsgenerator eine Spannungsregelstufe (400) aufweist, die mit dem Substrat (428) des integrierten Schaltkreises verbunden ist, um die Substratvorspannung (VBB) zu überwachen.

7. Spannungsversorgungsstufe gemäß Anspruch 6, wobei die Spannungsregelstufe (400) ein Takteinschaltsignal (PMP) abgibt, wenn sich die Spannung von einem vorgegebenen Pegel ändert, und wobei die selbstauslösende Taktstufe (200) auf das Takteinschaltsignal (PMP) anspricht, um Taktsignale (CP1-CP4) zu erzeugen, wenn sie das Takteinschaltsignal (PMP) empfängt.

8. Spannungsversorgungsstufe gemäß Anspruch 8, wobei der Substratvorspannungsgenerator weiters eine zweistufige Pumpstufe (900) aufweist, die auf die Taktsignale (CP1- CP4) anspricht, um Ladung zum Substrat (428) zu pumpen, um die Spannung am Substrat zu ändern.

9. Spannungsversorgungsstufe gemäß Anspruch 7, wobei die Spannungsregelstufe (400) ein Regler mit niedriger Leistung ist, der immer in Betrieb steht.

10. Spannungsversorgungsstufe für einen integrierten Schaltkreis gemäß Anspruch 1, wobei der Substratvorspannungsgenerator eine selbstauslösende Niedrigstromtaktstufe (500) aufweist, die nicht freiläuft und auf ein aktives Takteinschaltsignal (PMP) anspricht; einen Pumpstufe (600) aufweist, um Ladung zu pumpen und die Spannung (VBB) des Substrats (428) des integrierten Schaltkreises herabzusetzen, und wobei die selbstauslösende Taktstufe (500) das Takteinschaltsignal (PMP) ignoriert, bis der Pumpvorgang beendet ist.

11. Spannungsversorgungsstufe für einen integrierten Schaltkreis gemäß Anspruch 1, wobei der Umsetzer auf eine niedrige Spannung (24) programmierbar ist, um eine Spannung über einen Bereich von Ausgängen zu liefern.

12. Spannungsversorgungsstufe für einen integrierten Schaltkreis gemäß Anspruch 11, wobei der Umsetzer auf eine niedrige Spannung (24) einen Zähler (45) aufweist, um das erste Ausgangssignal während eines Prüfintervalls einzustellen, sowie eine Sicherungsstufe aufweist, um das erste Ausgangssignal dauernd einzustellen.

13. Spannungsversorgungsstufe für einen integrierten Schaltkreis gemäß Anspruch 1, wobei der Umsetzer auf eine höhere Spannung (42) eine Bereitschaftspumpstufe mit niedriger Leistung (1110, 1300, 1478) aufweist, die so geschaltet ist, um die hohe Spannung (VCCP) zu überwachen und Ladung zu pumpen, um die hohe Spannung (VCCP) aufrechtzuerhalten, sowie eine aktive Pumpstufe (1200, 1478', 1500) aufweist, die so geschaltet ist, um Ladung zu pumpen, um die hohe Spannung (VCCP) während aktiver Intervalle aufrechtzuerhalten.

14. Spannungsgenerator gemäß Anspruch 13, wobei die Bereitschaftspumpstufe (1300) eine selbstauslösende Taktstufe aufweist.

15. Spannungsgenerator gemäß Anspruch 13, wobei die Bereitschaftspumpstufe im Umsetzer auf eine höhere Spannung immer in Betrieb steht.

16. Spannungsversorgungsstufe für einen integrierten Schaltkreis gemäß Anspruch 1, wobei die Bezugsgeneratorstufe (18), die so geschaltet ist, um eine Versorgungsspannung (VCCEXT) zu empfangen und eine Bezugsspannung (VREF) zu erzeugen, temperaturkompensiert ist.