CN111710351B - 支持差分放大和单端放大两种功能的灵敏放大电路 - Google Patents
支持差分放大和单端放大两种功能的灵敏放大电路 Download PDFInfo
- Publication number
- CN111710351B CN111710351B CN202010417531.6A CN202010417531A CN111710351B CN 111710351 B CN111710351 B CN 111710351B CN 202010417531 A CN202010417531 A CN 202010417531A CN 111710351 B CN111710351 B CN 111710351B
- Authority
- CN
- China
- Prior art keywords
- circuit
- differential
- tube
- voltage
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 105
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 105
- 230000006870 function Effects 0.000 title claims abstract description 27
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000015654 memory Effects 0.000 abstract description 24
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
本发明公开了一种支持差分放大和单端放大两种功能的灵敏放大电路,包括预充电路、电压型灵敏放大器、基准电压电路、差分结构下拉网络对和单端下拉网络，当执行差分放大时，预充电路、基准电压电路和单端下拉网络闭关，第一个差分下拉网络和第二个差分下拉网络打开，两个差分输入信号的电压差被电压型灵敏放大器放大输出，当执行单端放大模式时，预充电路、第一个差分下拉网络和第二个差分下拉网络关闭，基准电压电路和单端下拉网络打开，单端输入信号与基准电压的电压差被电压型灵敏放大器放大后输出；优点是可以在差分放大功能和单端放大功能之间进行切换，使多端口存储器通过一个灵敏放大电路交叉实现差分放大和单端放大，成本低，电路面积小。
Description
技术领域
本发明涉及一种灵敏放大电路，尤其是涉及一种支持差分放大和单端放大两种功能的灵敏放大电路。
背景技术
灵敏放大器是存储器的一个重要组成电路，它的功能主要是将存储器内存储阵列的位线的数据进行放大输出。通常为了保持存储阵列的存储密度，存储阵列中一条位线所挂载的存储单元数目会比较多，可达64或128个，有些甚至达256个，每条导致位线的负载电容有几十飞法(fF)，甚至有几百飞法。而存储器的读电流较小，如果采用普通的逻辑电路，很难在短时间内将位线数据实现轨到轨输出，而灵敏放大器却可以有效的解决这个问题。
但是，各类存储器因存储单元的结构不一样，使得数据读出方式也不一样，采用的灵敏放大器也不一样。比如，传统的6管静态随机存储器(Static Random Access Memory，SRAM)采用差分的6管存储单元作为存储核心，使得读出电路更偏向于采用差分放大的差分灵敏放大器。而传统的8管SRAM则以单端的8管存储单元作为存储核心，使得它的读出电路更偏向采用单端放大的单端灵敏放大器。
目前，针对存储器提出的灵敏放大器技术主要以差分灵敏放大器以主，也有少量的单端灵敏放大器。例如，作者Sharifkhani M等人，在杂志“IEEE Trans.Very LargeScale Integration”上，提出了一种差分结构的混合型灵敏放大电路，它同时混合了电压型和电流型锁存灵敏放大电路，几乎可以达到“0”静态电流，但是它的放大速度比较慢。作者Nambu H等人，在国际固态电路会议“International Solid-State Circuit Conference(ISSCC)”上，提出了一种电流镜差分灵敏放大器，它可以将非常小的读电流进行放大输出，但是由于电流镜需要偏置电流，所以它消耗了比锁存型灵敏放大器更多的功耗，功耗很高。作者Qazi M等人针对单端8管SRAM，在国际固态电路杂志“Journal Solid-State Circuit(JSSC)”上提出一种单端的灵敏放大电路，它可以有效的增加8T-SRAM的存储密度，局部位线(Local Bitline,LBL)上一共挂载了256个存储单元，SRAM容量达到了512Kb，并且它的工作电压幅度范围为 1.2V～0.57V，最快数据读出时间为400ps，0.57V时读操作速度也有3.4ns。虽然该单端灵敏放大电路有效的增加了8T-SRAM的存储密度，但是，它采用了特殊的SOI工艺，而且耦合电容采用的是厚栅氧层的MOS管电容，单个电容的面积达到了4μm2，并不适合通用的CMOS工艺。
上述这些灵敏放大器技术实现的灵敏放大器，要么只具备差分放大功能，仅能用于差分放大场合，要么只具备单端放大功能，仅能用于单端放大场合。而当前在一些多端口存储器中，经常要交叉使用差分放大和单端放大两项技术，由此这些多端口存储器其内需要同时配备差分放大的差分灵敏放大器以及单端放大的单端灵敏放大器，以致面积较大，而且成本比较高。
发明内容
本发明所要解决的技术问题是提供一种支持差分放大和单端放大两种功能的灵敏放大电路，该灵敏放大电路用于多端口存储器中时，可以在差分放大功能和单端放大功能之间进行切换，使多端口存储器通过一个灵敏放大电路交叉实现差分放大和单端放大，成本低，电路面积小。
本发明解决上述技术问题所采用的技术方案为：一种支持差分放大和单端放大两种功能的灵敏放大电路,包括一个预充电路、一个电压型灵敏放大器、一个基准电压电路、差分结构下拉网络对和一个单端下拉网络，所述的电压型灵敏放大器包含第一灵敏放大结点、第二灵敏放大结点、第一个PMOS管、第二个PMOS管、第一个NMOS管、第二个 NMOS管和第三个NMOS管，所述的第一个PMOS管的源极和所述的第二个PMOS管的源极分别接入全局电源VDD,所述的第一个PMOS管的漏极、所述的第一个NMOS管的漏极、所述的第二个PMOS管的栅极和所述的第二个NMOS管的栅极均与所述的第一灵敏放大结点连接且其连接端作为所述的电压型灵敏放大器的第一个输出端，所述的电压型灵敏放大器的第一个输出端作为所述的灵敏放大电路的第一个输出端，所述的第一个PMOS管的栅极、所述的第一个NMOS管的栅极、所述的第二个PMOS管的漏极和所述的第二个NMOS 管的漏极均与所述的第二灵敏放大结点连接且其连接端作为所述的电压型灵敏放大器的第二个输出端，所述的电压型灵敏放大器的第二个输出端作为所述的灵敏放大电路的第二个输出端，所述的第一个NMOS管的源极、所述的第二个NMOS管的源极均与所述的第三个NMOS管的漏极连接，所述的第三个NMOS管的源极接地，所述的第三个NMOS管的栅极为所述的电压型灵敏放大器的使能端，所述的电压型灵敏放大器的使能端接入使能信号SA，所述的使能信号用于控制所述的第三个NMOS管的漏极和源极之间的导通或者截止，当所述的第三个NMOS管的漏极和源极之间的导通时，所述的电压型灵敏放大器打开，开始工作，当所述的第三个NMOS管的漏极和源极之间的截止时，所述的电压型灵敏放大器关闭，停止工作；所述的预充电路具有使能端、第一充电端和第二充电端，所述的预充电路的使能端接入使能信号SA，所述的预充电路的第一充电端和所述的第一灵敏放大结点连接，所述的预充电路的第二充电端和所述的第二灵敏放大结点连接，所述的预充电路用于在所述的电压型灵敏放大器关闭时将所述的电压型灵敏放大器的第一灵敏放大结点和第二灵敏放大结点预充至高电平；所述的基准电压电路包括基准电压产生电路、一个PMOS基准开关、一个反相器及一个传输门开关，所述的PMOS基准开关采用第三个PMOS管实现，所述的传输门开关包括第四个PMOS管和第四个NMOS管，所述的第三个PMOS管的源极与所述的基准电压产生电路相连，接入所述的基准电压产生电路输出的基准电压，所述的第三个PMOS管的漏极、所述的第四个PMOS管的漏极和所述的第四个NMOS管的漏极连接且其连接端为所述的基准电压电路的输入端，所述的基准电压电路的输入端与所述的电压型灵敏放大器的第二个输出端连接，所述的第三个 PMOS管的栅极、所述的反相器的输出端和所述的第四个NMOS管的栅极连接，所述的第四个PMOS管的源极和所述的第四个NMOS管的源极连接且其连接端为所述的基准电压电路的输出端，所述的第四个PMOS管的栅极和所述的反相器的输入端连接且其连接端为所述的基准电压电路的控制端，所述的基准电压电路的控制端用于接入第一个控制信号 RSEL，第一个控制信号RSEL用于控制所述的基准电压电路打开或者关闭，所述的差分结构下拉网络对分别包括第一个差分下拉网络和第二个差分下拉网络，所述的第一个差分下拉网络包括第五个NMOS管和第六个NMOS管，所述的第五个NMOS管的漏极和所述的电压型灵敏放大器的第一个输出端连接，所述的第五个NMOS管的源极和所述的第六个NMOS管的漏极连接，所述的第六个NMOS管的源极接地，所述的第五个NMOS管的栅极作为所述的灵敏放大电路的第一个差分输入端，接入第一个差分输入信号WBL，所述的第六个NMOS管的栅极接入第二个控制信号WSEL，第二个控制信号WSEL用于控制所述的第一个差分下拉网络打开或者关闭，所述的第二个差分下拉网络包括第七个NMOS管和第八个NMOS管，所述的第七个NMOS管的漏极和所述的电压型灵敏放大器的第二个输出端连接，所述的第七个NMOS管的源极和所述的第八个NMOS管的漏极连接，所述的第八个NMOS管的源极接地，所述的第七个NMOS管的栅极所述的灵敏放大电路的第二个差分输入端，接入第二个差分输入信号WBLB，所述的第八个NMOS管的栅极接入第二个控制信号WSEL，第二个控制信号WSEL用于所述的第二个差分下拉网络打开或者关闭，所述的单端下拉网络包括第九个NMOS管和第十个NMOS管，所述的第九个NMOS管的漏极和所述的电压型灵敏放大器的第一个输出端连接，所述的第九个NMOS管的源极和所述的第十个NMOS管的漏极连接，所述的第十个NMOS管的源极接地，所述的第九个NMOS 管的栅极所述的灵敏放大电路的单端输入端，接入单端输入信号RBL，所述的第十个NMOS 管的栅极接入第一个控制信号RSEL，第一个控制信号RSEL用于控制所述的单端下拉网络打开或者关闭，当执行差分放大模式时，所述的预充电路在使能信号SA控制下关闭，停止工作，所述的基准电压电路和所述的单端下拉网络分别在第一个控制信号RSEL控制下关闭，停止工作，所述的第一个差分下拉网络和所述的第二个差分下拉网络在第二个控制信号WSEL控制下打开，开始工作，第一个差分输入信号WBL和第二个差分输入信号WBLB的电压差被所述的电压型灵敏放大器放大后在所述的电压型灵敏放大器的第一个输出端和第二输出端之间输出，实现差分放大，当执行单端放大模式时，所述的预充电路在使能信号SA控制下关闭，停止工作，所述的第一个差分下拉网络和所述的第二个差分下拉网络在第二个控制信号WSEL控制下关闭，停止工作，所述的基准电压电路和所述的单端下拉网络分别在第一个控制信号RSEL控制下打开，开始工作，单端输入信号RBL与基准电压电路产生的基准电压的电压差被所述的电压型灵敏放大器放大后在所述的电压型灵敏放大器的第一个输出端和第二个输出端之间输出，实现单端放大。
所述的预充电路包括第五个PMOS管、第六个PMOS管和第七个PMOS管，所述的第五个PMOS管的源极和所述的第六个PMOS管的源极均接入外部电源，所述的第五个PMOS 管的栅极、所述的第六个PMOS管的栅极和所述的第七个PMOS管的栅极连接且其连接端为所述的预充电路的使能端，所述的第五个PMOS管的漏极和所述的第七个PMOS管的漏极连接且其连接端为所述的预充电路的第一充电端，所述的第六个PMOS管的漏极和所述的第七个PMOS管的源极连接且其连接端为所述的预充电路的第二充电端。
与现有技术相比，本发明的优点在于通过一个预充电路、一个电压型灵敏放大器、一个基准电压电路、差分结构下拉网络对和一个单端下拉网络构建支持差分放大和单端放大两种功能的灵敏放大电路，电压型灵敏放大器包含第一灵敏放大结点、第二灵敏放大结点、第一个PMOS管、第二个PMOS管、第一个NMOS管、第二个NMOS管和第三个NMOS 管，第一个PMOS管的源极和第二个PMOS管的源极分别接入全局电源VDD,第一个PMOS 管的漏极、第一个NMOS管的漏极、第二个PMOS管的栅极和第二个NMOS管的栅极均与第一灵敏放大结点连接且其连接端作为电压型灵敏放大器的第一个输出端，电压型灵敏放大器的第一个输出端作为灵敏放大电路的第一个输出端，第一个PMOS管的栅极、第一个NMOS管的栅极、第二个PMOS管的漏极和第二个NMOS管的漏极均与第二灵敏放大结点连接且其连接端作为电压型灵敏放大器的第二个输出端，电压型灵敏放大器的第二个输出端作为灵敏放大电路的第二个输出端，第一个NMOS管的源极、第二个NMOS管的源极均与第三个NMOS管的漏极连接，第三个NMOS管的源极接地，第三个NMOS管的栅极为电压型灵敏放大器的使能端，电压型灵敏放大器的使能端接入使能信号SA，使能信号用于控制第三个NMOS管的漏极和源极之间的导通或者截止，当第三个NMOS管的漏极和源极之间的导通时，电压型灵敏放大器打开，开始工作，当第三个NMOS管的漏极和源极之间的截止时，电压型灵敏放大器关闭，停止工作；预充电路具有使能端、第一充电端和第二充电端，预充电路的使能端接入使能信号SA，预充电路的第一充电端和第一灵敏放大结点连接，预充电路的第二充电端和第二灵敏放大结点连接，预充电路用于在电压型灵敏放大器关闭时将电压型灵敏放大器的第一灵敏放大结点和第二灵敏放大结点预充至高电平；基准电压电路包括基准电压产生电路、一个PMOS基准开关、一个反相器及一个传输门开关，PMOS基准开关采用第三个PMOS管实现，传输门开关包括第四个PMOS管和第四个NMOS管，第三个PMOS管的源极与基准电压产生电路相连，接入基准电压产生电路输出的基准电压，第三个PMOS管的漏极、第四个PMOS管的漏极和第四个NMOS管的漏极连接且其连接端为基准电压电路的输入端，基准电压电路的输入端与电压型灵敏放大器的第二个输出端连接，第三个PMOS管的栅极、反相器的输出端和第四个NMOS管的栅极连接，第四个PMOS管的源极和第四个NMOS管的源极连接且其连接端为基准电压电路的输出端，第四个PMOS管的栅极和反相器的输入端连接且其连接端为基准电压电路的控制端，基准电压电路的控制端用于接入第一个控制信号RSEL，第一个控制信号RSEL用于控制基准电压电路打开或者关闭，差分结构下拉网络对分别包括第一个差分下拉网络和第二个差分下拉网络，第一个差分下拉网络包括第五个NMOS管和第六个NMOS管，第五个NMOS管的漏极和电压型灵敏放大器的第一个输出端连接，第五个NMOS管的源极和第六个NMOS管的漏极连接，第六个NMOS管的源极接地，第五个 NMOS管的栅极作为灵敏放大电路的第一个差分输入端，接入第一个差分输入信号WBL，第六个NMOS管的栅极接入第二个控制信号WSEL，第二个控制信号WSEL用于控制第一个差分下拉网络打开或者关闭，第二个差分下拉网络包括第七个NMOS管和第八个NMOS管，第七个NMOS管的漏极和电压型灵敏放大器的第二个输出端连接，第七个NMOS管的源极和第八个NMOS管的漏极连接，第八个NMOS管的源极接地，第七个NMOS管的栅极灵敏放大电路的第二个差分输入端，接入第二个差分输入信号WBLB，第八个NMOS管的栅极接入第二个控制信号WSEL，第二个控制信号WSEL用于第二个差分下拉网络打开或者关闭，单端下拉网络包括第九个NMOS管和第十个NMOS管，第九个NMOS管的漏极和电压型灵敏放大器的第一个输出端连接，第九个NMOS管的源极和第十个NMOS管的漏极连接，第十个NMOS管的源极接地，第九个NMOS管的栅极灵敏放大电路的单端输入端，接入单端输入信号RBL，第十个NMOS管的栅极接入第一个控制信号RSEL，第一个控制信号RSEL 用于控制单端下拉网络打开或者关闭，当执行差分放大模式时，预充电路在使能信号SA 控制下关闭，停止工作，基准电压电路和单端下拉网络分别在第一个控制信号RSEL控制下关闭，停止工作，第一个差分下拉网络和第二个差分下拉网络在第二个控制信号 WSEL控制下打开，开始工作，第一个差分输入信号WBL和第二个差分输入信号WBLB的电压差被电压型灵敏放大器放大后在电压型灵敏放大器的第一个输出端和第二个输出端之间输出，实现差分放大，当执行单端放大模式时，预充电路在使能信号SA控制下关闭，停止工作，第一个差分下拉网络和第二个差分下拉网络在第二个控制信号WSEL 控制下关闭，停止工作，基准电压电路和单端下拉网络分别在第一个控制信号RSEL控制下打开，开始工作，单端输入信号RBL与基准电压电路产生的基准电压的电压差被电压型灵敏放大器放大后在电压型灵敏放大器的第一个输出端和第二输出端之间输出，实现单端放大，由此本发明用于多端口存储器中时，可以在差分放大功能和单端放大功能之间进行切换，使多端口存储器通过一个灵敏放大电路交叉实现差分放大和单端放大，成本低，电路面积小。
附图说明
图1为本发明的支持差分放大和单端放大两种功能的灵敏放大电路的电路结构示意图；
图2为本发明的支持差分放大和单端放大两种功能的灵敏放大电路的电路图；
图3为本发明的支持差分放大和单端放大两种功能的灵敏放大电路执行差分放大功能时的电路操作示意图；
图4为本发明的支持差分放大和单端放大两种功能的灵敏放大电路执行单端放大功能时的电路操作示意图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例：如图1所示，一种支持差分放大和单端放大两种功能的灵敏放大电路,包括一个预充电路100、一个电压型灵敏放大器200、一个基准电压电路300、差分结构下拉网络对和一个单端下拉网络500，电压型灵敏放大器200包含第一灵敏放大结点T1、第二灵敏放大结点T2、第一个PMOS管201、第二个PMOS管203、第一个NMOS管202、第二个NMOS管204和第三个NMOS管205，第一个PMOS管201的源极和第二个PMOS管 203的源极分别接入全局电源VDD,第一个PMOS管201的漏极、第一个NMOS管202的漏极、第二个PMOS管203的栅极和第二个NMOS管204的栅极均与第一灵敏放大结点T1 连接且其连接端作为电压型灵敏放大器200的第一个输出端，电压型灵敏放大器200的第一个输出端作为灵敏放大电路的第一个输出端OUT，第一个PMOS管201的栅极、第一个NMOS管202的栅极、第二个PMOS管203的漏极和第二个NMOS管204的漏极均与第二灵敏放大结点T2连接且其连接端作为电压型灵敏放大器200的第二个输出端，电压型灵敏放大器200的第二个输出端作为灵敏放大电路的第二个输出端OUTB，第一个NMOS 管202的源极、第二个NMOS管204的源极均与第三个NMOS管205的漏极连接，第三个 NMOS管205的源极接地，第三个NMOS管205的栅极为电压型灵敏放大器200的使能端，电压型灵敏放大器200的使能端接入使能信号SA，使能信号SA用于控制第三个NMOS管205的漏极和源极之间的导通或者截止，当第三个NMOS管205的漏极和源极之间的导通时，电压型灵敏放大器200打开，开始工作，当第三个NMOS管205的漏极和源极之间的截止时，电压型灵敏放大器200关闭，停止工作；预充电路100具有使能端、第一充电端和第二充电端，预充电路100的使能端接入使能信号SA，预充电路100的第一充电端和第一灵敏放大结点T1连接，预充电路100的第二充电端和第二灵敏放大结点 T2连接，预充电路100用于在电压型灵敏放大器200关闭时将电压型灵敏放大器200 的第一灵敏放大结点T1和第二灵敏放大结点T2预充至高电平；基准电压电路300包括基准电压产生电路、一个PMOS基准开关、一个反相器301及一个传输门开关，基准电压产生电路采用当前成熟技术的电压源实现，PMOS基准开关采用第三个PMOS管302实现，传输门开关包括第四个PMOS管304 和第四个NMOS管303 ，第三个PMOS管302的源极与基准电压产生电路相连，接入基准电压产生电路输出的基准电压，第三个PMOS管 302的漏极、第四个PMOS管304 的漏极和第四个NMOS管303的漏极连接且其连接端为基准电压电路300的输入端，基准电压电路300的输入端与电压型灵敏放大器200的第二个输出端连接，第三个PMOS管302的栅极、反相器301的输出端和第四个NMOS管303 的栅极连接，第四个PMOS管304 的源极和第四个NMOS管303 的源极连接且其连接端为基准电压电路300的输出端，第四个PMOS管304 的栅极和反相器301的输入端连接且其连接端为基准电压电路300的控制端，基准电压电路300的控制端用于接入第一个控制信号RSEL，第一个控制信号RSEL用于控制基准电压电路300打开或者关闭；差分结构下拉网络对分别包括第一个差分下拉网络400和第二个差分下拉网络410，第一个差分下拉网络400包括第五个NMOS管401和第六个NMOS管402，第五个NMOS管401的漏极和电压型灵敏放大器200的第一个输出端连接，第五个NMOS管401的源极和第六个 NMOS管402的漏极连接，第六个NMOS管402的源极接地，第五个NMOS管401的栅极作为灵敏放大电路的第一个差分输入端，接入第一个差分输入信号WBL，第六个NMOS管 402的栅极接入第二个控制信号WSEL，第二个控制信号WSEL用于控制第一个差分下拉网络400打开或者关闭，第二个差分下拉网络410包括第七个NMOS管411和第八个NMOS 管412，第七个NMOS管411的漏极和电压型灵敏放大器200的第二个输出端连接，第七个NMOS管411的源极和第八个NMOS管412的漏极连接，第八个NMOS管412的源极接地，第七个NMOS管411的栅极灵敏放大电路的第二个差分输入端，接入第二个差分输入信号WBLB，第二个差分输入信号WBLB为第一个差分输入信号WBL的反相信号，第八个NMOS管412的栅极接入第二个控制信号WSEL，第二个控制信号WSEL用于第二个差分下拉网络410打开或者关闭，单端下拉网络500包括第九个NMOS管501和第十个NMOS管502，第九个NMOS管501的漏极和电压型灵敏放大器200的第一个输出端连接，第九个NMOS管501的源极和第十个NMOS管502的漏极连接，第十个NMOS管502的源极接地，第九个NMOS管501的栅极灵敏放大电路的单端输入端，接入单端输入信号RBL，第十个NMOS管502的栅极接入第一个控制信号RSEL，第一个控制信号RSEL用于控制单端下拉网络500打开或者关闭，当执行差分放大模式时，预充电路100在使能信号SA控制下关闭，停止工作，基准电压电路300和单端下拉网络500分别在第一个控制信号RSEL 控制下关闭，停止工作，第一个差分下拉网络400和第二个差分下拉网络410在第二个控制信号WSEL控制下打开，开始工作，第一个差分输入信号WBL和第二个差分输入信号WBLB的电压差被电压型灵敏放大器200放大后在电压型灵敏放大器200的第一个输出端和第二输出端输出，实现差分放大，当执行单端放大模式时，预充电路100在使能信号SA控制下关闭，停止工作，第一个差分下拉网络400和第二个差分下拉网络410 在第二个控制信号WSEL控制下关闭，停止工作，基准电压电路300和单端下拉网络500 分别在第一个控制信号RSEL控制下打开，开始工作，单端输入信号RBL与基准电压电路300产生的基准电压的电压差被电压型灵敏放大器200放大后在电压型灵敏放大器 200的第一个输出端输出，实现单端放大。
本实施例中，预充电路100包括第五个PMOS管101、第六个PMOS管102和第七个PMOS管103，第五个PMOS管101的源极和第六个PMOS管102的源极均接入外部电源，第五个PMOS管101的栅极、第六个PMOS管102的栅极和第七个PMOS管103的栅极连接且其连接端为预充电路100的使能端，第五个PMOS管101的漏极和第七个PMOS管103 的漏极连接且其连接端为预充电路100的第一充电端，第六个PMOS管102的漏极和第七个PMOS管103的源极连接且其连接端为预充电路100的第二充电端。
本发明的支持差分放大和单端放大两种功能的灵敏放大电路执行差分放大功能时的电路操作示意图如图3所示，当执行差分放大模式时，预充电路100在使能信号SA 控制下关闭，停止工作，基准电压电路300和单端下拉网络500分别在第一个控制信号 RSEL控制下关闭，停止工作，此时第五个PMOS管101、第六个PMOS管102、第七个PMOS 管103、第三个PMOS管302、第九个NMOS管501和第十个NMOS管502均处于截止状态，第一个差分下拉网络400和第二个差分下拉网络410在第二个控制信号WSEL控制下打开，开始工作，第一个差分输入信号WBL和第二个差分输入信号WBLB的电压差被电压型灵敏放大器200放大后在电压型灵敏放大器200的第一个输出端和第二输出端之间输出，实现差分放大。
本发明的支持差分放大和单端放大两种功能的灵敏放大电路执行单端放大功能时的电路操作示意图如图4所示，当执行单端放大模式时，预充电路100在使能信号SA 控制下关闭，停止工作，第一个差分下拉网络400和第二个差分下拉网络410在第二个控制信号WSEL控制下关闭，停止工作，此时第四个PMOS管303、第四个NMOS管304、第五个NMOS管401、第六个NMOS管402、第七个NMOS管411和第八个NMOS管412均处于截止状态，基准电压电路300和单端下拉网络500分别在第一个控制信号RSEL控制下打开，开始工作，单端输入信号RBL与基准电压电路300产生的基准电压的电压差被电压型灵敏放大器200放大后在电压型灵敏放大器200的第一个输出端和第二个输出端之间输出，实现单端放大。
Claims (2)
1.一种支持差分放大和单端放大两种功能的灵敏放大电路,其特征在于包括一个预充电路、一个电压型灵敏放大器、一个基准电压电路、差分结构下拉网络对和一个单端下拉网络，所述的电压型灵敏放大器包含第一灵敏放大结点、第二灵敏放大结点、第一个PMOS管、第二个PMOS管、第一个NMOS管、第二个NMOS管和第三个NMOS管，所述的第一个PMOS管的源极和所述的第二个PMOS管的源极分别接入全局电源VDD,所述的第一个PMOS管的漏极、所述的第一个NMOS管的漏极、所述的第二个PMOS管的栅极和所述的第二个NMOS管的栅极均与所述的第一灵敏放大结点连接且其连接端作为所述的电压型灵敏放大器的第一个输出端，所述的电压型灵敏放大器的第一个输出端作为所述的灵敏放大电路的第一个输出端，所述的第一个PMOS管的栅极、所述的第一个NMOS管的栅极、所述的第二个PMOS管的漏极和所述的第二个NMOS管的漏极均与所述的第二灵敏放大结点连接且其连接端作为所述的电压型灵敏放大器的第二个输出端，所述的电压型灵敏放大器的第二个输出端作为所述的灵敏放大电路的第二个输出端，所述的第一个NMOS管的源极、所述的第二个NMOS管的源极均与所述的第三个NMOS管的漏极连接，所述的第三个NMOS管的源极接地，所述的第三个NMOS管的栅极为所述的电压型灵敏放大器的使能端，所述的电压型灵敏放大器的使能端接入使能信号SA，所述的使能信号用于控制所述的第三个NMOS管的漏极和源极之间的导通或者截止，当所述的第三个NMOS管的漏极和源极之间的导通时，所述的电压型灵敏放大器打开，开始工作，当所述的第三个NMOS管的漏极和源极之间的截止时，所述的电压型灵敏放大器关闭，停止工作；所述的预充电路具有使能端、第一充电端和第二充电端，所述的预充电路的使能端接入使能信号SA，所述的预充电路的第一充电端和所述的第一灵敏放大结点连接，所述的预充电路的第二充电端和所述的第二灵敏放大结点连接，所述的预充电路用于在所述的电压型灵敏放大器关闭时将所述的电压型灵敏放大器的第一灵敏放大结点和第二灵敏放大结点预充至高电平；所述的基准电压电路包括基准电压产生电路、一个PMOS基准开关、一个反相器及一个传输门开关，所述的PMOS基准开关采用第三个PMOS管实现，所述的传输门开关包括第四个PMOS管和第四个NMOS管，所述的第三个PMOS管的源极与所述的基准电压产生电路相连，接入所述的基准电压产生电路输出的基准电压，所述的第三个PMOS管的漏极、所述的第四个PMOS管的漏极和所述的第四个NMOS管的漏极连接且其连接端为所述的基准电压电路的输入端，所述的基准电压电路的输入端与所述的电压型灵敏放大器的第二个输出端连接，所述的第三个PMOS管的栅极、所述的反相器的输出端和所述的第四个NMOS管的栅极连接，所述的第四个PMOS管的源极和所述的第四个NMOS管的源极连接且其连接端为所述的基准电压电路的输出端，所述的第四个PMOS管的栅极和所述的反相器的输入端连接且其连接端为所述的基准电压电路的控制端，所述的基准电压电路的控制端用于接入第一个控制信号RSEL，第一个控制信号RSEL用于控制所述的基准电压电路打开或者关闭，所述的差分结构下拉网络对分别包括第一个差分下拉网络和第二个差分下拉网络，所述的第一个差分下拉网络包括第五个NMOS管和第六个NMOS管，所述的第五个NMOS管的漏极和所述的电压型灵敏放大器的第一个输出端连接，所述的第五个NMOS管的源极和所述的第六个NMOS管的漏极连接，所述的第六个NMOS管的源极接地，所述的第五个NMOS管的栅极作为所述的灵敏放大电路的第一个差分输入端，接入第一个差分输入信号WBL，所述的第六个NMOS管的栅极接入第二个控制信号WSEL，第二个控制信号WSEL用于控制所述的第一个差分下拉网络打开或者关闭，所述的第二个差分下拉网络包括第七个NMOS管和第八个NMOS管，所述的第七个NMOS管的漏极和所述的电压型灵敏放大器的第二个输出端连接，所述的第七个NMOS管的源极和所述的第八个NMOS管的漏极连接，所述的第八个NMOS管的源极接地，所述的第七个NMOS管的栅极所述的灵敏放大电路的第二个差分输入端，接入第二个差分输入信号WBLB，所述的第八个NMOS管的栅极接入第二个控制信号WSEL，第二个控制信号WSEL用于所述的第二个差分下拉网络打开或者关闭，所述的单端下拉网络包括第九个NMOS管和第十个NMOS管，所述的第九个NMOS管的漏极和所述的电压型灵敏放大器的第一个输出端连接，所述的第九个NMOS管的源极和所述的第十个NMOS管的漏极连接，所述的第十个NMOS管的源极接地，所述的第九个NMOS管的栅极所述的灵敏放大电路的单端输入端，接入单端输入信号RBL，所述的第十个NMOS管的栅极接入第一个控制信号RSEL，第一个控制信号RSEL用于控制所述的单端下拉网络打开或者关闭，当执行差分放大模式时，所述的预充电路在使能信号SA控制下关闭，停止工作，所述的基准电压电路和所述的单端下拉网络分别在第一个控制信号RSEL控制下关闭，停止工作，所述的第一个差分下拉网络和所述的第二个差分下拉网络在第二个控制信号WSEL控制下打开，开始工作，第一个差分输入信号WBL和第二个差分输入信号WBLB的电压差被所述的电压型灵敏放大器放大后在所述的电压型灵敏放大器的第一个输出端和第二输出端之间输出，实现差分放大，当执行单端放大模式时，所述的预充电路在使能信号SA控制下关闭，停止工作，所述的第一个差分下拉网络和所述的第二个差分下拉网络在第二个控制信号WSEL控制下关闭，停止工作，所述的基准电压电路和所述的单端下拉网络分别在第一个控制信号RSEL控制下打开，开始工作，单端输入信号RBL与基准电压电路产生的基准电压的电压差被所述的电压型灵敏放大器放大后在所述的电压型灵敏放大器的第一个输出端和第二输出端之间输出，实现单端放大。
2.根据权利要求1所述的一种支持差分放大和单端放大两种功能的灵敏放大电路,其特征在于所述的预充电路包括第五个PMOS管、第六个PMOS管和第七个PMOS管，所述的第五个PMOS管的源极和所述的第六个PMOS管的源极均接入外部电源，所述的第五个PMOS管的栅极、所述的第六个PMOS管的栅极和所述的第七个PMOS管的栅极连接且其连接端为所述的预充电路的使能端，所述的第五个PMOS管的漏极和所述的第七个PMOS管的漏极连接且其连接端为所述的预充电路的第一充电端，所述的第六个PMOS管的漏极和所述的第七个PMOS管的源极连接且其连接端为所述的预充电路的第二充电端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010417531.6A CN111710351B (zh) | 2020-05-18 | 2020-05-18 | 支持差分放大和单端放大两种功能的灵敏放大电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010417531.6A CN111710351B (zh) | 2020-05-18 | 2020-05-18 | 支持差分放大和单端放大两种功能的灵敏放大电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111710351A CN111710351A (zh) | 2020-09-25 |
| CN111710351B true CN111710351B (zh) | 2022-05-10 |
Family
ID=72537880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010417531.6A Expired - Fee Related CN111710351B (zh) | 2020-05-18 | 2020-05-18 | 支持差分放大和单端放大两种功能的灵敏放大电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111710351B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113160859B (zh) * | 2021-03-31 | 2021-12-14 | 珠海博雅科技有限公司 | 灵敏放大器及存储器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1051438A (zh) * | 1990-09-29 | 1991-05-15 | 三星电子株式会社 | 电源电压控制电路 |
| US5521874A (en) * | 1994-12-14 | 1996-05-28 | Sun Microsystems, Inc. | High speed differential to single ended sense amplifier |
| CN104036821A (zh) * | 2014-06-12 | 2014-09-10 | 江南大学 | 一种改进型交叉耦合灵敏放大器 |
| CN106656068A (zh) * | 2015-10-30 | 2017-05-10 | 芯光飞株式会社 | 双运行模式功率放大器 |
| CN109120243A (zh) * | 2018-07-23 | 2019-01-01 | 中国电子科技集团公司第二十四研究所 | 时钟驱动电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005051778B4 (de) * | 2005-10-28 | 2011-07-28 | Texas Instruments Deutschland GmbH, 85356 | Analoger Signalverarbeitungsblock |
| US7890069B2 (en) * | 2007-11-09 | 2011-02-15 | Broadcom Corporation | Selectable low noise amplifier for wireless communication |
| US9047980B2 (en) * | 2012-08-01 | 2015-06-02 | International Business Machines Corporation | Sense amplifier for static random access memory with a pair of complementary data lines isolated from a corresponding pair of complementary bit lines |
-
2020
- 2020-05-18 CN CN202010417531.6A patent/CN111710351B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1051438A (zh) * | 1990-09-29 | 1991-05-15 | 三星电子株式会社 | 电源电压控制电路 |
| US5521874A (en) * | 1994-12-14 | 1996-05-28 | Sun Microsystems, Inc. | High speed differential to single ended sense amplifier |
| CN104036821A (zh) * | 2014-06-12 | 2014-09-10 | 江南大学 | 一种改进型交叉耦合灵敏放大器 |
| CN106656068A (zh) * | 2015-10-30 | 2017-05-10 | 芯光飞株式会社 | 双运行模式功率放大器 |
| CN109120243A (zh) * | 2018-07-23 | 2019-01-01 | 中国电子科技集团公司第二十四研究所 | 时钟驱动电路 |
Non-Patent Citations (1)
| Title |
|---|
| 《单端输入差分放大电路输入信号的等效变换》;任骏原;《电气电子教学学报》;20081231;第30卷(第6期);第12-14页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111710351A (zh) | 2020-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109841240B (zh) | 一种sram型存储器高速灵敏放大器电路 | |
| US7486571B2 (en) | Semiconductor memory device | |
| KR101369093B1 (ko) | 캐패시터로 절연된 미스매치 보상 센스 증폭기 | |
| US7706174B2 (en) | Static random access memory | |
| CN111863055A (zh) | 灵敏放大器、存储器和灵敏放大器的控制方法 | |
| US7158428B2 (en) | Semiconductor memory device having hierarchical bit line structure | |
| CN111933194A (zh) | 灵敏放大器、存储器和灵敏放大器的控制方法 | |
| JPH07153270A (ja) | 高速感知増幅器 | |
| CN111710351B (zh) | 支持差分放大和单端放大两种功能的灵敏放大电路 | |
| CN116168736B (zh) | 基于上交叉耦合的自适应关断型sram灵敏放大器电路、模块 | |
| CN116434794B (zh) | 基于下交叉耦合的自适应关断型sram灵敏放大器电路、模块 | |
| WO2015079608A1 (ja) | 半導体記憶装置 | |
| US9865331B2 (en) | Amplifier | |
| JPH11162176A (ja) | 半導体記憶装置 | |
| US8854868B2 (en) | Sense amplifier | |
| US6894541B2 (en) | Sense amplifier with feedback-controlled bitline access | |
| JP2002135109A (ja) | 半導体装置 | |
| CN116564382A (zh) | 静态随机存取存储器、芯片 | |
| US8837244B2 (en) | Memory output circuit | |
| CN113270131A (zh) | 一种半电压预充型灵敏放大器 | |
| CN115050404A (zh) | 基于可变电容的单端灵敏放大电路 | |
| KR20030004101A (ko) | 감지증폭회로 | |
| CN117476074B (zh) | 基于上交叉耦合的自控制型感应放大电路、模块 | |
| CN218568433U (zh) | 数据读写传输控制电路及存储器芯片 | |
| WO2023093095A1 (zh) | 感测放大电路以及数据读出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20220510 |