DE102005051778B4

DE102005051778B4 - Analoger Signalverarbeitungsblock

Info

Publication number: DE102005051778B4
Application number: DE102005051778A
Authority: DE
Inventors: Mikhail 91052 Ivanov
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 2005-10-28
Filing date: 2005-10-28
Publication date: 2011-07-28
Anticipated expiration: 2025-10-29
Also published as: US7449950B2; US20070115059A1; DE102005051778A1

Abstract

Analoger Signalverarbeitungsblock, der einen Differentialverstärker (10) mit differentiellen Eingängen (In_n, In_p) umfasst und konfigurierbar ist, um entweder in einem differentiellen Ausgabemodus oder in einem unsymmetrischen Ausgabemodus zu arbeiten; gekennzeichnet durch zwei Netzwerke (12, 14) mit geschalteten Kapazitäten, von denen jedes einen von zwei differentiellen Signaleingängen (Vin_n, Vin_p), einen eingangsseitigen Anschluss, der mit einem der differentiellen Eingänge (In_n, In_p) des Differentialverstärkers (10) verbunden ist, und einen ausgangsseitigen Anschluß aufweist; wobei: der ausgangsseitige Anschluß des einen Netzwerks (12) mit dem einen Ausgang (Out_p) des Differentialverstärkers (10) verbunden ist und der ausgangsseitige Anschluß des anderen Netzwerks (14) – bei Einstellung auf differentiellen Ausgabemodus mit dem anderen Ausgang (Out_n) des Differentialverstärkers (10) verbunden ist, – bei Einstellung auf den unsymmetrischen Ausgabemodus mit einem Referenzpotential (GND) verbunden ist.

Description

Die vorliegende Erfindung betrifft einen analogen Signalverarbeitungsblock, der für die Filterung von analogen Signalen verwendet werden kann.
Die Signalverarbeitung von analogen Signalen erfordert häufig eine Filterung, einschließlich Integration, Differentiation und Verstärkung. Ein gängiges Verfahren zur Implementierung einer Filterung von analogen Signalen mit integrierten Schaltungen besteht in der Verwendung von Techniken mit geschalteten Kapazitäten, besonders einschließlich korrelierter Doppelabtastung zur Beseitigung von nicht idealen Schaltungsparametern. In solchen analogen Signalverarbeitungsblöcken werden die Frequenz- und Zeitverhalteneigenschaften durch Netzwerke mit geschalteten Kapazitäten bestimmt. Gemäß der jeweiligen Anwendung wird ein voll differentielles Ausgangssignal oder ein unsymmetrisches Ausgangssignal („single-ended output”) des Verarbeitungsblocks benötigt.
DE 699 25 360 T2 befasst sich mit einer integrierten Mischoszillator-Schaltung, die sowohl für symmetrische wie auch für asymmetrische Ausgänge verwendet werden kann. Die integrierte Mischoszillator-Schaltung weist einen Zf-Verstärker und Schaltmittel auf. Der Zf-Verstärker umfasst ein Verstärkungsmittel mit Rückkopplungswiderständen, die eine Verstärkung des Zf-Verstärkers bestimmen. Mittels der Schaltmittel kann die integrierte Mischoszillator-Schaltung zwischen einem symmetrischen und einem asymmetrischen Modus umgeschaltet werden.
TIETZE, U., SCHENK, CH.: Halbleiter-Schaltungstechnik, 11. Aufl., Berlin u. a.: Springer, 1999, S. 893–896, ISBN 3-540-64192-0 beschreibt Switched-Capacitor-Filter. Die Switched-Capacitor-Filter basieren auf einem Switched-Capacitor-Integrator, dessen Eingangswiderstand durch eine geschaltete Kapazität ersetzt ist. Rückkoppelwiderstände der Switched-Capacitor-Filter werden dagegen nicht durch geschaltete Kapazitäten ersetzt.
Die vorliegende Erfindung hat zur Aufgabe, einen analogen Signalverarbeitungsblock mit differentiellen Signaleingängen bereitzustellen, der einen Differentialverstärker mit differentiellen Eingängen umfasst und konfigurierbar ist, um entweder in einem differentiellen Ausgabemodus oder in einem unsymmetrischen Ausgabemodus zu arbeiten, ohne die gewünschten, von den Netzwerken mit geschalteten Kapazitäten bestimmten Frequenz- und Zeiteigenschaften zu beeinflussen. Die Aufgabe wird erfindungsgemäß durch den Gegenstand des Anspruchs 1 gelöst.
Der erfindungsgemäße analoge Signalverarbeitungsblock umfasst ein Paar Netzwerke mit geschalteten Kapazitäten, von denen jedes einen der differentiellen Signaleingänge, einen eingangsseitigen Anschluss, der mit einem der differentiellen Eingänge des Differentialverstärkers verbunden ist, und einen ausgangsseitigen Anschluss aufweist. Der ausgangsseitige Anschluss eines ersten der Netzwerke mit geschalteten Kapazitäten ist mit einem Ausgang des Differentialverstärkers verbunden. Der ausgangsseitige Anschluss eines zweiten der Netzwerke mit geschalteten Kapazitäten ist bei Einstellung auf differentiellen Ausgabemodus mit einem komplementären Ausgang des Differentialverstärkers verbunden und bei Einstellung auf den unsymmetrischen Ausgabemodus mit einem Referenzpotential verbunden. Auf diese Weise kann eine Anwendung einen analogen Signalverarbeitungsblock sowohl in dem voll differentiellen als auch dem unsymmetrischen Ausgabemodus verwenden, ohne dass die Netzwerke mit geschalteten Kapazitäten für eine gewünschte Frequenz- und Zeitverhalteneigenschaft rekonfiguriert werden müssen.
In einer bevorzugten Ausführungsform umfasst der Differentialverstärker zwei Ausgabestufen, und eine der Ausgabestufen ist in dem unsymmetrischen Ausgabemodus deaktiviert. Dort, wo die Ausgabestufen jeweils komplementäre MOSFET-Treibertransistoren aufweisen, wird dies einfach erreicht, indem die Gates der Treibertransistoren getrennt und mit deren Sourcen verbunden werden.
In einer bevorzugten Implementierung enthält der Differentialverstärker ein Eingangstransistorenpaar, deren Drains mit einer gefalteten Kaskodenstruktur („folded cascode structure”), die in jedem Zweig der gefalteten Kaskodenstruktur einen Steuerblock der Klasse AB enthält, verbunden sind. Der Steuerblock der Klasse AB auf der Seite der Ausgabestufe, die in dem unsymmetrischen Ausgabemodus deaktiviert ist, ist in dem unsymmetrischen Ausgabemodus ebenfalls deaktiviert (d. h. effektiv kurzgeschlossen).
Der analoge Signalverarbeitungsblock der Erfindung umfasst vorzugsweise eine Gleichtaktrückkopplungsschaltung zur Verwendung in dem voll differentiellen Ausgabemodus des Differentialverstärkers. In dem unsymmetrischen Ausgabemodus wird die Gleichtaktrückkopplungsschaltung nicht benötigt, und die Gleichtaktrückkopplungsschaltung ist in dem unsymmetrischen Ausgabemodus getrennt.
Außerdem wird der Differentialverstärker in der bevorzugten Ausführungsform durch Anlegen eines digitalen Steuersignals an den analogen Signalverarbeitungsblock gesteuert, das eine Reihe von dem Differentialverstärker zugeordneten Konfigurationsschaltern steuert. Dementsprechend muss die jeweilige Anwendung lediglich ein digitales Konfigurationssteuersignal bereitstellen, um zwischen dem voll differentiellen und dem unsymmetrischen Ausgabemodus zu wählen.
Weitere Einzelheiten der Erfindung ergeben sich aus der folgenden Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen. Es zeigen:
1 ein schematisches Blockdiagramm eines analogen Signalverarbeitungsblocks, der die vorliegende Erfindung enthält;
2 ein vereinfachtes Schaltbild eines konfigurierbaren Differentialverstärkers, der in dem analogen Signalverarbeitungsblock gemäß 1 verwendet und in einer voll differentiellen Ausgabekonfiguration gezeigt wird; und
3 ein vereinfachtes Schaltbild des gleichen konfigurierbaren Differentialverstärkers, der in einer unsymmetrischen Ausgabekonfiguration gezeigt wird.
Unter Bezugnahme auf 1 ist ein analoger Signalverarbeitungsblock als integrierte Schaltung implementiert, der einen Differentialverstärker 10 mit differentiellen Eingängen In_p und In_n und differentiellen Ausgängen Out_p und Out_n umfasst. Ein erstes Netzwerk mit geschalteten Kapazitäten 12 umfasst einen Signaleingang Vin_n, einen mit dem invertierenden Eingang In_n des Verstärkers 10 verbundenen, eingangsseitigen Anschluss und einen mit dem nicht invertierenden Ausgang Out_p des Verstärkers 10 verbundenen, ausgangsseitigen Anschluss. Der Verarbeitungsblock umfasst einen nicht invertierenden Signalausgang Vout_p, der mit dem Ausgang Out_p des Verstärkers 10 verbunden ist. Ein zweites Netzwerk mit geschalteten Kapazitäten 14 umfasst einen Signaleingang Vin_p, einen mit dem nicht invertierenden Eingang In_p des Verstärkers 10 verbundenen, eingangsseitigen Anschluss und einen in 1 als mit dem invertierenden Ausgang Out_n des Verstärkers 10 durch einen Schalter SW1 verbunden gezeigten, ausgangsseitigen Anschluss. Der Verarbeitungsblock umfasst einen invertierenden Signalausgang Vout_n, der mit dem Ausgang Out_n des Verstärkers 10 verbunden ist.
Wie in 1 gezeigt, ist der analoge Signalverarbeitungsblock als voll differentiell konfiguriert, mit einem Paar komplementärer Signaleingänge Vin_p, Vin_n und einem Paar komplementärere Signalausgänge Vout_p, Vout_n. Jedes der Netzwerke mit geschalteten Kapazitäten 12, 14 umfasst einen Takteingang, der mit einem gemeinsamen Abtasttaktanschluss CLK verbunden ist, und einen Masseeingang, der mit einem gemeinsamen Masseanschluss GND verbunden ist. Die abgetasteten Netzwerke mit geschalteten Kapazitäten 12, 14 bestimmen die Frequenz- und Zeitverhalteneigenschaften des analogen Signalverarbeitungsblocks. Die grundsätzliche Anordnung der Kapazitäten und Schalter in diesen Netzwerken kann zum Beispiel ähnlich sein wie in der Offenbarung von K. Martin, G. Temes u. a., „A differential Switch-Capacitor Amplifier”, JSSC Feb. 1987, Seite 104.
Um den analogen Signalverarbeitungsblock von dem in 1 gezeigten, voll differentiellen Modus auf einen unsymmetrischen Modus zu ändern, wird der Schalter SW1 geöffnet, der ausgangsseitige Anschluss des Netzwerks 14 wird mit einem Referenzpotential oder mit Masse durch einen Schalter SW2 verbunden, und der Differentialverstärker 10 wird auf einen unsymmetrischen Ausgabemodus eingestellt, wobei dessen Ausgang Out_n schwebend und lediglich der Ausgang Out_p wirksam ist. Ein Konfigurationssteuereingang V_D/E empfängt ein digitales Steuersignal, das die Schalter SW1 und SW2 steuert und ebenfalls an den Differentialverstärker 10 angelegt wird.
In 2 wird der Differentialverstärker 10 gemäß 1 in einem differentiellen Ausgabemodus gezeigt Grundsätzlich ist der in dem Ausführungsbeispiel gezeigte Differentialverstärker voll symmetrisch mit einem n-Kanal-Eingangstransistorenpaar MN1, MN2 und zwei Ausgabestufen. Die Eingangstransistoren MN1 und MN2 haben jeweils eine Source mit einer Stromquelle I verbunden und einen Drain mit einer gefalteten Kaskodenstruktur verbunden, die untenstehend beschrieben wird. Das Gate des Transistors MN1 ist mit dem Eingang In_n verbunden, und das Gate des Transistors MN2 ist mit dem Eingang In_p verbunden. An der invertierenden Ausgangsseite umfasst die Ausgabestufe einen p-Kanal-Transistor MP1, der in Reihe mit einem n-Kanal-Transistor MN3 zwischen Versorgungsanschlüsse AVDD und AVSS geschaltet ist. Die miteinander verbundenen Drains der Transistoren MP1 und MN3 stellen den invertierenden Ausgang Out_n des Differentialverstärkers dar. Ebenso umfasst die Ausgabestufe an der nicht invertierenden Ausgangsseite einen p-Kanal-Transistor MP2, der in Reihe mit einem n-Kanal-Transistor MN4 zwischen Versorgungsanschlüsse AVDD und AVSS geschaltet ist. Die miteinander verbundenen Drains der Transistoren MP2 und MN4 stellen den nicht invertierenden Ausgang Out_p des Differentialverstärkers dar.
An der nicht invertierenden Ausgangsseite werden die Gates der Transistoren MP2, MN4 in der Ausgabestufe durch eine gefaltete Kaskodenstruktur betrieben, die eine Reihenschaltung der p-Kanal-Transistoren MP3, MP4, einen Steuerblock der Klasse AB 16 und die n-Kanal-Transistoren MN5, MN6 zwischen den Versorgungsanschlüssen AVDD und AVSS umfasst. Der Drain des Eingangstransistors MN2 ist, wie gezeigt, mit dem Drain und der Source der Transistoren MP3 und MP4, die miteinander verbundenen sind, verbunden.
An der invertierenden Ausgangsseite werden die Gates der Transistoren MP1, MN3 in der Ausgabestufe durch eine gefaltete Kaskodenstruktur betrieben, die eine Reihenschaltung der p-Kanal-Transistoren MP5, MP6, einen Steuerblock der Klasse AB 18 und die n-Kanal-Transistoren MN7, MN8 zwischen den Versorgungsanschlüssen AVDD und AVSS umfasst. Der Drain des Eingangstransistors MN1 ist, wie gezeigt, mit dem Drain und der Source der Transistoren MP5 und MP6, die miteinander verbundenen sind, verbunden.
Die Gleichtaktrückkopplungsschaltung 20 ist in dem differentiellen Ausgabemodus mit beiden differentiellen Ausgängen Out_p und Out_n und mit den Zusammenschaltungsknoten der Transistoren MN7 und MN8 auf der negativen Ausgangsseite und der Transistoren MN5, MN6 auf der positiven Ausgangsseite verbunden.
Während entsprechende Vorspannungen V2, V3 und V4 permanent an die Gates der Transistoren MN7, MN5, an die Transistoren MP6, MP4 bzw. die Transistoren MP5, MP3 angelegt werden, wird eine Vorspannung V1 lediglich in dem differentiellen Ausgabemodus an die Gates des Transistors MN8 und MN6 über einen geschlossenen Schalter SW3 angelegt.
In dem in 3 gezeigten, unsymmetrischen Ausgabemodus ist der Schalter SW3 geöffnet und ein Schalter SW4 ist geschlossen, um die Gates der Transistoren mit der Source des Transistors MP6 zu verbinden und dadurch effektiv den Steuerblock der Klasse AB 18 kurzzuschließen. Gleichzeitig werden die Gates der Ausgangstransistoren MP1 und MN3 von der gefalteten Kaskodenstruktur getrennt, indem die Schalter SW5, SW6 geöffnet werden, und mit deren Sourcen verbunden, indem die Schalter SW7, SW8 geschlossen werden, so dass der Ausgang Out_n schwebend ist. Außerdem wird die Gleichtaktrückkopplungsschaltung durch Öffnen der Schalter SW9, SW10 getrennt.
Alle der Konfigurationsschalter SW1 bis SW10 werden durch das digitale Konfigurationssteuersignal V_D/E gesteuert.

Claims

Analoger Signalverarbeitungsblock, der einen Differentialverstärker (10) mit differentiellen Eingängen (In_n, In_p) umfasst und konfigurierbar ist, um entweder in einem differentiellen Ausgabemodus oder in einem unsymmetrischen Ausgabemodus zu arbeiten; gekennzeichnet durch zwei Netzwerke (12, 14) mit geschalteten Kapazitäten, von denen jedes einen von zwei differentiellen Signaleingängen (Vin_n, Vin_p), einen eingangsseitigen Anschluss, der mit einem der differentiellen Eingänge (In_n, In_p) des Differentialverstärkers (10) verbunden ist, und einen ausgangsseitigen Anschluß aufweist; wobei: der ausgangsseitige Anschluß des einen Netzwerks (12) mit dem einen Ausgang (Out_p) des Differentialverstärkers (10) verbunden ist und der ausgangsseitige Anschluß des anderen Netzwerks (14) – bei Einstellung auf differentiellen Ausgabemodus mit dem anderen Ausgang (Out_n) des Differentialverstärkers (10) verbunden ist, – bei Einstellung auf den unsymmetrischen Ausgabemodus mit einem Referenzpotential (GND) verbunden ist.
Analoger Signalverarbeitungsblock gemäß Anspruch 1, bei dem der Differentialverstärker (10) zwei Ausgabestufen umfasst und eine der Ausgabestufen (MP1, MN3) in dem unsymmetrischen Ausgabemodus deaktiviert ist.
Analoger Signalverarbeitungsblock gemäß Anspruch 2, bei dem der Differentialverstärker (10) ein Eingangstransistorenpaar (MN1, MN2) umfasst, deren Drains mit einer gefalteten Kaskodenstruktur, die in jedem Zweig der gefalteten Kaskodenstruktur einen Steuerblock der Klasse AB (16, 18) enthält, verbunden sind, und der Steuerblock der Klasse AB (18) auf der Seite der Ausgabestufe (MP1, MN3), die in dem unsymmetrischen Ausgabemodus deaktiviert ist, ebenfalls in dem unsymmetrischen Ausgabemodus deaktiviert ist.
Analoger Signalverarbeitungsblock gemäß einem der Ansprüche 1 bis 3, bei dem der Differentialverstärker (10) eine Gleichtaktrückkopplungsschaltung (20) umfasst, die in dem differentiellen Ausgabemodus verbunden und in dem unsymmetrischen Ausgabemodus getrennt ist.
Analoger Signalverarbeitungsblock gemäß einem der Ansprüche 1 bis 4, bei dem der Differentialverstärker (10) durch Anlegen eines digitalen Steuersignals (VDE) an den analogen Signalverarbeitungsblock gesteuert wird, das eine Reihe von dem Differentialverstärker (10) zugeordneten Konfigurationsschaltern steuert.