DE60022954T2

DE60022954T2 - Operationsverstärker mit einem der Speisespannung entspechenden Eingangs- und Ausgangsspannungsbereich und Verfahren

Info

Publication number: DE60022954T2
Application number: DE60022954T
Authority: DE
Inventors: Vadim V. Tucson IVANOV
Original assignee: Burr Brown Corp
Current assignee: Texas Instruments Tucson Corp
Priority date: 1999-07-22
Filing date: 2000-07-17
Publication date: 2006-06-29
Anticipated expiration: 2020-07-18
Also published as: EP1458091A2; EP1071205B1; EP1071205A3; EP1071205A2; DE60033202D1; DE60033202T2; EP1458091B1; DE60022954D1; US6356153B1; US6150883A; EP1458091A3

Description

HINTERGRUND DER ERFINDUNG
Die Erfindung betrifft allgemein das Gebiet der Differenzverstärker und Operationsverstärker und insbesondere einen als integrierte Schaltung verwirklichten Verstärker, der einen Schiene/Schiene-Gleichtaktbereich sowohl bei den Verstärkereingängen als auch dem Verstärker-Ausgang hat, und genauer einen solchen Operationsverstärker, der zu einer linearen, schnellen Operation bei einer Schiene/Schiene-Versorgungsspannung von nur ungefähr 1,2 Volt fähig ist.
Zum nächstliegenden Stand der Technik zählen das US-Patent 5,311,145 mit dem Titel "Combination Driver-Summing Circuit for Rail-to-Rail Differential Amplifier", erteilt am 10. Mai 1994 an Huijsing u. a. und durch die Bezugnahme Bestandteil dieses Patents, der Artikel "Compact Low-Voltage Power-Efficient Cells for VLSI" von K. Langen und J. Huijsing, IEEE Journal of Solid State Circuits, Bd. 33, Nr. 10, S. 1482–1496, und der Artikel "Design Aspects of Railto-Rail CMOS OpAmp" von Gierkink, Holzmann, Wiegerink und Wassenaar, Proceedings of the 1st VLSI Workshop, 6.–8. Mai 1997, Columbus, Ohio, S. 23–28.
1 des Patents 5,311,145 des Standes der Technik offenbart einen Operationsverstärker, der zu einer Schiene/Schiene-Operation fähig ist. Er enthält eine Differenzverstärker-Eingangsstufe, die zwei Paare differentiell geschalteter Eingangstransistoren, einen mit einem Fußstrom zu der positiven Schiene und den anderen mit einem Fußstrom zu der negativen Schiene, enthält. Eine Summationsschaltung gliedert sich in einen ersten und zweiten Teil, die mit einem Strom von einer einzigen gemeinsamen, potentialfreien Stromquelle vorelektrisiert werden, um zusammenzuwirken. Die Drain-Elektroden des ersten Paares Eingangstransistoren sind an den ersten Teil gekoppelt, und die Drain-Elektroden des zweiten Paares Eingangstransistoren sind an den zweiten Teil gekoppelt. Eine Klasse-AB-Treiber/Ausgangs-Stufe ist an die Summationsschaltung gekoppelt, um wenigstens ein Ausgangssignal zu treiben, wobei sie über nahezu dem vollen Schiene/Schiene-Versorgungsspannungsbereich betriebsfähig ist. Der Artikel von Langen und Huijsing offenbart in erster Linie die Schaltungsanordnung aus dem Patent 5,311,145 in weiteren Einzelheiten. Die Veröffentlichung von Gierkink, Holzmann, Wiegerink und Wassenaar offenbart eine Verwendung eines Verstärkungserhöhungs-Verstärkers mit einer Kaskodeschaltung und einem Differenzverstärker. Die in dieser Quelle offenbarte Schaltungsanordnung ist sehr komplex und benötigt einen großen Kompensationskondensator. Es besteht ein Bedarf an einer Schaffung einer einfacheren Schaltung.
Die in dem Patent 5,311,145 beschriebene Schaltung ist eine zweistufige Schaltung, die nicht die Fähigkeit aufweist, bei einer Schiene/Schiene-Versorgungsspannung von weniger als ungefähr 2,2 Volt zu arbeiten. Die Verstärkung dieser Schaltung ist für viele Anwendungen zu niedrig. Die Geschwindigkeits-Leistungsgütezahl für die in dem Patent 5,311,145 beschriebenen Schaltungen ist viel niedriger als bei der niedrigeren Schiene/Schiene-Versorgungsspannung wünschenswert ist.
Folglich gibt es einen unerfüllten Bedarf an einem viel schnelleren Schiene/Schiene-Eingangs/Ausgangs-Operationsverstärker, der bei niedrigeren Schiene/Schiene-Versorgungsspannungen als der nächstliegende Stand der Technik betriebsfähig ist und außerdem sogar am untersten Ende des Schiene/Schiene-Versorgungsspannungsbereiches bei einer viel höheren Verstärkungs-Geschwindigkeits-Leistungsgütezahl betriebsfähig ist.
ZUSAMMENFASSUNG DER ERFINDUNG
Dementsprechend ist eine Aufgabe der Erfindung, einen Operationsverstärker oder Differenzverstärker zu schaffen, der in einem niedrigeren Bereich der Schiene/Schiene-Versorgungsspannungen als der nächstliegende Stand der Technik linear betriebsfähig ist.
Eine weitere Aufgabe der Erfindung ist die Schaffung eines Differenzverstärkers oder Operationsverstärkers, der mit niedrigeren Versorgungsspannungen betriebsfähig ist und sogar bei Schiene/Schiene-Versorgungsspannungspegeln, die niedriger als jene sind, mit denen Differenz- oder Operationsverstärker des nächstliegenden Standes der Technik betriebsfähig sind, eine wesentlich höhere Verstärkungs-Geschwindigkeits-Leistungsgütezahl als der nächstliegende Stand der Technik hat.
Die vorliegende Erfindung ist durch die unabhängigen Ansprüche definiert. Die abhängigen Ansprüche definieren bevorzugte Ausführungsformen der Erfindung.
Kurz beschrieben schafft die Erfindung gemäß einer Ausführungsform davon einen Differenzverstärker mit einem Schiene/Schiene-Gleichtakteingangsspannungsbereich, der eine erste Versorgungsspannungsschiene (V+) und eine zweite Versorgungsspannungsschiene (V–), einen ersten (11) und einen zweiten (12) Eingangsanschluss für die Entgegennahme eines Differenzeingangssignals, eine Schiene/Schiene-Eingangsstufe, eine erste und zweite Summationsschaltung, eine Strom-Vorspannungsschaltung für die Summationsschaltungsanordnung und eine Ausgangsstufe enthält. Die Schiene/Schiene-Eingangsstufe enthält einen ersten (13) und einen zweiten (14) Eingangstransistor eines ersten Leitfähigkeitstyps, wovon jeder eine erste Elektrode aufweist, die an einen ersten Anschluss einer ersten Stromquelle (20) gekoppelt ist, die einen zweiten Anschluss aufweist, der an die erste Versorgungsspannungsschiene (V+) gekoppelt ist, und einen dritten (17) und vierten (18) Eingangstransistor eines zweiten Leitfähigkeitstyps, wovon jeder eine erste Elektrode aufweist, die an einen ersten Anschluss einer zweiten Stromquelle (16) gekoppelt ist, die einen zweiten Anschluss aufweist, der an die zweite Versorgungsspannungsschiene (V–) gekoppelt ist. Eine erste Stromsummationsschaltung enthält einen ersten (23) und zweiten (24) Stromquellentransistor, wovon jeder eine erste Elektrode aufweist, die an die erste Versorgungsspannungsschiene (V+) gekoppelt ist, wobei der erste Stromquellentransistor (23) eine zweite Elektrode aufweist, die an eine zweite Elektrode des ersten Eingangstran sistors (13) und eine erste Elektrode eines ersten Kaskodetransistors (25) gekoppelt ist, der zweite Stromquellentransistor (24) eine zweite Elektrode aufweist, die an eine zweite Elektrode des zweiten Eingangstransistors (14) und eine erste Elektrode eines zweiten Kaskodetransistors (26) gekoppelt ist, wobei eine Steuerelektrode des ersten (25) wie auch des zweiten (26) Kaskodetransistors an eine erste Referenzspannung (V_REF1) angeschlossen ist. Eine zweite Stromsummationsschaltung enthält einen dritten (34) und vierten (35) Stromquellentransistor, wovon jeder eine erste Elektrode aufweist, die an die zweite Versorgungsspannungsschiene (V–) gekoppelt ist, wobei der dritte Stromquellentransistor (34) eine zweite Elektrode aufweist, die an eine zweite Elektrode des dritten Eingangstransistors (17) und eine erste Elektrode eines dritten Kaskodetransistors (36) gekoppelt ist, der vierte Stromquellentransistor (35) eine zweite Elektrode aufweist, die an eine zweite Elektrode des vierten Eingangstransistors (18) und eine erste Elektrode eines dritten Kaskodetransistors (37) gekoppelt ist, wobei der dritte (36) und vierte (37) Kaskodetransistor jeweils eine Steuerelektrode aufweist, die an eine zweite Referenzspannung (V_REF2) gekoppelt ist. Die Ausgangsstufe enthält einen ersten Ausgangstransistor (30), der eine erste Elektrode, die an die erste Versorgungsspannungsschiene (V+) gekoppelt ist, eine zweite Elektrode, die an einen Ausgangsleiter (31) gekoppelt ist, und eine Steuerelektrode, die an eine zweite Elektrode des zweiten Kaskodetransistors (26) und an einen ersten Anschluss einer Klasse-AB-Vorspannungsschaltung (29) gekoppelt ist, aufweist, und einen zweiten Ausgangstransistor (45), der eine erste Elektrode, die an die zweite Versorgungsspannungsschiene (V–) gekoppelt ist, eine zweite Elektrode, die an den Ausgangsleiter (31) gekoppelt ist, und eine Steuerelektrode, die an eine zweite Elektrode des vierten Kaskodetransistors (37) und einen zweiten Anschluss der Klasse-AB-Vorspannungsschaltung (29) gekoppelt ist, aufweist. Die Strom-Vorspannungsschaltung enthält einen fünften Kaskodetransistor (40), der eine Steuerelektrode aufweist, die an die zweite Vorspannungsquelle (V_REF2) gekoppelt ist, und eine erste Elektrode, die an einen ersten Anschluss einer dritten Stromquelle (42) gekoppelt ist, die einen zweiten Anschluss aufweist, der an die zweite Versorgungsspannungsschiene (V–) gekoppelt ist, einen Vorspannungsverstärker (43), der einen ersten (-) Eingang, der an die erste Elektrode des fünften Kaskodetransistors gekoppelt ist, einen zweiten Eingang (+), der an den zweiten Anschluss des dritten Stromquellentransistors (34) gekoppelt ist, und einen Ausgang, der an die Steuerelektroden des dritten (34) und vierten (35) Stromquellentransistors gekoppelt ist, aufweist.
In einer weiteren Ausführungsform sind die Steuerelektroden des zweiten (26) und vierten (37) Kaskodetransistors nicht an die erste (V_REF1) oder zweite (V_REF2) Referenzspannung gekoppelt. Stattdessen hat ein erster Verstärkungserhöhungs-Verstärker (58) einen Ausgang, der an die Steuerelektrode des zweiten Kaskodetransistors (26) gekoppelt ist, und ein Paar Differenzeingänge, die an die zweiten Elektroden des ersten (13) bzw. zweiten (14) Eingangstransistors gekoppelt sind. Ein zweiter Verstärkungserhöhungs-Verstärker (57) hat einen Ausgang, der an die Steuerelektrode des vierten Kaskodetransistors (37) gekoppelt ist, und ein Paar Differenzeingänge, die an die zweiten Elektroden des dritten (17) bzw. vierten (18) Eingangstransistors gekoppelt sind.
KURZBESCHREIBUNG DER ZEICHNUNG
1 ist ein Schaltbild einer ersten Ausführungsform eines Operationsverstärkers der vorliegenden Erfindung;
2 ist ein Schaltbild einer weiteren Ausführungsform der Erfindung, bei der eine höhere Verstärkung als für die Schaltung von 1 erzielt wird;
3 ist ein Schaltbild einer dritten Ausführungsform der Erfindung, bei der eine höhere Verstärkung als für die Schaltung von 1 erzielt wird;
4 ist ein schematischer Entwurf des Verstärkers 43 von 1–3.
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
In 1 enthält ein erster Operationsverstärker 10-1 eine differentielle Eingangsstufe, die N-Kanal-MOSFETs 13 und 14, P-Kanal-MOSFETs 17 und 18 sowie Konstantstromquellen 16 und 20 enthält. Die Gate-Elektroden der MOS-FETs 13 und 17 sind mit dem Eingangsleiter 11 verbunden, der eine Eingangsspannung V_Eingang– entgegennimmt. Die Gate-Elektroden der MOSFETs 14 und 18 sind mit dem Eingangsleiter 12 verbunden, der eine Eingangsspannung V_Eingang+ entgegennimmt. Die Sources der N-Kanal-Eingangs-MOSFETs 13 und 14 sind durch den Leiter 15 mit einem Anschluss der Konstantstromquelle 16 verbunden, deren anderer Anschluss mit einer niedrigeren Versorgungsschienenspannung V– verbunden ist. Die Sources der P-Kanal-Eingangs-MOSFETs 17 und 18 sind durch den Leiter 19 mit einem Anschluss der Konstantstromquelle 20 verbunden, deren anderer Anschluss mit einer höheren Versorgungsschienenspannung V+ verbunden ist. Diese Eingangsstufe ist die gleiche wie in 1 des oben erwähnten Patents 5,311,145, und ihre Funktionsweise ist dort umfassend beschrieben.
Die Kollektoren der N-Kanal-Eingangs-MOSFETs 13 und 14 sind durch Leiter 21 und 21 mit den Drains der P-Kanal-Stromspiegel-MOSFETs 23 und 24 verbunden, deren Sources an V+ angeschlossen sind. Die Gate-Elektroden der Stromspiegel-MOSFETs 23 und 24 sind durch den Leiter 46 mit dem Drain eines P-Kanal-Kaskode-MOSFET 25 verbunden, dessen Source durch den Leiter 21 mit den Drains des N-Kanal-Eingangs-MOSFET 13 und des P-Kanal-Stromspiegel-MOSFET 23 verbunden ist. Der Drain des P-Kanal-Stromspiegel-MOSFET 24 ist durch den Leiter 22 mit der Source eines P-Kanal-Kaskode-MOSFET 26 verbunden, dessen Drain durch den Leiter 28 mit einem Anschluss einer Klasse-AB-Vorspannungsschaltung 29 und mit dem Gate eines P-Kanal-Ausgangs-MOSFET 30, dessen Source an V+ angeschlossen ist und dessen Drain an den Ausgangsleiter 31 angeschlossen ist, verbunden ist.
Die Klasse-AB-Vorspannungsschaltung 29 der vorliegenden 1 kann der Klasse-AB-Vorspannungsschaltung, die in 1 des oben erwähnten Patents 5,311,145 mit dem Bezugszeichen 20 bezeichnet ist, gleich sein, wobei ihr Aufbau und ihre Funktionsweise dort umfassend beschrieben sind. Die Gate-Elektroden der Kaskode-MOSFETs 25 und 26 sind an eine Referenzspannung V_REF1 angeschlossen, die an dem Anschluss 48 für die niedrigere Spannung einer Konstantspannungsschaltung 27 erzeugt wird, deren anderer Anschluss mit V+ verbunden ist.
Die Drain-Elektroden der P-Kanal-Eingangs-MOSFETs 17 und 18 sind durch Leiter 32 und 33 mit Drain-Elektroden von N-Kanal-Stromquellen-MOSFETs 34 und 35 verbunden. Die Sources der N-Kanal-Stromspiegel-MOSFETs 34 und 35 sind an V– angeschlossen. Der Drain des Stromspiegel-MOSFETs 34 ist durch den Leiter 32 an den (+) Eingang eines Verstärkers 43 angeschlossen. Der (–) Eingang des Verstärkers 43 ist durch den Leiter 41 mit der Source eines N-Kanal-Kaskodetransistors 40 verbunden, dessen Drain an V+ angeschlossen ist und dessen Gate mit dem (+) Anschluss einer Konstant/Referenz-Spannungsschaltung 38 verbunden ist, deren (–) Anschluss an V– angeschlossen ist. Der Ausgang des Verstärkers 43 ist mit den Gates der N-Kanal-Stromquellen-MOSFETs 34 und 35 verbunden. Die Drains der N-Kanal-Stromquellen-MOSFETs 34 und 35 sind mit den Sources der N-Kanal-Kaskode-MOSFETs 36 und 37 verbunden, deren Gate-Elektroden durch den Leiter 39 an die Referenzspannungsquellenschaltung 38 angeschlossen sind. Der Drain des N-Kanal-Kaskode-MOSFET 36 ist an den Leiter 46 angeschlossen. Der Drain des Kaskode-MOSFET 37 ist durch den Leiter 44 mit dem anderen Anschluss der Klasse-AB-Vorspannungsschaltung 29, hin zur Gate-Elektrode des N-Kanal-Ausgangs-MOSFET 45 verbunden, dessen Drain an den Ausgangsleiter 31 angeschlossen ist und dessen Source an V– angeschlossen ist.
In 4 ist der Verstärker 43 ein einfacher Differenzverstärker, dessen (+) und (–) Eingang mit den Gates des P-Kanal-Eingangs-MOSFET 43A bzw. 43B verbunden sind. Die Sources der MOSFETs 43A und 43B sind mit einem An schluss einer Konstantstromquelle 43C verbunden, die ein P-Kanal-Stromspiegel-Ausgangs-MOSFET sein kann. Der andere Anschluss der Konstantstromquelle 43C ist an die positive Versorgungsschienenspannung V+ angeschlossen. Der Drain des MOSFET 43A ist mit dem Drain und dem Gate eines N-Kanal-MOS-FET 43D verbunden, dessen Source an die negative Versorgungsschiene V– angeschlossen ist. Der MOSFET 43D wird als eine Last für den Eingangs-MOSFET 43A und als ein Stromspiegel-Steuertransistor für den N-Kanal-MOSFET 43E wirksam, dessen Gate, Drain und Source mit dem Gate des MOSFET 43A, mit dem Drain des Eingangs-MOSFET 43B bzw. mit V– verbunden sind. Der MOSFET 43E wird als ein Stromspiegel-Ausgangstransistor und als eine Last für den Eingangs-MOSFET 43D wirksam. Der Ausgang 47 des Verstärkers 43 ist mit den Drains der MOSFETs 43B und 43E in 1 verbunden. Der Verstärker 43 kann bei einer sehr niedrigen Schiene/Schiene-Versorgungsspannung arbeiten und ermöglicht, dass der Verstärker 10-1 ebenfalls bei einer sehr niedrigen Versorgungsschiene/Schiene-Versorgungsspannung arbeitet.
Es sollte beachtet werden, dass, wobei sich wieder auf 1 bezogen wird, die potentialfreie Schaltungsquelle des Patents 5,311,145 des Standes der Technik nicht benutzt wird, um die Summationsschaltungsanordnung einschließlich der MOSFETs 23 und 24 und die MOSFETs 34 und 35 vorzuspannen. Stattdessen sind der oben beschriebene Sourcefolger-MOSFET 40, der Vorspannungsverstärker 43 und die Stromquelle 42 als eine Strom-Vorspannungsschaltung 49, in 1 durch punktierte Linien kenntlich gemacht, vorgesehen.
Die Schaltung von 1 liefert eine lineare Operation, wenn die Differenz zwischen V+ und V– größer als die Summe aus der Schwellenspannung des MOSFET 23, der Drain-Source-Spannung des Kaskode-MOSFET 36 oder 37 und der Drain-Source-Spannung des Stromquellen-MOSFET 34 oder 35 ist. Da die Schwellenspannung des MOSFET 23 typisch ungefähr 900 Millivolt beträgt, sind die Drain-Source-Spannungen des Stromquellen-MOSFET 34 oder 35 und des Kaskode-MOSFET 36 oder 37 jeweils ungefähr 200 Millivolt. Folglich ist die minimale Versorgungsspannung die Summe aus 900 Millivolt und 200 Millivolt und 200 Millivolt oder gleich 1,3 Volt. Die minimale Betriebsspannung des Operationsverstärkers 10-1 von 1 beträgt ungefähr 1,3 Volt.
In 2 enthält ein zweiter Operationsverstärker 10-2 der vorliegenden Erfindung eine Eingangsstufe, die jener des Operationsverstärkers 10-1 von 1 völlig gleich sein kann, wobei die gleichen Bezugszeichen benutzt worden sind, um vergleichbare Schaltungselemente zu kennzeichnen. Die Schaltung, die den Verstärker 43 und die Stromquelle 42 enthält, und die Schaltungsanordnung, die die Referenzspannungsschaltung 27, die Stromspiegeltransistoren 23 und 24, die P-Kanal-Kaskode-Transistoren 25 und 26, die Ausgangs-MOSFETs 30 und 45, die Klasse-AB-Vorspannungsschaltung 29, die P-Kanal-Kaskode-Transistoren 25 und 26 und die N-Kanal-Kaskode-Transistoren 40, 36 und 37 enthält, sind die gleichen wie in 1.
Jedoch sind in 2 die Gates der Kaskode-MOSFETs 26 und 37 nicht an V_REF1 bzw. V_REF2 angeschlossen. Stattdessen ist das Gate des Kaskode-MOSFET 26 durch den Leiter 64 mit dem Ausgang eines Verstärkungserhöhungs-Verstärkers 58 verbunden, der differentiell geschaltete N-Kanal-Eingangs-MOSFETs 62 und 64 sowie P-Kanal-Stromspiegellast-MOSFETs 65 und 66 enthält. Die Drains der N-Kanal-Eingangs-MOSFETs 13 und 14 sind mit den Gate-Elektroden der N-Kanal-Eingangs-MOSFETs 62 und 63 verbunden, deren Sources durch den Leiter 61 mit einer Konstantstromquelle 60 verbunden sind, die an V– angeschlossen ist. Die P-Kanal-MOSFETs 65 und 66 bilden eine Stromspiegelschaltung, die als Last für die Eingangs-MOSFETs 62 und 63 wirksam wird. Die MOSFETs 62, 63, 65 und 66 in der Stromquelle 60 bilden folglich den einfachen differentiellen Verstärkungserhöhungs-Verstärker 58, dessen invertierender Ausgang 64 mit dem Gate des P-Kanal-Kaskode-MOSFET 26 verbunden ist.
Die Trägermaterialelektroden der N-Kanal-Eingangs-MOSFETs 62 und 63 sind an V- angeschlossen. Das führt zu einer Source-Trägermaterial-Sperrvorspannung, die ihre Schwellenspannungen auf einen Wert, der um 200 bis 400 Millivolt höher als der Schwellenwert des P-Kanal-Kaskode-MOSFET 26 ist, erhöht. Dies ermöglicht eine lineare Operation des MOSFET 52.
Ebenso ist das Gate des Kaskode-MOSFET 37 durch den Leiter 56 mit dem Ausgang eines weiteren Verstärkungserhöhungs-Verstärkers 57 verbunden, der differentiell geschaltete P-Kanal-Eingangs-MOSFETs 51 und 52 sowie N-Kanal-Stromspiegellast-MOSFETs 54 und 55 enthält. Die Konstantstromquelle 50 kann ein gewöhnlicher P-Kanal-Stromspiegel-Ausgangtransistor sein, der zwischen V+ und den Leiter 53 geschaltet ist, und der Konstantstromspiegel 60 kann ein N-Kanal-Stromspiegel-Ausgangsstransistor sein, der zwischen V– und den Leiter 61 geschaltet ist. Die Verstärkungserhöhungs-Verstärker 57 und 58 arbeiten folglich mit einer sehr niedrigen Schiene/Schiene-Versorgungsspannung und ermöglichen, dass der Verstärker 10-2 von 2 mit einer sehr niedrigen Schiene/Schiene-Versorgungsspannung arbeitet, und sorgen für eine stark erhöhte Verstärkung über dem Verstärker 10-1 von 1 und jeden der Verstärker des nächstliegenden Standes der Technik.
Die Drains der P-Kanal-Eingangs-MOSFETs 17 und 18 sind durch Leiter 32 und 33 mit den Gates der P-Kanal-Eingangs-MOSFETs 51 und 52 eines weiteren einfachen Differenzverstärkers verbunden, der N-Kanal-Stromspiegeltransistoren 54 und 55 als Last und eine Stromquelle 50, die einen Fußstrom von V+ liefert, enthält. Die Trägermaterialelektroden der P-Kanal-Eingangs-MOSFETs 51 und 52 sind an V+ angeschlossen. Dies führt zu einer Source-Trägermaterial-Sperrvorspannung, die ihre Schwellenspannungen auf einen Wert erhöht, der 200 bis 400 Millivolt höher als der Schwellenwert des Kaskode-MOSFET 37 ist, dessen Gate mit dem invertierenden Ausgang 56 der zwischengeschalteten differentiellen Stufe verbunden ist. Dies ermöglicht eine lineare Operation des MOSFET 63.
Die Bereitstellung des Verstärkungserhöhungs-Verstärkers 58 sorgt für eine Verstärkung des Eingangssignals über zwei Pfade, einen durch die Source des Kaskode-MOSFET 26 und den anderen durch das Gate des Kaskode-MOSFET 26. Der erste Verstärkungspfad durch die Source des Kaskode-Transistors 26 ist ein Hochfrequenz-Signalverstärkungspfad, und der zweite Verstärkungspfad durch das Gate des Kaskode-MOSFET 26 ist ein Verstärkungspfad für niedrigere Frequenzen parallel zu dem ersten. Dies führt zu einer Zunahme der Verstärkung um ungefähr 50 dB bei niedrigen Frequenzen.
Die durchgeführten Simulationen und Messungen lassen erkennen, dass die Verstärkung multipliziert mit der Geschwindigkeit, dividiert durch die Leistung der Schaltung von 2 ungefähr 5- bis 10-mal besser als das Geschwindigkeits-Leistungsverhältnis der in dem Patent 5,311,145 dargestellten Schaltungen ist.
In 3 enthält ein dritter Operationsverstärker 10-3 der vorliegenden Erfindung eine Eingangsstufe, die jener von 2 völlig gleich ist. Die Verstärkungserhöhungsschaltungsanordnung, die den Differenzverstärker 43, die Stromquelle 42 und den N-Kanal-Kaskode-MOSFET 40 einschließt, ist die gleiche wie in 2. Die N-Kanal-Strom-MOSFETs 34 und 35 sind genauso wie in 2 geschaltet. Die P-Kanal-MOSFETs 23 und 24 sowie die P-Kanal-MOSFETs 25 und 26 und die Referenzspannungsquelle 27 sind ebenfalls genauso wie in 2 geschaltet. Die Klasse-AB-Vorspannungsschaltung 29 und die Ausgangs-MOSFETs 30 und 45 sind ebenfalls genauso wie in 2 geschaltet. Jedoch sind die Verstärkungserhöhungs-Verstärker 57 und 58 in 3 von denen in 2 verschieden, wobei sie vorteilhaft für Hochspannungs-Schiene/Schiene-Versorgungsspannungen sein können.
In 3 enthält der Verstärkungserhöhungs-Verstärker 58A P-Kanal-Eingangs-MOSFETs 74 und 75, wobei deren Sources als Differenzeingänge und die Konstantstromquellen 76 und 77 als Last geschaltet sind. Der Verstärkungserhöhungs-Verstärker 57B enthält N-Kanal-Eingangs-MOSFETs 70 und 71, wobei deren Sources als Differenzeingänge und die Konstantstromquellen 72 und 73 als Lasten geschaltet sind. Der Leiter 33 ist mit den Sources der N-Kanal-MOSFETs 70 und 71 verbunden. Die Gates der MOSFETs 70 und 71 sind mit dem Drain des MOSFET 70 und mit einem Anschluss einer Konstantstromquelle 72 verbunden, deren anderer Anschluss mit V+ verbunden ist. Der Drain des MOSFET 71 ist durch den Leiter 56 mit dem Gate des Kaskode-MOSFET 37 und mit einem Anschluss der Konstantstromquelle 73 verbunden, deren anderer Anschluss mit V+ verbunden ist.
Die MOSFETs 70 und 71 werden als Eingänge einer Gate-Schaltungs-Differenzverstärkerstufe wirksam, die Stromquellen 72 und 73 als Last enthält. Die Source des N-Kanal-MOSFET 70 nimmt das Signal auf dem Leiter 33 als ein Eingangssignal entgegen, und die Source des N-Kanal-MOSFET 71 nimmt das Signal auf dem Leiter 32 als ein Eingangssignal entgegen. Auf dem Leiter 56 wird ein invertiertes Ausgangssignal erzeugt und an die Gate-Elektrode des Kaskode-MOSFET 37 angelegt. Ebenso nehmen die P-Kanal-MOSFETs 74 und 75 die Signale auf dem Leiter 22 bzw. 21 als Eingangssignale entgegen. Die Stromquellen 76 und 77 werden als Lasten wirksam, und auf dem Leiter 64 wird ein invertiertes Ausgangssignal erzeugt und an das Gate des Kaskode-MOSFETs 26 angelegt.
Die Erfindung ist zwar mit Bezug auf verschiedene besondere Ausführungsformen beschrieben worden, trotzdem wird der Fachmann auf dem Gebiet fähig sein, verschiedene Abänderungen an den beschriebenen Ausführungsformen der Erfindung vorzunehmen, ohne vom Rahmen der Erfindung wie in den Ansprüchen definiert abzukommen.
Beispielsweise können in jeder der beschriebenen Ausführungsformen die P-Kanal-MOSFETs durch N-Kanal-MOSFETs und die N-Kanal-MOSFETs durch P-Kanal-MOSFETs ersetzt werden, wenn die Polaritäten der Versorgungsspannungsschienen und Referenzspannungen ebenfalls umgekehrt werden.

Claims

Differenzverstärker (10) mit einem Schiene/Schiene-Gleichtakteingangsspannungsbereich, mit: (a) einer ersten und einer zweiten Versorgungsspannungsschiene (V+, V–), einem ersten und einem zweiten Eingangsanschluss (11, 12) und einem Ausgangsanschluss (31); (b) einer Schiene/Schiene-Eingangsstufe, die einen ersten und einen zweiten Eingangstransistor (13, 14) eines ersten Kanaltyps, die differentiell geschaltet sind, und einen dritten und einen vierten Eingangstransistor (17, 18) des zweiten Kanaltyps, die differentiell geschaltet sind, enthält; (c) einer ersten gefalteten Kaskodestromsummationsschaltung, die mit der ersten Versorgungsspannungsschiene (V+) gekoppelt ist und einen ersten Kaskodetransistor (25) und einen zweiten Kaskodetransistor (26), die beide vom zweiten Kanaltyp sind, enthält, wobei die Sources des ersten und des zweiten Kaskodetransistors (25, 26) mit den Drains des ersten bzw. des zweiten Eingangstransistors (13, 14) gekoppelt sind; (d) einer ersten Kaskodetransistor-Vorspannungsschaltung, die an den Gates des ersten bzw. des zweiten Kaskodetransistors (25, 26) Vorspannungssignale erzeugt; (e) einer zweiten gefalteten Kaskodestromsummationsschaltung, die mit der zweiten Versorgungsspannungsschiene (V–) gekoppelt ist und einen dritten Kaskodetransistor (36) des ersten Kanaltyps und einen vierten Kaskodetransistor (37) des ersten Kanaltyps enthält, wobei die Sources des dritten und des vierten Kaskodetransistors (36, 37) mit den Drains des dritten bzw. des vierten Eingangstransistors (17, 18) gekoppelt sind; (f) einer zweiten Kaskodetransistor-Vorspannungsschaltung, die an den Gate-Elektroden des dritten bzw. des vierten Kaskodetransistors (36, 37) Vorspannungssignale erzeugt; (g) einer Ausgangsstufe, die einen Pull-up-Transistor (30) des zweiten Kanaltyps, der zwischen die erste Versorgungsspannungsschiene (V+) und den Ausgangsanschluss (31) gekoppelt ist, einen Pull-down-Transistor (45) des ersten Kanaltyps, der zwischen die zweite Versorgungsspannungsschiene (V–) und den Ausgangsanschluss (31) gekoppelt ist, und eine Klasse-AB-Vorspannungsschaltung (29), die zwischen die Drain-Elektroden des zweiten bzw. des vierten Kaskodetransistors (36, 37) und die Gate-Elektroden des Pull-up-Transistors bzw. des Pull-down-Transistors (30, 45) gekoppelt ist, enthält; gekennzeichnet durch (h) eine Vorstromschaltung, die einen fünften Kaskodetransistor (40) des ersten Kanaltyps enthält, dessen Gate mit dem Gate des dritten Kaskodetransistors (36) gekoppelt ist und dessen Source mit einer ersten Konstantstromquelle (42) und einem ersten Anschluss (–) eines Differenzvorspannungsverstärkers (43) gekoppelt ist, dessen zweiter Eingang (+) mit einer Source des dritten Kaskodetransistors (36) gekoppelt ist und dessen Ausgang mit einem ersten und einem zweiten Stromquellentransistor (34, 35) des ersten Kanaltyps gekoppelt ist, die zwischen die zweite Versorgungsspannungsschiene (V–) und die Sources des dritten und des vierten Kaskodetransistors (36, 37) gekoppelt sind.
Differenzverstärker nach Anspruch 1, bei dem der erste Kanaltyp N ist und der zweite Kanaltyp P ist.
Differenzverstärker nach Anspruch 1, bei dem der dritte und der vierte Eingangstransistor (17, 18) mit ihren Sources mit einer zweiten Konstantstromquelle (20) gekoppelt sind, die einen ersten Fußstrom von der ersten Versorgungsspannungsschiene (V+) liefert, und der erste und der zweite Eingangstransistor (13, 14) mit ihren Sources mit einer dritten Konstantstromquelle (16) gekoppelt sind, die einen zweiten Fußstrom als Senke zur zweiten Versorgungsspannungsschiene (V–) leitet.
Differenzverstärker nach Anspruch 3, bei dem der differentielle Vorspannungsverstärker (43) einen fünften und einen sechsten Eingangstransistor (43A, 43B) des zweiten Kanaltyps, die differentiell geschaltet sind, enthält, deren Sources so geschaltet sind, dass sie einen dritten Fußstrom von der ersten Versorgungsschiene (V+) empfangen, wobei der fünfte Eingangstransistor (43) mit seinem Gate mit der Source des dritten Kaskodetransistors (36) verbunden ist und der sechste Eingangstransistor (43B) mit seinem Gate mit der Source des fünften Kaskodetransistors (40) verbunden ist.
Differenzverstärker mit einem Schiene/Schiene-Gleichtakteingangsspannungsbereich, mit: (a) einer ersten Versorgungsspannungsschiene (V+) und einer zweiten Versorgungsspannungsschiene (V–); (b) einem ersten und einem zweiten Eingangsanschluss (11, 12), die ein differentielles Eingangssignal empfangen; (c) einer Schiene/Schiene-Eingangsstufe, die enthält: i. einen ersten und einen zweiten Eingangs-MOSFET (13, 14) eines ersten Kanaltyps, wovon jeder eine Source aufweist, die mit einem ersten Anschluss einer ersten Stromquelle (16) gekoppelt ist, deren zweiter Anschluss mit der zweiten Versorgungsspannungsschiene (V–) gekoppelt ist, und ii. einen dritten und einen vierten Eingangs-MOSFET (17, 18) eines zweiten Kanaltyps, wovon jeder mit seiner Source mit einem ersten Anschluss einer zweiten Stromquelle (20) gekoppelt ist, deren zweiter Anschluss mit der ersten Versorgungsspannungsschiene (V+) gekoppelt ist; (d) einer ersten Stromsummationsschaltung, die einen ersten und einen zweiten Stromquellen-MOSFET (23, 24) des zweiten Kanaltyps enthält, wovon jeder mit seiner Source mit der ersten Versorgungsspannungsschiene (V+) gekoppelt ist, wobei der erste Stromquellen-MOSFET (23) mit seinem Drain mit einem Drain des ersten Eingangs-MOSFET (13) und mit einer Source eines ersten Kaskode-MOSFET (25) gekoppelt ist und wobei der zweite Stromquellen-MOSFET (24) mit seinem Drain mit einem Drain des zweiten Eingangs-MOSFET (14) und mit einer Source eines zweiten Kaskode-MOSFET (26) gekoppelt ist, wobei die Gates des ersten und des zweiten Kaskode-MOSFET (25, 26) mit einer ersten Referenzspannung (V_REF1) gekoppelt sind; (e) einer zweiten Stromsummationsschaltung, die einen dritten und einen vierten Stromquellen-MOSFET (34, 35) des ersten Kanaltyps enthält, wovon jeder mit seiner Source mit der zweiten Versorgungsspannungschiene (V–) gekoppelt ist, wobei der dritte Stromquellen-MOSFET (34) mit seinem Drain mit einem Drain des dritten Eingangs-MOSFET (17) und mit einer Source eines dritten Kaskode-MOSFET (36) gekoppelt ist und der vierte Stromquellen-MOSFET (35) mit seinem Drain mit einem Drain des vierten Eingangs-MOSFET (18) und mit einer Source eines vierten Kaskode-MOSFET (37) gekoppelt ist, wobei der dritte und der vierte Kaskode-MOSFET (36, 37) mit ihren jeweiligen Gates mit einer zweiten Referenzspannung (V_REF2) gekoppelt sind; (f) einer Ausgangsstufe, die einen ersten Ausgangs-MOSFET (30) des zweiten Kanaltyps enthält, dessen Source mit der ersten Versorgungsspannungsschiene (V+) gekoppelt ist, dessen Drain mit einem Ausgangsleiter (31) gekoppelt ist und dessen Gate mit einem Drain des zweiten Kaskode-MOSFET (26) und mit einem ersten Anschluss einer Klasse-AB-Vorspannungsschaltung (29) gekoppelt ist, und einen zweiten Ausgangs-MOSFET (45) enthält, dessen Source mit der zweiten Versorgungsspannungsschiene (V–) gekoppelt ist, dessen Drain mit dem Ausgangsleiter (31) gekoppelt ist und dessen Gate mit einem Drain des vierten Kaskode-MOSFET und mit einem zweiten Anschluss der Klasse-AB-Vorspannungsschaltung (29) gekoppelt ist; gekennzeichnet durch (g) einer Vorspannungsschaltung, die einen fünften Kaskode-MOSFET (40) des ersten Kanaltyps enthält, dessen Gate mit der zweiten Referenzspannung (V_REF2) gekoppelt ist und dessen Source mit einem ersten Anschluss einer dritten Stromquelle (42) gekoppelt ist, deren zweiter Anschluss mit der zweiten Versorgungsspannungsschiene (V–) gekoppelt ist, und einen Vorspannungsverstärker enthält, dessen erster Eingang (–) mit der Source des fünften Kaskode-MOSFET (40) gekoppelt ist, dessen zweiter Eingang (+) mit dem zweiten Anschluss des dritten Stromquellen-MOSFET (34) gekoppelt ist und dessen Ausgang mit den Gates des dritten und des vierten Stromquellen-MOSFET (34, 35) gekoppelt ist.
Differenzverstärker nach Anspruch 5, bei dem: der erste Kaskode-MOSFET (25) und der zweite Kaskode-MOSFET (26) vom zweiten Kanaltyp sind; der dritte Kaskode-MOSFET (36) und der zweite Ausgangs-MOSFET (45) vom ersten Kanaltyp sind; die erste Referenzspannung (V_REF1) durch eine erste Kaskode-MOSFET-Vorspannungsschaltung erzeugt wird, die am Gate des ersten Kaskode-MOSFET (25) und am Gate des zweiten Kaskode-MOSFET (26) Vorspannungssignale erzeugt; und die zweite Referenzvorspannung (V_REF2) durch eine zweite Kaskode-MOSFET-Vorspannungsschaltung erzeugt wird, die am Gate des dritten Kaskode-MOSFET (36) und am Gate des vierten Kaskode-MOSFET (37) Vorspannungssignale erzeugt.
Differenzverstärker nach Anspruch 5, der ferner umfasst: einen ersten Verstärkungserhöhungs-Verstärker (58), dessen erster und dessen zweiter Eingang mit den Drains des ersten bzw. des zweiten Eingangs-MOSFET (13, 14) gekoppelt sind, wobei das Gate des zweiten Kaskode-MOSFET (26) mit einem Ausgang des ersten Verstärkungserhöhungs-Verstärkers (58) statt mit der ersten Referenzspannung (V_REF1) verbunden ist; und einen zweiten Verstärkungserhöhungs-Verstärker (57), dessen erster und dessen zweiter Eingang mit den Drains des dritten bzw. des vierten Eingangs-MOSFET (17, 18) gekoppelt sind, wobei das Gate des vierten Kaskode-MOSFET (37) mit einem Ausgang des zweiten Verstärkungserhöhungs-Verstärkers (57) statt mit der zweiten Referenzspannung (V_REF2) verbunden ist.