TWI575500B - 應用於液晶顯示裝置之源極驅動器的放大器電路 - Google Patents

應用於液晶顯示裝置之源極驅動器的放大器電路 Download PDF

Info

Publication number
TWI575500B
TWI575500B TW104112742A TW104112742A TWI575500B TW I575500 B TWI575500 B TW I575500B TW 104112742 A TW104112742 A TW 104112742A TW 104112742 A TW104112742 A TW 104112742A TW I575500 B TWI575500 B TW I575500B
Authority
TW
Taiwan
Prior art keywords
transistor
voltage
output stage
amplifier circuit
output
Prior art date
Application number
TW104112742A
Other languages
English (en)
Other versions
TW201629943A (zh
Inventor
楊永祥
林柏成
Original Assignee
瑞鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞鼎科技股份有限公司 filed Critical 瑞鼎科技股份有限公司
Publication of TW201629943A publication Critical patent/TW201629943A/zh
Application granted granted Critical
Publication of TWI575500B publication Critical patent/TWI575500B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
    • H03F3/303—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage using opamps as driving stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/471—Indexing scheme relating to amplifiers the voltage being sensed

Description

應用於液晶顯示裝置之源極驅動器的放大器電路
本發明係與放大器電路有關，尤其是關於一種應用於液晶顯示裝置之源極驅動器的放大器電路。
請參照圖1，圖1係繪示傳統上應用於液晶顯示裝置之源極驅動器的放大器電路之示意圖。如圖1所示，應用於液晶顯示裝置之源極驅動器的放大器電路1包含運算放大器OP1及輸出級OS。輸出級OS包含具有高驅動能力的電晶體M1及M2。運算放大器OP1的負輸入端-接收負端輸入電壓INN且其正輸入端+接收正端輸入電壓INP。
假設放大器電路1的輸出電壓為VO且其輸出電流為IO；流經電晶體M1的電流為I1且電晶體M1的跨壓為V1；流經電晶體M2的電流為I2且電晶體M2的跨壓為V2。由於電晶體M1的功率消耗PM1=I1*V1且I1=IO+I2及V1=SUP1-VO，因此，電晶體M1的功率消耗PM1=(IO+I2)*(SUP1-VO)。至於電晶體M2的功率消耗PM2=I2*V2=I2*(VO-VSN1)=I2*VO。
當放大器電路1的輸出電流IO很大時，流經電晶體M1的電流為I1亦會變大，連帶使得電晶體M1的功率消耗PM1也會變大，導致電路的溫度大幅上升以及非常多的能源耗損，在實務上溫度甚至可能上升20度之多。
有鑑於此，本發明提出一種應用於液晶顯示裝置 之源極驅動器的放大器電路，以有效解決先前技術所遭遇到之上述種種問題。
根據本發明之一具體實施例為一種應用於液晶顯示裝置之源極驅動器的放大器電路。於此實施例中，放大器電路包含差動輸入級、第一輸出級、第二輸出級及偵測模組。差動輸入級分別接收一正端輸入電壓及一負端輸入電壓。
第一輸出級耦接於一第一電壓與一第二電壓之間。第一輸出級包含一第一電晶體及一第二電晶體。第一電晶體及第二電晶體分別耦接至差動輸入級。第一電壓大於第二電壓。
第二輸出級耦接於第二電壓與一接地電壓之間。第二輸出級包含一第三電晶體及一第四電晶體。第三電晶體及第四電晶體分別耦接至差動輸入級。第二電壓大於接地電壓。
偵測模組分別耦接至正端輸入電壓、第一輸出級及第二輸出級，用以偵測正端輸入電壓是否小於參考電壓並根據偵測結果選擇性地啟動第一輸出級並關閉第二輸出級，或是啟動第二輸出級並關閉第一輸出級。
於一實施例中，若偵測模組之偵測結果為是，偵測模組輸出一控制訊號去啟動第二輸出級並關閉第一輸出級；若偵測模組之偵測結果為否，偵測模組輸出控制訊號去啟動第一輸出級並關閉第二輸出級。
於一實施例中，差動輸入級係為一運算放大器。運算放大器之一正輸入端及一負輸入端分別接收正端輸入電壓及負端輸入電壓。運算放大器之一第一輸出端分別耦接第一輸出級中的第一電晶體及第二輸出級中的第三電晶體且運算放大器之一第二輸出端分別耦接第一輸出級中的第二電晶體及第二輸出級中的第四電晶體。
於一實施例中，運算放大器之第一輸出端係透過一第一開關耦接至第一輸出級中的第一電晶體之閘極；運算 放大器之第二輸出端係透過一第二開關耦接至第一輸出級中的第二電晶體之閘極；運算放大器之第一輸出端係透過一第三開關耦接至第二輸出級中的第三電晶體之閘極；運算放大器之第二輸出端係透過一第四開關耦接至第二輸出級中的第四電晶體之閘極。
於一實施例中，第一電晶體及第二電晶體係分別為P型電晶體及N型電晶體。
於一實施例中，第三電晶體及第四電晶體係分別為P型電晶體及N型電晶體。
於一實施例中，偵測模組包含一比較器。比較器分別接收正端輸入電壓及參考電壓並根據正端輸入電壓與參考電壓之一比較結果輸出控制訊號。
於一實施例中，偵測模組包含一比較器及一計時器。比較器分別接收正端輸入電壓及參考電壓並根據正端輸入電壓與參考電壓之一比較結果產生控制訊號至計時器。若比較結果維持超過計時器所計算之一預設時間，計時器輸出控制訊號。
於一實施例中，偵測模組包含一比較器及一延遲單元。延遲單元至少包含一電阻及一電容。比較器分別接收正端輸入電壓及參考電壓並根據正端輸入電壓與參考電壓之一比較結果產生控制訊號至延遲單元。若比較結果維持超過延遲單元之電阻及電容所形成的一延遲時間，延遲單元輸出控制訊號。
於一實施例中，偵測模組進一步包含一施密特觸發器(Schmitt trigger)。施密特觸發器耦接延遲單元並用以穩定電阻及電容所形成的延遲時間並減少雜訊干擾。
於一實施例中，參考電壓係等於第二電壓。
相較於先前技術，本發明所提出應用於液晶顯示裝置之源極驅動器的放大器電路能夠有效達到下列具體功效：
(1)由於本發明可透過偵測模組適時切換第一輸出級或第二輸出級進行運作，故能有效減少輸出級的功率消耗並大幅降低放大器電路的溫度，達到節省能耗及增加市場競爭力之功效。
(2)由於本發明之放大器電路的輸出級不需工作於電壓範圍較大的第一電壓與接地電壓之間，而僅需工作於電壓範圍較小的第一電壓與第二電壓之間或是第二電壓與接地電壓之間即可，故可選用耐受較低電壓(例如半電壓)的電晶體來構成輸出級，並可降低佈局面積(IC Size)來節省生產成本。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
1‧‧‧傳統的放大器電路
OP1‧‧‧運算放大器
OS‧‧‧輸出級
M1~M4‧‧‧第一電晶體~第四電晶體
INN‧‧‧負端輸入電壓
INP‧‧‧正端輸入電壓
SUP1‧‧‧第一電壓
VSN1‧‧‧第三電壓
V1‧‧‧第一電晶體之跨壓
V2‧‧‧第二電晶體之跨壓
I1‧‧‧流經第一電晶體之電流
I2‧‧‧流經第二電晶體之電流
IO‧‧‧輸出電流
VO‧‧‧輸出電壓
2‧‧‧放大器電路
20‧‧‧偵測模組
OS1‧‧‧第一輸出級
OS2‧‧‧第二輸出級
SUP2‧‧‧第二電壓
VCTRL‧‧‧控制電壓
I3‧‧‧流經第三電晶體之電流
I4‧‧‧流經第四電晶體之電流
CP‧‧‧比較器
VREF‧‧‧參考電壓
TC‧‧‧計時器
DL‧‧‧延遲單元
R‧‧‧電阻
C‧‧‧電容
ST‧‧‧施密特觸發器
圖1係繪示傳統上應用於液晶顯示裝置之源極驅動器的放大器電路之示意圖。
圖2係繪示根據本發明之一較佳具體實施例之應用於液晶顯示裝置之源極驅動器的放大器電路的示意圖。
圖3係繪示當正端輸入電壓小於參考電壓時放大器電路運作的示意圖。
圖4至圖7係分別繪示放大器電路中之偵測模組的不同實施例。
根據本發明之一較佳具體實施例為一種放大器電路。於此實施例中，放大器電路係應用於液晶顯示裝置之源極驅動器，但不以此為限。
請參照圖2，圖2係繪示根據本發明之一較佳具體實施例之應用於液晶顯示裝置之源極驅動器的放大器電路的示意圖。
如圖2所示，放大器電路2包含差動輸入級 OP1、第一輸出級OS1、第二輸出級OS2及偵測模組20。差動輸入級可以是一運算放大器，但不以此為限。其中，差動輸入級OP1分別耦接至第一輸出級OS1及第二輸出級OS2；差動輸入級OP1的正輸入端+及負輸入端-分別接收正端輸入電壓INP及負端輸入電壓INN；第一輸出級OS1及第二輸出級OS2彼此串接且第一輸出級OS1的輸出端與第二輸出級OS2的輸出端均耦接至輸出電壓VO端；第一輸出級OS1耦接於第一電壓SUP1與第二電壓SUP2之間；第二輸出級OS2耦接於第二電壓SUP2與第三電壓VSN1之間；偵測模組20分別耦接正端輸入電壓INP、參考電壓VREF、第一輸出級OS1與第二輸出級OS2。
於一實施例中，若將輸出電壓VO端耦接至差動輸入級OP1的負輸入端-，亦即將輸出電壓作為負端輸入電壓INN，則會形成一緩衝器(Buffer)。在放大器電路2形成虛短路的效應下，輸出電壓VO會與差動輸入級OP1的正輸入端+所接收的正端輸入電壓INP相等或相近。
實際上，若放大器電路2作為緩衝器應用於液晶顯示器時，緩衝器驅動液晶顯示面板上的液晶的等效多級RC串聯負載端，亦可推動電阻負載，但不以此為限。
以第一輸出級OS1而言，第一輸出級OS1包含第一電晶體M1及第二電晶體M2。第一電晶體M1及第二電晶體M2係串接於第一電壓SUP1與第二電壓SUP2之間，其中第一電壓SUP1大於第二電壓SUP2。第一電晶體M1與第二電晶體M2之間的接點耦接至輸出電壓VO端；第一電晶體M1之閘極係透過第一開關耦接至差動輸入級OP1的第一輸出端；第二電晶體M2之閘極係透過第二開關耦接至差動輸入級OP1的第二輸出端。實際上，第一輸出級OS1的第一電晶體M1及第二電晶體M2可分別是P型電晶體及N型電晶體，但不以此為限。
同理，以第二輸出級OS2而言，第二輸出級OS2 包含第三電晶體M3及第四電晶體M4。第三電晶體M3及第四電晶體M4係串接於第二電壓SUP2與第三電壓VSN1之間，其中第二電壓SUP2大於第三電壓VSN1。第三電晶體M3及第四電晶體M4之間的接點耦接至輸出電壓VO端；第三電晶體M3之閘極係透過第三開關耦接至差動輸入級OP1的第一輸出端；第四電晶體M4之閘極係透過第四開關耦接至差動輸入級OP1的第二輸出端。
實際上，第三電壓VSN1可以是小於第二電壓SUP2的正電壓、接地電壓或負電壓，並無特定之限制。第二輸出級OS2的第三電晶體M3及第四電晶體M4可分別是P型電晶體及N型電晶體，但不以此為限。
於此實施例中，偵測模組20係用以偵測正端輸入電壓INP是否小於參考電壓VREF並根據偵測結果選擇性地啟動第一輸出級OS1並關閉第二輸出級OS2，或是啟動第二輸出級OS2並關閉第一輸出級OS1。也就是說，第一輸出級OS1與第二輸出級OS2並不會同時啟動，在同一時間下只有一個輸出級會被啟動，另一個輸出級則會被關閉。
於一實施例中，參考電壓VREF可等於第二電壓SUP2，若偵測模組20偵測正端輸入電壓INP是否小於參考電壓VREF(第二電壓SUP2)之偵測結果為是，亦即正端輸入電壓INP小於參考電壓VREF(第二電壓SUP2)，偵測模組20會輸出具有低準位(Low-level)的控制訊號VCTRL去啟動第二輸出級OS2並關閉第一輸出級OS1。
請參照圖3，圖3係繪示當正端輸入電壓INP小於參考電壓VREF時放大器電路2運作的示意圖。如圖3所示，偵測模組20啟動第二輸出級OS2的第三電晶體M3及第四電晶體M4並關閉第一輸出級OS1的第一電晶體M1及第二電晶體M2。
因此，放大器電路2的輸出級僅會運作於第二電壓SUP2與第三電壓VSN1之間，其電壓範圍小於圖1的先前 技術中之放大器電路1的輸出級運作於第一電壓SUP1與第三電壓VSN1之間，這不僅有助於降低輸出級之消耗功率，亦有助於選用承受較低電壓的電晶體構成輸出級，以節省成本。
以實際例子來看，假設第一電壓SUP1與第二電壓SUP2分別為10伏特(V)與5伏特(V)，第三電壓VSN1為0伏特(V)，正端輸入電壓INP與輸出電壓VO均為4伏特(V)，輸出電流IO為10毫安培(mA)，流經第二電晶體M2之電流I2及流經第四電晶體M4之電流I4均為1微安培(uA)。
於圖1所示之先前技術的放大器電路1中，運作中的第一電晶體M1所消耗的功率PM1=(10V-4V)*(10mA+1uA)=0.06瓦特(W)且運作中的第二電晶體M2所消耗的功率PM2=4V*1uA=4微瓦特(uW)；於圖3所示之本發明的放大器電路2中，運作中的第三電晶體M3所消耗的功率PM3=(5V-4V)*(10mA+1uA)=0.01瓦特(W)且運作中的第四電晶體M4所消耗的功率PM4=4V*1uA=4微瓦特(uW)。
由上述比較可知：本發明的第三電晶體M3所消耗的功率明顯少於先前技術的第一電晶體M1所消耗的功率，使得本發明的放大器電路2運作時輸出級的消耗功率可比先前技術的放大器電路1運作時輸出級的消耗功率減少0.05瓦特(W)，其減少的幅度高達84%，故能達到非常優異的減少功耗效果。
另一方面，若偵測模組20之偵測結果為否，亦即正端輸入電壓INP不小於第二電壓SUP2，偵測模組20會輸出具有高準位(High-level)的控制訊號VCTRL去啟動第一輸出級OS1並關閉第二輸出級OS2。
此時，放大器電路2的輸出級僅會運作於第一電壓SUP1與第二電壓SUP2之間，其電壓範圍小於圖1的先前技術中之放大器電路1的輸出級運作於第一電壓SUP1與第三電壓VSN1之間，這不僅有助於降低輸出級之消耗功率，亦有助於選用承受較低電壓的電晶體構成輸出級，以節省成本。
於另一實施例中，若偵測模組20之偵測結果為是，亦即正端輸入電壓INP小於第二電壓SUP2，偵測模組20會輸出具有高準位的控制訊號VCTRL去啟動第一輸出級OS1並關閉第二輸出級OS2；若偵測模組20之偵測結果為否，亦即正端輸入電壓INP不小於第二電壓SUP2，偵測模組20會輸出具有低準位的控制訊號VCTRL去啟動第二輸出級OS2並關閉第一輸出級OS1。
綜合上述可知：由於放大器電路2的第一輸出級OS1與第二輸出級OS2並不會同時啟動，在同一時間下只有一個輸出級會被啟動，另一個輸出級則會被關閉。藉此，放大器電路2的輸出級僅會運作於較小的電壓範圍內，有助於降低輸出級之消耗功率，並可選用承受較低電壓的電晶體構成輸出級，以節省成本。
接著，請參照圖4至圖7，圖4至圖7係分別繪示放大器電路2中之偵測模組20的不同實施例。
如圖4所示，偵測模組20可包含比較器CP。當比較器CP的正輸入端+及負輸入端-分別接收到正端輸入電壓INP及參考電壓VREF時，比較器CP會比較正端輸入電壓INP與參考電壓VREF並根據比較結果選擇性輸出具有高準位或低準位的控制訊號VCTRL至第一輸出級OS1及第二輸出級OS2，以控制第一輸出級OS1及第二輸出級OS2的啟動或關閉。
舉例而言，假設參考電壓VREF為5伏特(V)，若比較器CP的正輸入端+所接收到的正端輸入電壓INP大於5伏特(V)，比較器CP會輸出具有高準位的控制訊號VCTRL去啟動第一輸出級OS1並關閉第二輸出級OS2；若比較器CP的正輸入端+所接收到的正端輸入電壓INP小於5伏特(V)，比較器CP會輸出具有低準位的控制訊號VCTRL去啟動第二輸出級OS2並關閉第一輸出級OS1。
如圖5所示，偵測模組20可包含比較器CP及計 時器TC。當比較器CP分別接收到正端輸入電壓INP及參考電壓VREF時，比較器CP會比較正端輸入電壓INP與參考電壓VREF並根據比較結果產生具有高準位或低準位的控制訊號VCTRL至計時器TC。
於此實施例中，計時器TC之主要功用在於計算一預設延遲時間作為一種數位型式的判斷機制，藉以避免雜訊干擾正端輸入電壓INP及參考電壓VREF，故能防止第一輸出級OS1及第二輸出級OS2誤動作所導致輸出錯誤電壓及多餘功耗之情事發生。
舉例而言，若比較器CP的比較結果(例如正端輸入電壓INP大於5伏特(V)能夠維持超過計時器TC所計算之預設時間，此時計時器TC才會輸出具有高準位的控制訊號VCTRL去啟動第一輸出級OS1並關閉第二輸出級OS2。
如圖6所示，偵測模組20可包含比較器CP及延遲單元DL。當比較器CP分別接收到正端輸入電壓INP及參考電壓VREF時，比較器CP會比較正端輸入電壓INP與參考電壓VREF並根據比較結果產生具有高準位或低準位的控制訊號VCTRL至延遲單元DL。
於此實施例中，延遲單元DL至少包含電阻R及電容C，其主要功用在於透過電阻R及電容C提供一RC延遲時間來作為類比型式的判斷機制。
舉例而言，若比較器CP的比較結果(例如正端輸入電壓INP大於5伏特(V)能夠維持超過延遲單元DL之電阻R及電容C所形成的RC延遲時間，此時延遲單元DL才會輸出具有高準位的控制訊號VCTRL去啟動第一輸出級OS1並關閉第二輸出級OS2。
如圖7所示，偵測模組20除了包含圖6所示之比較器CP及延遲單元DL之外，還可進一步包含施密特觸發器ST。需說明的是，設置施密特觸發器ST之主要功用在於穩定延遲單元DL中之電阻R及電容C所形成的RC延遲時間 並減少雜訊之干擾。
相較於先前技術，本發明所提出應用於液晶顯示裝置之源極驅動器的放大器電路能夠有效達到下列具體功效：
(1)由於本發明可透過偵測模組適時切換第一輸出級或第二輸出級進行運作，故能有效減少輸出級的功率消耗並大幅降低放大器電路的溫度，達到節省能耗及增加市場競爭力之功效。
(2)由於本發明之放大器電路的輸出級不需工作於電壓範圍較大的第一電壓與接地電壓之間，而僅需工作於電壓範圍較小的第一電壓與第二電壓之間或是第二電壓與接地電壓之間即可，故可選用耐受較低電壓(例如半電壓)的電晶體來構成輸出級，並可降低佈局面積(IC Size)來節省生產成本。
由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
OP1‧‧‧運算放大器
M1~M4‧‧‧第一電晶體~第四電晶體
INN‧‧‧負端輸入電壓
INP‧‧‧正端輸入電壓
SUP1‧‧‧第一電壓
VSN1‧‧‧第三電壓
VO‧‧‧輸出電壓
2‧‧‧放大器電路
20‧‧‧偵測模組
OS1‧‧‧第一輸出級
OS2‧‧‧第二輸出級
SUP2‧‧‧第二電壓
VCTRL‧‧‧控制電壓

Claims (11)

  1. 一種放大器電路，係應用於一液晶顯示裝置之一源極驅動器，該放大器電路包含：一差動輸入級，分別接收一正端輸入電壓及一負端輸入電壓；一第一輸出級，耦接於一第一電壓與一第二電壓之間，該第一輸出級包含一第一電晶體及一第二電晶體，該第一電晶體及該第二電晶體分別耦接至該差動輸入級，其中該第一電壓大於該第二電壓；一第二輸出級，耦接於該第二電壓與一第三電壓之間，該第二輸出級包含一第三電晶體及一第四電晶體，該第三電晶體及該第四電晶體分別耦接至該差動輸入級，其中該第二電壓大於該第三電壓；以及一偵測模組，分別耦接至該正端輸入電壓、該第一輸出級及該第二輸出級，用以偵測該正端輸入電壓是否小於一參考電壓並根據偵測結果選擇性地啟動該第一輸出級並關閉該第二輸出級，或是啟動該第二輸出級並關閉該第一輸出級。
  2. 如申請專利範圍第1項所述之放大器電路，其中若該偵測模組之偵測結果為是，該偵測模組輸出一控制訊號去啟動該第二輸出級並關閉該第一輸出級；若該偵測模組之偵測結果為否，該偵測模組輸出該控制訊號去啟動該第一輸出級並關閉該第二輸出級。
  3. 如申請專利範圍第1項所述之放大器電路，其中該差動輸入級係為一運算放大器，該運算放大器之一正輸入端及一負輸入端分別接收該正端輸入電壓及該負端輸入電壓，該運算放大器之一第一輸出端分別耦接該第一輸出級中的該第一電晶體及該第二輸出級中的該第三電晶體且該運算放大器之一第二輸出端分別耦接該第一輸出級中的該第二電晶體及該第二輸出級中的該第四電晶體。
  4. 如申請專利範圍第3項所述之放大器電路，其中該運算放大器之該第一輸出端係透過一第一開關耦接至該第一輸出級中的該第一電晶體之閘極，該運算放大器之該第二輸出端係透過一第二開關耦接至該第一輸出級中的該第二電晶體之閘極，該運算放大器之該第一輸出端係透過一第三開關耦接至該第二輸出級中的該第三電晶體之閘極，該運算放大器之該第二輸出端係透過一第四開關耦接至該第二輸出級中的該第四電晶體之閘極。
  5. 如申請專利範圍第1項所述之放大器電路，其中該第一電晶體及該第二電晶體係分別為P型電晶體及N型電晶體。
  6. 如申請專利範圍第1項所述之放大器電路，其中該第三電晶體及該第四電晶體係分別為P型電晶體及N型電晶體。
  7. 如申請專利範圍第2項所述之放大器電路，其中該偵測模組包含一比較器，該比較器分別接收該正端輸入電壓及該參考電壓並根據該正端輸入電壓與該參考電壓之一比較結果輸出該控制訊號。
  8. 如申請專利範圍第2項所述之放大器電路，其中該偵測模組包含一比較器及一計時器，該比較器分別接收該正端輸入電壓及該參考電壓並根據該正端輸入電壓與該參考電壓之一比較結果產生該控制訊號至該計時器，若該比較結果維持超過該計時器所計算之一預設時間，該計時器輸出該控制訊號。
  9. 如申請專利範圍第2項所述之放大器電路，其中該偵測模組包含一比較器及一延遲單元，該延遲單元至少包含一電阻及一電容，該比較器分別接收該正端輸入電壓及該參考電壓並根據該正端輸入電壓與該參考電壓之一比較結果產生該控制訊號至該延遲單元，若該比較結果維持超過該延遲單元之該電阻及該電容所形成的一延遲時間，該延遲單元輸出該控制訊號。
  10. 如申請專利範圍第9項所述之放大器電路，其中該偵測模組進一步包含一施密特觸發器(Schmitt trigger)，該施密特觸發器耦接該延遲單元並用以穩定該電阻及該電容所形成的該延遲時間並減少雜訊干擾。
  11. 如申請專利範圍第1項所述之放大器電路，其中該參考電壓係等於該第二電壓。
TW104112742A 2015-02-12 2015-04-21 應用於液晶顯示裝置之源極驅動器的放大器電路 TWI575500B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562115328P 2015-02-12 2015-02-12

Publications (2)

Publication Number Publication Date
TW201629943A TW201629943A (zh) 2016-08-16
TWI575500B true TWI575500B (zh) 2017-03-21

Family

ID=56621434

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104112742A TWI575500B (zh) 2015-02-12 2015-04-21 應用於液晶顯示裝置之源極驅動器的放大器電路

Country Status (3)

Country Link
US (1) US20160240155A1 (zh)
CN (1) CN105895037B (zh)
TW (1) TWI575500B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10673397B2 (en) * 2017-03-01 2020-06-02 Novatek Microelectronics Corp. Operational amplifier
JP6899259B2 (ja) * 2017-05-17 2021-07-07 ラピスセミコンダクタ株式会社 半導体装置及びデータドライバ
US10365756B2 (en) * 2017-06-14 2019-07-30 Pixart Imaging Inc. Hybrid transmitter driver
CN109509454B (zh) * 2018-12-24 2021-10-01 惠科股份有限公司 驱动装置、电路驱动方法和显示面板
KR20230023238A (ko) 2021-08-10 2023-02-17 삼성전자주식회사 디스플레이 구동 집적 회로 및 이의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050088394A1 (en) * 2003-10-28 2005-04-28 Samsung Electronics Co., Ltd. Source driver circuits and methods providing reduced power consumption for driving flat panel displays
TW200625793A (en) * 2005-01-13 2006-07-16 Denmos Technology Inc Push-pull buffer amplifier and source driver
TW201028979A (en) * 2009-01-16 2010-08-01 Himax Tech Ltd Source driver and driving method thereof
US20110069088A1 (en) * 2009-09-21 2011-03-24 Himax Technologies Limited Source driver and charge sharing function controlling method thereof
TW201437999A (zh) * 2013-03-26 2014-10-01 Seiko Epson Corp 放大電路、源極驅動器、光電裝置及電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150883A (en) * 1999-07-22 2000-11-21 Burr-Brown Corporation Rail-to-rail input/output operational amplifier and method
JP4744686B2 (ja) * 2000-12-06 2011-08-10 ルネサスエレクトロニクス株式会社 演算増幅器
US6717468B1 (en) * 2002-08-08 2004-04-06 Silicon Image, Inc. Dynamically biased full-swing operation amplifier for an active matrix liquid crystal display driver
US7397292B1 (en) * 2006-06-21 2008-07-08 National Semiconductor Corporation Digital input buffer with glitch suppression
US8560588B2 (en) * 2006-09-28 2013-10-15 Rockwell Automation Technologies, Inc. Digital pulse reject counter
US7459903B1 (en) * 2007-11-26 2008-12-02 Inventec Corporation Multi-level voltage detection circuit
JP5328461B2 (ja) * 2009-04-21 2013-10-30 ルネサスエレクトロニクス株式会社 演算増幅器
US8049536B2 (en) * 2009-11-30 2011-11-01 Himax Technologies Limited Half-power buffer amplifier
JP2011135158A (ja) * 2009-12-22 2011-07-07 Toshiba Corp 差動増幅回路、増幅回路及び液晶ディスプレイドライバ
TWI462083B (zh) * 2010-05-07 2014-11-21 Himax Tech Ltd 準位移位器與方法及液晶顯示器的資料驅動器
JP5599040B2 (ja) * 2010-06-04 2014-10-01 ローム株式会社 基準電圧生成回路、電源装置、液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050088394A1 (en) * 2003-10-28 2005-04-28 Samsung Electronics Co., Ltd. Source driver circuits and methods providing reduced power consumption for driving flat panel displays
TW200625793A (en) * 2005-01-13 2006-07-16 Denmos Technology Inc Push-pull buffer amplifier and source driver
TW201028979A (en) * 2009-01-16 2010-08-01 Himax Tech Ltd Source driver and driving method thereof
US20110069088A1 (en) * 2009-09-21 2011-03-24 Himax Technologies Limited Source driver and charge sharing function controlling method thereof
TW201437999A (zh) * 2013-03-26 2014-10-01 Seiko Epson Corp 放大電路、源極驅動器、光電裝置及電子機器

Also Published As

Publication number Publication date
CN105895037A (zh) 2016-08-24
TW201629943A (zh) 2016-08-16
CN105895037B (zh) 2018-10-30
US20160240155A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
TWI575500B (zh) 應用於液晶顯示裝置之源極驅動器的放大器電路
US7525353B2 (en) Brown out detector
JP5969221B2 (ja) ボルテージレギュレータ
US20140269136A1 (en) Power supply circuit and semiconductor device
US9018798B2 (en) Power supply circuit
US10116206B2 (en) Loop compensation circuit and switching power supply circuit
US20140375284A1 (en) Power transfer devices
US20150097540A1 (en) Low-drop regulator apparatus and buffer stage circuit having higher voltage transition rate
US20110115533A1 (en) Power-on-reset circuit with brown-out reset for multiple power supplies
US9917573B2 (en) Voltage detection circuit
TWI590038B (zh) 電源控制裝置及電子裝置
US9998112B1 (en) Microcontroller and reset circuit thereof
US10333511B2 (en) Dual-level power-on reset (POR) circuit
TWI645279B (zh) 參考電壓緩衝電路
TWI540405B (zh) Voltage regulator
WO2010027452A3 (en) Power supply insensitive voltage level translator
US20140240884A1 (en) Over current protection circuit
US9559588B2 (en) Power managing apparatus, DC-DC control circuit, and method for enabling chip
US8084961B2 (en) Backlight module control system and control method thereof
TW201712997A (zh) 電源啟動重置電路、電源啟動重置方法及其電子裝置
RU2653179C2 (ru) Схема и способ для оптимизации диапазона входного напряжения интегральной микросхемы
US20160157305A1 (en) Offset voltage eliminating circuit structure for protection mechanism of dimmer
US10691151B2 (en) Devices and methods for dynamic overvoltage protection in regulators
JP2012186313A5 (zh)
US9753515B2 (en) Anti-deadlock circuit for voltage regulator and associated power system