TW201437999A - 放大電路、源極驅動器、光電裝置及電子機器 - Google Patents

放大電路、源極驅動器、光電裝置及電子機器 Download PDF

Info

Publication number
TW201437999A
TW201437999A TW102148025A TW102148025A TW201437999A TW 201437999 A TW201437999 A TW 201437999A TW 102148025 A TW102148025 A TW 102148025A TW 102148025 A TW102148025 A TW 102148025A TW 201437999 A TW201437999 A TW 201437999A
Authority
TW
Taiwan
Prior art keywords
voltage
node
circuit
output
switching element
Prior art date
Application number
TW102148025A
Other languages
English (en)
Other versions
TWI595471B (zh
Inventor
Motoaki Nishimura
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013063538A external-priority patent/JP2014191012A/ja
Priority claimed from JP2013067403A external-priority patent/JP2014191227A/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW201437999A publication Critical patent/TW201437999A/zh
Application granted granted Critical
Publication of TWI595471B publication Critical patent/TWI595471B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Amplifiers (AREA)
  • Power Engineering (AREA)

Abstract

本發明提供一種不使用高耐壓電晶體而可減小電路之佔有面積之放大電路、源極驅動器、光電裝置及電子機器等。放大電路100包括：運算放大器OP，其於第1輸入端子連接基準節點；第1電容器CA1，其設置於第1節點與基準節點之間；第2電容器CA2，其設置於第2節點與基準節點之間；開關元件SW1，其設置於第1節點與輸入電壓之輸入節點之間；開關元件SW2，其設置於第1節點與第1類比基準電壓之供給節點之間；開關元件SW3，其設置於第2節點與輸出電壓之輸出節點之間；開關元件SW4，其設置於第2節點與第2類比基準電壓之供給節點之間；及開關元件SW5，其設置於輸出電壓之輸出節點與基準節點之間。

Description

放大電路、源極驅動器、光電裝置及電子機器
本發明係關於一種放大電路、源極驅動器、光電裝置及電子機器。
若對液晶長時間施加相同之電壓(直流電壓)，則液晶之斜率被固定化，其結果會引起殘像現象，液晶之壽命會變短。為了防止該情況，於液晶顯示裝置中，必須使施加至液晶之液晶驅動電壓每隔固定時間交流化，即，以共用電極之電壓為基準，使施加至像素電極之液晶驅動電壓每隔固定時間變化為正電壓側/負電壓側。
例如，專利文獻1中揭示有針對每個源極線使驅動電壓之極性反轉而進行驅動之點反轉驅動方法。於該點反轉驅動中，存在對極性切換開關(點反轉開關)之一端賦予正極性電壓、對另一端賦予負極性電壓之情形。因此，極性切換開關必須使用不會因正負之電壓差而被破壞之元件，因而必須使用高耐壓之元件。
針對該課題，例如專利文獻2中揭示有如下方法，即，設置供給中間電位之共用短路開關，而使施加至極性切換開關之電壓降低。然而，該方法中存在如下等問題，即，必須於產生使極性切換開關接通．斷開之信號之電路使用高耐壓之元件。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開平9-281930號公報
[專利文獻2]日本專利特開2006-178356號公報
根據本發明之幾個態樣，可提供一種能使電路構成簡化，不使用高耐壓之電晶體而構成電路，從而可使電路之佔有面積較小之放大電路、源極驅動器、光電裝置及電子機器。
本發明之一態樣係關於一種放大電路，該放大電路包括：運算放大器，其於第1輸入端子連接基準節點；第1電容器，其設置於第1節點與上述基準節點之間；第2電容器，其設置於第2節點與上述基準節點之間；第1開關元件，其設置於上述第1節點與輸入電壓之輸入節點之間；第2開關元件，其設置於上述第1節點與第1類比基準電壓之供給節點之間；第3開關元件，其設置於上述第2節點與輸出電壓之輸出節點之間；第4開關元件，其設置於上述第2節點與第2類比基準電壓之供給節點之間；及第5開關元件，其設置於上述輸出電壓之輸出節點與上述基準節點之間；且上述輸入電壓係於第1電壓與第2電壓之間變化之電壓，對上述運算放大器供給上述第2電壓作為第1電源電壓，供給第3電壓作為第2電源電壓，上述第1類比基準電壓係上述第1電壓與上述第2電壓之間之直流電壓，上述第2類比基準電壓係上述第2電壓與上述第3電壓之間之直流電壓，上述第1電壓、上述第2電壓及上述第3電壓為互不相同之電壓，上述第2電壓係上述第1電壓與上述第3電壓之間之電壓。
根據本發明之一態樣，放大電路可接受正極性之輸入電壓而輸出負極性之輸出電壓。藉此，例如於藉由點反轉驅動而驅動光電面板 之源極線之情形時等，放大電路可接受正極性之灰階電壓而輸出負極性之灰階電壓。其結果，例如，於驅動光電面板之源極線之源極驅動器等中，可使電路構成簡化等。
又，於本發明之一態樣中，亦可為於初始化期間，上述第2開關元件、上述第4開關元件及上述第5開關元件成為接通，於上述輸出電壓之輸出期間，上述第1開關元件及上述第3開關元件成為接通。
如此，於初始化期間電荷儲存於基準節點，於輸出期間所儲存之電荷得以守恆，藉此放大電路可對輸出節點輸出所需之輸出電壓。
又，於本發明之一態樣中，亦可於上述運算放大器之第2輸入端子連接上述第2類比基準電壓之供給節點。
如此一來，藉由運算放大器之虛短路功能，而將基準節點設定為第2類比基準電壓。
又，於本發明之一態樣中，上述第1電容器之耐壓亦可大於上述第2電壓與上述第3電壓之差。
如此一來，可防止第1電容器因施加至第1電容器之電壓而被破壞。
又，於本發明之一態樣中，上述第1電容器亦可為金屬-絕緣體-金屬電容器。
如此，可使第1電容器之耐壓大於第2電壓與第3電壓之差。
又，於本發明之一態樣中，於將上述第1電容器之電容設為C1，將上述第2電容器之電容設為C2，將上述輸入電壓設為VIN，將上述第1類比基準電壓設為VP，將上述第2類比基準電壓設為VN，將上述輸出電壓設為VQ之情形時，上述輸出電壓亦能以VQ=VN-(C1/C2)×(VIN-VP)賦予。
如此一來，藉由將第1、第2電容器之電容及第1、第2類比基準電壓設定為適當之值，放大電路可相對於輸入電壓而輸出所期望之輸 出電壓。
又，於本發明之一態樣中，構成上述第1開關元件~上述第5開關元件及上述運算放大器之電晶體之耐壓，亦可小於上述第1電壓與上述第3電壓之差，且大於上述第2電壓與上述第3電壓之差。
如此一來，可利用具有例如6V左右之耐壓之中等耐壓之電晶體構成放大電路，因此，能以較小之面積實現驅動能力較高之放大電路等。
本發明之另一態樣係關於一種源極驅動器，其驅動光電面板之源極線，且包含上述任一項所記載之放大電路。
又，於本發明之另一態樣中，上述源極驅動器亦可包含第2放大電路，對上述第2放大電路供給上述第1電壓作為第1電源電壓，且供給上述第2電壓作為第2電源電壓。
如此一來，例如，於藉由點反轉驅動而驅動光電面板之情形時，於正極性期間第2放大電路可輸出正極性之驅動電壓，於負極性期間放大電路可輸出負極性之驅動電壓。
又，於本發明之另一態樣中，上述源極驅動器亦可包括D/A(digital-to-analog，數位-類比)轉換電路，其接受灰階資料及複數個基準電壓，且選擇上述複數個基準電壓中之與上述灰階資料對應之電壓並對上述放大電路及上述第2放大電路輸出；及基準電壓產生電路，其產生上述複數個基準電壓，並對上述D/A轉換電路輸出；且於對上述源極線輸出負極性之驅動電壓之期間即第1期間，上述放大電路對上述源極線輸出上述負極性之驅動電壓，於對上述源極線輸出正極性之驅動電壓之期間即第2期間，上述第2放大電路對上述源極線輸出上述正極性之驅動電壓。
如此一來，無需產生負極性之灰階電壓之D/A轉換電路及基準電壓產生電路，因此，可使電路構成簡化，從而可縮小電路所占之面積 等。
又，於本發明之另一態樣中，上述第2放大電路亦可包括：第2運算放大器，其於第1輸入端子連接有第2基準節點；第3電容器，其設置於第3節點與上述第2基準節點之間；第4電容器，其設置於第4節點與上述第2基準節點之間；第6開關元件，其設置於上述第3節點與上述輸入電壓之輸入節點之間；第7開關元件，其設置於上述第3節點與上述第1類比基準電壓之供給節點之間；第8開關元件，其設置於上述第4節點與第2輸出電壓之輸出節點之間；第9開關元件，其設置於上述第4節點與上述第1類比基準電壓之供給節點之間；及第10開關元件，其設置於上述第2輸出電壓之輸出節點與上述第2基準節點之間；且上述第2輸入電壓係於上述第1電壓與上述第2電壓之間變化之電壓，對上述第2運算放大器供給上述第1電壓及上述第2電壓作為電源電壓。
如此一來，藉由將第3、第4電容器之電容及第1類比基準電壓設定為適當之值，第2放大電路可相對於輸入電壓而輸出所期望之第2輸出電壓。
本發明之一態樣係關於一種電路裝置，其包括：電壓產生電路，其產生並輸出於第1電壓與較上述第1電壓高之第2電壓之間變化之第1供給電壓，且產生並輸出於上述第2電壓與較上述第2電壓高之第3電壓之間變化之第2供給電壓；及信號產生電路，其具有反相器，該反相器被供給上述第1供給電壓作為低電位側電源，且被供給上述第2供給電壓作為高電位側電源，且上述第2電壓被輸入至閘極；且上述電壓產生電路基於狀態切換信號而設定為第1狀態或第2狀態，於上述第1狀態中，輸出上述第1電壓之電壓位準作為上述第1供給電壓，輸出上述第2電壓之電壓位準作為上述第2供給電壓，於上述第2狀態中，輸出上述第2電壓之電壓位準作為上述第1供給電壓，輸出上述第 3電壓之電壓位準作為上述第2供給電壓，上述信號產生電路於上述電壓產生電路為上述第1狀態之情形時，輸出上述第1電壓之電壓位準之信號，於上述電壓產生電路為上述第2狀態之情形時，輸出上述第3電壓之電壓位準之信號。
根據本發明之一態樣，可基於狀態切換信號而切換第1供給電壓及第2供給電壓之電壓位準。又，可基於狀態切換信號而切換信號產生電路之輸出電壓。
又，於本發明之一態樣中，構成上述反相器之電晶體之耐壓，亦可小於上述第1電壓與上述第3電壓之差。
如此一來，例如，可不使用耐壓大於第1電壓與第3電壓之差之高耐壓之電晶體而構成信號產生電路。
又，於本發明之一態樣中，上述電壓產生電路亦可包括：第1反相器，其被供給上述第1電壓作為低電位側電源，被供給上述第2電壓作為高電位側電源，且輸出上述第1供給電壓；及第2反相器，其被供給上述第2電壓作為低電位側電源，被供給上述第3電壓作為高電位側電源，且輸出上述第2供給電壓；且於上述第1狀態下，上述第2電壓之電壓位準之信號輸入至上述第1反相器，上述第3電壓之電壓位準之信號輸入至上述第2反相器，於上述第2狀態下，上述第1電壓之電壓位準之信號輸入至上述第1反相器，上述第2電壓之電壓位準之信號輸入至上述第2反相器。
如此一來，於第1狀態下，第1反相器可輸出第1電壓之電壓位準，第2反相器可輸出第2電壓之電壓位準。又，於第2狀態下，第1反相器可輸出第2電壓之電壓位準，第2反相器可輸出第3電壓之電壓位準。
又，於本發明之一態樣中，構成上述第1反相器及上述第2反相器之電晶體之耐壓，亦可小於上述第1電壓與上述第3電壓之差。
如此一來，不使用例如耐壓大於第1電壓與第3電壓之差之高耐壓之電晶體而可構成電壓產生電路。
又，於本發明之一態樣中，亦可為上述信號產生電路為輸出控制開關元件之接通．斷開之開關控制信號之開關控制信號產生電路，上述電壓產生電路為對構成上述開關元件之電晶體之P型井輸出上述第1供給電壓，對構成上述開關元件之上述電晶體之N型井輸出上述第2供給電壓之井電位產生電路，上述電壓產生電路基於上述狀態切換信號而自上述第1狀態切換為上述第2狀態，自上述第2狀態切換為上述第1狀態，藉此切換上述P型井之電位及上述N型井之電位。
如此一來，可防止對構成開關元件之電晶體施加第1電壓與第3電壓之差之電壓，因此，不使用例如耐壓大於第1電壓與第3電壓之差之高耐壓之電晶體而可構成開關元件。
又，於本發明之一態樣中，亦可為上述電壓產生電路於自上述第1狀態向上述第2狀態切換時、及自上述第2狀態向上述第1狀態切換時，輸出上述第1電壓與上述第2電壓之中間之電壓即第1中間電壓作為上述第1供給電壓，輸出上述第2電壓與上述第3電壓之中間之電壓即第2中間電壓作為上述第2供給電壓。
如此一來，電壓產生電路可使第1供給電壓及第2供給電壓階段性地變化，因此，可防止因P型井之電位切換與N型井之電位切換之時序之偏差導致施加超過電晶體之耐壓之電壓。
本發明之另一態樣係關於一種源極驅動器，其係驅動光電面板之源極線者，且包含上述任一項所記載之電路裝置。
根據本發明之另一態樣，不使用例如耐壓大於第1電壓與第3電壓之差之高耐壓之電晶體而可構成源極驅動器。
又，於本發明之另一態樣中，亦可包括：驅動信號輸出端子，其輸出驅動上述源極線之驅動信號；及驅動電路，其對上述驅動信號 輸出端子輸出上述驅動信號；且上述驅動電路包括：第1開關元件及第2開關元件，其等各自之一端共用連接於上述驅動信號輸出端子，並基於上述信號產生電路所輸出之開關控制信號而分別接通．斷開；第1放大電路，其對上述第1開關元件之另一端輸出負極性之上述驅動信號；及第2放大電路，其對上述第2開關元件之另一端輸出正極性之上述驅動信號；且於對上述源極線輸出負極性之上述驅動信號之期間即第1期間，上述電壓產生電路被設定為上述第1狀態，上述第1開關元件成為接通，於對上述源極線輸出正極性之上述驅動信號之期間即第2期間，上述電壓產生電路被設定為上述第2狀態，上述第2開關元件成為接通，上述電壓產生電路對構成上述第1開關元件及上述第2開關元件之電晶體之P型井輸出上述第1供給電壓，對上述電晶體之N型井輸出上述第2供給電壓。
如此一來，可於第1期間與第2期間切換構成第1、第2開關元件之電晶體之P型井及N型井之各自之電位。
又，於本發明之另一態樣中，亦可為上述第1開關元件具有第1P型電晶體及第1N型電晶體，上述第2開關元件具有第2P型電晶體及第2N型電晶體，且於上述電壓產生電路為上述第1狀態之情形時，上述第1P型電晶體及上述第2P型電晶體之各自之N型井之電位被設定為上述第2電壓之電壓位準，上述第1N型電晶體及上述第2N型電晶體之各自之P型井之電位被設定為上述第1電壓之電壓位準，於上述電壓產生電路為上述第2狀態之情形時，上述第1P型電晶體及上述第2P型電晶體之各自之N型井之電位被設定為上述第3電壓之電壓位準，上述第1N型電晶體及上述第2N型電晶體之各自之P型井之電位被設定為上述第2電壓之電壓位準。
如此一來，可防止對構成第1、第2開關元件之電晶體施加第1電壓與第3電壓之差之電壓，因此，不使用例如耐壓大於第1電壓與第3 電壓之差之高耐壓之電晶體而可構成第1、第2開關元件。
又，於本發明之另一態樣中，亦可為構成上述第1開關元件及上述第2開關元件之電晶體之P型井與構成上述信號產生電路之電晶體之P型井由共用之P型井形成，構成上述第1開關元件及上述第2開關元件之電晶體之N型井與構成上述信號產生電路之電晶體之N型井由共用之N型井形成。
如此一來，藉由使第1、第2開關元件及信號產生電路之P型井、N型井分別為共用，可進行有效率之佈局。
又，於本發明之另一態樣中，亦可包含第1驅動電路區塊~第n(n為2以上之整數)驅動電路區塊，上述第1驅動電路區塊~上述第n驅動電路區塊之各驅動區塊，包括複數個上述驅動電路、上述電壓產生電路、及上述信號產生電路。
如此一來，可將P型井及N型井分割為複數個區塊，且針對每個區塊設定井電位，因此，可抑制閉鎖之產生等。
又，於本發明之另一態樣中，於上述第1驅動電路區塊~上述第n驅動電路區塊之各自之上述電壓產生電路自上述第1狀態切換為上述第2狀態、或自上述第2狀態切換為上述第1狀態之情形時，上述第1驅動電路區塊~上述第n驅動電路區塊中之第j+1(j為1≦j≦n-1之整數)驅動電路區塊之上述電壓產生電路，亦可較第j驅動電路區塊之上述電壓產生電路延遲特定時間而進行切換。
如此一來，可對各區塊之井電位切換之時序設置時間差，因此，可抑制閉鎖之產生等。
本發明之另一態樣係關於一種包含上述記載之源極驅動器之光電裝置。
本發明之另一態樣係關於一種包含上述記載之光電裝置之電子機器。
100‧‧‧放大電路(負極性電壓用放大電路)
200‧‧‧源極驅動器
210‧‧‧放大電路(正極性電壓用放大電路)
220‧‧‧D/A轉換電路
230‧‧‧基準電壓產生電路
240‧‧‧位準偏移器
400‧‧‧比較例之源極驅動器
411‧‧‧正極性電壓用放大電路
412‧‧‧負極性電壓用放大電路
421‧‧‧正極性電壓用D/A轉換電路
422‧‧‧負極性電壓用D/A轉換電路
431‧‧‧正極性基準電壓產生電路
432‧‧‧負極性基準電壓產生電路
441‧‧‧正極性電壓用位準偏移器
442‧‧‧負極性電壓用位準偏移器
1100‧‧‧電路裝置
1110‧‧‧電壓產生電路
1120‧‧‧信號產生電路
1200‧‧‧源極驅動器
1210‧‧‧驅動電路
1500‧‧‧光電裝置
1510‧‧‧光電面板
1530‧‧‧閘極驅動器
1540‧‧‧控制器
1550‧‧‧電源電路
1700‧‧‧投影式顯示裝置
1710‧‧‧顯示資訊輸出源
1720‧‧‧顯示資訊處理電路
1750‧‧‧時脈產生電路
1760‧‧‧電源電路
A1~A4、B1~B4‧‧‧控制信號
AMP1、AMP2‧‧‧放大電路
BLK1~BLKn‧‧‧驅動電路區塊
C1‧‧‧第1電容器之電容
C2‧‧‧第2電容器之電容
C3‧‧‧第3電容器CA3之電容值
C4‧‧‧第4電容器CA4之電容值
CA1、CA2‧‧‧電容器
CA3‧‧‧第3電容器
CA4‧‧‧第4電容器
CLij‧‧‧液晶電容
CNTL‧‧‧控制電路
CSij‧‧‧輔助電容
DLY1‧‧‧第1延遲電路
DLY2‧‧‧第2延遲電路
G1~Gm‧‧‧閘極線
IN‧‧‧輸入節點
INV1‧‧‧第1反相器
INV2‧‧‧第2反相器
INV11~INV16、INV21~INV23‧‧‧反相器
LS1、LS2‧‧‧偏移電路
LVST‧‧‧位準偏移器
N1‧‧‧節點
N2‧‧‧第2節點
N3‧‧‧第3節點
N4‧‧‧第4節點
NA1~NAn‧‧‧電壓分割節點
NEG‧‧‧基準節點
NEG2‧‧‧第2基準節點
NQ‧‧‧輸出電壓VQ之輸出節點
NQ2‧‧‧第2輸出電壓VQ2之輸出節點
NVIN‧‧‧輸入節點
NVN‧‧‧供給節點
NVP‧‧‧供給節點
NWL1、NWL2‧‧‧N型井
OB1‧‧‧第1輸出電路
OB2‧‧‧第2輸出電路
OP‧‧‧運算放大器
OP2‧‧‧第2運算放大器
PEij‧‧‧像素電極
POL‧‧‧狀態切換信號
PS、PS1~PS3m‧‧‧驅動信號輸出端子
PWL1、PWL2‧‧‧P型井
Q‧‧‧輸出節點
Q1~Q4、Q1'~Q4'‧‧‧電荷
R0~Rn‧‧‧電阻電路(可變電阻)
RA1~RA5‧‧‧電阻元件
S1~Sn‧‧‧源極線
SA1~SA6‧‧‧開關元件
SC‧‧‧開關控制信號
SDT、SDTN、SDTP‧‧‧經位準偏移之灰階資料
SOUT‧‧‧輸出端子
SW1~SW12、SWA1~SWA4‧‧‧開關元件
SWN、SWP‧‧‧開關元件
T1~T6‧‧‧期間
TA1‧‧‧負極性期間
TA2‧‧‧正極性期間
TA3‧‧‧負極性期間
TN1、TN2‧‧‧N型電晶體
TN11、TN12‧‧‧N型電晶體
TP1、TP2‧‧‧P型電晶體
TP11、TP12‧‧‧P型電晶體
V1‧‧‧第1電源電壓
V2‧‧‧第2電源電壓
V3‧‧‧第3電源電壓
V4‧‧‧第4電源電壓
VA‧‧‧基準電壓
VA1~VAn‧‧‧基準電壓
VAN1~VANn‧‧‧負極性基準電壓
VAP1~VAPn‧‧‧正極性基準電壓
VCOM‧‧‧對向電極
VD‧‧‧第2供給電壓
VD1‧‧‧供給電壓
VD2‧‧‧供給電壓
VDH‧‧‧高電位側電源電壓
VDH2‧‧‧高電位側電源電壓
VDL‧‧‧低電位側電源電壓
VDL2‧‧‧低電位側電源電壓
VGMH‧‧‧高電位側電源
VGML‧‧‧低電位側電源
VIN‧‧‧輸入電壓
VINN‧‧‧負極性輸入電壓
VINP‧‧‧正極性輸入電壓
VM1‧‧‧第1中間電壓
VM2‧‧‧第2中間電壓
VN‧‧‧第2類比基準電壓
VP‧‧‧第1類比基準電壓
VQ‧‧‧輸出電壓
VQ2‧‧‧第2輸出電壓
VS‧‧‧第1供給電壓
VS1‧‧‧供給電壓
VS2‧‧‧供給電壓
VSN‧‧‧負極性驅動電壓
VSP‧‧‧正極性驅動電壓
XIN‧‧‧輸入節點
圖1係放大電路之構成例。
圖2(A)、圖2(B)係說明放大電路之初始化期間之動作之圖。
圖3(A)、圖3(B)係說明放大電路之輸出期間之動作之圖。
圖4係放大電路之電壓波形之一例。
圖5係比較例之源極驅動器之基本構成例。
圖6係源極驅動器之基本構成例。
圖7(A)係正極性電壓用放大電路之構成例。圖7(B)、圖7(C)係說明正極性電壓用放大電路之初始化期間及輸出期間之動作之圖。
圖8係正極性電壓用放大電路之電壓波形之一例。
圖9(A)、圖9(B)係說明基準電壓VA之圖。
圖10係基準電壓產生電路之構成例。
圖11係電阻電路之構成例。
圖12係電路裝置之基本構成例。
圖13係電壓產生電路之第1構成例。
圖14係位準偏移器之構成例。
圖15係信號產生電路之構成例。
圖16係比較例之源極驅動器之構成例(輸出負極性之驅動信號之情形)。
圖17係比較例之源極驅動器之構成例(輸出正極性之驅動信號之情形)。
圖18係源極驅動器之第1構成例。
圖19(A)、圖19(B)係說明開關元件之動作之圖。
圖20係電壓產生電路之第2構成例。
圖21係電壓產生電路之第2構成例中之各信號波形之一例。
圖22係源極驅動器之佈局之一例。
圖23係源極驅動器之第2構成例。
圖24係光電裝置之基本構成例。
圖25係電子機器之基本構成例。
以下，對本發明之較佳之實施形態詳細地進行說明。再者，以下所說明之本實施形態並非不當地限定申請專利範圍所記載之本發明之內容者，本實施形態所說明之所有構成未必必須作為本發明之解決方法。
1.放大電路
圖1表示本實施形態之放大電路100之構成例。本實施形態之放大電路100包括運算放大器OP、第1、第2電容器CA1、CA2及第1~第5開關元件SW1~SW5。再者，本實施形態之放大電路100並不限定於圖1之構成，可實施省略其構成要素之一部分、或置換為其他構成要素、或追加其他構成要素等各種變形。
如下述般，本實施形態之放大電路100例如於點反轉驅動之驅動光電面板(例如液晶面板等)之源極線之源極驅動器中，可用作將負極性之驅動信號放大並對源極線輸出之放大電路。
於運算放大器OP之反轉輸入端子(-)(廣義而言為第1輸入端子)連接有基準節點NEG，於非反轉輸入端子(+)(廣義而言為第2輸入端子)連接有第2類比基準電壓VN之供給節點NVN。又，對運算放大器OP供給高電位側電源電壓VDH(廣義而言為第1電源電壓)及低電位側電源電壓VDL(廣義而言為第2電源電壓)。運算放大器OP之輸出端子連接於輸出電壓VQ之輸出節點NQ。
第1電容器CA1設置於第1節點N1與基準節點NEG之間。第1電容器CA1由例如金屬-絕緣體-金屬電容器構成，其耐壓大於下述第2電壓V2與第3電壓V3之差。例如，於第2電壓V2為0V、第3電壓V3為-5V 之情形時，第1電容器CA1之耐壓大於5V。
金屬-絕緣體-金屬電容器(MIM電容器)係如下電容器，即，電容器之第1電極由第1金屬層(例如鋁層)形成，第2電極由第2金屬層形成，第1、第2電極之間之絕緣體由第1、第2金屬層之間之層間絕緣層形成。
第2電容器CA2設置於第2節點N2與基準節點NEG之間。亦能以與第1電容器CA1相同之構造、即，由金屬-絕緣體-金屬電容器構成第2電容器CA2。
第1開關元件SW1設置於第1節點N1與輸入電壓VIN之輸入節點NVIN之間。第2開關元件SW2設置於第1節點N1與第1類比基準電壓VP之供給節點NVP之間。
第3開關元件SW3設置於第2節點N2與輸出電壓VQ之輸出節點NQ之間。第4開關元件SW4設置於第2節點N2與第2類比基準電壓VN之供給節點NVN之間。第5開關元件SW5設置於輸出電壓VQ之輸出節點NQ與基準節點NEG之間。
該等開關元件SW1~SW5可由例如CMOS(complementary metal oxide semiconductor，互補金氧半導體)之電晶體構成。具體而言，可由包含P型電晶體與N型電晶體之傳輸閘(transfer gate)構成。而且，該等電晶體藉由來自未圖示之開關控制信號產生電路之開關控制信號而接通．斷開。
輸入電壓VIN係於第1電壓V1與第2電壓V2之間變化之電壓。第1類比基準電壓VP係第1電壓V1與第2電壓V2之間之直流電壓。又，第2類比基準電壓VN係第2電壓V2與第3電壓V3之間之直流電壓。運算放大器OP之高電位側電源電壓VDH係第2電壓V2及第3電壓V3中之高電位側之電壓，低電位側電源電壓VDL係第2電壓V2及第3電壓V3中之低電位側之電壓。
此處，第1電壓V1、第2電壓V2及第3電壓V3係互不相同之電壓，第2電壓V2係第1電壓V1與第3電壓V3之間之電壓。例如，可將第1電壓V1設為5V、將第2電壓V2設為0V、將第3電壓V3設為-5V。於此情形時，輸入電壓VIN係於5V(第1電壓)與0V(第2電壓)之間變化之電壓，第1類比基準電壓VP係5V(第1電壓)與0V(第2電壓)之間之直流電壓。又，第2類比基準電壓VN係0V(第2電壓)與-5V(第3電壓)之間之直流電壓。運算放大器OP之高電位側電源電壓VDH為0V(第2電壓)，低電位側電源電壓VDL為-5V(第3電壓)。
圖2(A)、圖2(B)係說明本實施形態之放大電路100之初始化期間之動作之圖。如圖2(A)所示，於初始化期間，第2、第4、第5開關元件SW2、SW4、SW5成為接通，其他開關元件SW1、SW3成為斷開。
於初始化期間，開關元件SW2成為接通，藉此，其一端電性連接於基準節點NEG之第1電容器CA1之另一端設定為第1類比基準電壓VP。同樣，開關元件SW4成為接通，藉此，其一端電性連接於基準節點NEG之第2電容器CA2之另一端設定於第2類比基準電壓VN。又，作為反饋開關元件之開關元件SW5成為接通，藉此，運算放大器OP之輸出被反饋至反轉輸入端子，藉由運算放大器OP之虛短路功能而將基準節點NEG設定為第2類比基準電壓VN。
如圖2(B)所示，若將第1電容器CA1之電容值(電容值)設為C1、將第2電容器CA2之電容值設為C2，則於初始化期間，儲存於電容器CA1之電荷Q1以下式賦予。
Q1=C1．(VP-VN) (1)
又，儲存於電容器CA2之電荷Q2以下式賦予。
Q2=C2．(VN-VN)=0 (2)
圖3(A)、圖3(B)係說明本實施形態之放大電路100之輸出期間之動作之圖。如圖3(A)所示，於輸出期間，第1開關元件SW1及第3開關 元件SW3成為接通，其他開關元件SW2、SW4、SW5成為斷開。
於輸出期間，開關元件SW1成為接通，藉此，一端連接於基準節點NEG之第1電容器CA1之另一端設定為輸入電壓VIN。又，開關元件SW3成為接通，藉此，一端連接於基準節點NEG之第2電容器CA2之另一端設定為輸出電壓VQ(OP之輸出)。
如圖3(B)所示，於輸出期間儲存於電容器CA1之電荷Q1'以下式賦予。
Q1'=C1．(VIN-VN) (3)
又，儲存於電容器CA2之電荷Q2'以下式賦予。
Q2'=C2．(VN-VQ) (4)
基準節點NEG於輸出期間被設定為高阻抗狀態，因此，儲存於基準節點NEG之電荷得以守恆。即，儲存於基準節點NEG之電荷於初始化期間與輸出期間變得相等。
因此，根據電荷守恆定律，下式成立。
-Q1+Q2=-Q1'+Q2' (5)
將式(1)~式(4)代入至式(5)，獲得下式。
-C1．(VP-VN)=-C1．(VIN-VN)+C2．(VN-VQ) (6)
根據式(6)，輸出電壓VQ以下式賦予。
VQ=VN-(C1/C2)．(VIN-VP) (7)
此處，於C1=C2之情形時成為下式。
VQ=VN-VIN+VP (8)
例如，於第1類比基準電壓VP=2.5V、第2類比基準電壓VN=-2.5V，且輸入電壓VIN=0V~5V之情形時，成為輸出電壓VQ=0V~-5V。
如此，根據本實施形態之放大電路100，可接受正極性之輸入電壓VIN，而輸出負極性之輸出電壓VQ。此處，所謂正極性之電壓、 負極性之電壓係高於某基準電壓之電壓或低於某基準電壓之電壓，基準電壓亦可並非為0V。於點反轉驅動之驅動光電面板(例如液晶面板等)之源極線之源極驅動器中，藉由使用本實施形態之放大電路100，可接受正極性之灰階電壓(輸入電壓)而輸出負極性之灰階電壓，因此，如下述般，無需負極性用灰階電壓產生電路或負極性用D/A轉換電路等，可使源極驅動器之電路構成簡化等。
自圖3(B)可知，對第1電容器CA1施加輸入電壓VIN與第2類比基準電壓VN之差之電壓。例如，於輸入電壓VIN=5V、第2類比基準電壓VN=-2.5V之情形時，施加7.5V之電壓。因此，第1電容器CA1之耐壓必須高於輸入電壓VIN與第2類比基準電壓VN之差之電壓之最大值。
另一方面，對第2電容器CA2施加第2類比基準電壓VN與輸出電壓VQ之差之電壓。例如，於輸出電壓VQ=0V、第2類比基準電壓VN=-2.5V之情形時，施加2.5V之電壓。又，於輸出電壓VQ=-5V、第2類比基準電壓VN=-2.5V之情形時，亦施加2.5V之電壓。如此，第2電容器CA2之耐壓亦可低於第1電容器CA1。
構成開關元件SW1~SW5及運算放大器OP之電晶體之耐壓可小於第1電壓V1與第3電壓V3之差，且大於第2電壓V2與第3電壓V3之差。例如，於將第1電壓V1設為5V、將第2電壓V2設為0V、將第3電壓V3設為-5V之情形時，上述電晶體之耐壓亦可小於10V，且大於5V。
如此，根據本實施形態之放大電路100，例如，可藉由具有6V左右之耐壓之中等耐壓之電晶體構成電路。中等耐壓之電晶體與例如具有10V以上之耐壓之高耐壓之電晶體相比，元件面積較小，驅動能力亦較高。因此，根據本實施形態之放大電路100，能以較小之面積實現驅動能力較高之放大電路。
圖4中表示本實施形態之放大電路100中之電壓波形之一例。圖4中，表示利用電路模擬之輸入電壓VIN、輸出電壓VQ、基準節點NEG之電壓V(NEG)之波形。此處表示第1電容器CA1之電容值C1與第2電容器CA2之電容值C2相等，且第1類比基準電壓VP為2.5V、第2類比基準電壓VN為-2.5V之情形。
如圖4所示，於初始化期間，開關元件SW5成為接通，因此，輸出電壓VQ變得與基準節點之電壓V(NEG)(圖4中-2.5V)相等。而且，於輸出期間，於輸入電壓VIN為1V之情形時，輸出電壓VQ成為-1V，於輸入電壓VIN為4.2V之情形時，輸出電壓VQ成為-4.2V。該結果與於式(8)中設為VP=2.5V、VN=-2.5V之情形之值一致。
2.源極驅動器
於圖5中，作為比較例，表示不使用本實施形態之放大電路100之源極驅動器400之基本構成例。圖5中，表示驅動一個源極線之電路，但驅動其他源極線之電路亦為相同構成，因此，省略圖示。
比較例之源極驅動器400包含正極性電壓用放大電路411、正極性電壓用D/A轉換電路421、正極性基準電壓產生電路431、正極性電壓用位準偏移器441、負極性電壓用放大電路412、負極性電壓用D/A轉換電路422、負極性基準電壓產生電路432、負極性電壓用位準偏移器442、及開關元件SWP、SWN。
正極性電壓用放大電路411接受正極性輸入電壓VINP並輸出正極性驅動電壓VSP。正極性電壓用放大電路411例如可包含使用運算放大器之電壓隨動器(Voltage Follower)。
正極性電壓用D/A轉換電路421接受經位準偏移之灰階資料SDTP及正極性基準電壓VAP1~VAPn(n為灰階數)，並對正極性電壓用放大電路411輸出正極性基準電壓VAP1~VAPn中之與灰階資料SDTP對應 之電壓。
正極性基準電壓產生電路431產生正極性基準電壓VAP1~VAPn，並對正極性電壓用D/A轉換電路421輸出。
正極性電壓用位準偏移器441接受灰階資料DT，使灰階資料DT之電壓位準偏移，並對正極性電壓用D/A轉換電路421輸出經位準偏移之灰階資料SDTP。
負極性電壓用放大電路412接受負極性輸入電壓VINN而輸出負極性驅動電壓VSN。負極性電壓用放大電路412例如可包含使用運算放大器之電壓隨動器。
負極性電壓用D/A轉換電路422接受經位準偏移之灰階資料SDTN及負極性基準電壓VAN1~VANn，並對負極性電壓用放大電路412輸出負極性基準電壓VAN1~VANn中之與灰階資料SDTN對應之電壓。
負極性基準電壓產生電路432產生負極性基準電壓VAN1~VANn，並對負極性電壓用D/A轉換電路422輸出。
負極性電壓用位準偏移器442接受灰階資料DT，使灰階資料DT之電壓位準偏移，並對負極性電壓用D/A轉換電路422輸出經位準偏移之灰階資料SDTN。
於輸出正極性驅動電壓之正極性期間，開關元件SWP成為接通，正極性電壓用放大電路411之輸出電壓即正極性驅動電壓VSP被輸出至輸出端子SOUT。
於輸出負極性驅動電壓之負極性期間，開關元件SWN成為接通，負極性電壓用放大電路412之輸出電壓即負極性驅動電壓VSN被輸出至輸出端子SOUT。
正極性驅動電壓VSP例如為0~5V之範圍，與此對應，正極性輸入電壓VINP、經位準偏移之灰階資料SDTP及正極性基準電壓VAP1~VAPn亦為0~5V之範圍。另一方面，負極性驅動電壓VSN例如為0~ -5V，與此對應，負極性輸入電壓VINN、經位準偏移之灰階資料SDTN及負極性基準電壓VAN1~VANn亦為0~-5V之範圍。
如此，於比較例之源極驅動器400中，動作之電壓範圍於正極性用電路與負極性用電路不同，因此，無法使兩者之電路之全部或一部分共用化。其結果，電路所占之面積變大。
又，負極性電壓用位準偏移器442使例如0~1.8V之電壓範圍之灰階資料DT位準偏移為例如0~-5V之電壓範圍之灰階資料SDTN，因此，必須由例如10V以上之耐壓(高耐壓)之電晶體構成。由於高耐壓之電晶體之元件之面積大於中等耐壓(例如6V左右之耐壓)之電晶體，故而電路所占之面積進一步變大。
於圖6表示本實施形態之源極驅動器200之基本之構成例。本實施形態之源極驅動器200包括正極性電壓用放大電路210(廣義而言為第2放大電路)、負極性電壓用放大電路100、D/A轉換電路220、基準電壓產生電路230、位準偏移器240、及開關元件SWP、SWN。再者，本實施形態之源極驅動器200並不限定於圖6之構成，可實施省略其構成要素之一部分、或置換為其他構成要素、或追加其他構成要素等各種變形。
於圖6表示驅動一個源極線之電路，但由於驅動其他源極線之電路亦為相同構成，故而省略圖示。
正極性電壓用放大電路210接受輸入電壓VIN而輸出正極性驅動電壓VSP。正極性電壓用放大電路210例如可包含使用運算放大器之電壓隨動器。或者，如下述般，可形成與本實施形態之放大電路100類似之電路構成。於點反轉驅動中之正極性期間(廣義而言為第2期間)，正極性電壓用放大電路210驅動光電面板之源極線。
負極性電壓用放大電路100接受輸入電壓VIN而輸出負極性驅動電壓VSN。負極性電壓用放大電路100使用上述本實施形態之放大電 路100(圖1)。由於已對放大電路100進行了說明，故而此處省略詳細之說明。於點反轉驅動中之負極性期間(廣義而言為第1期間)，負極性電壓用放大電路100驅動光電面板之源極線。
D/A轉換電路220接受經位準偏移之灰階資料SDT及基準電壓VA1~VAn(n為灰階數)，並對正極性電壓用放大電路210及負極性電壓用放大電路100輸出基準電壓VA1~VAn中之與灰階資料SDT對應之電壓。
基準電壓產生電路230產生基準電壓VA1~VAn，並對D/A轉換電路220輸出。再者，亦可不使基準電壓產生電路230包含於源極驅動器200，而將其設置於外部。
位準偏移器240接受灰階資料DT，使灰階資料DT之電壓位準偏移，並對D/A轉換電路220輸出經位準偏移之灰階資料SDT。灰階資料DT之電壓位準例如為0~1.8V，經位準偏移之灰階資料SDT之電壓位準為0~5V。
於輸出正極性驅動電壓之正極性期間，開關元件SWP成為接通，正極性電壓用放大電路210之輸出電壓即正極性驅動電壓VSP被輸出至輸出端子SOUT。
於輸出負極性驅動電壓之負極性期間，開關元件SWN成為接通，負極性電壓用放大電路100之輸出電壓即負極性驅動電壓VSN被輸出至輸出端子SOUT。
正極性驅動電壓VSP例如為0~5V之範圍，負極性驅動電壓VSN例如為0~-5V。輸入電壓VIN、經位準偏移之灰階資料SDT及基準電壓VA1~VAn為0~5V之範圍。
如此，根據本實施形態之源極驅動器200，放大電路100可接受正極性電壓之輸入電壓VIN而輸出負極性驅動電壓VSN，因此，無需負極性用D/A轉換電路及基準電壓產生電路。其結果，可縮小電路所 占之面積。又，亦無需包含高耐壓之電晶體之負極性用位準偏移器，可由中等耐壓之電晶體構成電路，因此，可進一步縮小電路所占之面積。
圖7(A)表示用於本實施形態之源極驅動器200之正極性電壓用放大電路210(廣義而言為第2放大電路)之構成例。正極性電壓用放大電路210包括第2運算放大器OP2、第3電容器CA3、第4電容器CA4及第6~第10開關元件SW6~SW10。再者，本實施形態之正極性電壓用放大電路210並不限定於圖7(A)之構成，可實施省略其構成要素之一部分、或置換為其他構成要素、或追加其他構成要素等各種變形。
於第2運算放大器OP2之反轉輸入端子(-)(廣義而言為第1輸入端子)連接有第2基準節點NEG2，於非反轉輸入端子(+)(廣義而言為第2輸入端子)連接有第1類比基準電壓VP之供給節點NVP。又，對運算放大器OP2供給高電位側電源電壓VDH2(廣義而言為第1電源電壓)及低電位側電源電壓VDL2(廣義而言為第2電源電壓)。運算放大器OP2之輸出端子連接於第2輸出電壓VQ2之輸出節點NQ2。
第3電容器CA3設置於第3節點N3與基準節點NEG2之間。第3電容器CA3可由例如金屬-絕緣體-金屬電容器構成。
第4電容器CA4設置於第4節點N4與基準節點NEG2之間。第4電容器CA4可由例如金屬-絕緣體-金屬電容器構成。
第6開關元件SW6設置於第3節點N3與輸入電壓VIN之輸入節點NVIN之間。第7開關元件SW7設置於第3節點N3與第1類比基準電壓VP之供給節點NVP之間。
第8開關元件SW8設置於第4節點N4與輸出電壓VQ2之輸出節點NQ2之間。第9開關元件SW9設置於第4節點N4與第1類比基準電壓VP之供給節點NVP之間。第10開關元件SW10設置於輸出電壓VQ2之輸出節點NQ2與基準節點NEG2之間。
運算放大器OP2之高電位側電源電壓VDH2係上述第1電壓V1及第2電壓V2中之高電位側之電壓，低電位側電源電壓VDL2係第1電壓V1及第2電壓V2中之低電位側之電壓。例如，於第1電壓V1為5V、第2電壓V2為0V、第3電壓V3為-5V之情形時，第2運算放大器OP2之高電位側電源電壓VDH2為5V，低電位側電源電壓VDL2為0V。
圖7(B)、圖7(C)係說明正極性電壓用放大電路210之初始化期間及輸出期間之動作之圖。
於初始化期間，開關元件SW7、SW9、SW10成為接通，其他開關元件SW6、SW8成為斷開。與上述放大電路100同樣，藉由運算放大器OP2之虛短路功能，而將基準節點NEG2設定為第1類比基準電壓VP。
如圖7(B)所示，若將第3電容器CA3之電容值(電容值)設為C3、將第4電容器CA4之電容值設為C4，則於初始化期間，儲存於電容器CA3之電荷Q3以下式賦予。
Q3=C3．(VP-VP)=0 (9)
又，儲存於電容器CA2之電荷Q2以下式賦予。
Q4=C4．(VP-VP)=0 (10)
於輸出期間，SW6、SW8成為接通，其他開關元件SW7、SW9、SW10成為斷開。藉由使開關元件SW6接通，一端連接於基準節點NEG2之第3電容器CA3之另一端被設定為輸入電壓VIN。又，藉由使開關元件SW8接通，一端連接於基準節點NEG2之第4電容器CA4之另一端被設定為輸出電壓VQ2(OP2之輸出)。
如圖7(C)所示，於輸出期間，儲存於電容器CA3之電荷Q3'以下式賦予。
Q3'=C3．(VIN-VP) (11)
又，儲存於電容器CA4之電荷Q4'以下式賦予。
Q4'=C4．(VP-VQ2) (12)
基準節點NEG2於輸出期間被設定為高阻抗狀態，因此，儲存於基準節點NEG2之電荷得以守恆。即，儲存於基準節點NEG2之電荷於初始化期間與輸出期間相等。
因此，根據電荷守恆定律，下式成立。
-Q3+Q4=-Q3'+Q4' (13)
將式(9)~式(11)代入至式(13)，獲得下式。
-C3．(VIN-VP)+C4．(VP-VQ2)=0 (14)
根據式(6)，輸出電壓VQ以下式賦予。
VQ2=VP-(C3/C4)．(VIN-VP) (15)
此處，於C3=C4之情形時成為下式。
VQ2=2．VP-VIN (16)
例如，於第1類比基準電壓VP=2.5V、且輸入電壓VIN=0V~5V之情形時，輸出電壓VQ2=5V~0V。
如此，於本實施形態之正極性電壓用放大電路210中，為了使輸入電壓VIN與輸出電壓VQ2反轉，如下述般，必須於正極性期間使灰階資料DT反轉。
於圖8表示正極性電壓用放大電路210之電壓波形之一例。於圖8中表示利用電路模擬之輸入電壓VIN、輸出電壓VQ2、及基準節點NEG2之電壓V(NEG2)之波形。此處表示第3電容器CA3之電容值C3與第4電容器CA4之電容值C4相等，且第1類比基準電壓VP為2.6V之情形。
如圖8所示，於初始化期間，開關元件SW10成為接通，因此，輸出電壓VQ2與基準節點之電壓V(NEG2)(圖8中2.6V)相等。而且，於輸出期間，於輸入電壓VIN為1V之情形時，輸出電壓VQ2成為4.2V，於輸入電壓VIN為4.2V之情形時，輸出電壓VQ2成為1V。其結 果，與在式(16)中設為VP=2.6V之情形之值一致。
圖9(A)、圖9(B)係說明利用本實施形態之源極驅動器200之基準電壓產生電路230產生之基準電壓VA(VAP1~VAPn)之圖。以下，為了使說明簡單，對電容器CA1、CA2之電容值相等、電容器CA3、CA4之電容值相等、第1類比基準電壓VP=2.5V、第2類比基準電壓VN=-2.5V之情形進行說明。
如上所述，根據圖7(A)所示之正極性電壓用放大電路210，相對於輸入電壓VIN而輸出輸出電壓VQ2=2．VP-VIN作為正極性驅動電壓VSP。另一方面，根據圖1所示之放大電路100(負極性電壓用放大電路)，相對於輸入電壓VIN，而輸出輸出電壓VQ=VN-VIN+VP作為負極性驅動電壓VSN。例如，於VP=2.5V、VN=-2.5V之情形時，成為VQ2=5-VIN、VQ=-VIN。因此，於正極性期間及負極性期間，必須使藉由基準電壓產生電路230產生之基準電壓VA不同。
於圖9(A)表示自源極驅動器200輸出之正極性驅動電壓VSP及負極性驅動電壓VSN之一例。於圖9(B)表示藉由基準電壓產生電路230產生之基準電壓VA之一例。
於正極性期間，藉由使灰階資料反轉，正極性電壓用放大電路210可接受圖9(B)之實線所示之基準電壓VA，而輸出圖9(A)之實線所示之灰階電壓VSP。例如，於256灰階之情形時，使於本來之灰階資料為0時反轉之灰階資料為255，使於本來之灰階資料為255時反轉之灰階資料為0。
於負極性期間，不使灰階資料反轉，負極性電壓用放大電路100可接受圖9(B)之虛線所示之基準電壓VA，而輸出圖9(A)之虛線所示之灰階電壓VSN。圖9(B)之虛線所示之基準電壓VA係使圖9(A)之虛線所示之灰階電壓VSN之極性反轉者。自圖9(B)可知，藉由基準電壓產生電路230產生之基準電壓VA於正極性期間與負極性期間不同。
於圖10表示基準電壓產生電路230之構成例。再者，本實施形態之基準電壓產生電路230並不限定於圖10之構成，可實施省略其構成要素之一部分、或置換為其他構成要素、或追加其他構成要素等各種變形。
階梯電阻電路12係設置於成為基準電壓之高電位側電源VGMH與低電位側電源VGML之間之電壓產生電路。階梯電阻電路12具有串聯連接之複數個電阻電路(可變電阻)R0~Rn(n為2以上之整數)，利用該等複數個電阻電路R0~Rn進行電阻分割而成之複數個電壓分割節點NA1~NAn之各者之電壓，作為基準電壓VA1~VAn輸出。電阻電路R0~Rn於正極性期間與負極性期間可分別設定為不同之電阻值。
於圖11表示電阻電路Ri(i為0≦i≦n之整數)之構成例。電阻電路Ri包含電阻元件RA1~RA5、及開關元件SWA1~SWA4。再者，本實施形態之電阻電路Ri並不限定於圖11之構成，可實施省略其構成要素之一部分、或置換為其他構成要素、或追加其他構成要素等各種變形。
藉由將開關元件SWA1~SWA4之各者接通．斷開，而可將電阻電路R0~Rn之各者之電阻值於正極性期間與負極性期間設定為不同之值。藉此，可產生如圖9(B)所示之於正極性期間與負極性期間不同之基準電壓VA1~VAn。該等開關元件SWA1~SWA4根據來自未圖示之開關控制信號產生電路之開關控制信號而接通．斷開。
再者，電阻電路Ri所具有之電阻元件之個數及開關元件之個數並不限定於圖11所示者。
如以上所說明般，根據本實施形態之源極驅動器200，負極性電壓用放大電路100可接受正極性電壓之輸入電壓而輸出負極性驅動電壓，因此，無需負極性用D/A轉換電路及基準電壓產生電路。其結果，可縮小電路所占之面積。又，亦無需包含高耐壓電晶體之負極性 用位準偏移器，可由中等耐壓電晶體構成電路，因此，可進一步縮小電路所占之面積。其結果，可減少設計成本或製造成本等。
其次，參照圖12~圖23對本發明之電路裝置及具備該電路裝置之源極驅動器之實施形態進行說明。再者，下述圖18所示之源極驅動器1200中之包含開關元件SW2、SW4、SW6之開關電路，相當於上述圖6所示之源極驅動器200之開關元件SWP。同樣地，下述圖18所示之源極驅動器1200中之包含開關元件SW1、SW3、SW5之開關電路，相當於上述圖6所示之源極驅動器200之開關元件SWN。又，下述圖18所示之源極驅動器1200中之第2放大電路AMP2，相當於上述圖6所示之源極驅動器200之正極性電壓用放大電路210。同樣地，下述圖18所示之源極驅動器1200中之第1放大電路AMP1，相當於上述圖6所示之源極驅動器200之負極性電壓用放大電路100。因此，下述圖18所示之驅動信號輸出端子PS，相當於上述圖6所示之輸出端子S0UT。
3.電路裝置
於圖12表示本實施形態之電路裝置1100之基本構成例。本實施形態之電路裝置1100包含電壓產生電路1110及信號產生電路1120。再者，本實施形態之電路裝置1100並不限定於圖12之構成，可實施省略其構成要素之一部分、或置換為其他構成要素、或追加其他構成要素等各種變形。
如下所述，信號產生電路1120係開關控制信號產生電路，該開關控制信號產生電路於藉由點反轉驅動而驅動光電面板之源極線之源極驅動器中，輸出控制切換正極性之驅動信號與負極性之驅動信號之開關元件之接通．斷開之開關控制信號SC。又，電壓產生電路1110係對構成開關元件之電晶體之P型井輸出第1供給電壓VS，對N型井輸出第2供給電壓VD之井電位產生電路。
電壓產生電路1110產生並輸出於作為第1電壓之第1電源電壓V1 與較第1電源電壓高之作為第2電壓之第2電源電壓V2之間變化之第1供給電壓VS，且產生並輸出於第2電源電壓V2與較第2電源電壓V2高之作為第3電壓之第3電源電壓V3之間變化之第2供給電壓VD。第1供給電壓VS係於第1電源電壓V1與第2電源電壓V2之間例如週期性地變化之電壓，第2供給電壓VD係於第2電源電壓V2與第3電源電壓V3之間例如週期性地變化之電壓。電壓產生電路1110基於狀態切換信號POL而設定為第1狀態或第2狀態。
具體而言，如圖12所示，於狀態切換信號POL為第2電源電壓V2之電壓位準之情形時，電壓產生電路110被設定為第1狀態，於狀態切換信號POL為第1電源電壓V1之電壓位準之情形時，電壓產生電路1110被設定為第2狀態。電壓產生電路1110於第1狀態下，輸出第1電源電壓V1之電壓位準作為第1供給電壓VS，輸出第2電源電壓V2之電壓位準作為第2供給電壓VD。又，電壓產生電路1110於第2狀態下，輸出第2電源電壓V2之電壓位準作為第1供給電壓VS，輸出第3電源電壓V3之電壓位準作為第2供給電壓VD。
如此，電壓產生電路1110基於狀態切換信號POL而自第1狀態切換為第2狀態，或自第2狀態切換為第1狀態，藉此，可切換P型井之電位及N型井之電位。
信號產生電路1120具有反相器，該反相器被供給第1供給電壓VS作為低電位側電源，被供給第2供給電壓VD作為高電位側電源，且第2電源電壓V2被輸入至閘極。如圖12所示，信號產生電路1120於電壓產生電路1110為第1狀態之情形時，輸出第1電源電壓V1之電壓位準之信號作為開關控制信號SC。又，於電壓產生電路1110為第2狀態之情形時，輸出第3電源電壓V3之電壓位準之信號作為開關控制信號SC。
第1電源電壓V1、第2電源電壓V2、第3電源電壓V3例如為V1=0 V、V2=5V、V3=10V。如下所述，於V1=0V、V2=5V、V3=10V之情形時，源極驅動器所輸出之正極性之驅動信號之電壓為5V至10V之範圍，負極性之驅動之電壓為0V至5V之範圍。再者，第1電源電壓V1、第2電源電壓V2、第3電源電壓V3並不限定於此，例如亦可為V1=-5V、V2=0V、V3=5V。
於圖13表示本實施形態之電壓產生電路1110之第1構成例。第1構成例之電壓產生電路1110包含第1反相器INV1、第2反相器INV2及位準偏移器LVST。再者，本實施形態之電壓產生電路1110並不限定於圖13之構成，可實施省略其構成要素之一部分、或置換為其他構成要素、或追加其他構成要素等各種變形。
第1反相器INV1被供給第1電源電壓V1作為低電位側電源，被供給第2電源電壓V2作為高電位側電源，且輸入狀態切換信號POL，而輸出第1供給電壓VS。具體而言，於狀態切換信號POL為第2電源電壓V2之電壓位準之情形時，即，為第1狀態之情形時，第1反相器INV1輸出第1電源電壓V1之電壓位準作為第1供給電壓VS。又，於狀態切換信號POL為第1電源電壓V1之電壓位準之情形時，即，為第2狀態之情形時，第1反相器INV1輸出第2電源電壓V2之電壓位準作為第1供給電壓VS。
第2反相器INV2被供給第2電源電壓V2作為低電位側電源，被供給第3電源電壓V3作為高電位側電源，且輸入位準偏移器LVST之輸出，而輸出第2供給電壓VD。具體而言，於狀態切換信號POL為第2電源電壓V2之電壓位準之情形時，即為第1狀態之情形時，位準偏移器LVST輸出第3電源電壓V3之電壓位準，第2反相器INV2輸出第2電源電壓V2之電壓位準作為第2供給電壓VD。又，於狀態切換信號POL為第1電源電壓V1之電壓位準之情形時，即為第2狀態之情形時，位準偏移器LVST輸出第2電源電壓V2之電壓位準，且第2反相器INV2輸 出第3電源電壓V3之電壓位準作為第2供給電壓VD。
位準偏移器LVST接受狀態切換信號POL，並將電壓位準經偏移之信號輸出至第2反相器INV2。具體而言，位準偏移器LVST使狀態切換信號POL之第1電源電壓V1之電壓位準偏移為第2電源電壓V2之電壓位準而輸出，使狀態切換信號POL之第2電源電壓V2之電壓位準偏移為第3電源電壓V3之電壓位準而輸出。
對構成第1反相器INV1之P型電晶體及N型電晶體施加第2電源電壓V2與第1電源電壓V1之差之電壓。又，對構成第2反相器INV2之P型電晶體及N型電晶體施加第3電源電壓V3與第2電源電壓V2之差之電壓。因此，可使構成第1反相器INV1及第2反相器INV2之電晶體之耐壓小於第1電源電壓V1與第3電源電壓V3之差。例如，於V1=0V、V2=5V、V3=10V之情形時，可使構成第1反相器INV1及第2反相器INV2之電晶體之耐壓小於10V。
圖14表示本實施形態之電壓產生電路1110所具有之位準偏移器LVST之構成例。位準偏移器LVST包含6個反相器INV11~INV16及兩個偏移電路LS1、LS2。再者，本實施形態之位準偏移器LVST並不限定於圖14之構成，可實施省略其構成要素之一部分、或置換為其他構成要素、或追加其他構成要素等各種變形。
位準偏移器LVST使狀態切換信號POL之第1電源電壓V1之電壓位準偏移為第2電源電壓V2之電壓位準而輸出，使狀態切換信號POL之第2電源電壓V2之電壓位準偏移為第3電源電壓V3之電壓位準而輸出。
對反相器INV11、INV12供給第1電源電壓V1作為低電位側電源，供給第2電源電壓V2作為高電位側電源。對反相器INV13、INV14供給第1中間電壓VM1作為低電位側電源，供給第2電源電壓V2作為高電位側電源。對反相器INV15、INV16供給第2電源電壓V2作 為低電位側電源，供給第2中間電壓VM2作為高電位側電源。
偏移電路LS1包含N型電晶體TN11、TN12及P型電晶體TP11、TP12。偏移電路LS2係與偏移電路LS1相同之構成。對偏移電路LS1供給第1中間電壓VM1作為低電位側電源，供給第2中間電壓VM2作為高電位側電源。對偏移電路LS2供給第2電源電壓V2作為低電位側電源，供給第3電源電壓V3作為高電位側電源。
第1中間電壓VM1係第1電源電壓V1與第2電源電壓V2之中間之電壓。第2中間電壓VM2係第2電源電壓V2與第3電源電壓V3之中間之電壓。例如，於V1=0V、V2=5V、V3=10V之情形時，可設為VM1=2.5V、VM2=7.5V。第1中間電壓VM1可基於第1電源電壓V1及第2電源電壓V2，而藉由使用例如電阻元件之電阻分割電路產生。又，第2中間電壓VM2可基於第2電源電壓V2及第3電源電壓V3，而藉由使用例如電阻元件之電阻分割電路產生。電阻分割電路亦可使用P型電晶體或N型電晶體代替電阻元件。
於將V1輸入至反相器INV11之輸入節點之情形時，反相器INV13輸出V2，反相器INV14輸出VM1。將VM1輸入至偏移電路LS1之輸入節點IN，將V2輸入至輸入節點XIN，將VM1輸入至輸出節點Q。而且，反相器INV15輸出VM2，反相器INV16輸出V2。將V2輸入至偏移電路LS2之輸入節點IN，將VM2輸入至輸入節點XIN，將V2輸出至輸出節點Q。
於V2輸入至反相器INV11之輸入節點之情形時，反相器INV13輸出VM1，反相器INV14輸出V2。V2輸入至偏移電路LS1之輸入節點IN，VM1輸入至輸入節點XIN，VM2輸出至輸出節點Q。而且，反相器INV15輸出V2，反相器INV16輸出VM2。VM2輸入至偏移電路LS2之輸入節點IN，V2輸入至輸入節點XIN，V3輸出至輸出節點Q。
如此，根據本實施形態之位準偏移器LVST，可使輸入電壓V1偏 移為V2而輸出，使輸入電壓V2偏移為V3而輸出。
供給至構成位準偏移器LVST之反相器INV11~INV16及偏移電路LS1、LS2之電源電壓為V1與V2、或VM1與V2、或VM1與VM2、或V2與VM2、或V2與V3。因此，可使構成反相器INV11~INV16及偏移電路LS1、LS2之電晶體之耐壓小於V1與V3之差。
於圖15表示本實施形態之信號產生電路1120之構成例。信號產生電路1120包含反相器INV21、INV22、及INV23。再者，本實施形態之信號產生電路120並不限定於圖15之構成，可實施省略其構成要素之一部分、或置換為其他構成要素、或追加其他構成要素等各種變形。
對反相器INV21、INV22、INV23供給第1供給電壓VS作為低電位側電源，供給第2供給電壓VD作為高電位側電源。將第2電源電壓V2輸入至反相器INV21之閘極。
於電壓產生電路1110為第1狀態之情形時，供給第1電源電壓V1(例如0V)作為第1供給電壓VS，供給第2電源電壓V2(例如5V)作為第2供給電壓VD。因此，反相器INV21輸出V1，反相器INV22輸出V2，反相器INV23輸出V1。
於電壓產生電路1110為第2狀態之情形時，供給第2電源電壓V2作為第1供給電壓VS，供給第3電源電壓V3(例如10V)作為第2供給電壓VD。因此，反相器INV21輸出V3，反相器INV22輸出V2，反相器INV23輸出V3。
再者，亦可為第1供給電壓VS於第1電源電壓V1與第2電源電壓V2之間變化，第2供給電壓VD於作為較第1電源電壓V1高之第4電壓之第4電源電壓V4與較第4電源電壓V4高之第3電源電壓V3之間變化。即，於電壓產生電路1110為第1狀態之情形時，亦可供給第1電源電壓V1作為第1供給電壓VS，供給第4電源電壓V4作為第2供給電壓VD。 而且，於電壓產生電路1110為第2狀態之情形時，亦可供給第2電源電壓V2作為第1供給電壓VS，供給第3電源電壓V3作為第2供給電壓VD。亦可將第2電源電壓V2或第4電源電壓V4輸入至反相器INV21之閘極。第1~第4電源電壓V1~V4例如可為V1=0V、V2=6V、V3=10V、V4=4V，或者亦可為V1=0V、V2=4V、V3=10V、V4=6V。
如此，根據本實施形態之信號產生電路1120，即便不使反相器之閘極輸入電壓變化亦可使反相器之輸出電壓變化。於電壓產生電路1110為第1狀態之情形時，可輸出第1電源電壓V1之電壓位準作為開關控制信號SC，於電壓產生電路1110為第2狀態之情形時，可輸出第3電源電壓V3之電壓位準作為開關控制信號SC。
於圖15所示之構成例中，使用3個反相器，但反相器之個數並不限定於此，只要為奇數個即可。例如，亦可包含1個反相器。
供給至反相器INV21、INV22、INV23之電源電壓為V1與V2、或V2與V3，因此，可使構成反相器INV21、INV22、INV23之電晶體之耐壓小於V1與V3之差。
如以上所說明般，根據本實施形態之電路裝置1100，不使用高耐壓之電晶體而可控制切換正極性之驅動信號與負極性之驅動信號之開關元件之接通．斷開，進而切換構成開關元件之電晶體之P型井及N型井之電位。此處，所謂高耐壓之電晶體為例如耐壓為10V以上之電晶體。
4.其他源極驅動器
於圖16表示不使用本實施形態之電路裝置1100之構成之源極驅動器之一例作為比較例。圖16表示輸出負極性之驅動信號之情形。比較例之源極驅動器包含開關元件SA1~SA6、放大電路AMP1、AMP2。於以下之說明中，將負極性之驅動信號電壓(灰階電壓)設為0V~5 V，將正極性之驅動信號電壓(灰階電壓)設為5V~10V。
開關元件SA1將10V輸入至N型電晶體之閘極，將0V輸入至P型電晶體之閘極，而設定為接通狀態。藉此，將來自放大電路AMP1之負極性之驅動信號輸出至驅動信號輸出端子PS。
開關元件SA2將0V輸入至N型電晶體之閘極，將10V輸入至P型電晶體之閘極而設定為斷開狀態。藉此，來自放大電路AMP2之正極性之驅動信號不會輸出至驅動信號輸出端子PS。
開關元件SA3將0V輸入至N型電晶體之閘極，將5V輸入至P型電晶體之閘極，而設定為斷開狀態。
開關元件SA4將10V輸入至N型電晶體之閘極，將5V輸入至P型電晶體之閘極而設定為接通狀態。藉此，可將節點N2之電位設定為5V。
開關元件SA5將5V輸入至N型電晶體之閘極，將0V輸入至P型電晶體之閘極而設定為接通狀態。藉此，將來自放大電路AMP1之負極性之驅動信號輸出至開關元件SA1。
開關元件SA6將5V輸入至N型電晶體之閘極，將10V輸入至P型電晶體之閘極，而設定為斷開狀態。藉此，來自放大電路AMP2之正極性之驅動信號不會被輸出至開關元件SA2。
圖17表示輸出比較例之源極驅動器之正極性之驅動信號之情形。電路構成係與圖16所示者相同。
開關元件SA1將0V輸入至N型電晶體之閘極，將10V輸入至P型電晶體之閘極，而設定為斷開狀態。藉此，來自放大電路AMP1之負極性之驅動信號不會被輸出至驅動信號輸出端子PS。
開關元件SA2將10V輸入至N型電晶體之閘極，將0V輸入至P型電晶體之閘極，而設定為接通狀態。藉此，將來自放大電路AMP2之正極性之驅動信號輸出至驅動信號輸出端子PS。
開關元件SA3將5V輸入至N型電晶體之閘極，將0V輸入至P型電晶體之閘極，而設定為接通狀態。藉此，可將節點N1之電位設定為5V。
開關元件SA4將5V輸入至N型電晶體之閘極，將10V輸入至P型電晶體之閘極，而設定為斷開狀態。
開關元件SA5將0V輸入至N型電晶體之閘極，將5V輸入至P型電晶體之閘極，而設定為斷開狀態。藉此，來自放大電路AMP1之負極性之驅動信號不會被輸出至開關元件SA1。
開關元件SA6將10V輸入至N型電晶體之閘極，將5V輸入至P型電晶體之閘極，而設定為接通狀態。藉此，將來自放大電路AMP2之正極性之驅動信號輸出至開關元件SA2。
自圖16、圖17可知，對構成開關元件SA1、SA2之電晶體施加10V之電壓。因此，構成開關元件SA1、SA2之電晶體必須使用高耐壓(例如耐壓為10V以上)之電晶體。高耐壓之電晶體之元件尺寸大於中等耐壓(例如耐壓為6V左右)之電晶體之元件尺寸，因此，電路所占之面積變大。
圖18表示本實施形態之另一源極驅動器1200之第1構成例。第1構成例之源極驅動器1200包含電路裝置1100、驅動信號輸出端子PS及驅動電路1210。再者，本實施形態之源極驅動器1200並不限定於圖18之構成，可實施省略其構成要素之一部分、或置換為其他構成要素、或追加其他構成要素等各種變形。例如，源極驅動器1200亦可更包括未圖示之D/A轉換電路或灰階電壓產生電路等。
已於圖12~圖15中對電路裝置1100進行了說明，因此，此處省略詳細之說明。
驅動信號輸出端子PS電性連接於光電面板之源極線。驅動電路1210所輸出之驅動信號經由驅動信號輸出端子PS而輸出至源極線。
驅動電路1210包含開關元件SW1~SW6及第1放大電路AMP1、第2放大電路AMP2。
第1開關元件SW1及第2開關元件SW2之一端共用連接於驅動信號輸出端子PS，並基於信號產生電路1120所輸出之開關控制信號SC而接通．斷開。具體而言，於對源極線輸出負極性之驅動信號之期間即負極性期間(廣義而言為第1期間)，第1開關元件SW1成為接通，於對源極線輸出正極性之驅動信號之期間即正極性期間(廣義而言為第2期間)第2開關元件SW2成為接通。
對構成第1開關元件SW1及第2開關元件SW2之電晶體之P型井供給第1供給電壓VS，對N型井供給第2供給電壓VD。
第1放大電路AMP1對第1開關元件SW1之另一端輸出負極性之驅動信號。又，第2放大電路AMP2對第2開關元件SW2之另一端輸出正極性之驅動信號。
開關元件SW3~SW6之動作與圖16、圖17所示之開關元件SA3~SA6之動作相同，因此，此處省略詳細之說明。
圖19(A)、圖19(B)係說明開關元件SW1、SW2之動作之圖。於圖19(A)所示之負極性期間，電壓產生電路1110(井電位產生電路)基於狀態切換信號(極性切換信號)POL而設定為第1狀態。而且，電壓產生電路1110輸出第1電源電壓V1之電壓位準(例如0V)作為第1供給電壓VS，輸出第2電源電壓V2之電壓位準(例如5V)作為第2供給電壓VD。又，信號產生電路1120輸出第1電源電壓V1之電壓位準(例如0V)作為開關控制信號SC。
藉此，開關元件SW1、SW2之N型電晶體TN1、TN2之P型井之電位被設定為V1(0V)，P型電晶體TP1、TP2之N型井之電位被設定為V2(5V)。又，由於將V2(5V)輸入至開關元件SW1之N型電晶體TN1之閘極，將V1(0V)輸入至P型電晶體TP1之閘極，故而，開關元件 SW1成為接通。另一方面，由於將V1(0V)輸入至開關元件SW2之N型電晶體TN2之閘極，將V2(5V)輸入至P型電晶體TP2之閘極，故而開關元件SW2成為斷開。
於圖19(B)所示之正極性期間，電壓產生電路1110(井電位產生電路)基於狀態切換信號(極性切換信號)POL而設定為第2狀態。而且，電壓產生電路1110輸出第2電源電壓V2之電壓位準(例如5V)作為第1供給電壓VS，輸出第3電源電壓V3之電壓位準(例如10V)作為第2供給電壓VD。又，信號產生電路1120輸出第3電源電壓V3之電壓位準(例如10V)作為開關控制信號SC。
藉此，將開關元件SW1、SW2之N型電晶體TN1、TN2之P型井之電位設定為V2(5V)，將P型電晶體TP1、TP2之N型井之電位設定為V3(10V)。又，由於將V2(5V)輸入至開關元件SW1之N型電晶體TN1之閘極，將V3(10V)輸入至P型電晶體TP1之閘極，故而開關元件SW1成為斷開。另一方面，由於將V3(10V)輸入至開關元件SW2之N型電晶體TN2之閘極，將V2(5V)輸入至P型電晶體TP2之閘極，故而開關元件SW2成為接通。
根據本實施形態之源極驅動器1200，對構成開關元件SW1、SW2之電晶體施加V1與V2之差、或V2與V3之差之電壓，但不會施加V1與V3之差之電壓。因此，可使構成開關元件SW1、SW2之電晶體之耐壓小於V1與V3之差之電壓。又，亦不會對構成開關元件SW3~SW6及放大電路AMP1、AMP2之電晶體施加V1與V3之差之電壓，因此，可使耐壓小於V1與V3之差之電壓。
如此，根據本實施形態之源極驅動器1200，不使用高耐壓之電晶體而可構成源極驅動器，因此，可縮小電路所占之面積，且削減製造製程之步驟數。其結果，可削減製造成本等。
圖20表示本實施形態之電壓產生電路1110之第2構成例。第2構成 例之電壓產生電路1110包含第1輸出電路OB1、第2輸出電路OB2、開關元件SW11、SW12及控制電路CNTL。再者，本實施形態之電壓產生電路1110並不限定於圖20之構成，可實施省略其構成要素之一部分、或置換為其他構成要素、或追加其他構成要素等各種變形。
第1輸出電路OB1係於第1構成例(圖13)之反相器INV1附加將輸出節點設定為高阻抗之功能者。基於控制信號A1、A2輸出第1電源電壓V1之電壓位準或第2電源電壓V2之電壓位準或將輸出節點設定為高阻抗。
同樣，第2輸出電路OB2係於第1構成例(圖13)之反相器INV2附加將輸出節點設定為高阻抗之功能者。基於控制信號B1、B2輸出第2電源電壓V2之電壓位準或第3電源電壓V3之電壓位準或將輸出節點設定為高阻抗。
開關元件SW11係用以接通．斷開第1中間電壓VM1之輸出者，藉由控制信號A3、A4而控制接通．斷開。又，開關元件SW12係用以接通．斷開第2中間電壓VM2之輸出者，且藉由控制信號B3、B4而控制接通．斷開。
控制電路CNTL基於狀態切換信號POL而產生並輸出控制信號A1~A4、B1~B4。控制電路CNTL例如可藉由圖14之位準偏移器LVST及CMOS邏輯電路而實現。
根據電壓產生電路1110之第2構成例，於自第1狀態切換為第2狀態時，及自第2狀態切換為第1狀態時，可輸出第1電源電壓V1與第2電源電壓V2之中間電壓即第1中間電壓VM1作為第1供給電壓VS，輸出第2電源電壓V2與第3電源電壓V3之中間電壓即第2中間電壓VM2作為第2供給電壓VD。
藉此，可防止例如於產生將P型井之電位自V1切換為V2之時序與將N型井之電位自V2切換為V2之時序之偏差之情形時，暫時對構成開 關元件SW1、SW2之電晶體施加超過耐壓之電壓。
圖21表示電壓產生電路1110之第2構成例中之各信號波形之一例。於圖21表示狀態切換信號POL、控制信號A1~A4、B1~B4、第1供給電壓VS、第2供給電壓VD之波形。
藉由狀態切換信號POL自V2變化為V1，而自負極性期間TA1切換為正極性期間TA2。於該切換時序之後依序設置期間T1、T2、T3。
於期間T1，控制信號A1成為V2、控制信號A2成為V1，因此，輸出電路OB1之主力節點被設定為高阻抗。由於控制信號A3成為V1、控制信號A4成為V2，故而開關元件SW11接通。如此，第1供給電壓VS成為中間電壓VM1。又，由於控制信號B1成為V3、控制信號B2成為V3，故而輸出電路OB2輸出V2。由於控制信號B3成為V3、控制信號B4成為V2，故而開關元件SW12斷開。如此，第2供給電壓VD成為V2。
於期間T2，控制信號A1成為V2、控制信號A2成為V1，因此，輸出電路OB1之輸出節點被設定為高阻抗。由於控制信號A3成為V1、控制信號A4成為V2，故而開關元件SW11接通。如此，第1供給電壓VS成為中間電壓VM1。又，由於控制信號B1成為V3、控制信號B2成為V2，故而輸出電路OB2之輸出節點被設定為高阻抗。由於控制信號B3成為V2、控制信號B4成為V3，故而開關元件SW12接通。如此，第2供給電壓VD成為VM2。
於期間T3，控制信號A1成為V1、控制信號A2成為V1，因此，輸出電路OB1輸出V2。由於控制信號A3成為V2、控制信號A4成為V1，故而開關元件SW11斷開。如此，第1供給電壓VS成為V2。又，由於控制信號B1成為V3、控制信號B2成為V2，故而輸出電路OB2之輸出節點被設定為高阻抗。由於控制信號B3成為V2、控制信號B4成為V3，故而開關元件SW12接通。如此，第2供給電壓VD成為VM2。
同樣，於自正極性期間TA2切換為負極性期間TA3時，於切換時序之後依序設置期間T4、T5、T6。而且，於期間T4，第1供給電壓VS成為V2，第2供給電壓VD成為VM2。於期間T5，第1供給電壓VS成為VM1，第2供給電壓VD成為VM2。於期間T6，第1供給電壓VS成為VM1，第2供給電壓VD成為V2。
如此，根據電壓產生電路1110之第2構成例，可使VS與VD階段性地變化，因此，可防止因井電位之切換時序之偏差導致VS與VD之電壓差超過電晶體之耐壓。
於圖22表示本實施形態之源極驅動器1200之佈局之一例。圖22所示之源極驅動器1200包含驅動信號輸出端子PS1~PS6，自相鄰之端子輸出互不相同之極性之驅動信號。例如，於自驅動信號輸出端子PS1、PS3、PS5輸出負極性之驅動信號之期間，自驅動信號輸出端子PS2、PS4、PS6輸出正極性之驅動信號。
構成第1開關元件SW1及第2開關元件SW2之電晶體之P型井與構成信號產生電路1120之電晶體之P型井由共用之P型井PWL1(PWL2)形成。又，構成第1開關元件SW1及第2開關元件SW2之電晶體之N型井與構成信號產生電路1120之電晶體之N型井由共用之N型井NWL1(NWL2)形成。
具體而言，如圖22所示，構成連接於驅動信號輸出端子PS1、PS3、PS5之開關元件SW1、SW2及控制其等之接通．斷開之信號產生電路1120之電晶體形成於P型井PWL1及N型井NWL1上。而且，對P型井PWL1供給供給電壓VS1，對N型井NWL1供給供給電壓VD1。
又，構成連接於驅動信號輸出端子PS2、PS4、PS6之開關元件SW1、SW2及控制其等之接通．斷開之信號產生電路1120之電晶體形成於P型井PWL2及N型井NWL2上。而且，對P型井PWL2供給供給電壓VS2，對N型井NWL2供給供給電壓VD2。
如此，藉由使輸出相同極性之驅動信號之開關元件SW1、SW2及信號產生電路1120之P型井、N型井分別共用，可進行有效率之佈局。
圖23表示本實施形態之另一源極驅動器1200之第2構成例。第2構成例之源極驅動器1200包含第1~第n(n為2以上之整數)之驅動電路區塊BLK1~BLKn。再者，本實施形態之源極驅動器1200並不限定於圖23之構成，可實施省略其構成要素之一部分、或置換為其他構成要素、或追加其他構成要素等各種變形。
第1~第n驅動電路區塊BLK1~BLKn之各驅動區塊包含複數個驅動電路1210、電壓產生電路1110及信號產生電路1120。
例如，如圖23所示，第1驅動電路區塊BLK1包含m(m為2以上之整數)個驅動電路1210、電壓產生電路1110及信號產生電路1120。m個驅動電路1210對驅動信號輸出端子PS1~PSm輸出驅動信號。電壓產生電路1110對第1驅動電路區塊BLK1所包含之P型井輸出第1供給電壓VS，對N型井輸出第2供給電壓VD。信號產生電路1120對第1驅動電路區塊BLK1所包含之開關元件SW1、SW2輸出開關控制信號SC。對於其他驅動電路區塊BLK2~BLKn亦為同樣。藉此，可將P型井及N型井分割為複數個區塊，並針對每個區塊設定井電位。由於可避免複數個井之井電位同時變化，故而可抑制閉鎖之產生。
第2構成例之源極驅動器1200亦可更包括延遲電路DLY1~DLYn-1。延遲電路DLY1~DLYn-1使狀態切換信號POL(極性切換信號)延遲。例如，如圖23所示，第1延遲電路DLY1設置於第1驅動電路區塊BLK1之電壓產生電路1110與第2驅動電路區塊BLK2之電壓產生電路1110之間，使極性切換信號POL延遲。第1延遲電路DLY1將已延遲之極性切換信號POL輸出至第2驅動電路區塊BLK2之電壓產生電路1110及第2延遲電路DLY2。
藉此，於第1~第n驅動電路區塊BLK1~BLKn之各個電壓產生電路1110自第1狀態切換為第2狀態、或自第2狀態切換為第1狀態之情形時，第j+1(j為1≦j≦n-1之整數)個驅動電路區塊BLKj+1之電壓產生電路1110可較第j個驅動電路區塊BLKj之電壓產生電路1110延遲特定時間而進行切換。例如，第2驅動電路區塊BLK2之電壓產生電路1110較第1驅動電路區塊BLK1之電壓產生電路1110延遲特定時間而切換狀態。而且，第3驅動電路區塊BLK3之電壓產生電路1110較第2驅動電路區塊BLK2之電壓產生電路1110延遲特定時間而切換狀態。此處，所謂特定時間係例如延遲電路DLY1~DLYn-1之延遲時間。
如此，藉由設置延遲電路DLY1~DLYn-1，可於各區塊之井電位切換時序設置時間差。由於可避免複數個井之井電位同時變化，故而可抑制閉鎖之產生等。
如以上所說明般，根據本實施形態之電路裝置1100及源極驅動器1200，不使用高耐壓之電晶體而可實現點反轉驅動之源極驅動器，因此，可縮小電路所占之面積，且削減製造製程之步驟數。其結果，可削減製造成本等。又，由於可在切換井電位時使井電位階段性地變化，故而可防止施加至切換驅動信號之極性之開關元件之電壓暫時超過電晶體之耐壓。進而，由於可將P型井及N型井分割為複數個區塊，且對各區塊之井電位切換之時序設置時間差，故而可抑制閉鎖之產生等。
5.光電裝置
圖24表示包含本實施形態之源極驅動器200之光電裝置1500之基本構成例。該光電裝置1500包含光電面板1510(例如LCD(Liquid Crystal Display，液晶顯示器)面板)、源極驅動器200、閘極驅動器1530、控制器1540、及電源電路1550。再者，光電裝置1500無需包含該等所有電路區塊，亦可為省略其一部分電路區塊之構成。源極驅動 器200亦可為使用源極驅動器1200之構成。
此處，光電面板1510包含複數個閘極線G1~Gm(m為2以上之整數)、複數個源極線S1~Sn(n為2以上之整數)、及藉由閘極線G1~Gm及源極線S1~Sn特定之像素電極。於此情形時，藉由於源極線連接薄膜電晶體TFT(Thin Film Transistor，廣義而言為開關元件)，且於該TFT連接像素電極，而可構成主動矩陣型之液晶裝置。
TFTij之閘極電極連接於閘極線Gi，TFTij之源極電極連接於源極線Sj，TFTij之汲極電極連接於像素電極PEij。於該像素電極PEij與隔著液晶元件(廣義而言為光電物質)而與像素電極PEij對向之對向電極VCOM(共用電極)之間形成有液晶電容CLij(液晶元件)及輔助電容CSij。而且，將液晶封入至形成TFTij、像素電極PEij等之主動矩陣基板與形成對向電極VCOM之對向基板之間，像素之透過率根據像素電極PEij與對向電極VCOM之間之施加電壓而變化。
再者，賦予至對向電極VCOM之電壓藉由電源電路1550產生。又，亦可不將對向電極VCOM形成於對向基板之整個表面上，而以與各閘極線對應之方式形成為帶狀。
源極驅動器200係使用本實施形態之源極驅動器200(圖6)作為驅動源極線之電路。源極驅動器200基於圖像資料而驅動光電面板1510之源極線S1~Sn。另一方面，閘極驅動器530依序掃描驅動光電面板1510之閘極線G1~Gm。
控制器1540根據藉由未圖示之中央處理裝置(Central Processing Unit：CPU)等主機設定之內容而控制源極驅動器200、閘極驅動器1530及電源電路1550。
更具體而言，控制器1540對源極驅動器200及閘極驅動器1530進行例如設定動作模式或供給於內部產生之垂直同步信號或水平同步信號，對電源電路1550進行對向電極VCOM之電壓之極性反轉時序的控 制。
電源電路1550基於自外部供給之基準電壓，而產生光電面板1510之驅動所必需之各種電壓(灰階電壓)、或對向電極VCOM之電壓。
再者，於圖24中為光電裝置1500包含控制器1540之構成，但亦可將控制器1540設置於光電裝置1500之外部。或者，亦可使主機與控制器1540一同包含於光電裝置1500。又，亦可於光電面板1510上形成源極驅動器200、閘極驅動器1530、控制器1540、電源電路1550之一部分或全部。
再者，光電面板1510並不限定於液晶面板，例如亦可為使用有機EL(Electro Luminescence，電致發光)或無機EL等發光元件之面板。
又，應用包含上述實施形態之電路裝置1100之源極驅動器1200(圖18或圖23)作為光電裝置1500中之源極驅動器，與比較例之源極驅動器相比，於不使用高耐壓之電晶體而可構成電路之方面更佳。
6.電子機器
圖25表示包含本實施形態之光電裝置1500之電子機器之基本構成例。圖25所示之電子機器為投影式顯示裝置1700。
投影式顯示裝置1700包含光電裝置1500、顯示資訊輸出源1710、顯示資訊處理電路1720、時脈產生電路1750及電源電路1760。顯示資訊輸出源1710包含ROM(Read Only Memory，唯讀記憶體)及RAM(Random Access Memory，隨機存取記憶體)、光碟裝置等記憶體、及調諧並輸出圖像信號之調諧電路等，且基於來自時脈產生電路1750之時脈信號而將特定格式之圖像信號等顯示資訊輸出至顯示資訊處理電路1720。顯示資訊處理電路1720可包含放大．極性反轉電路、相展開電路、轉換電路、伽瑪校正電路、或箝位電路等。電源電路 1760將電力供給至上述各電路。
再者，如上述般，對本實施形態詳細地進行了說明，但業者當可容易地理解能進行實質上不脫離本發明之新穎事項及效果之多種變形。因此，設為此種變形例全部包含於本發明之範圍。例如，於說明書或圖式中，至少一次與更廣義或同義之不同之用語一同被記載之用語，於說明書或圖式之任一部位均可置換為其不同之用語。又，放大電路、源極驅動器、光電裝置及電子機器之構成、動作亦並不限定於本實施形態所說明者，可實施各種變形。
100‧‧‧放大電路(負極性電壓用放大電路)
CA1、CA2‧‧‧電容器
N1‧‧‧節點
N2‧‧‧第2節點
NEG‧‧‧基準節點
NQ‧‧‧輸出電壓VQ之輸出節點
NVIN‧‧‧輸入節點
NVN‧‧‧供給節點
NVP‧‧‧供給節點
OP‧‧‧運算放大器
SW1~SW5‧‧‧開關元件
VDH‧‧‧高電位側電源電壓
VDL‧‧‧低電位側電源電壓
VIN‧‧‧輸入電壓
VN‧‧‧第2類比基準電壓
VP‧‧‧第1類比基準電壓
VQ‧‧‧輸出電壓

Claims (15)

  1. 一種放大電路，其特徵在於包括：運算放大器，其於第1輸入端子連接基準節點；第1電容器，其設置於第1節點與上述基準節點之間；第2電容器，其設置於第2節點與上述基準節點之間；第1開關元件，其設置於上述第1節點與輸入電壓之輸入節點之間；第2開關元件，其設置於上述第1節點與第1類比基準電壓之供給節點之間；第3開關元件，其設置於上述第2節點與輸出電壓之輸出節點之間；第4開關元件，其設置於上述第2節點與第2類比基準電壓之供給節點之間；及第5開關元件，其設置於上述輸出電壓之輸出節點與上述基準節點之間；且上述輸入電壓係於第1電壓與第2電壓之間變化之電壓，對上述運算放大器供給上述第2電壓作為第1電源電壓，且供給第3電壓作為第2電源電壓，上述第1類比基準電壓係上述第1電壓與上述第2電壓之間之直流電壓，上述第2類比基準電壓係上述第2電壓與上述第3電壓之間之直流電壓，上述第1電壓、上述第2電壓及上述第3電壓係互不相同之電壓，且上述第2電壓係上述第1電壓與上述第3電壓之間之電壓。
  2. 如請求項1之放大電路，其中於初始化期間， 上述第2開關元件、上述第4開關元件及上述第5開關元件成為接通，於上述輸出電壓之輸出期間，上述第1開關元件及上述第3開關元件成為接通。
  3. 如請求項1或2之放大電路，其中於上述運算放大器之第2輸入端子連接上述第2類比基準電壓之供給節點。
  4. 如請求項1至3中任一項之放大電路，其中上述第1電容器之耐壓大於上述第2電壓與上述第3電壓之差。
  5. 如請求項1至4中任一項之放大電路，其中上述第1電容器為金屬-絕緣體-金屬電容器。
  6. 如請求項1至5中任一項之放大電路，其中於將上述第1電容器之電容設為C1、將上述第2電容器之電容設為C2、將上述輸入電壓設為VIN、將上述第1類比基準電壓設為VP、將上述第2類比基準電壓設為VN、將上述輸出電壓設為VQ之情形時，上述輸出電壓以VQ=VN-(C1/C2)×(VIN-VP)賦予。
  7. 如請求項1至6中任一項之放大電路，其中構成上述第1開關元件~上述第5開關元件及上述運算放大器之電晶體之耐壓，小於上述第1電壓與上述第3電壓之差，且大於上述第2電壓與上述第3電壓之差。
  8. 一種源極驅動器，其係驅動光電面板之源極線者，其特徵在於：包含如請求項1至7中任一項之放大電路。
  9. 如請求項8之源極驅動器，其包含第2放大電路，且對上述第2放大電路供給上述第1電壓作為第1電源電壓，且供給上述第2電壓作為第2電源電壓。
  10. 如請求項9之源極驅動器，其包括： D/A轉換電路，其接受灰階資料及複數個基準電壓，且選擇上述複數個基準電壓中之與上述灰階資料對應之電壓，並對上述放大電路及上述第2放大電路輸出；及基準電壓產生電路，其產生上述複數個基準電壓，並對上述D/A轉換電路輸出；且於對上述源極線輸出負極性之驅動電壓之期間即第1期間，上述放大電路對上述源極線輸出上述負極性之驅動電壓，且於對上述源極線輸出正極性之驅動電壓之期間即第2期間，上述第2放大電路對上述源極線輸出上述正極性之驅動電壓。
  11. 如請求項10之源極驅動器，其中上述第2放大電路包括：第2運算放大器，其於第1輸入端子連接第2基準節點；第3電容器，其設置於第3節點與上述第2基準節點之間；第4電容器，其設置於第4節點與上述第2基準節點之間；第6開關元件，其設置於上述第3節點與上述輸入電壓之輸入節點之間；第7開關元件，其設置於上述第3節點與上述第1類比基準電壓之供給節點之間；第8開關元件，其設置於上述第4節點與第2輸出電壓之輸出節點之間；第9開關元件，其設置於上述第4節點與上述第1類比基準電壓之供給節點之間；及第10開關元件，其設置於上述第2輸出電壓之輸出節點與上述第2基準節點之間；且上述第2輸入電壓係於上述第1電壓與上述第2電壓之間變化之電壓，對上述第2運算放大器供給上述第1電壓及上述第2電壓作為電 源電壓。
  12. 一種源極驅動器，其特徵在於包括：如請求項1至7中任一項之放大電路；及信號產生電路，其包含反相器，該反相器被供給於上述第1電壓與較上述第1電壓高之上述第2電壓之間變化之第1供給電壓作為低電位側電源，且被供給於較上述第1電壓高之第4電壓與較上述第4電壓高之上述第3電壓之間變化之第2供給電壓作為高電位側電源，且上述第2電壓或上述第4電壓被輸入至閘極；且上述反相器係：於上述第1供給電壓為上述第1電壓之電壓位準，且上述第2供給電壓為上述第4電壓之電壓位準之期間，輸出上述第1電壓之電壓位準之信號；於上述第1供給電壓為上述第2電壓之電壓位準，且上述第2供給電壓為上述第3電壓之電壓位準之期間，輸出上述第3電壓之電壓位準之信號。
  13. 一種源極驅動器，其特徵在於包括：如請求項1至7中任一項之放大電路；及電路裝置，其包括：電壓產生電路，其產生並輸出於上述第1電壓與較上述第1電壓高之上述第2電壓之間變化之第1供給電壓，且產生並輸出於上述第2電壓與較上述第2電壓高之上述第3電壓之間變化之第2供給電壓；及信號產生電路，其具有反相器，該反相器被供給上述第1供給電壓作為低電位側電源，且被供給上述第2供給電壓作為高電位側電源，且上述第2電壓被輸入至閘極；且上述電壓產生電路係： 基於狀態切換信號而被設定為第1狀態或第2狀態；於上述第1狀態，輸出上述第1電壓之電壓位準作為上述第1供給電壓，且輸出上述第2電壓之電壓位準作為上述第2供給電壓；於上述第2狀態，輸出上述第2電壓之電壓位準作為上述第1供給電壓，且輸出上述第3電壓之電壓位準作為上述第2供給電壓；上述信號產生電路係：於上述電壓產生電路為上述第1狀態之情形時，輸出上述第1電壓之電壓位準之信號；於上述電壓產生電路為上述第2狀態之情形時，輸出上述第3電壓之電壓位準之信號。
  14. 一種光電裝置，其特徵在於包括如請求項8至13中任一項之源極驅動器。
  15. 一種電子機器，其特徵在於包括如請求項14之光電裝置。
TW102148025A 2013-03-26 2013-12-24 放大電路、源極驅動器、光電裝置及電子機器 TWI595471B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013063538A JP2014191012A (ja) 2013-03-26 2013-03-26 増幅回路、ソースドライバー、電気光学装置及び電子機器
JP2013067403A JP2014191227A (ja) 2013-03-27 2013-03-27 回路装置、ソースドライバー、電気光学装置、電子機器及び信号生成回路

Publications (2)

Publication Number Publication Date
TW201437999A true TW201437999A (zh) 2014-10-01
TWI595471B TWI595471B (zh) 2017-08-11

Family

ID=51599240

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102148025A TWI595471B (zh) 2013-03-26 2013-12-24 放大電路、源極驅動器、光電裝置及電子機器

Country Status (3)

Country Link
US (1) US9143148B2 (zh)
CN (1) CN104078013B (zh)
TW (1) TWI595471B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575500B (zh) * 2015-02-12 2017-03-21 瑞鼎科技股份有限公司 應用於液晶顯示裝置之源極驅動器的放大器電路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673763B2 (en) * 2014-11-12 2017-06-06 Murata Manufacturing Co., Ltd. Power amplifier
TWI560686B (en) * 2014-11-28 2016-12-01 Tenx Shenzhen Technology Ltd Voltage follower and driving apparatus
US10042230B2 (en) * 2015-05-07 2018-08-07 Seiko Epson Corporation Display device substrate, display device, electronic apparatus, control method for display device, and manufacturing method for display device substrate
JP6436022B2 (ja) * 2015-09-03 2018-12-12 株式会社デンソー Ａ／ｄ変換器
DE102016220349A1 (de) 2016-10-18 2018-04-19 Trumpf Schweiz Ag Hochfrequenztreiberschaltung für eine akustooptische Komponente und Verfahren zum Betrieb einer HF-Treiberschaltung
JP6587002B2 (ja) * 2018-01-26 2019-10-09 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
DE102019102132B4 (de) * 2019-01-29 2020-08-06 Infineon Technologies Ag Schaltung mit Kondensatoren und entsprechendes Verfahren
DE102021111003B4 (de) * 2021-02-07 2024-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-mode-versorgungsschaltung und verfahren
JP2023016063A (ja) 2021-07-21 2023-02-02 セイコーエプソン株式会社 表示ドライバー
CN113744690B (zh) * 2021-08-26 2023-04-14 视涯科技股份有限公司 电平转换电路、显示驱动电路及硅基有机发光显示装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135625A (ja) * 1993-11-10 1995-05-23 Fujitsu Ltd 液晶表示装置のコントラスト調整回路
JP3417514B2 (ja) * 1996-04-09 2003-06-16 株式会社日立製作所 液晶表示装置
JP3031312B2 (ja) * 1997-09-11 2000-04-10 日本電気株式会社 ドライバ回路及び液晶駆動用半導体装置、並びにそれらの駆動方法
JP3418676B2 (ja) * 1998-04-13 2003-06-23 シャープ株式会社 液晶駆動回路
JP3346323B2 (ja) 1999-02-18 2002-11-18 日本電気株式会社 表示装置の駆動回路
JP3420148B2 (ja) * 1999-12-20 2003-06-23 山形日本電気株式会社 液晶駆動方法及び液晶駆動回路
JP4743570B2 (ja) 2001-04-10 2011-08-10 ルネサスエレクトロニクス株式会社 電源回路を内蔵した半導体集積回路および液晶表示制御装置並びに携帯用電子機器
KR100613091B1 (ko) * 2004-12-24 2006-08-16 삼성에스디아이 주식회사 데이터 집적회로 및 이를 이용한 발광 표시장치와 그의구동방법
JP2006178356A (ja) 2004-12-24 2006-07-06 Nec Electronics Corp 表示装置の駆動回路
JP4584131B2 (ja) 2005-04-18 2010-11-17 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動回路
JP4799255B2 (ja) 2006-04-17 2011-10-26 パナソニック株式会社 半導体集積回路
TWI345189B (en) * 2006-09-05 2011-07-11 Au Optronics Corp Analog buffer
US20100033458A1 (en) * 2006-11-07 2010-02-11 Sharp Kabushiki Kaisha Buffer circuit having voltage switching function, and liquid crystal display device
JP5332150B2 (ja) * 2006-11-30 2013-11-06 セイコーエプソン株式会社 ソースドライバ、電気光学装置及び電子機器
JP5150188B2 (ja) 2007-10-04 2013-02-20 ローム株式会社 バックゲート切替回路、充電制御装置、電子機器
CN101816113B (zh) 2007-10-04 2013-01-23 罗姆股份有限公司 充电控制装置及利用该充电控制装置的电子设备
US20090096818A1 (en) * 2007-10-16 2009-04-16 Seiko Epson Corporation Data driver, integrated circuit device, and electronic instrument
JP2009194485A (ja) 2008-02-12 2009-08-27 Nec Electronics Corp 演算増幅器回路、及び表示装置
TWI393106B (zh) * 2008-04-23 2013-04-11 Au Optronics Corp 具電壓補償機制之類比緩衝器
KR20090128255A (ko) * 2008-06-10 2009-12-15 삼성전자주식회사 아날로그-디지털 컨버터와 이를 포함하는 표시 장치 및 그구동 방법
TWI474305B (zh) 2008-07-31 2015-02-21 Sitronix Technology Corp The polarity switching structure of point conversion system
JP2010134107A (ja) 2008-12-03 2010-06-17 Seiko Epson Corp 集積回路装置、電気光学装置、及び電子機器
KR20100076259A (ko) * 2008-12-26 2010-07-06 주식회사 동부하이텍 디스플레이의 소스 드라이버
CN101847378B (zh) * 2009-03-27 2012-07-04 北京京东方光电科技有限公司 源极驱动芯片
JP5777300B2 (ja) 2010-07-05 2015-09-09 ラピスセミコンダクタ株式会社 駆動回路及び表示装置
JP5713616B2 (ja) * 2010-09-21 2015-05-07 ラピスセミコンダクタ株式会社 液晶駆動用のソースドライバのオフセットキャンセル出力回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575500B (zh) * 2015-02-12 2017-03-21 瑞鼎科技股份有限公司 應用於液晶顯示裝置之源極驅動器的放大器電路

Also Published As

Publication number Publication date
CN104078013B (zh) 2017-12-19
CN104078013A (zh) 2014-10-01
US9143148B2 (en) 2015-09-22
US20140292409A1 (en) 2014-10-02
TWI595471B (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
TWI595471B (zh) 放大電路、源極驅動器、光電裝置及電子機器
US9892703B2 (en) Output circuit, data driver, and display device
JP4847702B2 (ja) 表示装置の駆動回路
US6498596B1 (en) Driving circuit for display device and liquid crystal display device
US8125432B2 (en) Common voltage generation circuit employing a charge-pump operation to generate low-potential-side voltage
JP5260462B2 (ja) 出力増幅回路及びそれを用いた表示装置のデータドライバ
US8390609B2 (en) Differential amplifier and drive circuit of display device using the same
US8314764B2 (en) Voltage amplifier and driving device of display device using the voltage amplifier
JP4825838B2 (ja) 出力増幅回路及びそれを用いた表示装置のデータドライバ
US8427236B2 (en) Operational amplifier, driver and display
US20050057231A1 (en) Power supply circuit, display driver, and voltage supply method
TWI386897B (zh) 源極驅動器、光電裝置、及電子機器
KR20080011896A (ko) 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치
TWI433081B (zh) 驅動液晶顯示面板之驅動電路
JP2009103794A (ja) 表示装置の駆動回路
JP2010164844A (ja) 液晶表示装置、該液晶表示装置に用いられる駆動方法及び集積回路
JP5017871B2 (ja) 差動増幅器及びデジタルアナログ変換器
KR100637060B1 (ko) 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법
JP2001111427A (ja) スイッチドキャパシタ型デジタル・アナログコンバータ
US8605070B2 (en) Operational amplifier and display panel driving device
JP2013195491A (ja) 階調電圧生成回路、駆動回路、電気光学装置、及び電子機器
WO2012123995A1 (ja) 階調電圧発生回路及び表示装置
JP2004350256A (ja) オフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置
JP4039414B2 (ja) 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器
JP3780868B2 (ja) 液晶表示装置