JP2014191012A - 増幅回路、ソースドライバー、電気光学装置及び電子機器 - Google Patents
増幅回路、ソースドライバー、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2014191012A JP2014191012A JP2013063538A JP2013063538A JP2014191012A JP 2014191012 A JP2014191012 A JP 2014191012A JP 2013063538 A JP2013063538 A JP 2013063538A JP 2013063538 A JP2013063538 A JP 2013063538A JP 2014191012 A JP2014191012 A JP 2014191012A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- output
- switch element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】増幅回路100は、第1の入力端子に基準ノードが接続される演算増幅器OPと、第1のノードと基準ノードとの間に設けられる第1のキャパシターCA1と、第2のノードと基準ノードとの間に設けられる第2のキャパシターCA2と、第1のノードと入力電圧の入力ノードとの間に設けられるスイッチ素子SW1と、第1のノードと第1のアナログ基準電圧の供給ノードとの間に設けられるスイッチ素子SW2と、第2のノードと出力電圧の出力ノードとの間に設けられるスイッチ素子SW3と、第2のノードと第2のアナログ基準電圧の供給ノードとの間に設けられるスイッチ素子SW4と、出力電圧の出力ノードと基準ノードとの間に設けられるスイッチ素子SW5を含む。
【選択図】図1
Description
図1に本実施形態の増幅回路100の構成例を示す。本実施形態の増幅回路100は、演算増幅器OP、第1、第2のキャパシターCA1、CA2及び第1〜第5のスイッチ素子SW1〜SW5を含む。なお、本実施形態の増幅回路100は図1の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
また、キャパシターCA2に蓄積される電荷Q2は次式で与えられる。
図3(A)、図3(B)は、本実施形態の増幅回路100の出力期間の動作を説明する図である。図3(A)に示すように、出力期間では、第1、第3のスイッチ素子SW1、SW3がオンになり、他のスイッチ素子SW2、SW4、SW5はオフになる。
また、キャパシターCA2に蓄積される電荷Q2’は次式で与えられる。
基準ノードNEGは、出力期間において高インピーダンス状態に設定されるから、基準ノードNEGに蓄積される電荷は保存される。即ち、基準ノードNEGに蓄積される電荷は、初期化期間と出力期間とで等しくなる。
式(5)に式(1)〜式(4)を代入して、次式を得る。
=−C1・(VIN−VN)+C2・(VN−VQ) (6)
式(6)から、出力電圧VQは次式で与えられる。
ここでC1=C2の場合には、次式になる。
例えば、第1のアナログ基準電圧VP=2.5V、第2のアナログ基準電圧VN=−2.5Vであって、入力電圧VIN=0V〜5Vである場合には、出力電圧VQ=0V〜−5Vとなる。
図5に、比較例として、本実施形態の増幅回路100を用いないソースドライバー400の基本的な構成例を示す。図5には、1つのソース線を駆動する回路を示しているが、他のソース線を駆動する回路も同一の構成であるから、図示を省略する。
また、キャパシターCA2に蓄積される電荷Q2は次式で与えられる。
出力期間では、SW6、SW8がオンになり、他のスイッチ素子SW7、SW9、SW10はオフになる。スイッチ素子SW6がオンになることで、一端が基準ノードNEG2に接続される第3のキャパシターCA3の他端が、入力電圧VINに設定される。またスイッチ素子SW8がオンになることで、一端が基準ノードNEG2に接続される第4のキャパシターCA4の他端が、出力電圧VQ2(OP2の出力)に設定される。
また、キャパシターCA4に蓄積される電荷Q4’は次式で与えられる。
基準ノードNEG2は、出力期間において高インピーダンス状態に設定されるから、基準ノードNEG2に蓄積される電荷は保存される。即ち、基準ノードNEG2に蓄積される電荷は、初期化期間と出力期間とで等しくなる。
式(13)に式(9)〜式(11)を代入して、次式を得る。
式(6)から、出力電圧VQは次式で与えられる。
ここでC3=C4の場合には、次式になる。
例えば、第1のアナログ基準電圧VP=2.5Vであって、入力電圧VIN=0V〜5Vである場合には、出力電圧VQ2=5V〜0Vとなる。
図12に、本実施形態のソースドライバー200を含む電気光学装置500の基本的な構成例を示す。この電気光学装置500は、電気光学パネル510(例えばLCD(Liquid Crystal Display)パネル)、ソースドライバー200、ゲートドライバー530、コントローラー540、電源回路550を含む。なお、電気光学装置500にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
図13に、本実施形態の電気光学装置500を含む電子機器の基本的な構成例を示す。図13に示す電子機器は、投写型表示装置700である。
210 正極性電圧用増幅回路、220 D/A変換回路、230 基準電圧生成回路、
240 レベルシフター、400 比較例のソースドライバー、500 電気光学装置、
510 電気光学装置、530 ゲートドライバー、540 コントローラー、
550 電源回路、700 投写型表示装置、710 表示情報出力源、
720 表示情報処理回路、750 クロック発生回路、760 電源回路、
OP 演算増幅器、CA1、CA2 キャパシター、SW1〜SW5 スイッチ素子
Claims (13)
- 第1の入力端子に基準ノードが接続される演算増幅器と、
第1のノードと前記基準ノードとの間に設けられる第1のキャパシターと、
第2のノードと前記基準ノードとの間に設けられる第2のキャパシターと、
前記第1のノードと入力電圧の入力ノードとの間に設けられる第1のスイッチ素子と、
前記第1のノードと第1のアナログ基準電圧の供給ノードとの間に設けられる第2のスイッチ素子と、
前記第2のノードと出力電圧の出力ノードとの間に設けられる第3のスイッチ素子と、
前記第2のノードと第2のアナログ基準電圧の供給ノードとの間に設けられる第4のスイッチ素子と、
前記出力電圧の出力ノードと前記基準ノードとの間に設けられる第5のスイッチ素子とを含み、
前記入力電圧は、第1の電圧と第2の電圧との間で変化する電圧であって、
前記演算増幅器には、第1の電源電圧として前記第2の電圧が供給され、第2の電源電圧として第3の電圧が供給され、
前記第1のアナログ基準電圧は、前記第1の電圧と前記第2の電圧との間の直流電圧であって、
前記第2のアナログ基準電圧は、前記第2の電圧と前記第3の電圧との間の直流電圧であって、
前記第1の電圧、前記第2の電圧及び前記第3の電圧は、互いに異なる電圧であって、前記第2の電圧は、前記第1の電圧と前記第3の電圧との間の電圧であることを特徴とする増幅回路。 - 請求項1において、
初期化期間には、
前記第2のスイッチ素子、前記第4のスイッチ素子及び前記第5のスイッチ素子がオンになり、
前記出力電圧の出力期間には、
前記第1のスイッチ素子及び前記第3のスイッチ素子がオンになることを特徴とする増幅回路。 - 請求項1又は2において、
前記演算増幅器の第2の入力端子には、前記第2のアナログ基準電圧の供給ノードが接続されることを特徴とする増幅回路。 - 請求項1乃至3のいずれかにおいて、
前記第1のキャパシターの耐圧は、前記第2の電圧と前記第3の電圧との差よりも大きいことを特徴とする増幅回路。 - 請求項1乃至4のいずれかにおいて、
前記第1のキャパシターは、金属−絶縁体−金属キャパシターであることを特徴とする増幅回路。 - 請求項1乃至5のいずれかにおいて、
前記第1のキャパシターの容量をC1、前記第2のキャパシターの容量をC2、前記入力電圧をVIN、前記第1のアナログ基準電圧をVP、前記第2のアナログ基準電圧をVN、前記出力電圧をVQとした場合に、
前記出力電圧は、VQ=VN−(C1/C2)×(VIN−VP)で与えられることを特徴とする増幅回路。 - 請求項1乃至6のいずれかにおいて、
前記第1のスイッチ素子〜前記第5のスイッチ素子及び前記演算増幅器を構成するトランジスターの耐圧は、前記第1の電圧と前記第3の電圧との差より小さく、且つ、前記第2の電圧と前記第3の電圧との差より大きいことを特徴とする増幅回路。 - 電気光学パネルのソース線を駆動するソースドライバーであって、
請求項1乃至7のいずれかに記載の増幅回路を含むことを特徴とするソースドライバー。 - 請求項8において、
第2の増幅回路を含み、
前記第2の増幅回路には、第1の電源電圧として前記第1の電圧が供給され、第2の電源電圧として前記第2の電圧が供給されることを特徴とするソースドライバー。 - 請求項9において、
階調データと複数の基準電圧とを受けて、前記複数の基準電圧のうちの前記階調データに対応する電圧を選択して、前記増幅回路及び前記第2の増幅回路に対して出力するD/A変換回路と、
前記複数の基準電圧を生成して、前記D/A変換回路に対して出力する基準電圧生成回路とを含み、
前記ソース線に負極性の駆動電圧を出力する期間である第1の期間には、前記増幅回路が前記ソース線に対して前記負極性の駆動電圧を出力し、
前記ソース線に正極性の駆動電圧を出力する期間である第2の期間には、前記第2の増幅回路が前記ソース線に対して前記正極性の駆動電圧を出力することを特徴とするソースドライバー。 - 請求項10において、
前記第2の増幅回路は、
第1の入力端子に第2の基準ノードが接続される第2の演算増幅器と、
第3のノードと前記第2の基準ノードとの間に設けられる第3のキャパシターと、
第4のノードと前記第2の基準ノードとの間に設けられる第4のキャパシターと、
前記第3のノードと前記入力電圧の入力ノードとの間に設けられる第6のスイッチ素子と、
前記第3のノードと前記第1のアナログ基準電圧の供給ノードとの間に設けられる第7のスイッチ素子と、
前記第4のノードと第2の出力電圧の出力ノードとの間に設けられる第8のスイッチ素子と、
前記第4のノードと前記第1のアナログ基準電圧の供給ノードとの間に設けられる第9のスイッチ素子と、
前記第2の出力電圧の出力ノードと前記第2の基準ノードとの間に設けられる第10のスイッチ素子とを含み、
前記第2の入力電圧は、前記第1の電圧と前記第2の電圧との間で変化する電圧であって、
前記第2の演算増幅器には、電源電圧として、前記第1の電圧と前記第2の電圧とが供給されることを特徴とするソースドライバー。 - 請求項8乃至11のいずれかに記載のソースドライバーを含むことを特徴とする電気光学装置。
- 請求項12に記載の電気光学装置を含むことを特徴とする電子機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013063538A JP2014191012A (ja) | 2013-03-26 | 2013-03-26 | 増幅回路、ソースドライバー、電気光学装置及び電子機器 |
TW102148025A TWI595471B (zh) | 2013-03-26 | 2013-12-24 | 放大電路、源極驅動器、光電裝置及電子機器 |
US14/218,545 US9143148B2 (en) | 2013-03-26 | 2014-03-18 | Amplification circuit, source driver, electrooptical device, and electronic device |
CN201410111724.3A CN104078013B (zh) | 2013-03-26 | 2014-03-24 | 放大电路、源极驱动器、光电装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013063538A JP2014191012A (ja) | 2013-03-26 | 2013-03-26 | 増幅回路、ソースドライバー、電気光学装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014191012A true JP2014191012A (ja) | 2014-10-06 |
Family
ID=51837352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013063538A Pending JP2014191012A (ja) | 2013-03-26 | 2013-03-26 | 増幅回路、ソースドライバー、電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014191012A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11615758B2 (en) | 2021-07-21 | 2023-03-28 | Seiko Epson Corporation | Display driver |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09281930A (ja) * | 1996-04-09 | 1997-10-31 | Hitachi Ltd | 液晶表示装置 |
JP2002199164A (ja) * | 2000-12-27 | 2002-07-12 | Seiko Instruments Inc | 半導体集積回路装置および半導体集積回路装置の制御方法 |
JP2009223016A (ja) * | 2008-03-17 | 2009-10-01 | Toppoly Optoelectronics Corp | 液晶表示装置用ソース駆動回路及びこれを備える液晶表示装置 |
-
2013
- 2013-03-26 JP JP2013063538A patent/JP2014191012A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09281930A (ja) * | 1996-04-09 | 1997-10-31 | Hitachi Ltd | 液晶表示装置 |
JP2002199164A (ja) * | 2000-12-27 | 2002-07-12 | Seiko Instruments Inc | 半導体集積回路装置および半導体集積回路装置の制御方法 |
JP2009223016A (ja) * | 2008-03-17 | 2009-10-01 | Toppoly Optoelectronics Corp | 液晶表示装置用ソース駆動回路及びこれを備える液晶表示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11615758B2 (en) | 2021-07-21 | 2023-03-28 | Seiko Epson Corporation | Display driver |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9143148B2 (en) | Amplification circuit, source driver, electrooptical device, and electronic device | |
JP4193771B2 (ja) | 階調電圧発生回路及び駆動回路 | |
US8314764B2 (en) | Voltage amplifier and driving device of display device using the voltage amplifier | |
US7330066B2 (en) | Reference voltage generation circuit that generates gamma voltages for liquid crystal displays | |
JP3807321B2 (ja) | 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法 | |
JP5114326B2 (ja) | 表示装置 | |
JP5260462B2 (ja) | 出力増幅回路及びそれを用いた表示装置のデータドライバ | |
EP1551004A2 (en) | Reference voltage generation circuit, display drive circuit, and display device | |
US7605790B2 (en) | Liquid crystal display device capable of reducing power consumption by charge sharing | |
TW200405241A (en) | Display driving device and display using the same | |
JP5017871B2 (ja) | 差動増幅器及びデジタルアナログ変換器 | |
JP2010210668A (ja) | 集積回路装置及び電子機器 | |
US7286071B1 (en) | System for displaying images | |
JP4442455B2 (ja) | 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
US9013392B2 (en) | Gamma-voltage generator | |
JP2013195491A (ja) | 階調電圧生成回路、駆動回路、電気光学装置、及び電子機器 | |
JP2007086153A (ja) | 駆動回路、電気光学装置及び電子機器 | |
JP2014191012A (ja) | 増幅回路、ソースドライバー、電気光学装置及び電子機器 | |
WO2012123995A1 (ja) | 階調電圧発生回路及び表示装置 | |
JP4039414B2 (ja) | 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器 | |
JP2007219091A (ja) | 駆動回路、電気光学装置及び電子機器 | |
JP2009168842A (ja) | 基準電圧生成回路、ドライバ、電気光学装置及び電子機器 | |
JP2011085801A (ja) | Tft液晶駆動回路、及びそれを用いたtft液晶駆動方法 | |
JP2004163903A (ja) | メモリ回路、表示回路、および表示装置 | |
KR100989244B1 (ko) | 액정 표시 장치 및 그 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150109 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160301 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160610 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170704 |