JP2011135158A - 差動増幅回路、増幅回路及び液晶ディスプレイドライバ - Google Patents

Abstract

【課題】差動対が線形領域で高精度に動作する差動増幅回路、増幅回路及びこの差動増幅回路を用いた液晶ディスプレイドライバを提供する。
【解決手段】差動増幅回路は、入力電圧Ｖ１がゲート端子に与えられるトランジスタＭ１及びＭ２と、トランジスタＭ１、Ｍ２のソース端子に出力端が接続される差動対Ｄ１、Ｄ２と、差動対Ｄ１内のトランジスタＭ３、Ｍ４の共通ソース端子に電流を供給する可変電流源Ｉ１と、差動対Ｄ２内のトランジスタＭ５、Ｍ６の共通ソース端子に電流を供給する可変電流源Ｉ２と、を備え、トランジスタＭ３のゲート端子には入力電圧Ｖ２、トランジスタＭ５のゲート端子には入力電圧Ｖ１、トランジスタＭ４及びＭ６のゲート端子には入力電圧Ｖ３が与えられる。
【選択図】図１

Description

本発明は、差動増幅回路、増幅回路及び液晶ディスプレイドライバに関するものである。

複数の差動対を有し、各差動対の入力端子が２つの入力電圧のいずれかと接続されるように切り替えることで、２つの入力電圧の間の電圧値を増幅回路に与えるＤＡＣ（デジタルアナログ変換器）付増幅回路が提案されている（例えば特許文献１参照）。例えば、２つの入力電圧Ｖ１、Ｖ２（Ｖ１＜Ｖ２とする）が与えられ、増幅回路に電圧値Ｖ１＋（Ｖ２−Ｖ１）／２を入力したい場合には、Ｖ１とＶ２の影響が半々になるように、すなわち電圧Ｖ１が入力される差動対と電圧Ｖ２が入力される差動対が１対１となるように制御する。このような制御を行うことで、２つの入力電圧間の値を補完することができる。

しかし、差動対が飽和領域で動作するため、差動対の非線形性から生じる歪により、差動対の比の通りに２つの入力電圧間の値が補完できず、ＤＡＣ特性が劣化するという問題があった。特に２つの入力電圧の差分が大きいほど差動対の非線形性の影響は大きくなり、動作精度が低下した。

また、この差動対の非線形性の影響を小さくするために非線形性を補正する回路を追加すると、回路面積や消費電流が増加するという問題があった。

特開２００６−１９７５３２号公報

本発明は、差動対が線形領域で高精度に動作する差動増幅回路、増幅回路及びこの差動増幅回路を用いた液晶ディスプレイドライバを提供することを目的とする。

本発明の一態様による差動増幅回路は、第１の入力電圧がゲート端子に与えられ、導電型が同じである第１のトランジスタ及び第２のトランジスタと、前記第１のトランジスタのソース端子にドレイン端子が接続され、ゲート端子に第２の入力電圧が与えられ、前記第１及び第２のトランジスタと同じ導電型である第３のトランジスタ、及び前記第２のトランジスタのソース端子にドレイン端子が接続され、ゲート端子に第３の入力電圧が与えられ、ソース端子が前記第３のトランジスタのソース端子と接続され、前記第１乃至第３のトランジスタと同じ導電型である第４のトランジスタを有する第１の差動対と、前記第１のトランジスタのソース端子にドレイン端子が接続され、ゲート端子に前記第１の入力電圧が与えられ、前記第１乃至第４のトランジスタと同じ導電型である第５のトランジスタ、及び前記第２のトランジスタのソース端子にドレイン端子が接続され、ゲート端子に前記第３の入力電圧が与えられ、ソース端子が前記第５のトランジスタのソース端子と接続され、前記第１乃至第５のトランジスタと同じ導電型である第６のトランジスタを有する第２の差動対と、前記第３のトランジスタのソース端子及び前記第４のトランジスタのソース端子に電流を供給する第１の可変電流源と、前記第５のトランジスタのソース端子及び前記第６のトランジスタのソース端子に電流を供給する第２の可変電流源と、を備えるものである。

本発明の一態様による増幅回路は、前記差動増幅回路であって、前記第１乃至第６のトランジスタがＮＭＯＳトランジスタであり、前記第１の差動対と前記第１の可変電流源との間に第１のスイッチが設けられ、前記第２の差動対と前記第２の可変電流源との間に第２のスイッチが設けられた第１の差動増幅回路と、前記差動増幅回路であって、前記第１乃至第６のトランジスタがＰＭＯＳトランジスタであり、前記第１の差動対と前記第１の可変電流源との間に第３のスイッチが設けられ、前記第２の差動対と前記第２の可変電流源との間に第４のスイッチが設けられた第２の差動増幅回路と、前記第１の差動増幅回路の出力電流と、前記第２の差動増幅回路の出力電流とを加算するレベルシフト回路と、を備えるものである。

本発明の一態様による液晶ディスプレイドライバは、複数の電圧を出力するデジタルアナログ変換器と、前記複数の電圧のうちいずれか２つを選択する選択スイッチ回路と、前記差動増幅回路又は前記増幅回路を有し、前記選択された２つの電圧が供給され、当該２つの電圧の間の電圧値となる電圧を生成し、液晶ディスプレイパネルに設けられる複数の液晶セルに前記生成した電圧を印加するバッファアンプと、を備えるものである。

本発明によれば、差動増幅回路内の差動対が線形領域で高精度に動作することができる。

本発明の第１の実施形態に係る差動増幅回路の概略構成図である。 本発明の第２の実施形態に係る増幅回路の概略構成図である。 可変電流源の構成の一例を示す図である。 可変電流源の構成の一例を示す図である。 本発明の第３の実施形態に係る増幅回路の概略構成図である。 本発明の第４の実施形態に係る液晶表示装置の概略構成図である。 同第４の実施形態に係るカラムドライバの概略構成図である。

以下、本発明の実施の形態を図面に基づいて説明する。

（第１の実施形態）図１に本発明の第１の実施形態に係る差動増幅回路の概略構成を示す。差動増幅回路は、トランジスタＭ１、Ｍ２、差動対Ｄ１、Ｄ２、可変電流源Ｉ１及びＩ２を備える。差動対Ｄ１はトランジスタＭ３及びＭ４を有し、差動対Ｄ２はトランジスタＭ５及びＭ６を有する。トランジスタＭ１〜Ｍ６は同じ導電型であり、ここではＮＭＯＳトランジスタであるとする。

トランジスタＭ１のドレイン端子は出力端子Ｔ１に接続され、ソース端子は差動対Ｄ１内のトランジスタＭ３のドレイン端子及び差動対Ｄ２内のトランジスタＭ５のドレイン端子に接続される。

また、トランジスタＭ２のドレイン端子は出力端子Ｔ２に接続され、ソース端子は差動対Ｄ１内のトランジスタＭ４のドレイン端子及び差動対Ｄ２内のトランジスタＭ６のドレイン端子に接続される。

トランジスタＭ１、Ｍ２のゲート端子には、入力電圧Ｖ１が与えられる。

差動対Ｄ１内のトランジスタＭ３のソース端子及びトランジスタＭ４のソース端子は共に可変電流源Ｉ１に接続される。可変電流源Ｉ１は、トランジスタＭ３、Ｍ４の共通ソース端子に電流を供給する。トランジスタＭ３のゲート端子には、入力電圧Ｖ２が与えられる。トランジスタＭ４のゲート端子には入力電圧Ｖ３が与えられる。

差動対Ｄ２内のトランジスタＭ５のソース端子及びトランジスタＭ６のソース端子は共に可変電流源Ｉ２に接続される。可変電流源Ｉ２は、トランジスタＭ５、Ｍ６の共通ソース端子に電流を供給する。トランジスタＭ５のゲート端子には、入力電圧Ｖ１が与えられる。トランジスタＭ６のゲート端子には入力電圧Ｖ３が与えられる。

可変電流源Ｉ１、Ｉ２は、図示しない制御部により、電流値が変更される。

電圧Ｖ１、Ｖ２、Ｖ３が近い値である（電圧値の差分が小さい）場合、トランジスタＭ３、Ｍ４のソース電圧は、電圧Ｖ２及びＶ３のうち高い方の電圧から、トランジスタＭ３、Ｍ４のゲートソース間電圧だけ降下した値となる。

また、トランジスタＭ５、Ｍ６のソース電圧は、電圧Ｖ１及びＶ３のうち高い方の電圧から、トランジスタＭ５、Ｍ６のゲートソース間電圧だけ降下した値となる。

また、トランジスタＭ３、Ｍ５のドレイン電圧は、トランジスタＭ１のソース電圧により決定され、トランジスタＭ４、Ｍ６のドレイン電圧は、トランジスタＭ２のソース電圧により決定される。トランジスタＭ１、Ｍ２のソース電圧は、トランジスタＭ１、Ｍ２のゲート電圧である入力電圧Ｖ１から、トランジスタＭ１、Ｍ２のゲートソース間電圧だけ降下した値である。

このような条件下では差動対Ｄ１、Ｄ２内のトランジスタＭ３〜Ｍ６は、ドレインソース間電圧が微小となるため、線形領域で動作する。

トランジスタＭ３〜Ｍ６が線形領域で動作している時に、可変電流源Ｉ１、Ｉ２の電流値を変化させることで、出力端子Ｔ１、Ｔ２からの出力電流Ｉ_０＋、Ｉ_０−の値を変えることができる。

例えば、可変電流源Ｉ１の電流値の方が、可変電流源Ｉ２の電流値より大きい場合、トランジスタＭ３、Ｍ４からなる差動対Ｄ１に供給される電流の方が、トランジスタＭ５、Ｍ６からなる差動対Ｄ２に供給される電流より大きくなるため、入力電圧Ｖ１より入力電圧Ｖ２の方が出力電流Ｉ_０＋、Ｉ_０−への影響が大きくなる。

一方、可変電流源Ｉ２の電流値の方が、可変電流源Ｉ１の電流値より大きい場合、トランジスタＭ５、Ｍ６からなる差動対Ｄ２に供給される電流の方が、トランジスタＭ３、Ｍ４からなる差動対Ｄ１に供給される電流より大きくなるため、入力電圧Ｖ２より入力電圧Ｖ１の方が出力電流Ｉ_０＋、Ｉ_０−への影響が大きくなる。

このように、本実施形態に係る差動増幅回路は、入力電圧Ｖ１、Ｖ２が出力電流Ｉ_０＋、Ｉ_０−に与える影響を変化させることができる。この時、トランジスタＭ３〜Ｍ６は線形領域で動作しており、飽和領域で動作しているトランジスタを使用する場合よりも、線形に動作する入力電圧範囲を大きく取ることできるため、入力電圧Ｖ１、Ｖ２の電圧差が大きい場合でも、精度良く動作することができる。また、差動対の非線形性を補正する回路を追加する必要がないため、回路面積や消費電流の増加を防止できる。

入力電圧Ｖ１が入力電圧Ｖ２より高い場合、トランジスタＭ３、Ｍ４のソース電圧は、電圧Ｖ２からトランジスタＭ３、Ｍ４のゲートソース間電圧だけ降下した電圧となり、トランジスタＭ３、Ｍ４のドレイン電圧は電圧Ｖ１からトランジスタＭ１、Ｍ２のゲートソース間電圧だけ降下した電圧となる。

トランジスタＭ１〜Ｍ４のゲートソース間電圧がほぼ等しい場合、トランジスタＭ３、Ｍ４のドレインソース間電圧はＶ１−Ｖ２となり、この電圧値がトランジスタＭ３、Ｍ４のドレインソース飽和電圧を超えると、トランジスタＭ３、Ｍ４は飽和領域で動作することになる。そのため、線形に動作する入力電圧範囲が減少し、電圧Ｖ１とＶ２の電圧差を大きくできなくなる。

一方、入力電圧Ｖ１が入力電圧Ｖ２より低い場合は、上記のようなトランジスタＭ３、Ｍ４のドレインソース間電圧がドレインソース飽和電圧を超える状況は発生しない。線形に動作する入力電圧範囲を拡大できるため、電圧Ｖ１とＶ２の電圧差が大きい場合も、精度良く動作することができる。差動対をより確実に線形領域で動作させることが可能となるため、入力電圧Ｖ１は、入力電圧Ｖ２より低い電圧とすることが好ましい。

上記実施形態では、トランジスタＭ１〜Ｍ４がＮＭＯＳトランジスタの場合を例に説明を行ったが、トランジスタＭ１〜Ｍ４をＰＭＯＳトランジスタにしてもよい。その場合、トランジスタＭ１、Ｍ２のゲート端子には、入力電圧Ｖ１、Ｖ２のうち、高電圧の方が与えられる。

（第２の実施形態）図２に本発明の第２の実施形態に係る増幅回路の概略構成を示す。この増幅回路は、図１に示す上記第１の実施形態に係る差動増幅回路を入力段として使用し、トランジスタＭ７、Ｍ８からなるアクティブロード（能動負荷）と、トランジスタＭ９及び電流源Ｉ３からなる出力段によりＡ級出力段を有する構成となっている。

トランジスタＭ７のドレイン端子はトランジスタＭ１のドレイン端子及びトランジスタＭ９のゲート端子に接続される。トランジスタＭ８のドレイン端子は、トランジスタＭ２のドレイン端子、トランジスタＭ７及びＭ８のゲート端子に接続される。トランジスタＭ９のソース端子はトランジスタＭ７及びＭ８のソース端子に接続され、ドレイン端子は増幅回路の出力端子Ｔ０、電流源Ｉ３、トランジスタＭ４及びＭ６のゲート端子に接続される。

このような構成にすることで、図２に示す増幅回路は、２つの入力端子を持つボルテージフォロワ構成となる。通常のＡ級出力段を用いた増幅回路を有するボルテージフォロワ構成は、入力電圧に対し、出力電圧がほぼ等しくなる。本実施形態に係る増幅回路は、可変電流源Ｉ１、Ｉ２の電流値に応じて、以下のような出力電圧Ｖ０を得ることできる。

まず、可変電流源Ｉ１、Ｉ２のうち、一方の電流値が０、他方の電流値がＩｂｉａｓ（Ｉｂｉａｓは０より大きい任意の電流値）である場合について考える。

可変電流源Ｉ１の電流値が０の時はトランジスタＭ３、Ｍ４の差動対が動作していない状態となり、可変電流源Ｉ２の電流値が０の時はトランジスタＭ５、Ｍ６の差動対が動作していない状態となる。入力電圧Ｖ１が与えられる差動対と、入力電圧Ｖ２が与えられる差動対のいずれか一方が動作していない状態であるため、出力電圧Ｖ０は動作している差動対に与えられる入力電圧と等しくなる。

従って、可変電流源Ｉ１の電流値が０の場合、出力電圧Ｖ０は入力電圧Ｖ１と等しくなり、可変電流源Ｉ２の電流値が０の場合、出力電圧Ｖ０は入力電圧Ｖ２と等しくなる。

次に、可変電流源Ｉ１の電流値＝可変電流源Ｉ２の電流値＝Ｉｂｉａｓの場合について考える。

増幅回路が理想的なボルテージフォロワとして動作していると、出力電圧Ｖ０は、２つの差動対の出力電流Ｉ_０＋、Ｉ_０−が等しくなる（Ｉ_０＋＝Ｉ_０−）点で安定する。この時の出力電圧Ｖ０に与える入力電圧Ｖ１、Ｖ２の影響を求める。トランジスタＭ１、Ｍ２は共にゲート電圧（Ｖ１）が等しく、ドレイン電流（Ｉ_０＋、Ｉ_０−）も等しい。従って、トランジスタＭ１、Ｍ２のソース電圧Ｖ_ｄ＋、Ｖ_ｄ−も等しくなる。

トランジスタＭ３〜Ｍ６に流れる電流をそれぞれＩ_３〜Ｉ_６とすると以下の数式１、数式２が得られる。

Ｉ_３〜Ｉ_６は、線形領域で動作しているトランジスタＭ３〜Ｍ６のドレイン電流である。トランジスタＭ３、Ｍ４のソース電圧をＶ_Ｓ１、トランジスタＭ５、Ｍ６のソース電圧をＶ_Ｓ２、トランジスタＭ３〜Ｍ６の閾値電圧をＶ_ｔｈｎ、電圧電流変換利得をβとすると、以下の数式３が得られる。

数式３をＶ０について求めると、以下の数式４が得られる。

つまり、増幅回路は、電圧Ｖ１とＶ２の中間値の電圧を出力することができる。

可変電流源Ｉ１の電流値＝可変電流源Ｉ２の電流値の時に、出力電圧Ｖ０は入力電圧Ｖ１、Ｖ２の中間値となるが、可変電流源Ｉ１、Ｉ２の電流値を調整することで、入力電圧Ｖ１、Ｖ２の間の電圧値であれば、任意の電圧値の出力電圧Ｖ０を出力できる。

このように、上記第１の実施形態に係る差動増幅回路を入力段として用いた増幅回路をボルテージフォロワ構成とすると、２つの可変電流源Ｉ１、Ｉ２の電流値に応じて、２つの入力電圧Ｖ１、Ｖ２のうちいずれか一方と同じ電圧値となる電圧や、２つの入力電圧Ｖ１、Ｖ２の間の電圧値となる電圧を出力することができる。

図３に可変電流源Ｉ１、Ｉ２の一例を示す。可変電流源Ｉ１、Ｉ２としてトランジスタを設け、そのゲートバイアス電圧Ｖｂ１、Ｖｂ２を制御することで、電流値を変えることができる。

また、図４に示すように、可変電流源Ｉ１、Ｉ２を、一定のバイアス電圧Ｖｂが与えられるトランジスタを２個設け、電流を流す経路をスイッチＳ１１〜Ｓ１４で切り替えるような構成にしてもよい。また、トランジスタの個数を増やし、より細かく離散的に電流値を制御してもよい。

（第３の実施形態）図５に本発明の第３の実施形態に係る増幅回路の概略構成を示す。差動増幅回路１０はＮＭＯＳトランジスタで構成され、図１に示す上記第１の実施形態に係る差動増幅回路にスイッチＳ１、Ｓ２を設けた構成となっている。差動増幅回路２０は、図１に示す上記第１の実施形態に係る差動増幅回路をＰＭＯＳトランジスタで構成したものであり、スイッチＳ３、Ｓ４をさらに備える。スイッチＳ１〜Ｓ４のオンオフ制御については後述する。

レベルシフト回路３０は差動増幅回路１０、２０により構成される入力段からの出力電流を加算する。レベルシフト回路３０は出力段４０に接続され、出力端子から電圧Ｖ０が出力される。

入力段がＮＭＯＮトランジスタとＰＭＯＳトランジスタで構成されているため、入力電圧Ｖ１〜Ｖ３がＮＭＯＳトランジスタの動作しない領域（ＮＭＯＳトランジスタの閾値電圧以下）の時は、ＰＭＯＳトランジスタ側２０が動作する。逆に、入力電圧Ｖ１〜Ｖ３がＰＭＯＳトランジスタの動作しない領域（ＰＭＯＳトランジスタの閾値電圧以上）の時は、ＮＭＯトランジスタ側１０が動作する。従って、増幅回路の入力電圧範囲を拡大することができる。

入力電圧Ｖ１〜Ｖ３が全てＮＭＯＳトランジスタの閾値電圧に近い電圧値となっている場合を考える。可変電流源Ｉ１、Ｉ２は図３、図４に示すように、トランジスタにより構成される。また、トランジスタＭ１、Ｍ２のソース電圧Ｖ_Ｓ１と、トランジスタＭ３、Ｍ４のソース電圧Ｖ_Ｓ２は、入力電圧からトランジスタのゲートソース間電圧分降下していることを考えると、これらの電圧値はグランド電位に近い値となっている。この時、可変電流源Ｉ１、Ｉ２を構成するトランジスタは、ドレインソース間電圧が微小となり、線形領域で動作していることが考えられる。

更に、Ｖ１＞Ｖ３＞Ｖ２という入力電圧条件では、電圧Ｖ_Ｓ１は電圧Ｖ２からトランジスタＭ１のゲートソース間電圧分降下した電圧となり、電圧Ｖ_Ｓ２は電圧Ｖ３からトランジスタＭ４のゲートソース間電圧分降下した電圧となる。従って、電圧Ｖ_Ｓ１と電圧Ｖ_Ｓ２との間にはＶ３−Ｖ２の電圧差が生じることになる。

以上のような条件下では、線形領域で動作している可変電流源Ｉ１とＩ２のトランジスタのドレイン電圧に差分が生じることになる。可変電流源Ｉ１、Ｉ２の電流値を制御することで、入力電圧Ｖ１〜Ｖ３の影響を出力電圧Ｖ０に与える際に、可変電流源Ｉ１、Ｉ２の電流値の比がドレイン電圧の差分により所望の比からずれることが考えられる。

このような事態を避けるため、本実施形態では、図示しない制御部が、３つの入力電圧のうち少なくともいずれか１つを検出し、その電圧値がＮＭＯＳトランジスタの閾値電圧付近（閾値電圧との差分が所定値以下）となる場合には、ＮＭＯＳトランジスタで構成した増幅回路１０のスイッチＳ１、Ｓ２をオフする。また、制御部は、検出した電圧値がＰＭＯＳトランジスタの閾値電圧近辺となる場合には、ＰＭＯＳトランジスタで構成した増幅回路２０のスイッチＳ３、Ｓ４をオフする。

このように、入力電圧Ｖ１〜Ｖ３がＮＭＯＳトランジスタの閾値電圧近辺の場合はＮＭＯＳトランジスタで構成した差動対側の可変電流源Ｉ１、Ｉ２をカットオフし、入力電圧Ｖ１〜Ｖ３がＰＭＯＳトランジスタの閾値電圧近辺の場合はＰＭＯＳトランジスタで構成した差動対側の可変電流源Ｉ３、Ｉ４をカットオフすることで、入力電圧Ｖ１〜Ｖ３が出力電圧Ｖ０に与える影響を調整する可変電流源Ｉ１〜Ｉ４の電流値の比を、所望の値にすることができる。

（第４の実施形態）図６に本発明の第４の実施形態に係る液晶表示装置の概略構成を示す。液晶表示装置は、液晶ディスプレイパネル１００、液晶ディスプレイパネル１００を駆動するロウドライバ２００及びカラムドライバ３００を備える。液晶ディスプレイパネル１００には、画素毎に、赤、緑、青の各色に対応したセル１１０がマトリクス状に設けられている。

カラムドライバ３００は、抵抗ストリングＤ／Ａ変換器３１０、選択スイッチ回路３２０、及びバッファアンプ３３０を有する。バッファアンプ３３０は、液晶ディスプレイパネル１００内のセル１１０の各列に対応するように複数設けられている。抵抗ストリングＤ／Ａ変換器３１０の出力が、選択スイッチ回路３２０を介してバッファアンプ３３０でバッファされ、セル１１０に供給される。

ロウドライバ２００は、バッファアンプ３３０からの出力電圧をセル１１０の電極に印加するか否かを、スイッチＳＷのオンオフにより制御する。

図７にカラムドライバ３００の一部の拡大図を示す。バッファアンプ３３０には、図２に示す上記第２の実施形態に係る増幅回路や、図５に示す上記第３の実施形態に係る増幅回路を適用できる。図５の増幅回路を適用する場合、入力電圧Ｖ３＝出力電圧Ｖ０となる。

Ａ＋１ビットのデータ（ＤＡＴＡ［Ａ：０］）の下位Ｂビットがバッファアンプ３３０に与えられ、上位Ａ−Ｂビットが選択スイッチ回路３２０に与えられる（Ａ、Ｂは共に正の整数）。選択スイッチ回路３２０は、上位Ａ−Ｂビットの値に基づいて、抵抗ストリングＤ／Ａ変換器３１０から出力される複数の電圧のうちいずれか２つの電圧をバッファアンプ３３０に与える。バッファアンプ３３０は、下位Ｂビットの値に応じて出力電圧が調整される。例えば、下位Ｂビットの値に基づいて、図２における可変電流源Ｉ１、Ｉ２の電流値が制御される。

抵抗ストリングＤ／Ａ変換器３１０から、選択スイッチ回路３２０を介して、バッファアンプ３３０へ２つの入力電圧を与えると、バッファアンプ３３０は上記第１、第２の実施形態で説明したように、２つの入力電圧の間の値を出力することができる。バッファとして動作している増幅回路（バッファアンプ３３０）は、デジタルアナログ変換機能の一部を持つことができる。そのため、本来のＤ／Ａ変換器３１０のビット数を削減することができ、カラムドライバ３００の面積を低減することができる。

また、バッファアンプ３３０内の差動対を構成するトランジスタ（図２におけるトランジスタＭ３〜Ｍ６）は線形領域で動作しているため、バッファアンプの２つの入力電圧の電圧差が大きい場合でも精度良く動作することができる。また、差動対の非線形性を補正する回路を追加する必要がないため、回路面積や消費電流の増加を防止できる。

このように、液晶ディスプレイパネル１００を駆動するカラムドライバ３００に上記実施形態に係る差動増幅回路を適用することで、カラムドライバ３００の回路面積や消費電流の増加を抑制し、かつＤＡＣ特性の劣化を防止できる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

Ｄ１、Ｄ２ 差動対
Ｍ１〜Ｍ９ トランジスタ
Ｉ１、Ｉ２ 可変電流源
１００ 液晶ディスプレイパネル
２００ ロウドライバ
３００ カラムドライバ

Claims (6)

1. 第１の入力電圧がゲート端子に与えられ、導電型が同じである第１のトランジスタ及び第２のトランジスタと、
   前記第１のトランジスタのソース端子にドレイン端子が接続され、ゲート端子に第２の入力電圧が与えられ、前記第１及び第２のトランジスタと同じ導電型である第３のトランジスタ、及び前記第２のトランジスタのソース端子にドレイン端子が接続され、ゲート端子に第３の入力電圧が与えられ、ソース端子が前記第３のトランジスタのソース端子と接続され、前記第１乃至第３のトランジスタと同じ導電型である第４のトランジスタを有する第１の差動対と、
   前記第１のトランジスタのソース端子にドレイン端子が接続され、ゲート端子に前記第１の入力電圧が与えられ、前記第１乃至第４のトランジスタと同じ導電型である第５のトランジスタ、及び前記第２のトランジスタのソース端子にドレイン端子が接続され、ゲート端子に前記第３の入力電圧が与えられ、ソース端子が前記第５のトランジスタのソース端子と接続され、前記第１乃至第５のトランジスタと同じ導電型である第６のトランジスタを有する第２の差動対と、
   前記第３のトランジスタのソース端子及び前記第４のトランジスタのソース端子に電流を供給する第１の可変電流源と、
   前記第５のトランジスタのソース端子及び前記第６のトランジスタのソース端子に電流を供給する第２の可変電流源と、
   を備える差動増幅回路。
2. 前記第１乃至第６のトランジスタがＮＭＯＳトランジスタである場合、前記第１の入力電圧は前記第２の入力電圧より低く、前記第１乃至第６のトランジスタがＰＭＯＳトランジスタである場合、前記第１の入力電圧は前記第２の入力電圧より高いことを特徴とする請求項１に記載の差動増幅回路。
3. 前記第１及び第２のトランジスタのドレイン端子に接続されたアクティブロードトランジスタと、
   前記第１のトランジスタのドレイン端子に接続され、出力端子を有する出力段と、
   をさらに備え、
   前記第４のトランジスタのゲート端子及び前記第６のトランジスタのゲート端子が前記出力端子に接続されたボルテージフォロワ構成であることを特徴とする請求項１又は２に記載の差動増幅回路。
4. 請求項１に記載の差動増幅回路であって、前記第１乃至第６のトランジスタがＮＭＯＳトランジスタであり、前記第１の差動対と前記第１の可変電流源との間に第１のスイッチが設けられ、前記第２の差動対と前記第２の可変電流源との間に第２のスイッチが設けられた第１の差動増幅回路と、
   請求項１に記載の差動増幅回路であって、前記第１乃至第６のトランジスタがＰＭＯＳトランジスタであり、前記第１の差動対と前記第１の可変電流源との間に第３のスイッチが設けられ、前記第２の差動対と前記第２の可変電流源との間に第４のスイッチが設けられた第２の差動増幅回路と、
   前記第１の差動増幅回路の出力電流と、前記第２の差動増幅回路の出力電流とを加算するレベルシフト回路と、
   を備える増幅回路。
5. 前記第１乃至第３の入力電圧のいずれかと前記ＮＭＯＳトランジスタの閾値電圧との差分が所定値以下の場合、前記第１及び第２のスイッチがオフされ、
   前記第１乃至第３の入力電圧のいずれかと前記ＰＭＯＳトランジスタの閾値電圧との差分が所定値以下の場合、前記第３及び第４のスイッチがオフされることを特徴とする請求項４に記載の増幅回路。
6. 複数の電圧を出力するデジタルアナログ変換器と、
   前記複数の電圧のうちいずれか２つを選択する選択スイッチ回路と、
   請求項１乃至３のいずれかに記載の差動増幅回路又は請求項４若しくは請求項５に記載の増幅回路を有し、前記選択された２つの電圧が供給され、当該２つの電圧の間の電圧値となる電圧を生成し、液晶ディスプレイパネルに設けられる複数の液晶セルに前記生成した電圧を印加するバッファアンプと、
   を備える液晶ディスプレイドライバ。

Images