TWI505634B - 電子電路 - Google Patents

電子電路 Download PDF

Info

Publication number
TWI505634B
TWI505634B TW102128747A TW102128747A TWI505634B TW I505634 B TWI505634 B TW I505634B TW 102128747 A TW102128747 A TW 102128747A TW 102128747 A TW102128747 A TW 102128747A TW I505634 B TWI505634 B TW I505634B
Authority
TW
Taiwan
Prior art keywords
type
transistor
current mirror
terminal
electrically connected
Prior art date
Application number
TW102128747A
Other languages
English (en)
Other versions
TW201507350A (zh
Inventor
Chua Chin Wang
Chih Lin Chen
Yi Lun Wu
Original Assignee
Univ Nat Sun Yat Sen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Sun Yat Sen filed Critical Univ Nat Sun Yat Sen
Priority to TW102128747A priority Critical patent/TWI505634B/zh
Publication of TW201507350A publication Critical patent/TW201507350A/zh
Application granted granted Critical
Publication of TWI505634B publication Critical patent/TWI505634B/zh

Links

Landscapes

  • Amplifiers (AREA)

Description

電子電路
本發明是關於一種電子電路，特別是一種可接收並輸出高壓訊號之電子電路。
請參閱台灣專利申請第099115909號「收發器及其信號轉換方法」，其中該收發器具有類比至數位轉換器，用於在該收發器的第一操作階段將類比輸入信號轉換為數位輸出信號，該類比至數位轉換器包含嵌入式處理電路，用於依據該類比輸入信號與類比信號產生數位碼以及嵌入式數位至類比轉換單元，耦接於該嵌入式處理電路，其中，該嵌入式數位至類比轉換單元用於在該第一操作階段將該數位碼轉換為該類比信號，並用於在該收發器的第二操作階段將數位輸入信號轉換為類比輸出信號，但由於該收發器僅能操作於低壓環境，並無法耐高壓，因此，該收法器無法傳送或接收高壓訊號，而現今不論是車用電子或是各種再生能源產業皆使用大量的電池組，電池組之間需互相傳輸訊號以使電池管理系統獲得電池組之狀態參數或對各個電池組進行控制，但電池組之間所傳輸之訊號通常為高壓訊號，因此，若收發器無法耐高壓，將會使收發器無法應用於電池組之訊號傳遞。
本發明的主要目的在於藉由齊納二極體限制放大器之電晶體閘極與汲極之間的跨壓，並限制運算放大器之正電源端及負電源端之間的跨壓，使本發明之電子電路能以晶片高壓製程製作，進而使電子電路可接收並輸出高壓訊號，而廣泛的應用於高壓傳送接收器及高壓運算放大器。
本發明一種電子電路包含一偏壓電路、一P型輸入級、一N型輸入級、一第一運算放大器及一第二運算放大器，該偏壓電路提供一第一偏壓及一第二偏壓，該P型輸入級電性連接該偏壓電路，且該P型輸入級接收該第一偏壓及該第二偏壓，該P型輸入級具有一第一P型放大器及一第二P型放大器，該第一P型放大器具有一第一P型電晶體及至少一第一齊納二極體(zener diode)，該第二P型放大器具有一第二P型電晶體及至少一第二齊納二極體(zener diode)，該第一齊納二極體電性連接該第一P型電晶體之閘極端及源極端，以限制該第一P型電晶體之閘極端及源極端之間的電壓，該第二齊納二極體電性連接該第二P型電晶體之閘極端及源極端，以限制該第二P型電晶體之閘極端及源極端之間的電壓，該N型輸入級電性連接該偏壓電路，且該N型輸入級接收該第一偏壓及該第二偏壓，該N型輸入級具有一第一N型放大器及一第二N型放大器，該第一N型放大器具有一第一N型電晶體及至少一第三齊納二極體(zener diode)，該第三齊納二極體電性連接該第一N型電晶體之閘極端及源極端，以限制該第一N型電晶體之閘極端及源極端之間的電壓，該第二N型大器具有一第二N型電晶體及至少一第四齊納二極體(zener diode)，該第四齊納二極體電性連接該第二N型電晶體之閘極端及源極端，以限制該第二N型電晶體之閘極端及源極端之間的電壓，該第一運算放大器電性連接該N型輸入級，以輸出一高壓訊號，該第一運算放大器具有一第一正電源端及一第一負電源端，該第一負電源端電性連接至少一第五齊納二極體(zener diode)，該第二運算放大器電性連接該P型輸入級，以輸出一低壓訊號，該第二運算放大器具有一第二正電源端及一第二負電源端，該第二正電源端電性連接至少一第六齊納二極體(zener diode)。
本發明藉由該第一齊納二極體、該第二齊納二極體、該第三齊納二極體及該第四齊納二極體，使該第一P型電晶體、該第二P型電晶體、該第一N型電晶體及該第二N型電晶體可符合高壓製程的限制，並以該N型輸入級及該第一運算放大器將一第一輸入訊號或一第二輸入訊號轉換至高電位領域(high level domain)，以該P型輸入級及該第二運算放大器該第一輸入訊號或該第二輸入訊號轉換至低電位領域(low level domain)，進而使該電子電路的應用更加廣泛。
請參閱第1圖，為本發明之一實施例，一種電子電路100包含一偏壓電路110、一P型輸入級120、一N型輸入級130、一第一運算放大器140及一第二運算放大器150，該偏壓電路110用以提供一第一偏壓Vb1及一第二偏壓Vb2，該P型輸入級120電性連接該偏壓電路，且該P型輸入級120接收該第一偏壓Vb1及該第二偏壓Vb2，該N型輸入級130電性連接該偏壓電路110，且該N型輸入級130接收該第一偏壓Vb1及該第二偏壓Vb2，該第一運算放大器140電性連接該N型輸入級130，該第二運算放大器150電性連接該P型輸入級120，在本實施例中，該電子電路100作為高壓傳送接收器。
請參閱第1圖，該偏壓電路110具有一P型偏壓電晶體111、一參考電流源112及一N型偏壓電晶體113，該P型偏壓電晶體111之源極端接收一電源VDD，在本實施例中，該電源VDD之電壓大小為30 V，該P型偏壓電晶體111之閘極端電性連接該P型偏壓電晶體111之汲極端，該參考電流源112電性連接該P型偏壓電晶體111之汲極端及該N型偏壓電晶體113之汲極端，該參考電流源112可為電晶體，該N型偏壓電晶體113之源極端為接地，該N型偏壓電晶體113之閘極端電性連接該N型偏壓電晶體113之汲極端，在本實施例中，該偏壓電路110是以該P型偏壓電晶體111提供該第一偏壓Vb1，並以該N型偏壓電晶體113提供該第二偏壓Vb2。
請參閱第1圖，該P型輸入級120具有一第一P型放大器121及一第二P型放大器122，在本實施例中，該第一P型放大器121及該第二P型放大器122皆為共源極放大器架構，其中該第一P型放大器121具有一第一P型電晶體121a、至少一第一齊納二極體121b(zenerdiode)、一第一P型電流鏡電晶體121c、一第一N型電流鏡電晶體121d及一第一高壓電阻121e，該第一齊納二極體121b電性連接該第一P型電晶體121a之閘極端及源極端，以限制該第一P型電晶體121a之閘極端及源極端之間的電壓，在本實施例中，共有7個串聯之該第一齊納二極體121b電性連接該第一P型電晶體121a之閘極端及源極端，以限制該第一P型電晶體121a之閘極端及源極端之間的電壓在5 V以下，使該第一P型電晶體121a可符合高壓製程的限制，該第一P型電流鏡電晶體121c電性連接該P型偏壓電晶體111及該第一P型電晶體121a，該第一P型電流鏡電晶體121c之源極端接收該電源VDD，該第一P型電流鏡電晶體121c由該P型偏壓電晶體111接收該第一偏壓Vb1，且該第一P型電流鏡電晶體121c與該P型偏壓電晶體111構成電流鏡(current mirror)，使得流經該P型偏壓電晶體111的參考電流等於流經該第一P型電流鏡電晶體121c的電流，較佳的，該第一P型電流鏡電晶體121c是經由該第一高壓電阻121e電性連接該第一P型電晶體121a，該第一高壓電阻121e用以調整該第一P型放大器121之偏移電壓(offset voltage)，使該第一P型放大器121之偏移電壓(offset voltage)降低。該第一N型電流鏡電晶體121d電性連接該N型偏壓電晶體113及該第一P型電晶體121a，該第一N型電流鏡電晶體121d之源極端為接地，該第一N型電流鏡電晶體121d由該N型偏壓電晶體113接收該第二偏壓Vb2，且該第一N型電流鏡電晶體121d與該N型偏壓電晶體113構成電流鏡(current mirror)，使得流經該N型偏壓電晶體113的參考電流等於流經該第一N型電流鏡電晶體121d的電流。
請參閱第1圖，該第二P型放大器122具有一第二P型電晶體122a、至少一第二齊納二極體122b(zener diode)、一第二P型電流鏡電晶體122c、一第二N型電流鏡電晶體122d及一第二高壓電阻122e，該第二齊納二極體122b電性連接該第二P型電晶體122a之閘極端及源極端，以限制該第二P型電晶體122a之閘極端及源極端之間的電壓，在本實施例中，共有7個串聯之該第二齊納二極體122b電性連接該第二P型電晶體122a之閘極端及源極端，以限制該第二P型電晶體122a之閘極端及源極端之間的電壓在5 V以下，使該第二P型電晶體122a可符合高壓製程的限制，該第二P型電流鏡電晶體122c電性連接該P型偏壓電晶體111及該第二P型電晶體122a，該第二P型電流鏡電晶體122c之源極端接收該電源VDD，該第二P型電流鏡電晶體122c由該P型偏壓電晶體111接收該第一偏壓Vb1，且該第二P型電流鏡電晶體122c與該P型偏壓電晶體111構成電流鏡(current mirror)，使得流經該P型偏壓電晶體111的參考電流等於流經該第二P型電流鏡電晶體122c的電流，較佳的，該第二P型電流鏡電晶體122c是經由該第二高壓電阻122e電性連接該第二P型電晶體122a，該第二高壓電阻122e用以調整該第二P型放大器122之偏移電壓(offset voltage)，使該第二P型放大器122之偏移電壓(offset voltage)降低。該第二N型電流鏡電晶體122d電性連接該N型偏壓電晶體113及該第二P型電晶體122a，該第二N型電流鏡電晶體122d之源極端為接地，該第二N型電流鏡電晶體122d由該N型偏壓電晶體113接收該第二偏壓Vb2，且該第二N型電流鏡電晶體122d與該N型偏壓電晶體113構成電流鏡(current mirror)，使得流經該N型偏壓電晶體113的參考電流等於流經該第二N型電流鏡電晶體122d的電流。
請參閱第1圖，該N型輸入級130具有一第一N型放大器131及一第二N型放大器132，在本實施例中，該第一N型放大器131及該第二N型放大器132皆為共源極放大器架構，其中該第一N型放大器131具有一第一N型電晶體131a、至少一第三齊納二極體131b(zenerdiode)、一第三P型電流鏡電晶體131c、一第三N型電流鏡電晶體131d及一第三高壓電阻131e，該第三齊納二極體131b電性連接該第一N型電晶體131a之閘極端及源極端，以限制該第一N型電晶體131a之閘極端及源極端之間的電壓，在本實施例中，共有7個串聯之該第三齊納二極體131b電性連接該第一N型電晶體131a之閘極端及源極端，以限制該第一N型電晶體131a之閘極端及源極端之間的電壓在5 V以下，使該第一N型電晶體131a可符合高壓製程的限制，該第三P型電流鏡電晶體131c電性連接該P型偏壓電晶體111及該第一N型電晶體131a，該第三P型電流鏡電晶體131c之源極端接收該電源VDD，該第三P型電流鏡電晶體131c由該P型偏壓電晶體111接收該第一偏壓Vb1，且該第三P型電流鏡電晶體131c與該P型偏壓電晶體111構成電流鏡(current mirror)，使得流經該P型偏壓電晶體111的參考電流等於流經該第三P型電流鏡電晶體131c的電流，該第三N型電流鏡電晶體131d電性連接該N型偏壓電晶體113及該第一N型電晶體131a，該第三N型電流鏡電晶體131d之源極端為接地，該第三N型電流鏡電晶體131d由該N型偏壓電晶體113接收該第二偏壓Vb2，且該第三N型電流鏡電晶體131d與該N型偏壓電晶體113構成電流鏡(current mirror)，使得流經該N型偏壓電晶體113的參考電流等於流經該第三N型電流鏡電晶體131d的電流，較佳的，該第三N型電流鏡電晶體131d是經由該第三高壓電阻131e電性連接該第一N型電晶體131a，該第三高壓電阻131e用以調整該第一N型放大器131之偏移電壓(offset voltage)，使該第一N型放大器131之偏移電壓(offset voltage)降低。
請參閱第1圖，該第二N型大器132具有一第二N型電晶體132a、至少一第四齊納二極體132b(zener diode)、一第四P型電流鏡電晶體132c、一第四N型電流鏡電晶體132d及一第四高壓電阻132e，該第四齊納二極體132b電性連接該第二N型電晶體132a之閘極端及源極端，以限制該第二N型電晶體132a之閘極端及源極端之間的電壓，在本實施例中，共有7個串聯之該第四齊納二極體132b電性連接該第二N型電晶體132a之閘極端及源極端，以限制該第二N型電晶體132a之閘極端及源極端之間的電壓在5 V以下，使該第二N型電晶體132a可符合高壓製程的限制，該第四P型電流鏡電晶體132c電性連接該P型偏壓電晶體111及該第二N型電晶體132a，該第四P型電流鏡電晶體132c之源極端接收該電源VDD，該第四P型電流鏡電晶體132c由該P型偏壓電晶體111接收該第一偏壓Vb1，且該第四P型電流鏡電晶體132c與該P型偏壓電晶體111構成電流鏡(current mirror)，使得流經該P型偏壓電晶體111的參考電流等於流經該第四P型電流鏡電晶體132c的電流。該第四N型電流鏡電晶體132d電性連接該N型偏壓電晶體113及該第二N型電晶體132a，該第四N型電流鏡電晶體132d之源極端為接地，該第四N型電流鏡電晶體132d由該N型偏壓電晶體113接收該第二偏壓Vb2，且該第四N型電流鏡電晶體132d與該N型偏壓電晶體113構成電流鏡(current mirror)，使得流經該N型偏壓電晶體113的參考電流等於流經該第四N型電流鏡電晶體132d的電流，較佳的，該第四N型電流鏡電晶體132d是經由該第四高壓電阻132e電性連接該第二N型電晶體132a，該第四高壓電阻132e用以調整該第二N型放大器132之偏移電壓(offset voltage)，使該第二N型放大器132之偏移電壓(offset voltage)降低。
請參閱第1圖，該P型輸入級120及該N型輸入級130皆分別接收一第一輸入訊號Vn及一第二輸入訊號Vp，在本實施例中，該第一輸入訊號Vn及一第二輸入訊號Vp互為反相方波輸入訊號，該第一輸入訊號Vn及一第二輸入訊號Vp的電壓介於0至30 V之間，其中該P型輸入級120是由該第一P型電晶體121a之閘極端接收該第一輸入訊號Vn，並由該第二P型電晶體122a之閘極端接收該第二輸入訊號Vp，且該P型輸入級120由該第一P型電晶體121a之汲極端輸出一第一輸出訊號V1，並由該第二P型電晶體122a之汲極端輸出一第二輸出訊號V2。該N級輸入級130是由該第二N型電晶體132a之閘極端接收該第一輸入訊號Vn，並由該第一N型電晶體131a之閘極端接收該第二輸入訊號Vp，且該N型輸入級130由該第一N型電晶體131a之汲極端輸出一第三輸出訊號V3，並由該第二N型電晶體132a之汲極端輸出一第四輸出訊號V4。
請參閱第1圖，該第一運算放大器140具有一第一正電源端141、一第一負電源端142、一第一負極端143、一第一正極端144及一第一輸出端145，該第一正電源端141接收該電源VDD，該第一負電源端143電性連接至少一第五齊納二極體146(zener diode)，該第一負極端143電性連接該第二N型電晶體132a以接收該第四輸出訊號V4，該第一正極端144電性連接該第一N型電晶體131a以接收該第三輸出訊號V3，該第一輸出端145輸出一高壓訊號，在本實施例中，該第一負電源端143透過4個串聯之該第五齊納二極體146接地，使得該第一運算放大器140之供應電壓被限制在25V至30 V之間，因此，透過該N型輸入級130及該第一運算放大器140可將該N型輸入級130所接收到的該第一輸入訊號Vn或該第二輸入訊號Vp轉換至高電位領域(high level domain)。
請參閱第1及2圖，在本實施例中，該第一運算放大器140具有一N型差動對147、一P型電流鏡148、一第一電流鏡149及一第一負載組L1，該P型電流鏡148電性連接該N型差動對147，該第一電流鏡149電性連接該N型差動對147，該第一負載組L1電性連接該第一電流鏡149，其中，該N型差動對147具有一第一N型差動電晶體147a及一第二N型差動電晶體147b，該第一N型差動電晶體147a之源極端電性連接該第二N型差動電晶體147b之源極端，且該第一N型差動電晶體147a之閘極端為該第一運算放大器之該第一正極端144，該第二N型差動電晶體147b之閘極端為該第一運算放大器140之該第一負極端143，該第二N型差動電晶體147b之汲極端為該第一運算放大器140之該第一輸出端145。
請參閱第1圖，該第二運算放大器150具有一第二正電源端151、一第二負電源端152、一第二負極端153、一第二正極端154及一第二輸出端155，該第二正電源端151電性連接至少一第六齊納二極體156(zenerdiode)，該第二負電源端152為接地，該第二負極端153電性連接該第一P型電晶體121a以接收該第一輸出訊號V1，該第二正極端154電性連接該第二P型電晶體122a以接收該第二輸出訊號V2，該第二輸出端156輸出一低壓訊號，在本實施例中，該第二正電源端151透過4個串聯之該第六齊納二極體156接收該電源VDD，使得該第二運算放大器150之供應電壓被限制在0 V至5 V之間，因此，透過該P型輸入級120及該第二運算放大器150可將該P型輸入級120所接收到的該第一輸入訊號Vn或該第二輸入訊號Vp轉換至低電位領域(low level domain)。
請參閱第1及3圖，在本實施例中，該第二運算放大器150具有一P型差動對157、一N型電流鏡158、一第二電流鏡159及一第二負載組L2，該N型電流鏡158電性連接該P型差動對157，該第二電流鏡159電性連接該P型差動對157，該第二負載組L2電性連接該第二電流鏡159，其中，該P型差動對157具有一第一P型差動電晶體157a及一第二P型差動電晶體157b，該第一P型差動電晶體157a之源極端電性連接該第二P型差動電晶體157b之源極端，且該第一P型差動電晶體157a之閘極端為該第二運算放大器150之該第二正極端154，該第二P型差動電晶體157b之閘極端為該第二運算放大器150之該第二負極端153，該第二P型差動電晶體157b之汲極端為該第二運算放大器150之該第二輸出端。
請參閱第1圖，本發明藉由該N型輸入級130及該第一運算放大器140將該第一輸入訊號Vn或該第二輸入訊號Vp轉換至高電位領域(high level domain)，並藉由該P型輸入級120及該第二運算放大器150該第一輸入訊號Vn或該第二輸入訊號Vp轉換至低電位領域(low level domain)，較佳的，該第一運算放大器140之該第一輸出端145及該第二運算放大器150之該第二輸出端155分別電性連接一第一緩衝器B1及一第二緩衝器B2以提供大電流的輸出訊號。
請參閱第4圖，為本發明之一第二實施例，其與第一實施例的差異在於其另包含有一AB型放大器160，該AB型放大器160具有一P型放大電晶體161、一N型放大電晶體162、一P型限流電晶體163及一N型限流電晶體164，該P型放大電晶體161之汲極端電性連接該N型放大電晶體162之汲極端，該P型放大電晶體161之閘極端電性連接該第一運算放大器140之該第一輸出端145，該N型放大電晶體162之閘極端電性連接該第二運算放大器150之該第二輸出端155，該P型限流電晶體163電性連接該P型偏壓電晶體111及該P型放大電晶體161，該P型限流電晶體163與該P型偏壓電晶體111構成電流鏡(current mirror)，且該P型限流電晶體163用以限制該P型放大電晶體161之最大電流，該N型限流電晶體164電性連接該N型偏壓電晶體113及該N型放大電晶體162，該N型限流電晶體164與該N型偏壓電晶體113構成電流鏡(current mirror)，且該N型限流電晶體164用以限制該N型放大電晶體162之最大電流，其中該P型限流電晶體163及該N型限流電晶體164可限制該AB型放大器160之迴轉率(slew rate)，在本實施例中，該電子電路100可應用為高壓運算放大器，而可使用於電池系統(圖未繪出)中的取樣-保持電路(sample-and-holdcircuit)(圖未繪出)中的減法器或除法器，由於該電子電路100可耐高壓，因此，應用於取樣-保持電路(sample-and-holdcircuit)中時不須將電池系統中各電池的電位差降壓，而可直接進行減法或除法的運算，可減少樣-保持電路(sample-and-holdcircuit)的製作成本及layout面積。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100‧‧‧電子電路
110‧‧‧偏壓電路
111‧‧‧P型偏壓電晶體
112‧‧‧參考電流源
113‧‧‧N型偏壓電晶體
120‧‧‧P型輸入級
121‧‧‧第一P型放大器
121a‧‧‧第一P型電晶體
121b‧‧‧第一齊納二極體
121c‧‧‧第一P型電流鏡電晶體
121d‧‧‧第一N型電流鏡電晶體
121e‧‧‧第一高壓電阻
122‧‧‧第二P型放大器
122a‧‧‧第二P型電晶體
122b‧‧‧第二齊納二極體
122c‧‧‧第二P型電流鏡電晶體
122d‧‧‧第二N型電流鏡電晶體
122e‧‧‧第二高壓電組
130‧‧‧N型輸入級
131‧‧‧第一N型放大器
131a‧‧‧第一N型電晶體
131b‧‧‧第三齊納二極體
131c‧‧‧第三P型電流鏡電晶體
131d‧‧‧第三N型電流鏡電晶體
131e‧‧‧第三高壓電組
132‧‧‧第二N型放大器
132a‧‧‧第二N型電晶體
132b‧‧‧第四齊納二極體
132c‧‧‧第四P型電流鏡電晶體
132d‧‧‧第四N型電流鏡電晶體
132e‧‧‧第四高壓電組
140‧‧‧第一運算放大器
141‧‧‧第一正電源端
142‧‧‧第一負電源端
143‧‧‧第一負極端
144‧‧‧第一正極端
145‧‧‧第一輸出端
146‧‧‧第五齊納二極體
147‧‧‧N型差動對
147a‧‧‧第一N型差動電晶體
147b‧‧‧第二N型差動電晶體
148‧‧‧P型電流鏡
149‧‧‧第一電流鏡
150‧‧‧第二運算放大器
151‧‧‧第二正電源端
152‧‧‧第二負電源端
153‧‧‧第二負極端
154‧‧‧第二正極端
155‧‧‧第二輸出端
156‧‧‧第六齊納二極體
157‧‧‧P型差動對
157a‧‧‧第一P型差動電晶體
157b‧‧‧第二P型差動電晶體
158‧‧‧N型電流鏡
159‧‧‧第二電流鏡
160‧‧‧AB型放大器
161‧‧‧P型放大電晶體
162‧‧‧N型放大電晶體
163‧‧‧P型限流電晶體
164‧‧‧N型限流電晶體
VDD‧‧‧電源
Vn‧‧‧第一輸入訊號
Vp‧‧‧第二輸入訊號
L1‧‧‧第一負載組
L2‧‧‧第二負載組
B1‧‧‧第一緩衝器
B2‧‧‧第二緩衝器
V1‧‧‧第一輸出訊號
V2‧‧‧第二輸出訊號
V3‧‧‧第三輸出訊號
V4‧‧‧第四輸出訊號
Vb1‧‧‧第一偏壓
Vb2‧‧‧第二偏壓
第1圖：依據本發明之第一實施例，一種電子電路的電路圖。第2圖：依據本發明之第一實施例，一第一運算放大器的電路圖及簡圖。第3圖：依據本發明之第一實施例，一第二運算放大器的電路圖及簡圖。第4圖：依據本發明之第二實施例，一種電子電路的電路圖。
100‧‧‧電子電路
110‧‧‧偏壓電路
111‧‧‧P型偏壓電晶體
112‧‧‧參考電流源
113‧‧‧N型偏壓電晶體
120‧‧‧P型輸入級
121‧‧‧第一P型放大器
121a‧‧‧第一P型電晶體
121b‧‧‧第一齊納二極體
121c‧‧‧第一P型電流鏡電晶體
121d‧‧‧第一N型電流鏡電晶體
121e‧‧‧第一高壓電阻
122‧‧‧第二P型放大器
122a‧‧‧第二P型電晶體
122b‧‧‧第二齊納二極體
122c‧‧‧第二P型電流鏡電晶體
122d‧‧‧第二N型電流鏡電晶體
122e‧‧‧第二高壓電組
130‧‧‧N型輸入級
131‧‧‧第一N型放大器
131a‧‧‧第一N型電晶體
131b‧‧‧第三齊納二極體
131c‧‧‧第三P型電流鏡電晶體
131d‧‧‧第三N型電流鏡電晶體
131e‧‧‧第三高壓電組
132‧‧‧第二N型放大器
132a‧‧‧第二N型電晶體
132b‧‧‧第四齊納二極體
132c‧‧‧第四P型電流鏡電晶體
132d‧‧‧第四N型電流鏡電晶體
132e‧‧‧第四高壓電組
140‧‧‧第一運算放大器
141‧‧‧第一正電源端
142‧‧‧第一負電源端
143‧‧‧第一負極端
144‧‧‧第一正極端
145‧‧‧第一輸出端
146‧‧‧第五齊納二極體
150‧‧‧第二運算放大器
151‧‧‧第二正電源端
152‧‧‧第二負電源端
153‧‧‧第二負極端
154‧‧‧第二正極端
155‧‧‧第二輸出端
156‧‧‧第六齊納二極體
VDD‧‧‧電源
Vn‧‧‧第一輸入訊號
Vp‧‧‧第二輸入訊號
B1‧‧‧第一緩衝器
B2‧‧‧第二緩衝器
V1‧‧‧第一輸出訊號
V2‧‧‧第二輸出訊號
V3‧‧‧第三輸出訊號
V4‧‧‧第四輸出訊號
Vb1‧‧‧第一偏壓
Vb2‧‧‧第二偏壓

Claims (16)

  1. 一種電子電路，其包含：　　一偏壓電路，用以提供一第一偏壓及一第二偏壓；　　一P型輸入級，電性連接該偏壓電路，且該P型輸入級接收該第一偏壓及該第二偏壓，該P型輸入級具有一第一P型放大器及一第二P型放大器，該第一P型放大器具有一第一P型電晶體及至少一第一齊納二極體(zener diode)，該第二P型放大器具有一第二P型電晶體及至少一第二齊納二極體(zener diode)，該第一齊納二極體電性連接該第一P型電晶體之閘極端及源極端，以限制該第一P型電晶體之閘極端及源極端之間的電壓，該第二齊納二極體電性連接該第二P型電晶體之閘極端及源極端，以限制該第二P型電晶體之閘極端及源極端之間的電壓；　　一N型輸入級，電性連接該偏壓電路，且該N型輸入級接收該第一偏壓及該第二偏壓，該N型輸入級具有一第一N型放大器及一第二N型放大器，該第一N型放大器具有一第一N型電晶體及至少一第三齊納二極體(zener diode)，該第三齊納二極體電性連接該第一N型電晶體之閘極端及源極端，以限制該第一N型電晶體之閘極端及源極端之間的電壓，該第二N型大器具有一第二N型電晶體及至少一第四齊納二極體(zener diode)，該第四齊納二極體電性連接該第二N型電晶體之閘極端及源極端，以限制該第二N型電晶體之閘極端及源極端之間的電壓；　　一第一運算放大器，電性連接該N型輸入級，以輸出一高壓訊號，該第一運算放大器具有一第一正電源端及一第一負電源端，該第一負電源端電性連接至少一第五齊納二極體(zener diode)；以及　　一第二運算放大器，電性連接該P型輸入級，以輸出一低壓訊號，該第二運算放大器具有一第二正電源端及一第二負電源端，該第二正電源端電性連接至少一第六齊納二極體(zener diode)。
  2. 如申請專利範圍第1項所述之電子電路，其中該偏壓電路具有一P型偏壓電晶體、一參考電流源及一N型偏壓電晶體，該P型偏壓電晶體之源極端接收一電源，該P型偏壓電晶體之閘極端電性連接該P型偏壓電晶體之汲極端，該參考電流源電性連接該P型偏壓電晶體之汲極端及該N型偏壓電晶體之汲極端，該N型偏壓電晶體之源極端為接地，該N型偏壓電晶體之閘極端電性連接該N型偏壓電晶體之汲極端。
  3. 如申請專利範圍第2項所述之電子電路，其中該第一P型放大器另具有一第一P型電流鏡電晶體及一第一N型電流鏡電晶體，該第一P型電流鏡電晶體電性連接該P型偏壓電晶體及該第一P型電晶體，且該第一P型電流鏡電晶體與該P型偏壓電晶體構成電流鏡(current mirror)，該第一N型電流鏡電晶體電性連接該N型偏壓電晶體及該第一P型電晶體，且該第一N型電流鏡電晶體與該N型偏壓電晶體構成電流鏡(current mirror)。
  4. 如申請專利範圍第3項所述之電子電路，其中該第一P型放大器另具有一第一高壓電阻，該第一P型電流鏡電晶體是經由該第一高壓電阻電性連接該第一P型電晶體，該第一高壓電阻用以調整該第一P型放大器之偏移電壓(offset voltage)。
  5. 如申請專利範圍第4項所述之電子電路，其中該第二P型放大器另具有一第二P型電流鏡電晶體及一第二N型電流鏡電晶體，該第二P型電流鏡電晶體電性連接該P型偏壓電晶體及該第二P型電晶體，且該第二P型電流鏡電晶體與該P型偏壓電晶體構成電流鏡(current mirror)，該第二N型電流鏡電晶體電性連接該N型偏壓電晶體及該第二P型電晶體，且該第二N型電流鏡電晶體與該N型偏壓電晶體構成電流鏡(current mirror)。
  6. 如申請專利範圍第5項所述之電子電路，其中該第二P型放大器另具有一第二高壓電阻，該第二P型電流鏡電晶體是經由該第二高壓電阻電性連接該第二P型電晶體，該第二高壓電阻用以調整該第二P型放大器之偏移電壓(offset voltage)。
  7. 如申請專利範圍第6項所述之電子電路，其中該第一N型放大器另具有一第三P型電流鏡電晶體及一第三N型電流鏡電晶體，該第三P型電流鏡電晶體電性連接該P型偏壓電晶體及該第一N型電晶體，且該第三P型電流鏡電晶體與該P型偏壓電晶體構成電流鏡(current mirror)，該第三N型電流鏡電晶體電性連接該N型偏壓電晶體及該第一N型電晶體，且該第三N型電流鏡電晶體與該N型偏壓電晶體構成電流鏡(current mirror)。
  8. 如申請專利範圍第7項所述之電子電路，其中該第一N型放大器另具有一第三高壓電阻，該第三N型電流鏡電晶體是經由該第三高壓電阻電性連接該第一N型電晶體，該第三高壓電阻用以調整該第一N型放大器之偏移電壓(offset voltage)。
  9. 如申請專利範圍第8項所述之電子電路，其中該第二N型放大器另具有一第四P型電流鏡電晶體及一第四N型電流鏡電晶體，該第四P型電流鏡電晶體電性連接該P型偏壓電晶體及該第二N型電晶體，且該第四P型電流鏡電晶體與該P型偏壓電晶體構成電流鏡(current mirror)，該第四N型電流鏡電晶體電性連接該N型偏壓電晶體及該第二N型電晶體，且該第四N型電流鏡電晶體與該N型偏壓電晶體構成電流鏡(current mirror)。
  10. 如申請專利範圍第9項所述之電子電路，其中該第二N型放大器另具有一第四高壓電阻，該第四N型電流鏡電晶體是經由該第四高壓電阻電性連接該第二N型電晶體，該第四高壓電阻用以調整該第二N型放大器之偏移電壓(offset voltage)。
  11. 如申請專利範圍第1項所述之電子電路，其中該第一運算放大器另具有一第一負極端、一第一正極端及一第一輸出端，該第一負極端電性連接電性連接該第二N型電晶體，該第一正極端電性連接該第一N型電晶體，該第一輸出端輸出該高壓訊號。
  12. 如申請專利範圍第11項所述之電子電路，其中該第一運算放大器具有一N型差動對及一P型電流鏡，該P型電流鏡電性連接該N型差動對，該N型差動對具有一第一N型差動電晶體及一第二N型差動電晶體，該第一N型差動電晶體之源極端電性連接該第二N型差動電晶體之源極端，且該第一N型差動電晶體之閘極端為該第一運算放大器之該第一正極端，該第二N型差動電晶體之閘極端為該第一運算放大器之該第一負極端，該第二N型差動電晶體之汲極端為該第一運算放大器之該第一輸出端。
  13. 如申請專利範圍第12項所述之電子電路，其中該第二運算放大器另具有一第二負極端、一第二正極端及一第二輸出端，該第二負極端電性連接該第一P型電晶體，該第二正極端電性連接該第二P型電晶體，該第二輸出端輸出該低壓訊號。
  14. 如申請專利範圍第13項所述之電子電路，其中該第二運算放大器具有一P型差動對及一N型電流鏡，該N型電流鏡電性連接該P型差動對，該P型差動對具有一第一P型差動電晶體及一第二P型差動電晶體，該第一P型差動電晶體之源極端電性連接該第二P型差動電晶體之源極端，且該第一P型差動電晶體之閘極端為該第二運算放大器之該第二正極端，該第二P型差動電晶體之閘極端為該第二運算放大器之該第二負極端，該第二P型差動電晶體之汲極端為該第二運算放大器之該第二輸出端。
  15. 如申請專利範圍第13項所述之電子電路，其另包含有一AB型放大器，該AB型放大器具有一P型放大電晶體及一N型放大電晶體，該P型放大電晶體之汲極端電性連接該N型放大電晶體之汲極端，該P型放大電晶體之閘極端電性連接該第一運算放大器之該第一輸出端，該N型放大電晶體之閘極端電性連接該第二運算放大器之該第二輸出端。
  16. 如申請專利範圍第15項所述之電子電路，其中該AB型放大器另具有一P型限流電晶體及一N型限流電晶體，該P型限流電晶體電性連接該P型偏壓電晶體及該P型放大電晶體，該P型限流電晶體與該P型偏壓電晶體構成電流鏡(current mirror)，且該P型限流電晶體用以限制該P型放大電晶體之最大電流，該N型限流電晶體電性連接該N型偏壓電晶體及該N型放大電晶體，該N型限流電晶體與該N型偏壓電晶體構成電流鏡(current mirror)，且該N型限流電晶體用以限制該N型放大電晶體之最大電流，其中該P型限流電晶體及該N型限流電晶體可限制該AB型放大器之迴轉率(slew rate)。
TW102128747A 2013-08-09 2013-08-09 電子電路 TWI505634B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102128747A TWI505634B (zh) 2013-08-09 2013-08-09 電子電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102128747A TWI505634B (zh) 2013-08-09 2013-08-09 電子電路

Publications (2)

Publication Number Publication Date
TW201507350A TW201507350A (zh) 2015-02-16
TWI505634B true TWI505634B (zh) 2015-10-21

Family

ID=53019554

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102128747A TWI505634B (zh) 2013-08-09 2013-08-09 電子電路

Country Status (1)

Country Link
TW (1) TWI505634B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3818361A (en) * 1971-12-20 1974-06-18 Nippon Kogaku Kk Voltage-power booster for an operational amplifier
US5767550A (en) * 1996-04-12 1998-06-16 National Semiconductor Corporation Integrated zener diode overvoltage protection structures in power DMOS device applications
WO2001050595A1 (en) * 2000-01-06 2001-07-12 Thomson Licensing S.A. Voltage level translation circuits
US6356153B1 (en) * 1999-07-22 2002-03-12 Texas Instruments Incorporated Rail-to-rail input/output operational amplifier and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3818361A (en) * 1971-12-20 1974-06-18 Nippon Kogaku Kk Voltage-power booster for an operational amplifier
US5767550A (en) * 1996-04-12 1998-06-16 National Semiconductor Corporation Integrated zener diode overvoltage protection structures in power DMOS device applications
US6356153B1 (en) * 1999-07-22 2002-03-12 Texas Instruments Incorporated Rail-to-rail input/output operational amplifier and method
WO2001050595A1 (en) * 2000-01-06 2001-07-12 Thomson Licensing S.A. Voltage level translation circuits

Also Published As

Publication number Publication date
TW201507350A (zh) 2015-02-16

Similar Documents

Publication Publication Date Title
CN106788442B (zh) 数模转换电路及方法、源极驱动器和显示装置
KR20190013828A (ko) 디스플레이 패널 및 그의 게이트 드라이버 온 어레이(goa) 회로의 과전류 보호 회로
KR20100078400A (ko) 고속 차동 레벨 쉬프터 및 이를 포함하는 부트스트랩 드라이버
US20140062986A1 (en) Driving circuit chip and driving method for display
TWI543524B (zh) 伽瑪運算放大器電路、源極驅動器與消除電壓偏移之方法
KR101712211B1 (ko) 레벨 쉬프터
TWI504139B (zh) 運算放大器電路
US8054133B2 (en) Device and method for eliminating feedback common mode signals
US9530338B2 (en) Driving circuit having built-in-self-test function
US11341881B2 (en) Level shifter circuit applied to display apparatus
US20100164606A1 (en) Dc biasing circuit for a metal oxide semiconductor transistor
CN116388763B (zh) 一种兼容电压/电流输出的dac
TWI505634B (zh) 電子電路
US11019392B2 (en) Methods and apparatus for an output buffer
US9400516B2 (en) Voltage converting device
TW201828610A (zh) 射頻收發裝置及其射頻發射機
US9270112B2 (en) Driving circuit
TWI459348B (zh) 源極驅動器
US8624674B2 (en) Output stage of a class-A amplifier
US8285228B2 (en) Signal transmitting circuit and related method
US8199797B2 (en) Transceiving apparatus and transceiving system of low turn-around voltage
CN103825567A (zh) 运算放大器电路
US20230126827A1 (en) Circuit for Shifting Fixed Ground Level to Floating Ground Level in Motor Drive System
US9374047B2 (en) Buffer circuit
US11177650B2 (en) Overvoltage protection circuit

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees