TWI459348B - 源極驅動器 - Google Patents

源極驅動器 Download PDF

Info

Publication number
TWI459348B
TWI459348B TW101108055A TW101108055A TWI459348B TW I459348 B TWI459348 B TW I459348B TW 101108055 A TW101108055 A TW 101108055A TW 101108055 A TW101108055 A TW 101108055A TW I459348 B TWI459348 B TW I459348B
Authority
TW
Taiwan
Prior art keywords
data signal
module
analog
analog data
type digital
Prior art date
Application number
TW101108055A
Other languages
English (en)
Other versions
TW201337874A (zh
Inventor
Yu Jen Yen
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Priority to TW101108055A priority Critical patent/TWI459348B/zh
Priority to CN201210211228.6A priority patent/CN103310745B/zh
Priority to US13/792,611 priority patent/US9041703B2/en
Publication of TW201337874A publication Critical patent/TW201337874A/zh
Application granted granted Critical
Publication of TWI459348B publication Critical patent/TWI459348B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Analogue/Digital Conversion (AREA)

Description

源極驅動器
本發明係與液晶顯示器有關，特別是關於一種應用於液晶顯示器之源極驅動器(source driver)，透過兩對通道共用四個數位/類比轉換模組之設計達到節省晶片使用面積之功效。
近年來，隨著顯示技術不斷進步，液晶顯示器已成為市場上最常見的顯示裝置。對一般的液晶顯示器而言，液晶驅動晶片包含源極驅動晶片及閘極驅動晶片，扮演著相當重要的角色。
請參照圖1，圖1係繪示傳統的源極驅動器之架構示意圖。如圖1所示，於傳統的源極驅動器SG中，當數位資料訊號Dn輸入第一鎖存模組LAT1及第二鎖存模組LAT2後，數位資料訊號Dn分為Dn1 及Dn2 分別傳送至對應第一通道CH1的第一位準移位模組LS1及對應第二通道CH2的第二位準移位模組LS2。其中，對應第一通道CH1的第一位準移位模組LS1之輸出端係分別耦接第一P型數位/類比轉換模組PDAC1及第二P型數位/類比轉換模組PDAC2；對應第二通道CH2的第二位準移位模組LS2之輸出端係分別耦接第一N型數位/類比轉換模組NDAC1及第二N型數位/類比轉換模組NDAC2。
接著，對應第一通道CH1的高壓多工器MUX1選擇性地將第一P型數位/類比轉換模組PDAC1或第二P型數位/類比轉換模組PDAC2所輸出之類比資料訊號An11 /An12 輸出至極化多工器POLMUX；對應第二通道CH2的高壓多工器MUX2選擇性地將第一N型數位/類比轉換模組NDAC1或第二N型數位/類比轉換模組NDAC2所輸出之類比資料訊號An21 /An22 輸出至極化多工器POLMUX。接著，極化多工器POLMUX再選擇性地將類比資料訊號An11 /An12 及An21 /An22 透過第一放大緩衝模組OPBU1或第二放大緩衝模組OPBU2輸出至第一通道CH1或第二通道CH2。
由上述可知：對於傳統具有兩組Gamma值的源極驅動器SG而言，每兩個相鄰的通道(例如第一通道CH1及第二通道CH2)需相對應地設置有四個數位/類比轉換模組(例如第一P型數位/類比轉換模組PDAC1、第二P型數位/類比轉換模組PDAC2、第一N型數位/類比轉換模組NDAC1及第二N型數位/類比轉換模組NDAC2)，才能滿足傳統的源極驅動器SG之實際運作需求，然而，這也會佔用較多的晶片面積，導致晶片體積無法進一步縮減。
因此，本發明提出一種應用於液晶顯示器之源極驅動器，以解決上述問題。
根據本發明之一具體實施例為一種源極驅動器。於此實施例中，源極驅動器係應用於液晶顯示器且具有兩組Gamma值。液晶顯示器包含第一對通道、第二對通道、第一P型數位/類比轉換模組、第二P型數位/類比轉換模組、第一N型數位/類比轉換模組、第二N型數位/類比轉換模組、第一多工器、第二多工器、第一極化多工器、第二極化多工器、第一放大緩衝模組、第二放大緩衝模組、第三放大緩衝模組及第四放大緩衝模組。其中，第一對通道包含有相鄰的第一通道及第二通道；第二對通道包含有相鄰的一第三通道及一第四通道。第一P型數位/類比轉換模組用以將第一數位資料訊號轉換為第一類比資料訊號；第二P型數位/類比轉換模組用以將第二數位資料訊號轉換為第二類比資料訊號；第一N型數位/類比轉換模組用以將第三數位資料訊號轉換為第三類比資料訊號；第二N型數位/類比轉換模組用以將第四數位資料訊號轉換為第四類比資料訊號。
第一多工器分別耦接至第一P型數位/類比轉換模組及第二P型數位/類比轉換模組，用以分別自第一P型數位/類比轉換模組及第二P型數位/類比轉換模組接收第一類比資料訊號及第二類比資料訊號；第二多工器分別耦接至第一N型數位/類比轉換模組及第二N型數位/類比轉換模組，用以分別自第一N型數位/類比轉換模組及第二N型數位/類比轉換模組接收第三類比資料訊號及第四類比資料訊號。第一極化多工器分別耦接至第一多工器及第二多工器，用以分別自第一多工器接收第一類比資料訊號或第二類比資料訊號以及自第二多工器接收第三類比資料訊號或第四類比資料訊號；第二極化多工器分別耦接至第一多工器及第二多工器，用以分別自第一多工器接收第一類比資料訊號或第二類比資料訊號以及自第二多工器接收第三類比資料訊號或第四類比資料訊號。
第一放大緩衝模組耦接於第一極化多工器與第一對通道中之第一通道之間，用以將第一類比資料訊號、第二類比資料訊號、第三類比資料訊號或第四類比資料訊號輸出至第一通道；第二放大緩衝模組耦接於第一極化多工器與第一對通道中之第二通道之間，用以將第一類比資料訊號、第二類比資料訊號、第三類比資料訊號或第四類比資料訊號輸出至第二通道；第三放大緩衝模組耦接於第二極化多工器與第二對通道中之第三通道之間，用以將第一類比資料訊號、第二類比資料訊號、第三類比資料訊號或第四類比資料訊號輸出至該第三通道；第四放大緩衝模組耦接於第二極化多工器與第二對通道中之第四通道之間，用以將第一類比資料訊號、第二類比資料訊號、第三類比資料訊號或第四類比資料訊號輸出至第四通道。
於實際應用中，源極驅動器進一步包含兩個第一鎖存模組、低壓多工器及兩個第二鎖存模組。低壓多工器係為二對二多工器，其兩輸入端分別耦接至兩個第一鎖存模組之輸出端，且其兩輸出端分別耦接至兩個第二鎖存模組之輸入端。
於一實施例中，源極驅動器可進一步包含第一位準移位模組、第二位準移位模組、第三位準移位模組及第四位準移位模組。其中，第一位準移位模組、第二位準移位模組、第三位準移位模組及第四位準移位模組之輸出端分別耦接至第一P型數位/類比轉換模組、第二P型數位/類比轉換模組、第一N型數位/類比轉換模組及第二N型數位/類比轉換模組之輸入端。第一位準移位模組及第四位準移位模組之輸入端耦接至兩個第二鎖存模組之一的輸出端；第二位準移位模組及第三位準移位模組之輸入端耦接至兩個第二鎖存模組之另一的輸出端。
於另一實施例中，源極驅動器進一步包含第一位準移位模組及第二位準移位模組。其中，第一位準移位模組之輸出端分別耦接至第一P型數位/類比轉換模組及第二N型數位/類比轉換模組之輸入端；第二位準移位模組之輸出端分別耦接至第二P型數位/類比轉換模組及第一N型數位/類比轉換模組之輸入端。第一位準移位模組及第二位準移位模組之輸入端分別耦接至兩個第二鎖存模組之輸出端。
相較於先前技術，根據本發明之具有兩組Gamma值的源極驅動器而言，其兩對通道僅需相對應地設置有四個數位/類比轉換模組，亦即四個數位/類比轉換模組可供其兩對通道分享共用，故源極驅動器所需的數位/類比轉換模組之數目可減少為原來的一半，節省相當大的晶片使用面積，使得晶片體積能夠進一步縮減。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
根據本發明之一具體實施例為一種源極驅動器。於此實施例中，源極驅動器係應用於薄膜電晶體液晶顯示器，但不以此為限。需注意的是，此實施例係以四個通道為例進行說明，但實際上的通道數係為四的正整數倍。請參照圖2，圖2係繪示此實施例之源極驅動器的功能方塊圖。
如圖2所示，源極驅動器1包含有兩個第一鎖存模組LAT1與LAT1’、低壓多工器MUX、兩個第二鎖存模組LAT2與LAT2’、四個位準移位模組LS1~LS4、兩個P型數位/類比轉換模組PDAC1與PDAC2、兩個N型數位/類比轉換模組NDAC1與NDAC2、兩個高壓多工器MUX1與MUX2、兩個極化多工器POLMUX1與POLMUX2、四個放大緩衝模組OPBU1~OPBU4、第一對通道CH1~CH2及第二對通道CH3~CH4。其中，第一對通道CH1~CH2包含相鄰的第一通道CH1及第二通道CH2；第二對通道CH3~CH4包含相鄰的第三通道CH3及第四通道CH4。需說明的是，第一對通道CH1~CH2與第二對通道CH3~CH4可以是相鄰的兩對通道，亦可以是不相鄰的兩對通道，並無特定之限制。
於此實施例中，低壓多工器MUX係為二對二多工器，其兩輸入端分別耦接兩個第一鎖存模組LAT1與LAT1’的輸出端，且其兩輸出端分別耦接兩個第二鎖存模組LAT2與LAT2’的輸入端。第二鎖存模組LAT2的輸出端分別耦接至位準移位模組LS1與LS4的輸入端；第二鎖存模組LAT2’的輸出端分別耦接至位準移位模組LS2與LS3的輸入端。位準移位模組LS1的輸出端耦接至P型數位/類比轉換模組PDAC1；位準移位模組LS2的輸出端耦接至P型數位/類比轉換模組PDAC2；位準移位模組LS3的輸出端耦接至N型數位/類比轉換模組NDAC1；位準移位模組LS4的輸出端耦接至N型數位/類比轉換模組NDAC2；高壓多工器MUX1係為二對二多工器，其兩輸入端分別耦接P型數位/類比轉換模組PDAC1與PDAC2的輸出端；高壓多工器MUX2係為二對二多工器，其兩輸入端分別耦接N型數位/類比轉換模組NDAC1與NDAC2的輸出端；極化多工器POLMUX1係為二對二多工器，其兩輸入端分別耦接高壓多工器MUX1之一輸出端與MUX2之一輸出端；極化多工器POLMUX2係為二對二多工器，其兩輸入端分別耦接高壓多工器MUX1之另一輸出端與MUX2之另一輸出端。放大緩衝模組OPBU1係耦接於極化多工器POLMUX1與第一通道CH1之間；放大緩衝模組OPBU2係耦接於極化多工器POLMUX1與第二通道CH2之間；放大緩衝模組OPBU3係耦接於極化多工器POLMUX2與第三通道CH3之間；放大緩衝模組OPBU4係耦接於極化多工器POLMUX2與第四通道CH4之間。
當數位資料訊號Dn及Dm分別輸入至第一鎖存模組LAT1及LAT1’後，低壓多工器MUX將會根據控制訊號LVREV耦接第一鎖存模組LAT1與第二鎖存模組LAT2以及耦接第一鎖存模組LAT1’與第二鎖存模組LAT2’，致使第一鎖存模組LAT1所輸出的數位資料訊號Dn能傳送至第二鎖存模組LAT2且第一鎖存模組LAT1’所輸出的數位資料訊號Dm能傳送至第二鎖存模組LAT2’，抑或是低壓多工器MUX根據控制訊號LVREV耦接第一鎖存模組LAT1與第二鎖存模組LAT2’以及耦接第一鎖存模組LAT1’與第二鎖存模組LAT2，致使第一鎖存模組LAT1所輸出的數位資料訊號Dn能傳送至第二鎖存模組LAT2’且第一鎖存模組LAT1’所輸出的數位資料訊號Dm能傳送至第二鎖存模組LAT2。
接著，第二鎖存模組LAT2將數位資料訊號Dn或Dm分別輸出至位準移位模組LS1與LS4，且第二鎖存模組LAT2’將數位資料訊號Dm或Dn分別輸出至位準移位模組LS2與LS3。當數位資料訊號Dn或Dm經過位準移位模組LS1~LS4的位準移位處理後，以第一數位資料訊號D1~第四數位資料訊號D4形式分別輸出至P型數位/類比轉換模組PDAC1~PDAC2以及N型數位/類比轉換模組NDAC1~NDAC2，並分別經由P型數位/類比轉換模組PDAC1~PDAC2以及N型數位/類比轉換模組NDAC1~NDAC2進行數位轉類比處理後轉換為第一類比資料訊號A1~第四類比資料訊號A4。
需說明的是，P型數位/類比轉換模組PDAC1~PDAC2以及N型數位/類比轉換模組NDAC1~NDAC2係分別對應於兩組不同的Gamma值，其中P型數位/類比轉換模組PDAC1所對應的是GAMMAH1 ；P型數位/類比轉換模組PDAC2所對應的是GAMMAH2 ；N型數位/類比轉換模組NDAC1所對應的是GAMMAL1 ；N型數位/類比轉換模組NDAC2所對應的是GAMMAL2 。
接著，P型數位/類比轉換模組PDAC1所輸出的第一類比資料訊號A1以及P型數位/類比轉換模組PDAC2所輸出的第二類比資料訊號A2均會被傳送至高壓多工器MUX1。同理，N型數位/類比轉換模組NDAC1所輸出的第三類比資料訊號A3以及N型數位/類比轉換模組NDAC2所輸出的第四類比資料訊號A4均會被傳送至高壓多工器MUX2。
於此實施例中，高壓多工器MUX1及高壓多工器MUX2均屬於二對二多工器。其中，高壓多工器MUX1可根據控制訊號HVSEL1控制其兩輸入端分別耦接P型數位/類比轉換模組PDAC1與PDAC2，並控制其兩輸出端分別耦接極化多工器POLMUX1及POLMUX2，致使高壓多工器MUX1可將第一類比資料訊號A1輸出至極化多工器POLMUX1並將第二類比資料訊號A2輸出至極化多工器POLMUX2，抑或將第一類比資料訊號A1輸出至極化多工器POLMUX2並將第二類比資料訊號A2輸出至極化多工器POLMUX1。
同理，高壓多工器MUX2亦可根據控制訊號HVSEL2控制其兩輸入端分別耦接N型數位/類比轉換模組NDAC1及NDAC2，並控制其兩輸出端分別耦接極化多工器POLMUX1及POLMUX2，致使高壓多工器MUX2可將第三類比資料訊號A3輸出至極化多工器POLMUX1並將第四類比資料訊號A4輸出至極化多工器POLMUX2，抑或將第三類比資料訊號A3輸出至極化多工器POLMUX2並將第四類比資料訊號A4輸出至極化多工器POLMUX1。
然後，極化多工器POLMUX1可根據控制訊號POLSEL1耦接其第一輸入端與第一輸出端以及耦接其第二輸入端與第二輸出端，抑或極化多工器POLMUX1根據控制訊號POLSEL1耦接其第一輸入端與第二輸出端以及耦接其第二輸入端與第一輸出端，致使第一類比資料訊號A1、第二類比資料訊號A2、第三類比資料訊號A3或第四類比資料訊號A4可選擇性地透過極化多工器POLMUX1的第一輸出端被輸出至放大緩衝模組OPBU1或透過極化多工器POLMUX1的第二輸出端被輸出至放大緩衝模組OPBU2。當第一類比資料訊號A1、第二類比資料訊號A2、第三類比資料訊號A3或第四類比資料訊號A4分別經過放大緩衝模組OPBU1或OPBU2之放大及緩衝處理後，將會分別被放大緩衝模組OPBU1及OPBU2輸出至第一通道CH1及第二通道CH2。
同理，極化多工器POLMUX2亦可根據控制訊號POLSEL2耦接其第一輸入端與第一輸出端以及耦接其第二輸入端與第二輸出端，抑或極化多工器POLMUX2根據控制訊號POLSEL2耦接其第一輸入端與第二輸出端以及耦接其第二輸入端與第一輸出端，致使第一類比資料訊號A1、第二類比資料訊號A2、第三類比資料訊號A3或第四類比資料訊號A4可選擇性地透過極化多工器POLMUX2的第一輸出端被輸出至放大緩衝模組OPBU3或透過極化多工器POLMUX2的第二輸出端被輸出至放大緩衝模組OPBU4。當第一類比資料訊號A1、第二類比資料訊號A2、第三類比資料訊號A3或第四類比資料訊號A4分別經過放大緩衝模組OPBU3或OPBU4之放大及緩衝處理後，將會分別被放大緩衝模組OPBU3及OPBU4輸出至第三通道CH3及第四通道CH4。
需說明的是，由於上述的控制訊號HVSEL1、HVSEL2、POLSEL1及POLSEL2均為數位控制訊號，均有0與1兩種狀態，故組合起來總共會有24 =16種狀態。請參照表一，表一列出了在這16種狀態下，第一通道CH1~第四通道CH4所分別接收到具有不同Gamma值(第一Gamma值H或第二Gamma值L)及極性(+或-)的類比資料訊號。
如表一所示，舉例而言，當控制訊號HVSEL1、HVSEL2、POLSEL1及POLSEL2均為1時，第一通道CH1及第三通道CH3所接收到的類比資料訊號均具有第一組Gamma值H及正極性+，第二通道CH2及第四通道CH4所接收到的類比資料訊號均具有第二組Gamma值L及負極性-；當控制訊號HVSEL1、HVSEL2、POLSEL1均為1且POLSEL2為0時，第一通道CH1所接收到的類比資料訊號具有第一組Gamma值H及正極性+，第二通道CH2所接收到的類比資料訊號具有第二組Gamma值L及負極性-，第三通道CH3所接收到的類比資料訊號具有第一組Gamma值H及負極性-，第四通道CH4所接收到的類比資料訊號具有第二組Gamma值L及正極性+。其餘依此類推，於此不另行贅述。此外，亦請參照圖3，圖3係繪示圖2之源極驅動器1的電路佈局平面圖。
根據本發明之第二具體實施例亦為一種源極驅動器。於此實施例中，源極驅動器係應用於薄膜電晶體液晶顯示器，但不以此為限。需注意的是，此實施例係以四個通道為例進行說明，但實際上的通道數係為四的正整數倍。與上述第一具體實施例不同之處在於，一個P型數位/類比轉換模組可與一個N型數位/類比轉換模組共用同一個位準移位模組，故可進一步節省晶片使用面積。請參照圖4，圖4係繪示此實施例之源極驅動器的功能方塊圖。
如圖4所示，源極驅動器2包含有兩個第一鎖存模組LAT1與LAT1’、低壓多工器MUX、兩個第二鎖存模組LAT2與LAT2’、兩個位準移位模組LS1~LS2、兩個P型數位/類比轉換模組PDAC1與PDAC2、兩個N型數位/類比轉換模組NDAC1與NDAC2、兩個高壓多工器MUX1與MUX2、兩個極化多工器POLMUX1與POLMUX2、四個放大緩衝模組OPBU1~OPBU4、第一對通道CH1~CH2及第二對通道CH3~CH4。其中，第一對通道CH1~CH2包含相鄰的第一通道CH1及第二通道CH2；第二對通道CH3~CH4包含相鄰的第三通道CH3及第四通道CH4。需說明的是，第一對通道CH1~CH2與第二對通道CH3~CH4可以是相鄰的兩對通道，亦可以是不相鄰的兩對通道，並無特定之限制。
於此實施例中，低壓多工器MUX係為二對二多工器，其兩輸入端分別耦接兩個第一鎖存模組LAT1與LAT1’的輸出端，且其兩輸出端分別耦接兩個第二鎖存模組LAT2與LAT2’的輸入端。第二鎖存模組LAT2的輸出端耦接至位準移位模組LS1的輸入端；第二鎖存模組LAT2’的輸出端耦接至位準移位模組LS2的輸入端。位準移位模組LS1的輸出端分別耦接至P型數位/類比轉換模組PDAC1及N型數位/類比轉換模組NDAC2；位準移位模組LS2的輸出端分別耦接至P型數位/類比轉換模組PDAC2及N型數位/類比轉換模組NDAC1；高壓多工器MUX1係為二對二多工器，其兩輸入端分別耦接P型數位/類比轉換模組PDAC1與PDAC2的輸出端；高壓多工器MUX2係為二對二多工器，其兩輸入端分別耦接N型數位/類比轉換模組NDAC1與NDAC2的輸出端；極化多工器POLMUX1係為二對二多工器，其兩輸入端分別耦接高壓多工器MUX1之一輸出端與MUX2之一輸出端；極化多工器POLMUX2係為二對二多工器，其兩輸入端分別耦接高壓多工器MUX1之另一輸出端與MUX2之另一輸出端。放大緩衝模組OPBU1係耦接於極化多工器POLMUX1與第一通道CH1之間；放大緩衝模組OPBU2係耦接於極化多工器POLMUX1與第二通道CH2之間；放大緩衝模組OPBU3係耦接於極化多工器POLMUX2與第三通道CH3之間；放大緩衝模組OPBU4係耦接於極化多工器POLMUX2與第四通道CH4之間。
當數位資料訊號Dn及Dm分別輸入至第一鎖存模組LAT1及LAT1’後，低壓多工器MUX將會根據控制訊號LVREV耦接第一鎖存模組LAT1與第二鎖存模組LAT2以及耦接第一鎖存模組LAT1’與第二鎖存模組LAT2’，致使第一鎖存模組LAT1所輸出的數位資料訊號Dn能傳送至第二鎖存模組LAT2且第一鎖存模組LAT1’所輸出的數位資料訊號Dm能傳送至第二鎖存模組LAT2’，抑或是低壓多工器MUX根據控制訊號LVREV耦接第一鎖存模組LAT1與第二鎖存模組LAT2’以及耦接第一鎖存模組LAT1’與第二鎖存模組LAT2，致使第一鎖存模組LAT1所輸出的數位資料訊號Dn能傳送至第二鎖存模組LAT2’且第一鎖存模組LAT1’所輸出的數位資料訊號Dm能傳送至第二鎖存模組LAT2。
接著，第二鎖存模組LAT2將數位資料訊號Dn或Dm輸出至位準移位模組LS1且第二鎖存模組LAT2’將數位資料訊號Dm或Dn輸出至位準移位模組LS2。當數位資料訊號Dn或Dm經過位準移位模組LS1~LS2的位準移位處理後，以第一數位資料訊號D1~第四數位資料訊號D4形式分別輸出至P型數位/類比轉換模組PDAC1~PDAC2以及N型數位/類比轉換模組NDAC1~NDAC2，並分別經由P型數位/類比轉換模組PDAC1~PDAC2以及N型數位/類比轉換模組NDAC1~NDAC2進行數位轉類比處理後轉換為第一類比資料訊號A1~第四類比資料訊號A4。
需說明的是，P型數位/類比轉換模組PDAC1~PDAC2以及N型數位/類比轉換模組NDAC1~NDAC2係分別對應於兩組不同的Gamma值，其中P型數位/類比轉換模組PDAC1所對應的是GAMMAH1 ；P型數位/類比轉換模組PDAC2所對應的是GAMMAH2 ；N型數位/類比轉換模組NDAC1所對應的是GAMMAL1 ；N型數位/類比轉換模組NDAC2所對應的是GAMMAL2 。
接著，P型數位/類比轉換模組PDAC1所輸出的第一類比資料訊號A1以及P型數位/類比轉換模組PDAC2所輸出的第二類比資料訊號A2均會被傳送至高壓多工器MUX1。同理，N型數位/類比轉換模組NDAC1所輸出的第三類比資料訊號A3以及N型數位/類比轉換模組NDAC2所輸出的第 四類比資料訊號A4均會被傳送至高壓多工器MUX2。
於此實施例中，高壓多工器MUX1及高壓多工器MUX2均屬於二對二多工器。其中，高壓多工器MUX1可根據控制訊號HVSEL1控制其兩輸入端分別耦接P型數位/類比轉換模組PDAC1及PDAC2，並控制其兩輸出端分別耦接極化多工器POLMUX1及POLMUX2，致使高壓多工器MUX1可將第一類比資料訊號A1輸出至極化多工器POLMUX1並將第二類比資料訊號A2輸出至極化多工器POLMUX2，抑或將第一類比資料訊號A1輸出至極化多工器POLMUX2並將第二類比資料訊號A2輸出至極化多工器POLMUX1。
同理，高壓多工器MUX2亦可根據控制訊號HVSEL2控制其兩輸入端分別耦接N型數位/類比轉換模組NDAC1及NDAC2，並控制其兩輸出端分別耦接極化多工器POLMUX1及POLMUX2，致使高壓多工器MUX2可將第三類比資料訊號A3輸出至極化多工器POLMUX1並將第四類比資料訊號A4輸出至極化多工器POLMUX2，抑或將第三類比資料訊號A3輸出至極化多工器POLMUX2並將第四類比資料訊號A4輸出至極化多工器POLMUX1。
然後，極化多工器POLMUX1可根據控制訊號POLSEL1耦接其第一輸入端與第一輸出端以及耦接其第二輸入端與第二輸出端，抑或極化多工器POLMUX1根據控制訊號POLSEL1耦接其第一輸入端與第二輸出端以及耦接其第二輸入端與第一輸出端，致使第一類比資料訊號A1、第二類比資料訊號A2、第三類比資料訊號A3或第四類比資料訊號A4可選擇性地透過極化多工器POLMUX1的第一輸出端被輸出至放大緩衝模組OPBU1或透過極化多工器POLMUX1的第二輸出端被輸出至放大緩衝模組OPBU2。當第一類比資料訊號A1、第二類比資料訊號A2、第三類比資料訊號A3或第四類比資料訊號A4分別經過放大緩衝模組OPBU1或OPBU2之放大及緩衝處理後，將會分別被放大緩衝模組OPBU1及OPBU2輸出至第一通道CH1及第二通道CH2。
同理，極化多工器POLMUX2亦可根據控制訊號POLSEL2耦接其第一輸入端與第一輸出端以及耦接其第二輸入端與第二輸出端，抑或極化多工器POLMUX2根據控制訊號POLSEL2耦接其第一輸入端與第二輸出端以及耦接其第二輸入端與第一輸出端，致使第一類比資料訊號A1、第二類比資料訊號A2、第三類比資料訊號A3或第四類比資料訊號A4可選擇性地透過極化多工器POLMUX2的第一輸出端被輸出至放大緩衝模組OPBU3或透過極化多工器POLMUX2的第二輸出端被輸出至放大緩衝模組OPBU4。當第一類比資料訊號A1、第二類比資料訊號A2、第三類比資料訊號A3或第四類比資料訊號A4分別經過放大緩衝模組OPBU3或OPBU4之放大及緩衝處理後，將會分別被放大緩衝模組OPBU3及OPBU4輸出至第三通道CH3及第四通道CH4。
需說明的是，由於上述的控制訊號HVSEL1、HVSEL2、POLSEL1及POLSEL2均為數位控制訊號，均有0與1兩種狀態，故組合起來總共會有24 =16種狀態。在這16種狀態下，第一通道CH1~第四通道CH4所分別接收到具有不同組Gamma值(第一組Gamma值H或第二組Gamma值L)及極性(+或-)的類比資料訊號亦請參照表一，於此不另行贅述。此外，亦請參照圖5，圖5係繪示圖4之源極驅動器2的電路佈局平面圖。比較圖5與圖3可知：由於圖5之源極驅動器2的一個P型數位/類比轉換模組可與一個N型數位/類比轉換模組共用同一個位準移位模組，故圖5之源極驅動器2可比圖3之源極驅動器1更節省晶片使用面積。
相較於先前技術，根據本發明之具有兩組Gamma值的源極驅動器而言，其兩對通道僅需相對應地設置有四個數位/類比轉換模組，亦即四個數位/類比轉換模組可供其兩對通道分享共用，故源極驅動器所需的數位/類比轉換模組之數目可減少為原來的一半，節省相當大的晶片面積，使得晶片體積能夠進一步縮減。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
SG、1、2．．．源極驅動器
CH1 ~CH4 ．．．通道
Dn 、Dn1 、Dn2 、Dm ．．．數位資料訊號
An11 、An12 、An21 、An22 ．．．類比資料訊號
LAT1、LAT1’．．．第一鎖存模組
LAT2、LAT2’．．．第二鎖存模組
LS1~LS4．．．第一位準移位模組~第四位準移位模組
PDAC1．．．第一P型數位/類比轉換模組
PDAC2．．．第二P型數位/類比轉換模組
NDAC1．．．第一N型數位/類比轉換模組
NDAC2．．．第二N型數位/類比轉換模組
MUX1、MUX2．．．高壓多工器
MUX．．．低壓多工器
POLMUX、POLMUX1、POLMUX2．．．極化多工器
OPBU1~OPBU4．．．放大緩衝模組
LVREV、HVSEL1~HVSEL2、POLSEL1~POLSEL2．．．控制訊號
GAMMAH1 ~GAMMAH2 ．．．第一組Gamma值
GAMMAL1 ~GAMMAL2 ．．．第二組Gamma值
圖1係繪示傳統的源極驅動器之架構示意圖。
圖2係繪示根據本發明之第一具體實施例之源極驅動器的功能方塊圖。
圖3係繪示圖2之源極驅動器1的電路佈局平面圖。
圖4係繪示根據本發明之第二具體實施例之源極驅動器的功能方塊圖。
圖5係繪示圖4之源極驅動器2的電路佈局平面圖。
2．．．源極驅動器
CH1 ~CH4 ．．．通道
Dn 、Dm ．．．數位資料訊號
LAT1、LAT1’．．．第一鎖存模組
LAT2、LAT2’．．．第二鎖存模組
LS1~LS2．．．第一位準移位模組~第二位準移位模組
PDAC1．．．第一P型數位/類比轉換模組
PDAC2．．．第二P型數位/類比轉換模組
NDAC1．．．第一N型數位/類比轉換模組
NDAC2．．．第二N型數位/類比轉換模組
MUX1、MUX2．．．高壓多工器
MUX．．．低壓多工器
POLMUX1、POLMUX2．．．極化多工器
OPBU1~OPBU4．．．放大緩衝模組
LVREV、HVSEL1~HVSEL2、POLSEL1~POLSEL2．．．控制訊號
GAMMAH1 ~GAMMAH2 ．．．第一組Gamma值
GAMMAL1 ~GAMMAL2 ．．．第二組Gamma值

Claims (10)

  1. 一種源極驅動器，係應用於一液晶顯示器，該源極驅動器包含：一第一對通道，包含有相鄰的一第一通道及一第二通道；一第二對通道，包含有相鄰的一第三通道及一第四通道；一第一P型數位/類比轉換模組，用以將一第一數位資料訊號轉換為一第一類比資料訊號；一第二P型數位/類比轉換模組，用以將一第二數位資料訊號轉換為一第二類比資料訊號；一第一N型數位/類比轉換模組，用以將一第三數位資料訊號轉換為一第三類比資料訊號；一第二N型數位/類比轉換模組，用以將一第四數位資料訊號轉換為一第四類比資料訊號；一第一多工器，分別耦接至該第一P型數位/類比轉換模組及該第二P型數位/類比轉換模組，用以分別自該第一P型數位/類比轉換模組及該第二P型數位/類比轉換模組接收該第一類比資料訊號及該第二類比資料訊號；一第二多工器，分別耦接至該第一N型數位/類比轉換模組及該第二N型數位/類比轉換模組，用以分別自該第一N型數位/類比轉換模組及該第二N型數位/類比轉換模組接收該第三類比資料訊號及該第四類比資料訊號；一第一極化多工器，耦接至該第一多工器及該第二多工器，用以自該第一多工器接收該第一類比資料訊號或該第二類比資料訊號以及自該第二多工器接收該第三類比資料訊號或該第四類比資料訊號；一第二極化多工器，耦接至該第一多工器及該第二多工器，用以自該第一多工器接收該第一類比資料訊號或該第二類比資料訊號以及自該第二多工器接收該第三類比資料訊號或該第四類比資料訊號；一第一放大緩衝模組，耦接於該第一極化多工器與該第一對通道中之該第一通道之間，用以將該第一類比資料訊號、該第二類比資料訊號、該第三類比資料訊號或該第四類比資料訊號輸出至該第一通道；一第二放大緩衝模組，耦接於該第一極化多工器與該第一對通道中之該第二通道之間，用以將該第一類比資料訊號、該第二類比資料訊號、該第三類比資料訊號或該第四類比資料訊號輸出至該第二通道；一第三放大緩衝模組，耦接於該第二極化多工器與該第二對通道中之該第三通道之間，用以將該第一類比資料訊號、該第二類比資料訊號、該第三類比資料訊號或該第四類比資料訊號輸出至該第三通道；以及一第四放大緩衝模組，耦接於該第二極化多工器與該第二對通道中之該第四通道之間，用以將該第一類比資料訊號、該第二類比資料訊號、該第三類比資料訊號或該第四類比資料訊號輸出至該第四通道。
  2. 如申請專利範圍第1項所述之源極驅動器，進一步包含兩個第一鎖存模組、一低壓多工器及兩個第二鎖存模組，該低壓多工器耦接於該兩個第一鎖存模組與該兩個第二鎖存模組之間。
  3. 如申請專利範圍第2項所述之源極驅動器，進一步包含一第一位準移位模組、一第二位準移位模組、一第三位準移位模組及一第四位準移位模組，該第一位準移位模組、該第二位準移位模組、該第三位準移位模組及該第四位準移位模組分別耦接至該第一P型數位/類比轉換模組、該第二P型數位/類比轉換模組、該第一N型數位/類比轉換模組及該第二N型數位/類比轉換模組。
  4. 如申請專利範圍第3項所述之源極驅動器，其中該第一位準移位模組及該第四位準移位模組係耦接至該兩個第二鎖存模組之一，該第二位準移位模組及該第三位準移位模組係耦接至該兩個第二鎖存模組之另一。
  5. 如申請專利範圍第2項所述之源極驅動器，進一步包含一第一位準移位模組及一第二位準移位模組，該第一位準移位模組分別耦接至該第一P型數位/類比轉換模組及該第二N型數位/類比轉換模組，該第二位準移位模組分別耦接至該第二P型數位/類比轉換模組及該第一N型數位/類比轉換模組。
  6. 如申請專利範圍第5項所述之源極驅動器，其中該第一位準移位模組及該第二位準移位模組分別耦接至該兩個第二鎖存模組。
  7. 如申請專利範圍第1項所述之源極驅動器，其中該第一對通道係與該第二對通道相鄰或不相鄰。
  8. 如申請專利範圍第1項所述之源極驅動器，其中該第一P型數位/類比轉換模組與該第二P型數位/類比轉換模組係對應於一第一組gamma值，該第一N型數位/類比轉換模組與該第二N型數位/類比轉換模組係對應於一第二組gamma值，致使該第一類比資料訊號及該第二類比資料訊號具有該第一組gamma值，該第三類比資料訊號及該第四類比資料訊號具有該第二組gamma值。
  9. 如申請專利範圍第1項所述之源極驅動器，其中該第一極化多工器根據控制訊號控制該第一類比資料訊號、該第二類比資料訊號、該第三類比資料訊號及該第四類比資料訊號之二分別為正極性及負極性；該第二極化多工器根據控制訊號控制該第一類比資料訊號、該第二類比資料訊號、該第三類比資料訊號及該第四類比資料訊號之另二分別為正極性及負極性。
  10. 如申請專利範圍第1項所述之源極驅動器，其中該第一P型數位/類比轉換模組與該第二P型數位/類比轉換模組係對應於該第一對通道且該第一N型數位/類比轉換模組與該第二N型數位/類比轉換模組係對應於該第二對通道。
TW101108055A 2012-03-09 2012-03-09 源極驅動器 TWI459348B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101108055A TWI459348B (zh) 2012-03-09 2012-03-09 源極驅動器
CN201210211228.6A CN103310745B (zh) 2012-03-09 2012-06-21 源极驱动器
US13/792,611 US9041703B2 (en) 2012-03-09 2013-03-11 Source driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101108055A TWI459348B (zh) 2012-03-09 2012-03-09 源極驅動器

Publications (2)

Publication Number Publication Date
TW201337874A TW201337874A (zh) 2013-09-16
TWI459348B true TWI459348B (zh) 2014-11-01

Family

ID=49113681

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101108055A TWI459348B (zh) 2012-03-09 2012-03-09 源極驅動器

Country Status (3)

Country Link
US (1) US9041703B2 (zh)
CN (1) CN103310745B (zh)
TW (1) TWI459348B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11386863B2 (en) 2019-07-17 2022-07-12 Novatek Microelectronics Corp. Output circuit of driver
KR20230102734A (ko) * 2021-12-30 2023-07-07 주식회사 엘엑스세미콘 래치 회로, 래치 회로를 포함하는 데이터 드라이버, 및 이를 포함하는 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008801A (en) * 1997-02-28 1999-12-28 Lg Semicon Co., Ltd. TFT LCD source driver
JP2002311920A (ja) * 2001-04-19 2002-10-25 Matsushita Electric Ind Co Ltd 液晶表示装置、画像表示応用機器、及び情報携帯端末機器
US20070008271A1 (en) * 2005-07-05 2007-01-11 Samsung Electronics Co., Ltd. Liquid crystal display device, apparatus for driving the same, and method of driving the same
TW200912864A (en) * 2007-09-11 2009-03-16 Au Optronics Corp Liquid crystal display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100894643B1 (ko) * 2002-12-03 2009-04-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR101160835B1 (ko) * 2005-07-20 2012-06-28 삼성전자주식회사 표시 장치의 구동 장치
TWI345745B (en) * 2006-04-13 2011-07-21 Novatek Microelectronics Corp Thin film transistor liquid crystal display panel driving device and method thereof
US8878762B2 (en) * 2010-05-10 2014-11-04 Himax Technologies Limited Level shifter and source driver for liquid crystal display
US8717274B2 (en) * 2010-10-07 2014-05-06 Au Optronics Corporation Driving circuit and method for driving a display

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008801A (en) * 1997-02-28 1999-12-28 Lg Semicon Co., Ltd. TFT LCD source driver
JP2002311920A (ja) * 2001-04-19 2002-10-25 Matsushita Electric Ind Co Ltd 液晶表示装置、画像表示応用機器、及び情報携帯端末機器
US20070008271A1 (en) * 2005-07-05 2007-01-11 Samsung Electronics Co., Ltd. Liquid crystal display device, apparatus for driving the same, and method of driving the same
TW200912864A (en) * 2007-09-11 2009-03-16 Au Optronics Corp Liquid crystal display device

Also Published As

Publication number Publication date
CN103310745A (zh) 2013-09-18
TW201337874A (zh) 2013-09-16
CN103310745B (zh) 2015-04-01
US9041703B2 (en) 2015-05-26
US20130235007A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
TWI395187B (zh) 資料驅動器
US7271630B2 (en) Push-pull buffer amplifier and source driver
US20110175943A1 (en) Gamma Voltage Output Circuit of Source Driver
KR20120136675A (ko) 레벨 쉬프터
US8736373B2 (en) Output buffer of source driver
US9373275B2 (en) Level shifter of driving circuit and operating method thereof
US20140062986A1 (en) Driving circuit chip and driving method for display
US7362624B2 (en) Transistor level shifter circuit
TWI459348B (zh) 源極驅動器
US20120013496A1 (en) Switched capacitor type d/a converter
US9530338B2 (en) Driving circuit having built-in-self-test function
US9559696B2 (en) Gate driver and related circuit buffer
US7696911B2 (en) Amplifier circuit, digital-to-analog conversion circuit, and display device
US11341881B2 (en) Level shifter circuit applied to display apparatus
US8115786B2 (en) Liquid crystal driving circuit
US8384641B2 (en) Amplifier circuit and display device including same
CN103457554A (zh) 轨到轨运算放大器
CN104348433B (zh) 高速运算放大器及其运作方法
TWI670933B (zh) 運算放大器
TWI420456B (zh) 顯示器之驅動電路及其運作方法
TW201535346A (zh) 顯示裝置之伽瑪參考電壓與伽瑪電壓產生電路
TWI505634B (zh) 電子電路
TWI484471B (zh) 閘極驅動器及其電路緩衝器
TWI486944B (zh) 資料驅動器
KR20130098063A (ko) Ｌｃｄ 구동을 위한 저전력-고속 버퍼 증폭회로

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees