TWI670933B - 運算放大器 - Google Patents

運算放大器 Download PDF

Info

Publication number
TWI670933B
TWI670933B TW106135439A TW106135439A TWI670933B TW I670933 B TWI670933 B TW I670933B TW 106135439 A TW106135439 A TW 106135439A TW 106135439 A TW106135439 A TW 106135439A TW I670933 B TWI670933 B TW I670933B
Authority
TW
Taiwan
Prior art keywords
voltage
output
operational amplifier
current
output current
Prior art date
Application number
TW106135439A
Other languages
English (en)
Other versions
TW201834389A (zh
Inventor
程智修
謝宗宏
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Publication of TW201834389A publication Critical patent/TW201834389A/zh
Application granted granted Critical
Publication of TWI670933B publication Critical patent/TWI670933B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
    • H03F3/45381—Long tailed pairs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一種運算放大器，包含有一輸出端；一輸出級，包含有複數個輸出電流路徑及複數個控制端，其中該複數個控制端分別耦接於該複數個輸出電流路徑，且該複數個輸出電流路徑耦接於該輸出端並分別耦接於提供相異電壓的複數個供應電源；一選擇單元，用來將該運算放大器中一內部輸出端耦接於該輸出級的該複數個控制端其中之一。

Description

運算放大器
本發明係指一種顯示驅動電路的運算放大器，尤指一種具有多條輸出電流路徑的運算放大器。
隨著顯示解析度日漸提升(如提升至Full-HD或4K解析度)，用於每一像素單元的充電週期持續縮短。對於高解析度顯示裝置的顯示驅動電路而言，縮短的充電週期會降低習知技術中用來降低功率消耗的技術(如預充電(Pre-Charge)技術)產生的功效。在使用預充電技術時，顯示驅動電路會在輸出目標電壓之前，在充電週期中花費一特定時間來將自身的輸出端預充電至一預設電壓。在每一充電週期中花費在預充電操作的時間必須足以將輸出端預充電至預設電壓，否則功率消耗便無法被有效地降低。
然而，當充電週期隨著顯示解析度持續上升而下降時，每一充電週期內預充電操作所佔據的時間比例越來越高。在此狀況下，顯示驅動電路可能無法及時使輸出端的電壓達到目標電壓。因此，適用於短充電週期的功率節省方案便成為業界亟欲探討的議題。
為了解決上述的問題，本發明提供一種具有多條輸出電流路徑的運算放大器。
本發明之一實施例提供一種運算放大器。所述運算放大器包含有一輸出端；一輸出級，包含有複數個輸出電流路徑及複數個控制端，其中該複數個控制端分別耦接於該複數個輸出電流路徑，且該複數個輸出電流路徑耦接於該輸出端並分別耦接於提供相異電壓的複數個供應電源；一選擇單元，用來將該運算放大器中一內部輸出端耦接於該輸出級的該複數個控制端其中之一。
10、20、30‧‧‧運算放大器
100、200、300‧‧‧輸入級
102、202、302‧‧‧增益級
104、204、304‧‧‧選擇單元
106、206、306‧‧‧輸出級
60、70‧‧‧輸出緩衝器對
M2、M1A、M1B‧‧‧PMOS電晶體
M2、M2A、M2B‧‧‧NMOS電晶體
NT1、NT2‧‧‧內部輸出端
N1、N1A、N1B‧‧‧第一控制端
N2、N2A、N2B‧‧‧第二控制端
NOUT、NOUT,n、NOUT,n+1‧‧‧輸出端
SEL、SEL2、SELn、SELn+1‧‧‧選擇訊號
VCOM、VDD、VSP1、VEE、VSN1、 VSPn、VSPn+1、VSNn+1‧‧‧電壓
VIN、VIN,n、VIN,n+1‧‧‧輸入電壓
VOUT、VOUT,n、VOUT,n+1‧‧‧輸出電壓
VT1‧‧‧第一控制電壓
VT2‧‧‧第二控制電壓
第1圖為本發明實施例一運算放大器的示意圖。
第2圖為本發明實施例一運算放大器的示意圖。
第3圖為本發明實施例一運算放大器的示意圖。
第4圖為介紹第3圖所示運算放大器中輸入電壓、輸出級組成方式及輸出級中相對應偏壓的表格。
第5圖為本發明實施例一運算放大器的輸出電壓的時序圖。
第6圖為本發明實施例一輸出緩衝器對的示意圖。
第7圖為本發明實施例一輸出緩衝器對的示意圖。
請參考第1圖，第1圖為本發明實施例一運算放大器10的示意圖。運算放大器10為一電壓跟隨器且可作為顯示面板的顯示驅動電路中的一輸出緩衝器(output buffer)。運算放大器10產生流經一輸出端NOUT的一輸出電流IOUT，其中 輸出電流IOUT是根據一差動輸入電壓所產生，且此差動輸入電壓是由顯示驅動電路中一數位類比轉換器輸入至運算放大器10的一輸入電壓VIN與輸出端NOUT的電壓準位(後稱輸出電壓VOUT)之間的電壓差。根據與耦接於輸出端NOUT的一負載(如一顯示面板中的一像素單元，未繪示於第1圖)之間相對應的關係，輸出電流IOUT可為一供應電流(Supply Current)(或稱充電電流)或一汲取電流(Sink Current)(或稱放電電流)，以使輸出電壓VOUT跟隨著輸入電壓VIN一起變動。輸入電壓VIN對應於像素單元所顯示的一灰階。
運算放大器10包含有一輸入級100、一增益級102、一選擇單元104及一輸出級106。輸入級100接收輸入電壓VIN及一回授電壓(即輸出電壓VOUT)，並根據差動輸出電壓(VIN-VOUT)產生差動輸出訊號。
增益級102耦接於輸入級100及運算放大器10的內部輸出端NT1、NT2，用來根據輸入級100所產生的差動輸出訊號產生一第一控制電壓VT1及一第二控制電壓VT2。第一控制電壓VT1及第二控制電壓VT2分別通過內部輸出端NT1、NT2輸出。
選擇單元104耦接於內部輸出端NT1，用來根據一選擇訊號SEL將內部輸出端NT1選擇性地耦接至輸出級106的2個第一控制端N1A、N1B其中之一。通過選擇單元104，第一控制電壓VT1可傳送至輸出級106。第一控制電壓VT1及第二控制電壓VT2控制輸出級106來產生輸出電流IOUT。
值得注意的是，產生選擇訊號SEL的依據可為轉換為運算放大器10的輸入電壓VIN的數位顯示資料。在一實施例中，選擇訊號SEL可根據數位顯示資 料的最大有效位元來產生。在此實施例中，當選擇訊號SEL表示數位顯示資料的最大有效位元為1時，第一控制電壓VT1通過選擇單元104被傳送至第一控制端N1A；反之，當選擇訊號SEL表示數位顯示資料的最大有效位元為0時，第一控制電壓VT1通過選擇單元104被傳送至另一第一控制端N1B。在使用數位顯示資料的最大有效位元來產生選擇訊號SEL的實施例中，用來產生選擇訊號SEL的一範例電路可能包含有一位準偏移器(Level Shifter)，此位準偏移器用來將數位顯示資料的最大有效位元轉換至適用於運算放大器10的一高電壓位準。選擇訊號SEL的產生方式不限於此，後續段落將會介紹產生選擇訊號SEL的另一實施例。
輸出級106可為一AB類(Class AB)輸出級，且包含有耦接於選擇單元104的第一控制端N1A、N1B以及耦接於內部控制端NT2的一第二控制端N2。此外，輸出級106包含有2條輸出電流路徑，即第1圖所示的輸出電流路徑(1)及輸出電流路徑(2)。輸出電流路徑(1)耦接於提供一電壓VDD的一供應電源及輸出端NOUT之間並耦接於第一控制端N1A，而輸出電流路徑(2)則耦接於提供一電壓VSP1的一供應電源及輸出端NOUT之間並耦接於第一控制端N1B。輸出級106另包含有一電流路徑(3)，其中電流路徑(3)耦接於輸出端NOUT與供應一電壓VEE的一供應電源之間並耦接於第二控制端N2。值得注意的是，電壓VSP1低於電壓VDD，舉例來說，電壓VSP1可為一定值(如×VDD或×VDD)或一可變電壓。電壓VEE可為低於電壓VDD及VSP1的電壓。
根據選擇訊號SEL，第一控制端N1A、N1B其中一者被選擇來接收第一控制電壓VT1，以控制輸出電流路徑(1)、(2)中被選擇的一者。第二控制端N2接收來自於增益級102的第二控制電壓VT2，以控制電流路徑(3)。
在當前數位顯示資料D[t]所對應的一輸入電壓VIN,t(t代表一時間順序)高於輸出電壓VOUT(其電壓跟隨著先前數位顯示資料D[t-1]所對應的一輸入電壓VIN,t-1)的情況下，根據選擇訊號SEL，輸出電流路徑(1)、(2)其中一者會被選來提供輸出電流IOUT至負載。也就是說，在輸入電壓VIN,t大於輸入電壓VIN,t-1的狀況下，輸出端NOUT的電壓準位會被增加至當前的輸入電壓VIN,t。當輸出電流路徑(1)或(2)輸出供應電流時，仍會有一電流流經電流路徑(3)至提供電壓VEE的供應電源。
也就是說，運算放大器10具有一被選擇的輸出電流路徑，且此被選擇的輸出電流路徑是從多個能夠各自提供供應電流的輸出電流路徑選擇得出。需注意的是，當被選擇的輸出電流路徑提供供應電流時，未被選擇的輸出電流路徑會被配置為不導通(即不提供供應電流)。
在當前數位顯示資料D[t]所對應的輸入電壓VIN,t低於輸出電壓VOUT(其電壓跟隨著先前數位顯示資料D[t-1]所對應的輸入電壓VIN,t-1)的情況下，電流路徑(3)提供自負載汲取的輸出電流IOUT。也就是說，在輸入電壓VIN,t小於輸入電壓VIN,t-1的情況下，輸出端NOUT的電壓準位會被降低至當前輸入電壓VIN,t。
輸出電流路徑(1)及(2)中每一者可包含有一或多個電晶體。在輸出級106中，輸出電流路徑(1)及(2)分別包含有P型金屬氧化物半導體(PMOS)電晶體M1A及M1B。第一控制端N1A耦接於PMOS電晶體M1A的閘極，且第一控制端N1B耦接於PMOS電晶體M1B的閘極。電流路徑(3)包含有一N型金屬氧化物半導體(NMOS)電晶體M2，且第二控制端N2耦接於NMOS電晶體M2的閘極。
在另一實施例中，選擇訊號SEL可根據判斷對應於當前數位顯示資料D[t]的輸入電壓VIN,t所屬電壓範圍的判斷結果來產生。舉例來說，當前輸入電壓VIN,t可與電壓VSP1進行比較。需注意的是，指示當前輸入電壓VIN,t大於或等於電壓VSP1或當前輸入電壓VIN,t小於電壓VSP1的判斷結果可通過比較類比電壓的方式來產生，或通過比較對應於當前輸入電壓VIN,t的數位顯示資料及對應於電壓VSP1的數位值的方式來產生。
在當前輸入電壓VIN,t大於或等於電壓VSP1時，選擇單元104會根據指示當前輸入電壓VIN,t大於或等於電壓VSP1的選擇訊號SEL，選擇性地將內部輸出端NT1耦接至第一控制端N1A(如PMOS電晶體M1A的閘極)。第一控制電壓VT1與第二控制電壓VT2分別控制PMOS電晶體M1A及NMOS電晶體M2進入主動(Active)狀態(無論PMOS電晶體M1A及NMOS電晶體M2進入線性區或是飽和區)，以產生一當前輸出電流IOUT,t，其中當前輸出電流IOUT,t為供應電流或是汲取電流是由當前輸入電壓VIN,t及先前輸入電壓VIN,t-1之間的電壓差來決定。當PMOS電晶體M1A處於主動狀態時，選擇單元104或其他電路可將第一控制端N1B的電壓準位拉高，以使PMOS電晶體M1B處於截止狀態。
在當前輸入電壓VIN,t小於電壓VSP1時，選擇單元104會根據指示當前輸入電壓VIN,t小於電壓VSP1的選擇訊號SEL，選擇性地將內部輸出端NT1耦接至第一控制端N1B(如PMOS電晶體M1B的閘極)。第一控制電壓VT1與第二控制電壓VT2分別控制PMOS電晶體M1B及NMOS電晶體M2進入主動狀態，以產生當前輸出電流IOUT,t。當PMOS電晶體M1B處於主動狀態時，選擇單元104或其他電路可將第一控制端N1A的電壓準位拉高，以使PMOS電晶體M1A處於截止狀態。
在當前輸入電壓VIN,t大於或等於電壓VSP1且當前輸出電流IOUT,t為通過輸出電流路徑(1)輸出至負載的供應電流時，對負載充電所耗費的功率消耗(後稱功率消耗P1)可表示為下列方程式：P1=C L ×V D1×V DIFF (E1)
其中VD1為電壓VDD、CL為負載(即像素單元)的等效電容且VDIFF為當前輸入電壓VIN,t與先前輸入電壓VIN,t-1的電壓差。
在當前輸入電壓VIN,t小於電壓VSP1且當前輸出電流IOUT,t為通過輸出電流路徑(2)輸出至負載的供應電流時，對負載充電所耗費的功率消耗(後稱功率消耗P2)可表示為下列方程式：P2=C L ×V D2×V DIFF (E2)
其中VD2為低於電壓VDD的電壓VSP1。由上述方程式可知，當方程式(E1)與方程式(E2)中的電壓差VDIFF相同時，功率消耗P2會少於功率消耗P1。
因此，藉由使用運算放大器10，對負載充電所耗費的功率消耗可根據運算放大器10的輸入電壓而自適應地降低。換言之，對負載充電所耗費的功率消耗可根據數位顯示資料而自適應地降低。在傳統預充電技術可能不適用於高解析度且短充電週期的顯示面板的情況下，通過在顯示驅動電路中採用運算放大器10，單一充電週期不需被分為2個子週期(即一預充電週期及一標準充電週期)，從而使顯示驅動電路不需要使用傳統預充電電路。
請參考第2圖，第2圖為本發明實施例一運算放大器20示意圖。運算放大器20包含有一輸入級200、一增益級202、一選擇單元204及一輸出級206。運算放大器20還包含有內部輸出端NT1、NT2。輸入級200及增益級202與第1圖所示的 輸入級100及增益級102相近，所以在此不重複相關敘述。
選擇單元204耦接於內部輸出端NT2，用來根據一選擇訊號SEL2將內部輸出端NT2選擇性地耦接至輸出級206的2個第二控制端N2A、N2B其中之一。通過選擇單元204，第二控制電壓VT2可傳送至輸出級206。第一控制電壓VT1及第二控制電壓VT2控制輸出級206來產生輸出電流IOUT。
值得注意的是，產生選擇訊號SEL2的依據可為轉換為運算放大器20的輸入電壓VIN的數位顯示資料。在一實施例中，選擇訊號SEL2可根據數位顯示資料的最大有效位元來產生。在此實施例中，當選擇訊號SEL表示數位顯示資料的最大有效位元為1時，第二控制電壓VT2通過選擇單元104被傳送至第二控制端N2A；反之，當選擇訊號SEL表示數位顯示資料的最大有效位元為0時，第二控制電壓VT2通過選擇單元104被傳送至第二控制端N2B。選擇訊號SEL2的產生方式不限於此，後續段落將會介紹產生選擇訊號SEL2的另一實施例。
輸出級206可為一AB類輸出級，且包含有耦接於選擇單元204的第二控制端N2A、N2B以及耦接於內部控制端NT1的一第一控制端N1。此外，輸出級206包含有2條輸出電流路徑，即第2圖所示的輸出電流路徑(4)及輸出電流路徑(5)。輸出電流路徑(4)耦接於輸出端NOUT與提供電壓VEE的一供應電源之間並耦接於第二控制端N2A，而輸出電流路徑(5)則耦接於輸出端NOUT與提供一電壓VSN1的一供應電源之間並耦接於第二控制端N2B。輸出級206另包含有一電流路徑(6)，其中電流路徑(6)耦接於輸出端NOUT與供應電壓VDD的供應電源之間並耦接於第一控制端N1。值得注意的是，電壓VEE低於電壓VDD，電壓VSN1高於電壓VEE並且低於電壓VDD，且電壓VSN1可為一定電壓或一可調電壓。
根據選擇訊號SEL2，第二控制端N2A、N2B其中一者被選擇來接收第二控制電壓VT2，並且第二控制電壓VT2控制輸出電流路徑(4)、(5)中被選擇的一者。第一控制端N1接收來自於增益級202的第一控制電壓VT1，以控制電流路徑(6)。
在當前數位顯示資料D[t]所對應的輸入電壓VIN,t低於輸出電壓VOUT(其電壓跟隨著先前數位顯示資料D[t-1]所對應的輸入電壓VIN,t-1)的情況下，根據選擇訊號SEL2，輸出電流路徑(4)、(5)其中一者會被選來提供從負載汲取的輸出電流IOUT。也就是說，在輸入電壓VIN,t低於輸入電壓VIN,t-1的狀況下，輸出端NOUT的電壓準位會被降低至當前的輸入電壓VIN,t。當輸出電流路徑(4)或(5)輸出汲取電流時，仍會有電流自提供電壓VDD的供應電源流經電流路徑(6)。
換言之，運算放大器20具有一被選擇的輸出電流路徑，且此被選擇的輸出電流路徑是從多個能夠各自提供汲取電流的輸出電流路徑選擇得出。需注意的是，當被選擇的輸出電流路徑提供汲取電流時，未被選擇的輸出電流路徑會被配置為不導通(即不提供汲取電流)。
在當前數位顯示資料D[t]所對應的輸入電壓VIN,t高於輸出電壓VOUT(其電壓跟隨著先前數位顯示資料D[t-1]所對應的輸入電壓VIN,t-1)的情況下，電流路徑(6)提供供應給負載的輸出電流IOUT。也就是說，在輸入電壓VIN,t高於輸入電壓VIN,t-1的情況下，輸出端NOUT的電壓準位會被提升至當前輸入電壓VIN,t。
輸出電流路徑(4)及(5)中每一者可包含有一或多個電晶體。在輸出級206中，輸出電流路徑(4)及(5)分別包含有NMOS電晶體M2A及M2B。 第二控制端N2A耦接於NMOS電晶體M2A的閘極，且第二控制端N2B耦接於NMOS電晶體M2B的閘極。電流路徑(6)包含有一PMOS電晶體M1，且第一控制端N1耦接於PMOS電晶體M1的閘極。
在另一實施例中，選擇訊號SEL2可根據判斷對應於當前數位顯示資料D[t]的輸入電壓VIN,t所屬電壓範圍的判斷結果來產生。舉例來說，當前輸入電壓VIN,t可與電壓VSN1進行比較。需注意的是，指示當前輸入電壓VIN,t大於電壓VSN1或當前輸入電壓VIN,t小於或等於電壓VSN1的判斷結果可通過比較類比電壓的方式來產生，或通過比較對應於當前輸入電壓VIN,t的數位顯示資料及對應於電壓VSN1的數位值的方式來產生。
在當前輸入電壓VIN,t大於電壓VSN1時，選擇單元104會根據指示當前輸入電壓VIN,t大於電壓VSN1的選擇訊號SEL2，選擇性地將內部輸出端NT2耦接至第二控制端N2B(如NMOS電晶體M2B的閘極)。第一控制電壓VT1與第二控制電壓VT2分別控制PMOS電晶體M1及NMOS電晶體M2B進入主動狀態(無論PMOS電晶體M1及NMOS電晶體M2B進入線性區或是飽和區)，以產生當前輸出電流IOUT,t，其中當前輸出電流IOUT,t為供應電流或是汲取電流是由當前輸入電壓VIN,t及先前輸入電壓VIN,t-1之間的電壓差來決定。當NMOS電晶體M2B處於主動狀態時，選擇單元204或其他電路可將第二控制端N2A的電壓準位拉低，以使NMOS電晶體M2A處於截止狀態。
在當前輸入電壓VIN,t小於或等於電壓VSN1時，選擇單元204會根據指示當前輸入電壓VIN,t小於或等於電壓VSN1的選擇訊號SEL2，選擇性地將內部輸出端NT2耦接至第二控制端N2A(如NMOS電晶體M2A的閘極)。第一控制電壓VT1與第 二控制電壓VT2分別控制PMOS電晶體M1及NMOS晶體M2A進入主動狀態，以產生當前輸出電流IOUT,t。當NMOS電晶體M2A處於主動狀態時，選擇單元204或其他電路可將第二控制端N2B的電壓準位拉低，以使NMOS電晶體M2B處於截止狀態。
藉由類似於上述推導方程式(E1)、(E2)的方式，可比較利用提供電壓VEE的供應電源來讓負載放電所耗費的功率消耗及利用提供電壓VSN1的供應電源來讓負載放電所耗費的功率消耗之間的大小關係。通過採用運算放大器20，讓負載放電所耗費的功率消耗可根據運算放大器20的輸入電壓而自適應地降低。換言之，讓負載放電所耗費的功率消耗可根據數位顯示資料而自適應地降低。
請參考第3圖，第3圖為本發明實施例一運算放大器30的示意圖。運算放大器30包含有一輸入級300、一增益級302、一選擇單元304及一輸出級306。運算放大器30還包含有內部輸出端NT1、NT2。輸入級300及增益級302與第1圖所示的輸入級100及增益級102相近，所以在此不重複相關敘述。
輸出級306包含有類似於第1圖所示(用於供應電流)的輸出電流路徑(1)、(2)及類似於第2圖所示(用於汲取電流)的輸出電流路徑(4)、(5)的4個輸出電流路徑。分別耦接至4個輸出電流路徑的供應電源也與第1、2圖相近，所以在此不重複相關敘述。用來輸出供應電流的輸出電流路徑包含有PMOS電晶體M1A、M1B，且用來輸出汲取電流的輸出電流路徑包含有NMOS電晶體M2A、M2B。輸出級306包含有2個第一控制端N1A、N1B及2個第二控制端N2A及N2B。
選擇單元304耦接於內部輸出端NT1、NT2，且用來根據選擇訊號SEL選 擇性地將內部輸出端NT1耦接至第一控制端N1A、N1B其中一者。增益級302輸出的第一控制電壓VT1用來作為PMOS電晶體M1A或M1B的閘極偏壓。選擇單元304也用來根據選擇訊號SEL2選擇性地將內部輸出端NT2耦接至第二控制端N2A、N2B其中一者。增益級302輸出的第二控制電壓VT2用來作為NMOS電晶體M2A或M2B的閘極偏壓。
請參考第4圖，第4圖為介紹運算放大器30中輸入電壓VIN所屬電壓範圍、輸出級306的組成方式與電晶體M1A、M1B、M2A、M2B的相對應閘極偏壓的表格。選擇訊號SEL、SEL2可根據判斷當前輸入電壓VIN,t所屬電壓範圍的判斷結果來產生，其中在表格裡當前輸入電壓VIN,t係以符號VIN表示。
在電壓VDD大於輸入電壓VIN且輸入電壓VIN大於或等於電壓VSP1的情況下，選擇單元304將內部輸出端NT1耦接至第一控制端N1A，且第一控制電壓VT1控制(耦接於電壓VDD的)PMOS晶體M1A進入主動狀態；在此狀況下，無論選擇單元304將內部輸出端NT2耦接至第二控制端N2A或N2B(即NMOS晶體M2A、M2B其中一者處於主動狀態)，運算放大器30都可以正常運作。而位在未被選擇的路徑上的PMOS電晶體和NMOS電晶體則處於截止狀態。
在電壓VSP1大於輸入電壓VIN且輸入電壓VIN大於電壓VSN1的情況下，無論選擇單元304將內部輸出端NT1耦接至第一控制端N1A或N1B(即PMOS電晶體M1A及PMOS電晶體M1B其中一者進入主動狀態)，運算放大器30都可以正常運作；並且，無論選擇單元304將內部輸出端NT2耦接至第二控制端N2A或N2B(即NMOS電晶體M2A及NMOS電晶體M2B其中一者進入主動狀態)，運算放大器30都可以正常運作。
在電壓VSN1大於或等於輸入電壓VIN且輸入電壓VIN大於電壓VEE的情況下，選擇單元304將內部輸出端NT2耦接至第二控制端N2A，且第二控制電壓VT2控制(耦接於電壓VEE的)NMOS電晶體M2A進入主動狀態；並且在此狀況下，無論選擇單元304將內部輸出端NT1耦接至第一控制端N1A或N1B(即PMOS電晶體M1A、M1B其中一者處於主動狀態)，運算放大器30都可以正常運作。而位在未被選擇的路徑上的PMOS電晶體和NMOS電晶體則處於截止狀態。
通過使用運算放大器30，對負載進行充電及讓負載放電的功率消耗可根據轉換為運算放大器30輸入電壓的數位顯示資料自適應地降低。相似於運算放大器10，運算放大器20、30也具有適用於高解析度及短充電週期的顯示面板的優點。
請參考第5圖，第5圖為第1圖所示運算放大器10中輸出電壓VOUT的範例時序圖。由於輸出電壓VOUT跟隨著輸入電壓VIN變動，因此輸入電壓VIN應具有相似的時序圖。在第5圖中，運算放大器10被設置為在一畫面中僅輸出正輸出電壓。需注意的是，第5圖所示實施例僅為運算放大器10的多個範例應用情境其中之一。在第5圖中，一畫面區間包含有複數個充電週期，且在每一當前的充電週期中(即更新一水平顯示線的區間中)輸出電壓VOUT的電壓會可能會變化或維持在與先前的充電週期中相同的準位。以包含有1080條水平顯示線的畫面為例，1080個數位顯示資料被轉換為運算放大器10的1080個輸入電壓，且1080個輸出電壓在一畫面區間(frame period)中依序輸出至顯示面板。對於一畫面N而言，電壓VSP1可由轉換成運算放大器10的輸入電壓的1080個數位顯示資料來決定。詳細來說，電壓VSP1可由此1080個數位顯示資料(如灰階值)的平均值或對應於 此1080個數位顯示資料的1080個亮度值的平均值來決定。如第5圖所示，由於數位顯示資料會隨著畫面變化，因此電壓VSP1可為在每一畫面都配置一次的可變電壓。
上述決定電壓VSP1的方法僅為本發明多個實施例其中之一。在另一實施例中，用來決定電壓VSP1的數位顯示資料可為一畫面中全部或是部份的數位顯示資料。此外，第2圖所示運算放大器20的電壓VSN1也可使用類似的方式來決定。
需注意的是，第1圖至第3圖將輸入級、增益級、輸出級和選擇單元繪示為各別的區塊僅是為了描述之目的，而非條件限制。根據本發明實施例的一運算放大器也可以被繪示為包括輸出級和輸入級的雙級架構，其中輸入級或輸出級可提供電流增益。因此，選擇單元可以和輸出級結合，並且內部輸出端NT1、NT2位於輸出級中。根據本發明實施例，內部輸出端NT1、NT2可以是運算放大器中任何合適位置，只要該些位置上的電壓訊號(或電流訊號)能直接或間接控制提供供應電流之PMOS電晶體的閘極偏壓和提供汲取電流之NMOS電晶體的閘極偏壓即可。
請參考第6圖，第6圖為本發明實施例一輸出緩衝器對60的示意圖。輸出緩衝器對60可用於一顯示驅動電路，且包含有運算放大器600、602。運算放大器600與第1圖所示運算放大器10具有類似的架構，其包含有2條輸出電流路徑可作為供應電流路徑的選項；而運算放大器602與第2圖所示運算放大器20具有類似的架構，其包含有2條輸出電流路徑可作為汲取電流路徑的選項。運算放大器600接收一輸入電壓VIN,n且通過一輸出端NOUT,n輸出一輸出電壓VOUT,n，其中n為一偶 數或一奇數且輸出端NOUT,n可耦接於顯示驅動電路中一偶數編號的輸出接點或一奇數編號的輸出接點(未繪示於第6圖)。運算放大器602接收一輸入電壓VIN,n+1且通過一輸出端NOUT,n+1輸出一輸出電壓VOUT,n+1，其中輸出端NOUT,n+1所耦接的輸出接點相鄰於輸出端NOUT,n所耦接的輸出接點。輸出電壓VOUT,n、VOUT,n+1用來驅動顯示面板中2個相鄰的像素單元(即子像素)。
在輸出緩衝器對60中，電壓VDD、VSPn為正電壓且電壓VEE、VSNn+1為負電壓，而電壓VCOM可設為位於電壓VDD與VEE之間的電壓。電壓VSPn低於電壓VDD且高於電壓VCOM，電壓VSNn+1低於電壓VCOM且高於電壓VEE。舉例來說，電壓VDD可為+9伏特、電壓VEE可為-9伏特、電壓VCOM可為0伏特，而電壓VSPn、VSNn+1可為定電壓或根據數位顯示資料所決定的可變電壓。
運算放大器600的選擇單元及運算放大器602的選擇單元分別由選擇訊號SELn、SELn+1來控制。根據由輸入電壓VIN,n(或相對應的數位顯示資料)所決定的選擇訊號SELn，運算放大器600能夠選擇由供應電源VDD或由供應電源VSPn來提供供應電流予耦接於輸出端NOUT,n的負載。根據由輸入電壓VIN,n+1(或相對應的數位顯示資料)所決定的選擇訊號SELn+1，運算放大器602能夠選擇將來自耦接於輸出端NOUT,n+1的負載的汲取電流傳送至供應電源VEE或供應電源VSNn+1。通過在顯示驅動電路中使用輸出緩衝器對60，對耦接於輸出端NOUT,n的負載充電及讓耦接於輸出端NOUT,n的負載放電所需耗費的功率消耗可獲得下降。
請參考第7圖，第7圖為本發明實施例一輸出緩衝器對70的示意圖。輸出緩衝器對70可用於一顯示驅動電路，且包含有運算放大器700、702。運算放大器700、702與第1圖所示運算放大器10具有類似的架構，其分別包含有2條輸出 電流路徑作為供應電流路徑的選擇。運算放大器700接收一輸入電壓VIN,n且通過一輸出端NOUT,n輸出一輸出電壓VOUT,n，而運算放大器702接收一輸入電壓VIN,n+1且通過一輸出端NOUT,n+1輸出一輸出電壓VOUT,n+1。
在輸出緩衝器對70中，電壓VDD、VSPn、VCOM及VSPn+1為正電壓，電壓GND為地端電壓，且電壓VCOM可設為位於電壓VDD與GND之間的電壓。電壓VSPn低於電壓VDD且高於電壓VCOM，電壓VSPn+1低於電壓VCOM且高於電壓GND。舉例來說，電壓VDD可為+18伏特、電壓GND可為0伏特、電壓VCOM可為+9伏特，而電壓VSPn、VSPn+1可為定電壓或根據數位顯示資料所決定的可變電壓。
根據由輸入電壓VIN,n(或相對應的數位顯示資料)所決定的選擇訊號SELn，運算放大器700可選擇從供應電源VDD或從供應電源VSPn提供供應電流予耦接於輸出端NOUT,n的負載。根據由輸入電壓VIN,n+1(或相對應的數位顯示資料)所決定的選擇訊號SELn+1，運算放大器700可選擇從供應電源VCOM或從供應電源VSPn+1提供供應電流予耦接於輸出端NOUT,n+1的負載。藉由在顯示驅動電路中使用輸出緩衝器對70，對耦接於輸出端NOUT,n、NOUT,n+1的負載進行充電所需耗費的功率消耗可獲得下降。
值得注意的是，第1~3圖所示包含有2條供應電流的輸出電流路徑及/或2條汲取電流的輸出電流路徑僅為本發明部份實施例。根據可選擇的多重輸出電流路徑，輸出電流路徑的數量不限於2條，根據需求，輸出電流路徑的數量可提升至3條以上。選擇訊號可具有能夠指示大於兩條電流路徑的多種數值(如2個位元數值)，這些電流路徑分別耦接於供應不同電壓的供應電源。並且，選擇訊號的數值可根據輸入電壓所屬電壓範圍來決定。
藉由使用本發明實施例所示運算放大器，對負載充電或讓負載放電所需耗費的功率消耗可依據輸入電壓自適應地降低。此外，使用本發明實施例所示運算放大器不僅可使充電週期不需被分割成2個子週期，還可讓顯示驅動電路不需使用預充電電路。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (8)

  1. 一種運算放大器，包含有：一輸出端；一輸出級，包含有複數個輸出電流路徑及複數個控制端，其中該複數個控制端分別耦接於該複數個輸出電流路徑，且該複數個輸出電流路徑耦接於該輸出端並分別耦接於提供相異電壓的複數個供應電源；一選擇單元，用來根據一選擇訊號，將該運算放大器中一內部輸出端選擇性地耦接於該輸出級的該複數個控制端其中之一；其中，該選擇單元是由根據一數位顯示資料所產生的該選擇訊號所控制，且該數位顯示資料被轉換為輸出至該運算放大器的一輸入電壓。
  2. 如請求項1所述的運算放大器，其中該複數個輸出電流路徑其中之一被選定以提供一供應(Supply)電流至一負載。
  3. 如請求項1所述的運算放大器，其中該複數個輸出電流路徑其中之一被選定以從一負載抽取一汲取(Sink)電流。
  4. 如請求項1所述的運算放大器，其中當該複數個輸出電流路徑其中之一被選來提供一輸出電流時，該複數個輸出電流路徑中其餘未被選擇的輸出電流路徑被設置為不導通。
  5. 如請求項1所述的運算放大器，其中該複數個供應電源中至少一者提供根據複數個數位顯示資料所決定的一電壓。
  6. 如請求項1所述的運算放大器，其中該選擇訊號是根據該數位顯示資料的最大有效位元所產生。
  7. 如請求項1所述的運算放大器，其中該選擇訊號是根據判斷該輸入電壓的一電壓範圍的一判斷結果所產生。
  8. 如請求項1所述的運算放大器，其中該複數個輸出電流路徑分別包含有相同通道類型的電晶體，且該複數個控制端中每一者耦接於每一輸出路徑中一電晶體的一閘極。
TW106135439A 2017-03-01 2017-10-17 運算放大器 TWI670933B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762465165P 2017-03-01 2017-03-01
US62/465,165 2017-03-01
US15/688,899 US10673397B2 (en) 2017-03-01 2017-08-29 Operational amplifier
US15/688,899 2017-08-29

Publications (2)

Publication Number Publication Date
TW201834389A TW201834389A (zh) 2018-09-16
TWI670933B true TWI670933B (zh) 2019-09-01

Family

ID=63355830

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135439A TWI670933B (zh) 2017-03-01 2017-10-17 運算放大器

Country Status (3)

Country Link
US (1) US10673397B2 (zh)
CN (1) CN108540101B (zh)
TW (1) TWI670933B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004387B2 (en) * 2018-12-21 2021-05-11 Samsung Display Co., Ltd. High-efficiency piecewise linear column driver with asynchronous control for displays
FR3098971B1 (fr) * 2019-07-15 2021-07-09 Somfy Activites Sa Procédé et dispositif de commande sans fil pour actionneurs couplés à un réseau filaire.

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530400A (en) * 1991-11-29 1996-06-25 General Instruments Corp. Transistor circuit with transistor characteristic sensor
US20120049930A1 (en) * 2010-08-25 2012-03-01 Modiotek Co., Ltd. Apparatus and Method for Switching Audio Amplification
US20160240155A1 (en) * 2015-02-12 2016-08-18 Raydium Semiconductor Corporation Amplifier circuit applied in source driver of liquid crystal display

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791740B2 (ja) * 2005-03-14 2011-10-12 旭化成エレクトロニクス株式会社 デジタルスイッチングアンプ
JP2008535433A (ja) * 2005-04-07 2008-08-28 エヌエックスピー ビー ヴィ スイッチング増幅器及び負荷を備える装置
EP2108218A1 (en) * 2007-02-01 2009-10-14 JM Electronics Ltd. Llc Sampling frequency reduction for switching amplifiers
US7554392B2 (en) * 2007-04-24 2009-06-30 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Multiple output power mode amplifier
US8643436B2 (en) * 2011-11-22 2014-02-04 Analog Devices, Inc. Multi-level boosted Class D amplifier
JP6061604B2 (ja) * 2012-10-11 2017-01-18 キヤノン株式会社 増幅回路
US8981844B2 (en) * 2013-01-10 2015-03-17 Analog Devices Global Narrow voltage range multi-level output pulse modulated amplifier with one-bit hysteresis quantizer
KR20150006160A (ko) 2013-07-08 2015-01-16 주식회사 실리콘웍스 디스플레이 구동회로 및 디스플레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530400A (en) * 1991-11-29 1996-06-25 General Instruments Corp. Transistor circuit with transistor characteristic sensor
US20120049930A1 (en) * 2010-08-25 2012-03-01 Modiotek Co., Ltd. Apparatus and Method for Switching Audio Amplification
US20160240155A1 (en) * 2015-02-12 2016-08-18 Raydium Semiconductor Corporation Amplifier circuit applied in source driver of liquid crystal display

Also Published As

Publication number Publication date
CN108540101A (zh) 2018-09-14
TW201834389A (zh) 2018-09-16
US10673397B2 (en) 2020-06-02
US20180254758A1 (en) 2018-09-06
CN108540101B (zh) 2022-03-15

Similar Documents

Publication Publication Date Title
US10650770B2 (en) Output circuit and data driver of liquid crystal display device
US7643002B2 (en) Data driver, liquid crystal display and driving method thereof
US8390609B2 (en) Differential amplifier and drive circuit of display device using the same
KR102055841B1 (ko) 출력 버퍼 회로 및 이를 포함하는 소스 구동 회로
JP5133585B2 (ja) ソースドライバーの消費電力を低減させる方法及び関連装置
US7508259B2 (en) Differential amplifier and data driver for display
KR20070004001A (ko) Ｄ/ａ 변환 회로, 유기 ｅｌ 구동 회로 및 유기 ｅｌ 표시장치
KR20120025657A (ko) 전자파간섭의 저감을 위한 액정표시장치의 소스 드라이버
KR102166897B1 (ko) 표시 장치 및 그 구동 방법
US20110007057A1 (en) Liquid crystal display driver and liquid crystal display device
KR20100022787A (ko) 표시장치의 구동방법 및 이를 이용한 표시장치의 구동회로
TWI670933B (zh) 運算放大器
US10777112B2 (en) Display driver IC and display apparatus including the same
US8310428B2 (en) Display panel driving voltage output circuit
US8294653B2 (en) Display panel driving voltage output circuit
CN113570993A (zh) 数据驱动器、包括该数据驱动器的显示设备
US20220415230A1 (en) Source amplifier and display device including the same
JP2010102146A (ja) 液晶表示装置のドライブ装置および液晶表示装置
JP2004029409A (ja) 液晶表示装置およびその駆動回路
JP2009258237A (ja) 液晶駆動装置
KR20090022471A (ko) 액정표시장치의 데이터 구동장치
TWI810831B (zh) 用來驅動顯示面板的放大器及其控制方法
US20240146263A1 (en) Differential amplifier and a data driving device
US11996064B2 (en) Display drive device, reference gamma voltage supply device, and display device
WO2023109231A1 (zh) 显示面板的驱动方法及显示装置