CN108540101A - 运算放大器 - Google Patents

运算放大器 Download PDF

Info

Publication number
CN108540101A
CN108540101A CN201710781447.0A CN201710781447A CN108540101A CN 108540101 A CN108540101 A CN 108540101A CN 201710781447 A CN201710781447 A CN 201710781447A CN 108540101 A CN108540101 A CN 108540101A
Authority
CN
China
Prior art keywords
voltage
output
operational amplifier
output current
current path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710781447.0A
Other languages
English (en)
Other versions
CN108540101B (zh
Inventor
程智修
谢宗宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN108540101A publication Critical patent/CN108540101A/zh
Application granted granted Critical
Publication of CN108540101B publication Critical patent/CN108540101B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
    • H03F3/45381—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种运算放大器，所述运算放大器包括一输出端；一输出级，包括多个输出电流路径及多个控制端，其中所述多个控制端分别耦接于所述多个输出电流路径，且所述多个输出电流路径耦接于所述输出端并分别耦接于提供相异电压的多个供应电源；一选择单元，用来将所述运算放大器中一内部输出端耦接于所述输出级的所述多个控制端其中之一。

Description

运算放大器
技术领域
本发明涉及一种显示驱动电路的运算放大器，尤其涉及一种具有多条输出电流路径的运算放大器。
背景技术
随着显示分辨率日渐提升(如提升至Full-HD或4K分辨率)，用于每一像素单元的充电周期持续缩短。对于高分辨率显示设备的显示驱动电路而言，缩短的充电周期会降低现有技术中用来降低功率消耗的技术(如预充电(Pre-Charge)技术)产生的功效。在使用预充电技术时，显示驱动电路会在输出目标电压之前，在充电周期中花费一特定时间来将自身的输出端预充电至一默认电压。在每一充电周期中花费在预充电操作的时间必须足以将输出端预充电至默认电压，否则功率消耗便无法被有效地降低。
然而，当充电周期随着显示分辨率持续上升而下降时，每一充电周期内预充电操作所占据的时间比例越来越高。在此状况下，显示驱动电路可能无法及时使输出端的电压达到目标电压。因此，适用于短充电周期的功率节省方案便成为业界亟欲探讨的议题。
发明内容
为了解决上述的问题，本发明提供一种具有多条输出电流路径的运算放大器。
本发明的一实施例提供一种运算放大器。所述运算放大器包括一输出端；一输出级，包括多个输出电流路径及多个控制端，其中该多个控制端分别耦接于该多个输出电流路径，且该多个输出电流路径耦接于该输出端并分别耦接于提供相异电压的多个供应电源；一选择单元，用来将该运算放大器中一内部输出端耦接于该输出级的该多个控制端其中之一。
附图说明
图1为本发明实施例一运算放大器的示意图。
图2为本发明实施例一运算放大器的示意图。
图3为本发明实施例一运算放大器的示意图。
图4为介绍图3所示运算放大器中输入电压、输出级组成方式及输出级中相对应偏压的表格。
图5为本发明实施例一运算放大器的输出电压的时序图。
图6为本发明实施例一输出缓冲器对的示意图。
图7为本发明实施例一输出缓冲器对的示意图。
其中，附图标记说明如下：
10、20、30 运算放大器
100、200、300 输入级
102、202、302 增益级
104、204、304 选择单元
106、206、306 输出级
60、70 输出缓冲器对
M2、M1A、M1B PMOS晶体管
M2、M2A、M2B NMOS晶体管
NT1、NT2 内部输出端
N1、N1A、N1B 第一控制端
N2、N2A、N2B 第二控制端
NOUT、NOUT,n、NOUT,n+1 输出端
SEL、SEL2、SELn、SELn+1 选择信号
VCOM、VDD、VSP1、VEE、VSN1、 电压
VSPn、VSPn+1、VSNn+1
VIN、VIN,n、VIN,n+1 输入电压
VOUT、VOUT,n、VOUT,n+1 输出电压
VT1 第一控制电压
VT2 第二控制电压
具体实施方式
请参考图1，图1为本发明实施例一运算放大器10的示意图。运算放大器10为一电压跟随器且可作为显示面板的显示驱动电路中的一输出缓冲器(output buffer)。运算放大器10产生流经一输出端NOUT的一输出电流IOUT，其中输出电流IOUT是根据一差动输入电压所产生，且此差动输入电压是由显示驱动电路中一数字仿真转换器输入至运算放大器10的一输入电压VIN与输出端NOUT的电压电平(后称输出电压VOUT)之间的电压差。根据与耦接于输出端NOUT的一负载(如一显示面板中的一像素单元，未绘示于图1)之间相对应的关系，输出电流IOUT可为一供应电流(Supply Current)(或称充电电流)或一汲取电流(Sink Current)(或称放电电流)，以使输出电压VOUT跟随着输入电压VIN一起变动。输入电压VIN对应于像素单元所显示的一灰度级。
运算放大器10包括一输入级100、一增益级102、一选择单元104及一输出级106。输入级100接收输入电压VIN及一回授电压(即输出电压VOUT)，并根据差动输出电压(VIN－VOUT)产生差动输出信号。
增益级102耦接于输入级100及运算放大器10的内部输出端NT1、NT2，用来根据输入级100所产生的差动输出信号产生一第一控制电压VT1及一第二控制电压VT2。第一控制电压VT1及第二控制电压VT2分别通过内部输出端NT1、NT2输出。
选择单元104耦接于内部输出端NT1，用来根据一选择信号SEL将内部输出端NT1选择性地耦接至输出级106的2个第一控制端N1A、N1B其中之一。通过选择单元104，第一控制电压VT1可传送至输出级106。第一控制电压VT1及第二控制电压VT2控制输出级106来产生输出电流IOUT。
值得注意的是，产生选择信号SEL的依据可为转换为运算放大器10的输入电压VIN的数字显示数据。在一实施例中，选择信号SEL可根据数字显示数据的最大有效位来产生。在此实施例中，当选择信号SEL表示数字显示数据的最大有效位为1时，第一控制电压VT1通过选择单元104被传送至第一控制端N1A；反之，当选择信号SEL表示数字显示数据的最大有效位为0时，第一控制电压VT1通过选择单元104被传送至另一第一控制端N1B。在使用数字显示数据的最大有效位来产生选择信号SEL的实施例中，用来产生选择信号SEL的一范例电路可能包括一电平转换器(Level Shifter)，此电平转换器用来将数字显示数据的最大有效位转换至适用于运算放大器10的一高电压位准。选择信号SEL的产生方式不限于此，后续段落将会介绍产生选择信号SEL的另一实施例。
输出级106可为一AB类(Class AB)输出级，且包括耦接于选择单元104的第一控制端N1A、N1B以及耦接于内部控制端NT2的一第二控制端N2。此外，输出级106包括2条输出电流路径，即图1所示的输出电流路径(1)及输出电流路径(2)。输出电流路径(1)耦接于提供一电压VDD的一供应电源及输出端NOUT之间并耦接于第一控制端N1A，而输出电流路径(2)则耦接于提供一电压VSP1的一供应电源及输出端NOUT之间并耦接于第一控制端N1B。输出级106另包括一电流路径(3)，其中电流路径(3)耦接于输出端NOUT与供应一电压VEE的一供应电源之间并耦接于第二控制端N2。值得注意的是，电压VSP1低于电压VDD，举例来说，电压VSP1可为一定值(如或或一可变电压。电压VEE可为低于电压VDD及VSP1的电压。
根据选择信号SEL，第一控制端N1A、N1B其中一者被选择来接收第一控制电压VT1，以控制输出电流路径(1)、(2)中被选择的一者。第二控制端N2接收来自于增益级102的第二控制电压VT2，以控制电流路径(3)。
在当前数字显示数据D[t]所对应的一输入电压VIN,t(t代表一时间顺序)高于输出电压VOUT(其电压跟随着先前数字显示数据D[t-1]所对应的一输入电压VIN,t-1)的情况下，根据选择信号SEL，输出电流路径(1)、(2)其中一者会被选来提供输出电流IOUT至负载。也就是说，在输入电压VIN,t大于输入电压VIN,t-1的状况下，输出端NOUT的电压电平会被增加至当前的输入电压VIN,t。当输出电流路径(1)或(2)输出供应电流时，仍会有一电流流经电流路径(3)至提供电压VEE的供应电源。
也就是说，运算放大器10具有一被选择的输出电流路径，且此被选择的输出电流路径是从多个能够各自提供供应电流的输出电流路径选择得出。需注意的是，当被选择的输出电流路径提供供应电流时，未被选择的输出电流路径会被配置为不导通(即不提供供应电流)。
在当前数字显示数据D[t]所对应的输入电压VIN,t低于输出电压VOUT(其电压跟随着先前数字显示数据D[t-1]所对应的输入电压VIN,t-1)的情况下，电流路径(3)提供自负载汲取的输出电流IOUT。也就是说，在输入电压VIN,t小于输入电压VIN,t-1的情况下，输出端NOUT的电压电平会被降低至当前输入电压VIN,t。
输出电流路径(1)及(2)中每一者可包括一或多个晶体管。在输出级106中，输出电流路径(1)及(2)分别包括P型金属氧化物半导体(PMOS)晶体管M1A及M1B。第一控制端N1A耦接于PMOS晶体管M1A的栅极，且第一控制端N1B耦接于PMOS晶体管M1B的栅极。电流路径(3)包括一N型金属氧化物半导体(NMOS)晶体管M2，且第二控制端N2耦接于NMOS晶体管M2的栅极。
在另一实施例中，选择信号SEL可根据判断对应于当前数字显示数据D[t]的输入电压VIN,t所属电压范围的判断结果来产生。举例来说，当前输入电压VIN,t可与电压VSP1进行比较。需注意的是，指示当前输入电压VIN,t大于或等于电压VSP1或当前输入电压VIN,t小于电压VSP1的判断结果可通过比较仿真电压的方式来产生，或通过比较对应于当前输入电压VIN,t的数字显示数据及对应于电压VSP1的数字值的方式来产生。
在当前输入电压VIN,t大于或等于电压VSP1时，选择单元104会根据指示当前输入电压VIN,t大于或等于电压VSP1的选择信号SEL，选择性地将内部输出端NT1耦接至第一控制端N1A(如PMOS晶体管M1A的栅极)。第一控制电压VT1与第二控制电压VT2分别控制PMOS晶体管M1A及NMOS晶体管M2进入主动(Active)状态(无论PMOS晶体管M1A及NMOS晶体管M2进入线性区或是饱和区)，以产生一当前输出电流IOUT,t，其中当前输出电流IOUT,t为供应电流或是汲取电流是由当前输入电压VIN,t及先前输入电压VIN,t-1之间的电压差来决定。当PMOS晶体管M1A处于主动状态时，选择单元104或其他电路可将第一控制端N1B的电压电平拉高，以使PMOS晶体管M1B处于截止状态。
在当前输入电压VIN,t小于电压VSP1时，选择单元104会根据指示当前输入电压VIN,t小于电压VSP1的选择信号SEL，选择性地将内部输出端NT1耦接至第一控制端N1B(如PMOS晶体管M1B的栅极)。第一控制电压VT1与第二控制电压VT2分别控制PMOS晶体管M1B及NMOS晶体管M2进入主动状态，以产生当前输出电流IOUT,t。当PMOS晶体管M1B处于主动状态时，选择单元104或其他电路可将第一控制端N1A的电压电平拉高，以使PMOS晶体管M1A处于截止状态。
在当前输入电压VIN,t大于或等于电压VSP1且当前输出电流IOUT,t为通过输出电流路径(1)输出至负载的供应电流时，对负载充电所耗费的功率消耗(后称功率消耗P1)可表示为下列方程式：
P1＝CL×VD1×VDIFF (E1)
其中VD1为电压VDD、CL为负载(即像素单元)的等效电容且VDIFF为当前输入电压VIN,t与先前输入电压VIN,t-1的电压差。
在当前输入电压VIN,t小于电压VSP1且当前输出电流IOUT,t为通过输出电流路径(2)输出至负载的供应电流时，对负载充电所耗费的功率消耗(后称功率消耗P2)可表示为下列方程式：
P2＝CL×VD2×VDIFF (E2)
其中VD2为低于电压VDD的电压VSP1。由上述方程式可知，当方程式(E1)与方程式(E2)中的电压差VDIFF相同时，功率消耗P2会少于功率消耗P1。
因此，通过使用运算放大器10，对负载充电所耗费的功率消耗可根据运算放大器10的输入电压而自适应地降低。换言之，对负载充电所耗费的功率消耗可根据数字显示数据而自适应地降低。在传统预充电技术可能不适用于高分辨率且短充电周期的显示面板的情况下，通过在显示驱动电路中采用运算放大器10，单一充电周期不需被分为2个子周期(即一预充电周期及一标准充电周期)，从而使显示驱动电路不需要使用传统预充电电路。
请参考图2，图2为本发明实施例一运算放大器20示意图。运算放大器20包括一输入级200、一增益级202、一选择单元204及一输出级206。运算放大器20还包括内部输出端NT1、NT2。输入级200及增益级202与图1所示的输入级100及增益级102相近，所以在此不重复相关叙述。
选择单元204耦接于内部输出端NT2，用来根据一选择信号SEL2将内部输出端NT2选择性地耦接至输出级206的2个第二控制端N2A、N2B其中之一。通过选择单元204，第二控制电压VT2可传送至输出级206。第一控制电压VT1及第二控制电压VT2控制输出级206来产生输出电流IOUT。
值得注意的是，产生选择信号SEL2的依据可为转换为运算放大器20的输入电压VIN的数字显示数据。在一实施例中，选择信号SEL2可根据数字显示数据的最大有效位来产生。在此实施例中，当选择信号SEL表示数字显示数据的最大有效位为1时，第二控制电压VT2通过选择单元104被传送至第二控制端N2A；反之，当选择信号SEL表示数字显示数据的最大有效位为0时，第二控制电压VT2通过选择单元104被传送至第二控制端N2B。选择信号SEL2的产生方式不限于此，后续段落将会介绍产生选择信号SEL2的另一实施例。
输出级206可为一AB类输出级，且包括耦接于选择单元204的第二控制端N2A、N2B以及耦接于内部控制端NT1的一第一控制端N1。此外，输出级206包括2条输出电流路径，即图2所示的输出电流路径(4)及输出电流路径(5)。输出电流路径(4)耦接于输出端NOUT与提供电压VEE的一供应电源之间并耦接于第二控制端N2A，而输出电流路径(5)则耦接于输出端NOUT与提供一电压VSN1的一供应电源之间并耦接于第二控制端N2B。输出级206另包括一电流路径(6)，其中电流路径(6)耦接于输出端NOUT与供应电压VDD的供应电源之间并耦接于第一控制端N1。值得注意的是，电压VEE低于电压VDD，电压VSN1高于电压VEE并且低于电压VDD，且电压VSN1可为一定电压或一可调电压。
根据选择信号SEL2，第二控制端N2A、N2B其中一者被选择来接收第二控制电压VT2，并且第二控制电压VT2控制输出电流路径(4)、(5)中被选择的一者。第一控制端N1接收来自于增益级202的第一控制电压VT1，以控制电流路径(6)。
在当前数字显示数据D[t]所对应的输入电压VIN,t低于输出电压VOUT(其电压跟随着先前数字显示数据D[t-1]所对应的输入电压VIN,t-1)的情况下，根据选择信号SEL2，输出电流路径(4)、(5)其中一者会被选来提供从负载汲取的输出电流IOUT。也就是说，在输入电压VIN,t低于输入电压VIN,t-1的状况下，输出端NOUT的电压电平会被降低至当前的输入电压VIN,t。当输出电流路径(4)或(5)输出汲取电流时，仍会有电流自提供电压VDD的供应电源流经电流路径(6)。
换言之，运算放大器20具有一被选择的输出电流路径，且此被选择的输出电流路径是从多个能够各自提供汲取电流的输出电流路径选择得出。需注意的是，当被选择的输出电流路径提供汲取电流时，未被选择的输出电流路径会被配置为不导通(即不提供汲取电流)。
在当前数字显示数据D[t]所对应的输入电压VIN,t高于输出电压VOUT(其电压跟随着先前数字显示数据D[t-1]所对应的输入电压VIN,t-1)的情况下，电流路径(6)提供供应给负载的输出电流IOUT。也就是说，在输入电压VIN,t高于输入电压VIN,t-1的情况下，输出端NOUT的电压电平会被提升至当前输入电压VIN,t。
输出电流路径(4)及(5)中每一者可包括一或多个晶体管。在输出级206中，输出电流路径(4)及(5)分别包括NMOS晶体管M2A及M2B。第二控制端N2A耦接于NMOS晶体管M2A的栅极，且第二控制端N2B耦接于NMOS晶体管M2B的栅极。电流路径(6)包括一PMOS晶体管M1，且第一控制端N1耦接于PMOS晶体管M1的栅极。
在另一实施例中，选择信号SEL2可根据判断对应于当前数字显示数据D[t]的输入电压VIN,t所属电压范围的判断结果来产生。举例来说，当前输入电压VIN,t可与电压VSN1进行比较。需注意的是，指示当前输入电压VIN,t大于电压VSN1或当前输入电压VIN,t小于或等于电压VSN1的判断结果可通过比较仿真电压的方式来产生，或通过比较对应于当前输入电压VIN,t的数字显示数据及对应于电压VSN1的数字值的方式来产生。
在当前输入电压VIN,t大于电压VSN1时，选择单元104会根据指示当前输入电压VIN,t大于电压VSN1的选择信号SEL2，选择性地将内部输出端NT2耦接至第二控制端N2B(如NMOS晶体管M2B的栅极)。第一控制电压VT1与第二控制电压VT2分别控制PMOS晶体管M1及NMOS晶体管M2B进入主动状态(无论PMOS晶体管M1及NMOS晶体管M2B进入线性区或是饱和区)，以产生当前输出电流IOUT,t，其中当前输出电流IOUT,t为供应电流或是汲取电流是由当前输入电压VIN,t及先前输入电压VIN,t-1之间的电压差来决定。当NMOS晶体管M2B处于主动状态时，选择单元204或其他电路可将第二控制端N2A的电压电平拉低，以使NMOS晶体管M2A处于截止状态。
在当前输入电压VIN,t小于或等于电压VSN1时，选择单元204会根据指示当前输入电压VIN,t小于或等于电压VSN1的选择信号SEL2，选择性地将内部输出端NT2耦接至第二控制端N2A(如NMOS晶体管M2A的栅极)。第一控制电压VT1与第二控制电压VT2分别控制PMOS晶体管M1及NMOS晶体M2A进入主动状态，以产生当前输出电流IOUT,t。当NMOS晶体管M2A处于主动状态时，选择单元204或其他电路可将第二控制端N2B的电压电平拉低，以使NMOS晶体管M2B处于截止状态。
通过类似于上述推导方程式(E1)、(E2)的方式，可比较利用提供电压VEE的供应电源来让负载放电所耗费的功率消耗及利用提供电压VSN1的供应电源来让负载放电所耗费的功率消耗之间的大小关系。通过采用运算放大器20，让负载放电所耗费的功率消耗可根据运算放大器20的输入电压而自适应地降低。换言之，让负载放电所耗费的功率消耗可根据数字显示数据而自适应地降低。
请参考图3，图3为本发明实施例一运算放大器30的示意图。运算放大器30包括一输入级300、一增益级302、一选择单元304及一输出级306。运算放大器30还包括内部输出端NT1、NT2。输入级300及增益级302与图1所示的输入级100及增益级102相近，所以在此不重复相关叙述。
输出级306包括类似于图1所示(用于供应电流)的输出电流路径(1)、(2)及类似于图2所示(用于汲取电流)的输出电流路径(4)、(5)的4个输出电流路径。分别耦接至4个输出电流路径的供应电源也与图1、2相近，所以在此不重复相关叙述。用来输出供应电流的输出电流路径包括PMOS晶体管M1A、M1B，且用来输出汲取电流的输出电流路径包括NMOS晶体管M2A、M2B。输出级306包括2个第一控制端N1A、N1B及2个第二控制端N2A及N2B。
选择单元304耦接于内部输出端NT1、NT2，且用来根据选择信号SEL选择性地将内部输出端NT1耦接至第一控制端N1A、N1B其中一者。增益级302输出的第一控制电压VT1用来作为PMOS晶体管M1A或M1B的栅极偏压。选择单元304也用来根据选择信号SEL2选择性地将内部输出端NT2耦接至第二控制端N2A、N2B其中一者。增益级302输出的第二控制电压VT2用来作为NMOS晶体管M2A或M2B的栅极偏压。
请参考图4，图4为介绍运算放大器30中输入电压VIN所属电压范围、输出级306的组成方式与晶体管M1A、M1B、M2A、M2B的相对应栅极偏压的表格。选择信号SEL、SEL2可根据判断当前输入电压VIN,t所属电压范围的判断结果来产生，其中在表格里当前输入电压VIN,t是以符号VIN表示。
在电压VDD大于输入电压VIN且输入电压VIN大于或等于电压VSP1的情况下，选择单元304将内部输出端NT1耦接至第一控制端N1A，且第一控制电压VT1控制(耦接于电压VDD的)PMOS晶体M1A进入主动状态；在此状况下，无论选择单元304将内部输出端NT2耦接至第二控制端N2A或N2B(即NMOS晶体M2A、M2B其中一者处于主动状态)，运算放大器30都可以正常运作。而位在未被选择的路径上的PMOS晶体管和NMOS晶体管则处于截止状态。
在电压VSP1大于输入电压VIN且输入电压VIN大于电压VSN1的情况下，无论选择单元304将内部输出端NT1耦接至第一控制端N1A或N1B(即PMOS晶体管M1A及PMOS晶体管M1B其中一者进入主动状态)，运算放大器30都可以正常运作；并且，无论选择单元304将内部输出端NT2耦接至第二控制端N2A或N2B(即NMOS晶体管M2A及NMOS晶体管M2B其中一者进入主动状态)，运算放大器30都可以正常运作。
在电压VSN1大于或等于输入电压VIN且输入电压VIN大于电压VEE的情况下，选择单元304将内部输出端NT2耦接至第二控制端N2A，且第二控制电压VT2控制(耦接于电压VEE的)NMOS晶体管M2A进入主动状态；并且在此状况下，无论选择单元304将内部输出端NT1耦接至第一控制端N1A或N1B(即PMOS晶体管M1A、M1B其中一者处于主动状态)，运算放大器30都可以正常运作。而位在未被选择的路径上的PMOS晶体管和NMOS晶体管则处于截止状态。
通过使用运算放大器30，对负载进行充电及让负载放电的功率消耗可根据转换为运算放大器30输入电压的数字显示数据自适应地降低。相似于运算放大器10，运算放大器20、30也具有适用于高分辨率及短充电周期的显示面板的优点。
请参考图5，图5为图1所示运算放大器10中输出电压VOUT的范例时序图。由于输出电压VOUT跟随着输入电压VIN变动，因此输入电压VIN应具有相似的时序图。在图5中，运算放大器10被设置为在一帧中仅输出正输出电压。需注意的是，图5所示实施例仅为运算放大器10的多个范例应用情境其中之一。在图5中，一帧区间包括多个充电周期，且在每一当前的充电周期中(即更新一水平显示线的区间中)输出电压VOUT的电压会可能会变化或维持在与先前的充电周期中相同的电平。以包括1080条水平显示线的帧为例，1080个数字显示数据被转换为运算放大器10的1080个输入电压，且1080个输出电压在一帧区间(frame period)中依序输出至显示面板。对于一帧N而言，电压VSP1可由转换成运算放大器10的输入电压的1080个数字显示数据来决定。详细来说，电压VSP1可由此1080个数字显示数据(如灰度级值)的平均值或对应于此1080个数字显示数据的1080个亮度值的平均值来决定。如图5所示，由于数字显示数据会随着帧变化，因此电压VSP1可为在每一帧都配置一次的可变电压。
上述决定电压VSP1的方法仅为本发明多个实施例其中之一。在另一实施例中，用来决定电压VSP1的数字显示数据可为一帧中全部或是部份的数字显示数据。此外，图2所示运算放大器20的电压VSN1也可使用类似的方式来决定。
需注意的是，图1至图3将输入级、增益级、输出级和选择单元绘示为各别的区块仅是为了描述的目的，而非条件限制。根据本发明实施例的一运算放大器也可以被绘示为包括输出级和输入级的双级架构，其中输入级或输出级可提供电流增益。因此，选择单元可以和输出级结合，并且内部输出端NT1、NT2位于输出级中。根据本发明实施例，内部输出端NT1、NT2可以是运算放大器中任何合适位置，只要该些位置上的电压信号(或电流信号)能直接或间接控制提供供应电流的PMOS晶体管的栅极偏压和提供汲取电流的NMOS晶体管的栅极偏压即可。
请参考图6，图6为本发明实施例一输出缓冲器对60的示意图。输出缓冲器对60可用于一显示驱动电路，且包括运算放大器600、602。运算放大器600与图1所示运算放大器10具有类似的架构，其包括2条输出电流路径可作为供应电流路径的选项；而运算放大器602与图2所示运算放大器20具有类似的架构，其包括2条输出电流路径可作为汲取电流路径的选项。运算放大器600接收一输入电压VIN,n且通过一输出端NOUT,n输出一输出电压
VOUT,n，其中n为一偶数或一奇数且输出端NOUT,n可耦接于显示驱动电路中一偶数编号的输出接点或一奇数编号的输出接点(未绘示于图6)。运算放大器602接收一输入电压VIN,n+1且通过一输出端NOUT,n+1输出一输出电压VOUT,n+1，其中输出端NOUT,n+1所耦接的输出接点相邻于输出端NOUT,n所耦接的输出接点。输出电压VOUT,n、VOUT,n+1用来驱动显示面板中2个相邻的像素单元(即子像素)。
在输出缓冲器对60中，电压VDD、VSPn为正电压且电压VEE、VSNn+1为负电压，而电压VCOM可设为位于电压VDD与VEE之间的电压。电压VSPn低于电压VDD且高于电压VCOM，电压VSNn+1低于电压VCOM且高于电压VEE。举例来说，电压VDD可为+9伏特、电压VEE可为-9伏特、电压VCOM可为0伏特，而电压VSPn、VSNn+1可为定电压或根据数字显示数据所决定的可变电压。
运算放大器600的选择单元及运算放大器602的选择单元分别由选择信号SELn、SELn+1来控制。根据由输入电压VIN,n(或相对应的数字显示数据)所决定的选择信号SELn，运算放大器600能够选择由供应电源VDD或由供应电源VSPn来提供供应电流予耦接于输出端NOUT,n的负载。根据由输入电压VIN,n+1(或相对应的数字显示数据)所决定的选择信号SELn+1，运算放大器602能够选择将来自耦接于输出端NOUT,n+1的负载的汲取电流传送至供应电源VEE或供应电源VSNn+1。通过在显示驱动电路中使用输出缓冲器对60，对耦接于输出端NOUT,n的负载充电及让耦接于输出端NOUT,n的负载放电所需耗费的功率消耗可获得下降。
请参考图7，图7为本发明实施例一输出缓冲器对70的示意图。输出缓冲器对70可用于一显示驱动电路，且包括运算放大器700、702。运算放大器700、702与图1所示运算放大器10具有类似的架构，其分别包括2条输出电流路径作为供应电流路径的选择。运算放大器700接收一输入电压VIN,n且通过一输出端NOUT,n输出一输出电压VOUT,n，而运算放大器702接收一输入电压VIN,n+1且通过一输出端NOUT,n+1输出一输出电压VOUT,n+1。
在输出缓冲器对70中，电压VDD、VSPn、VCOM及VSPn+1为正电压，电压GND为地端电压，且电压VCOM可设为位于电压VDD与GND之间的电压。电压VSPn低于电压VDD且高于电压VCOM，电压VSPn+1低于电压VCOM且高于电压GND。举例来说，电压VDD可为+18伏特、电压GND可为0伏特、电压VCOM可为+9伏特，而电压VSPn、VSPn+1可为定电压或根据数字显示数据所决定的可变电压。
根据由输入电压VIN,n(或相对应的数字显示数据)所决定的选择信号SELn，运算放大器700可选择从供应电源VDD或从供应电源VSPn提供供应电流予耦接于输出端NOUT,n的负载。根据由输入电压VIN,n+1(或相对应的数字显示数据)所决定的选择信号SELn+1，运算放大器700可选择从供应电源VCOM或从供应电源VSPn+1提供供应电流予耦接于输出端NOUT,n+1的负载。通过在显示驱动电路中使用输出缓冲器对70，对耦接于输出端NOUT,n、NOUT,n+1的负载进行充电所需耗费的功率消耗可获得下降。
值得注意的是，图1～3所示包括2条供应电流的输出电流路径及╱或2条汲取电流的输出电流路径仅为本发明部份实施例。根据可选择的多重输出电流路径，输出电流路径的数量不限于2条，根据需求，输出电流路径的数量可提升至3条以上。选择信号可具有能够指示大于两条电流路径的多种数值(如2个位数值)，这些电流路径分别耦接于供应不同电压的供应电源。并且，选择信号的数值可根据输入电压所属电压范围来决定。
通过使用本发明实施例所示运算放大器，对负载充电或让负载放电所需耗费的功率消耗可依据输入电压自适应地降低。此外，使用本发明实施例所示运算放大器不仅可使充电周期不需被分割成2个子周期，还可让显示驱动电路不需使用预充电电路。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种运算放大器，包括：
一输出端；
一输出级，包括多个输出电流路径及多个控制端，其中所述多个控制端分别耦接于所述多个输出电流路径，且所述多个输出电流路径耦接于所述输出端并分别耦接于提供相异电压的多个供应电源；
一选择单元，用来将所述运算放大器中一内部输出端耦接于所述输出级的所述多个控制端其中之一。
2.如权利要求1所述的运算放大器，其特征在于所述多个输出电流路径其中之一被选定以提供一供应电流至一负载。
3.如权利要求1所述的运算放大器，其特征在于所述多个输出电流路径其中之一被选定以从一负载抽取一汲取电流。
4.如权利要求1所述的运算放大器，其特征在于当所述多个输出电流路径其中之一被选来提供一输出电流时，所述多个输出电流路径中其余未被选择的输出电流路径被设置为不导通。
5.如权利要求1所述的运算放大器，其特征在于所述多个供应电源中至少一者提供根据多个数字显示数据所决定的一电压。
6.如权利要求1所述的运算放大器，其特征在于所述选择单元是由根据一数字显示数据所产生的一选择信号所控制，且所述数字显示数据被转换为输出至所述运算放大器的一输入电压。
7.如权利要求6所述的运算放大器，其特征在于所述选择信号是根据所述数字显示数据的最大有效位所产生。
8.如权利要求6所述的运算放大器，其特征在于所述选择信号是根据判断所述输入电压的一电压范围的一判断结果所产生。
9.如权利要求1所述的运算放大器，其特征在于所述多个输出电流路径分别包括相同信道类型的晶体管，且所述多个控制端中每一者耦接于每一输出路径中一晶体管的一栅极。
CN201710781447.0A 2017-03-01 2017-09-01 运算放大器 Active CN108540101B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762465165P 2017-03-01 2017-03-01
US62/465,165 2017-03-01
US15/688,899 2017-08-29
US15/688,899 US10673397B2 (en) 2017-03-01 2017-08-29 Operational amplifier

Publications (2)

Publication Number Publication Date
CN108540101A true CN108540101A (zh) 2018-09-14
CN108540101B CN108540101B (zh) 2022-03-15

Family

ID=63355830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710781447.0A Active CN108540101B (zh) 2017-03-01 2017-09-01 运算放大器

Country Status (3)

Country Link
US (1) US10673397B2 (zh)
CN (1) CN108540101B (zh)
TW (1) TWI670933B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004387B2 (en) * 2018-12-21 2021-05-11 Samsung Display Co., Ltd. High-efficiency piecewise linear column driver with asynchronous control for displays
FR3098971B1 (fr) * 2019-07-15 2021-07-09 Somfy Activites Sa Procédé et dispositif de commande sans fil pour actionneurs couplés à un réseau filaire.

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202754A1 (en) * 2005-03-14 2006-09-14 Asahi Kasei Microsystems Co., Ltd. Digital switching amplifier
US20080265988A1 (en) * 2007-04-24 2008-10-30 Jung Sang Hwa Multiple output power mode amplifier
CN103731111A (zh) * 2012-10-11 2014-04-16 佳能株式会社 放大器电路
CN105895037A (zh) * 2015-02-12 2016-08-24 瑞鼎科技股份有限公司 应用于液晶显示装置的源极驱动器的放大器电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530400A (en) 1991-11-29 1996-06-25 General Instruments Corp. Transistor circuit with transistor characteristic sensor
CN101160716B (zh) * 2005-04-07 2012-10-03 Nxp股份有限公司 包括开关放大器和负载的装置
US8044715B2 (en) * 2007-02-01 2011-10-25 Jm Electronics Ltd. Llc Method and system for increasing sampling frequency for switching amplifiers
US8526640B2 (en) 2010-08-25 2013-09-03 Modiotek Co., Ltd. Apparatus and method for switching audio amplification
US8643436B2 (en) * 2011-11-22 2014-02-04 Analog Devices, Inc. Multi-level boosted Class D amplifier
US8981844B2 (en) * 2013-01-10 2015-03-17 Analog Devices Global Narrow voltage range multi-level output pulse modulated amplifier with one-bit hysteresis quantizer
KR20150006160A (ko) 2013-07-08 2015-01-16 주식회사 실리콘웍스 디스플레이 구동회로 및 디스플레이 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202754A1 (en) * 2005-03-14 2006-09-14 Asahi Kasei Microsystems Co., Ltd. Digital switching amplifier
US20080265988A1 (en) * 2007-04-24 2008-10-30 Jung Sang Hwa Multiple output power mode amplifier
CN103731111A (zh) * 2012-10-11 2014-04-16 佳能株式会社 放大器电路
CN105895037A (zh) * 2015-02-12 2016-08-24 瑞鼎科技股份有限公司 应用于液晶显示装置的源极驱动器的放大器电路

Also Published As

Publication number Publication date
US20180254758A1 (en) 2018-09-06
TW201834389A (zh) 2018-09-16
US10673397B2 (en) 2020-06-02
CN108540101B (zh) 2022-03-15
TWI670933B (zh) 2019-09-01

Similar Documents

Publication Publication Date Title
CN104038206B (zh) 输出缓冲器电路和包括该输出缓冲器电路的源极驱动电路
CN101256755B (zh) 驱动电路
CN100472959C (zh) 差动放大器、数字/模拟转换器和显示装置
US7643002B2 (en) Data driver, liquid crystal display and driving method thereof
CN100566142C (zh) 数字模拟电路和数据驱动器及显示装置
KR100814182B1 (ko) Ｄ/ａ 변환 회로, 유기 ｅｌ 구동 회로 및 유기 ｅｌ 표시장치
US20070085793A1 (en) Display device and display driving device for displaying display data
CN101055687B (zh) 包含放大器电路的驱动电路
US20060050037A1 (en) Impedance conversion circuit, drive circuit, and control method of impedance conversion circuit
CN101222231A (zh) 解码电路、数据驱动器和显示装置
CN101231807A (zh) 减少充电共享时的功率消耗的数据驱动器设备和显示设备
CN1723622B (zh) 半导体装置、数字模拟转换电路和采用它们的具有灰度校正功能的显示器
US10777112B2 (en) Display driver IC and display apparatus including the same
KR20220108489A (ko) 출력 버퍼, 및 이를 포함하는 소스 드라이버
CN106097991B (zh) 液晶面板的数据驱动电路及驱动方法
CN108540101A (zh) 运算放大器
CN108735171A (zh) 输出电路、数据线驱动器以及显示装置
CN113570993A (zh) 数据驱动器、包括该数据驱动器的显示设备
CN113129795B (zh) 用于显示装置的驱动单元
US12087195B2 (en) Source amplifier having first and second mirror circuits and display device including the same
JP2009258237A (ja) 液晶駆動装置
US11527193B2 (en) Display driving apparatus
KR20110133312A (ko) 데이터 드라이버 제어 회로 및 이를 포함하는 디스플레이 장치
CN101471030B (zh) 显示装置
KR20240059152A (ko) 차동증폭기 및 디스플레이패널 구동을 위한 데이터구동장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant