KR100968401B1 - 디스플레이 구동장치 - Google Patents

디스플레이 구동장치 Download PDF

Info

Publication number
KR100968401B1
KR100968401B1 KR1020080101424A KR20080101424A KR100968401B1 KR 100968401 B1 KR100968401 B1 KR 100968401B1 KR 1020080101424 A KR1020080101424 A KR 1020080101424A KR 20080101424 A KR20080101424 A KR 20080101424A KR 100968401 B1 KR100968401 B1 KR 100968401B1
Authority
KR
South Korea
Prior art keywords
current
mos transistor
data line
driving
source
Prior art date
Application number
KR1020080101424A
Other languages
English (en)
Other versions
KR20100042329A (ko
Inventor
조규형
전용준
전진용
정승철
김기덕
이성우
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020080101424A priority Critical patent/KR100968401B1/ko
Priority to US12/578,046 priority patent/US20100097360A1/en
Publication of KR20100042329A publication Critical patent/KR20100042329A/ko
Application granted granted Critical
Publication of KR100968401B1 publication Critical patent/KR100968401B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14253—Digital-to-analog converter [DAC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 디스플레이 구동장치에 관한 것이다.
본 발명에 따른 디스플레이 구동장치는 입력 디지털 데이터에 해당하는 데이터 전류를 생성하는 전류 DAC, 디스플레이 패널의 매트릭스 배열 상에서 데이터 기입이 필요한 화소회로와 접속된 데이터 라인 및 데이터 라인과 인접한 인접 데이터 라인, 인접 데이터 라인의 기생정전용량에 의해 발생되는 과도충전전류를 데이터 라인의 기생정전용량을 충전하기 위한 충전전류로 귀환시키는 전류 미러, 전류 미러와 접속되고, 데이터 라인을 구동하기 위한 제1 구동 MOS 트랜지스터부 및 인접 데이터 라인을 구동하기 위한 제2 구동 MOS 트랜지스터부를 포함하는 전류 출력부, 전류 DAC의 출력노드의 전압에 따라서 전류 출력부를 구동하는 소오스 팔로워 및 데이터 라인과 인접 데이터 라인에 과충전된 기생정전용량을 방전시키는 제1 정전류원을 포함한다.
본 발명에 따르면, 전력소모, 칩 면적 및 구동 딜레이가 최소화 되고, 구동 전류의 언더-댐핑(Under-damping) 현상이 제거될 수 있다.
AMOLED 평판 디스플레이, 기생정전용량, 루프이득(Loop gain), OTA(Operation Transconductance Amplifier), 언더-댐핑(Under-damping)

Description

디스플레이 구동장치{DRIVING APPARATUS FOR DISPLAY}
본 발명은 디스플레이 구동장치에 관한 것이다. 더욱 구체적으로, 본 발명은 패널상의 기생정전용량 충/방전전류 보상방식을 이용한 AMOLED 평판 디스플레이 구동장치에 관한 것이다.
전류모드 구동방식은 AMOLED 패널의 백플레인(backplane)을 형성하는 박막 트랜지스터(Thin film transistor, TFT)의 공간적 불균일성과 시간적 특성변화를 극복하고 OLED에 정확한 데이터 전류를 흐르게 할 수 있다. 그러나 전류모드 구동방식은 AMOLED 패널의 데이터 라인과 트랜지스터 등에 존재하는 큰 기생정전용량으로 인하여 구동시간이 매우 길어진다는 단점을 갖고 있다. 전류모드 구동방식과 같이 데이터 전류의 구동 정확도를 유지하면서 구동속도를 향상시키기 위한 여러 가지 방법들이 제안되었다.
도 1 내지 도 3은 SID 국제 심포지엄 "Display circuit for display device" 및 SID 2005 "A new driving method for a-Si AMOLED displays based on voltage feedback"에 발표된 전압 귀환을 이용한 AMOLED 구동 방식의 회로이다.
도 1을 참조하면, 구동장치에서 OLED에 흐르는 전류는 Vin/RF로 정해진다. 이 전류가 저항(RF)과 직렬로 연결된 구동 트랜지스터(T1)를 통해 흐르도록 구동 트랜지스터(T1)의 게이트 전압(VG)은 차동 증폭기(External Driver)에 의하여 자동 설정된다. 즉, 도 1에 도시된 구동장치는 OLED에 흐르는 전류가 Vin/RF로 정해지도록 함으로써 구동 트랜지스터(T1)의 특성과는 무관하게 데이터 전류를 화소회로(100)의 구동 트랜지스터(T1)로 전달한다. 화소회로(100)에 데이터 전류가 흐르도록 프로그램 하는 단계에서 선택라인(Select line)으로 인가되는 신호는 인에이블 되어 모든 신호 경로가 연결된 상태가 된다. 그러나 저항(RF)을 통해 1uA 이하의 전류가 결정되기 때문에 매우 큰 저항 값이 필요하다. 통상적으로 TFT 블랙플레인 공정에서 폴리크리스탈라인 실리콘(polycrystalline silicon)의 도핑 농도 및 기하학적 형태를 제어하여 저항을 구현할 수 있다. 그러나 이와 같이 만들어지는 저항은 프로세스 및 재료상의 특징으로 상당한 정합 특성을 얻기 어렵고, 저항 값이 커질수록 정합 특성 또한 확보되기 어렵다. 특히 도 1에 도시된 구동장치에서와 같이, 화소회로 마다 저항을 구현해야 하는 경우, 저항 값은 매우 큰 산포를 갖게 된다.
도 2에 도시된 구동장치는 도 1에 도시된 구동장치에서 각 화소회로 마다 존재하는 저항(RF)을 구동회로 측으로 옮기고, 데이터 라인 상에 존재하는 화소회로들이 저항(RF)을 공유하도록 하여 화소회로를 단순화하였다. 그러나 1 MOhm 이상의 큰 저항을 사용하기 때문에 구동회로 칩에서 저항이 상당한 면적을 차지하며, 저항 값 이 커질수록 데이터 라인의 저항 간 정합이 문제가 된다. 또한, 데이터 전류에 따라 도 1 내지 도 3에 도시된 구동장치에서 적용하고 있는 피드백 루프의 특성이 변화한다. 이에 따라 전체적인 데이터 전류 범위에 대하여 루프 안정성을 확보하는 방안이 필요하다.
도 4는 미국 공개특허 "US20060208961A1", 도 5는 "A fast settling current driver based on the CCII for AMOLED displays"에서 제안된 기생정전용량 충/방전전류 보상방식을 이용한 AMOLED 디스플레이 구동장치를 나타낸 도면이다.
도 4에 도시된 디스플레이 구동장치(400)는 개념적으로 기생정전용량 충/방전전류 보상방식을 나타낸다. 데이터 라인에 존재하는 기생정전용량(Cp)을 충/방전하면서 발생하는 전압변화를 감지하고, 이를 미분기(403)를 통해 출력된 전압으로 VCCS(Voltage Controlled Current Source, 405)를 조정함으로써 기생정전용량(Cp)의 영향을 상쇄시킨다. 그 결과 기생정전용량(Cp)의 영향이 감소되고 데이터 전류 구동속도가 향상될 수 있다.
도 5에 도시된 디스플레이 구동장치는 도 4에 도시된 디스플레이 구동장치의 구동개념에 의거하여 고안된 디스플레이 구동장치를 나타낸 회로도이다. 도 5를 참조하면, 디스플레이 구동장치는 데이터 라인의 기생정전용량(Cpp)과 유사한 크기의 커패시터(Cpc)가 데이터 전류(IDATA) 입력노드 X에 연결되고, 커패시터(Cpc)를 충/방전하기 위해 발생되는 전류를 복사하여 기생정전용량(Cpp)와 함께 충/방전시킴으로써, Cpp에 의한 구동속도 저하를 개선한다. 그러나 입력노드 X에 연결된 커패시 터(Cpc)의 크기가 기생정전용량(Cpp)에 육박하는 큰 값을 가지며, 이를 AMOLED 디스플레이 구동 칩에 집적하기 위해서는 칩의 상당한 면적이 소요된다. 또한, 데이터 라인에 존재하는 기생정전용량(Cpp)은 패널의 위치별, 혹은 패널의 따라 다르기 때문에 기생정전용량(Cpp)의 편차를 커패시터(Cpc)에 미리 고려하여 구동 칩을 설계하는 것은 실질적으로 매우 어려울 것이다.
또한, 도 5에 도시된 디스플레이 구동장치는 포지티브 루프(positive loop)와 네거티브 루프(negative loop)의 하이 임피던스 노드(high impedance node)를 형성하는 X에 기생정전용량(Cpp)과 동일하거나 유사한 크기를 갖는 커패시터(Cpc)가 연결되기 때문에 두 피드백 루프의 주파수 대역폭을 크게 감소시켜 동작속도가 크게 떨어지는 심각한 문제가 있다.
도 6은 대한민국 특허 "제10-0795460호"에서 제안된 전류모드 기생정전용량 충/방전전류 보상방식 AMOLED 디스플레이 구동장치를 나타낸 회로도이다. 도 6에 도시된 구동장치는 두 개의 출력 B1과 B2를 가지며, B1은 AMOLED 패널의 데이터 라인(DL)을 통하여 실제 구동할 픽셀회로(Pixel circuit)와 연결되며, 또 다른 출력 B2는 픽셀회로가 선택되지 않은 인접한 데이터 라인(ADL)에 연결되어 데이터 라인(DL)의 기생정전용량(CDP)을 포함한 기생성분을 제공한다. 데이터 라인(DL)과 데이터 라인(DL)에 인접한 인접 데이터 라인(ADL)에 동일한 기생정전용량(CDP)이 각각 존재한다고 가정할 경우, 출력 B2를 통하여 인접 데이터 라인(ADL)의 기생정전용량(CDP)을 충/방전하기 위해 발생된 전류가 전류 미러를 형성하는 M3과 M4를 통하여 복사되고, 이에 따라 데이터 전류(IDATA)는 전류손실 없이 픽셀회로(Pixel circuit)로 신속히 전달된다. 도 6에 도시된 구동장치는 인접 데이터 라인(ADL)의 기생정전용량(CDP)을 이용하여 데이터 라인(DL)의 기생정전용량(CDP)을 충/방전시키기 위한 전류를 발생하기 때문에 도 5에 도시된 구동장치와 같이, 구동 칩에 데이터 라인에 존재하는 기생정전용량(Cpp)과 같거나 유사한 크기의 커패시터(Cpc)를 내장할 필요가 없다.
그러나, 도 5 및 도 6에 도시된 구동장치에는 필요한 루프이득을 얻기 위하여 OTA(Operation Transconductance Amplifier)가 사용되며 이에 따라 OTA를 구현하기 위한 추가 면적 및 전력소모가 발생해야 하는 문제점이 있다. 또한, OTA의 출력 임피던스가 크기 때문에 OTA의 출력 임피던스, M1과 ME의 게이트 정전용량에 의해 저 주파수 극점(Low frequency ploe)이 형성되어 동작 불안정성을 유발할 수 있으며, 이를 방지하기 위하여 추가적인 주파수 보상회로가 필요하다.
또한, 도 5 및 도 6에 도시된 구동장치는 정전류원 IB를 사용하고 있으므로, 데이터 라인에 존재하는 기생정전용량(Cpc, CDP)의 충전 혹은 방전 과정에서 정전류원 IB의 크기에 따라 성능이 제약 받는다. 도5에 도시된 구동장치는 M2와 M4가 동전류원(Dynamic current source)를 형성하여 과충전된 데이터 라인의 기생정전용량 Cpp를 방전 시킬 수 있다. 그러나 Cpp에 충전된 전하량이 적을 경우, 정전류원 IB가 Cpp를 충전하기 때문에 정전류원 IB의 크기에 의해 충전시간이 결정된다. 따라서, Cpp의 충/방전에 의해 데이터 라인의 전압을 데이터 전류 IDATA에 의해 결정되는 픽셀회로의 게이트 전압으로 신속히 움직이기 위하여 정전류원 IB의 크기를 증가시켜야 하기 때문에 전체 구동회로의 전력소모가 증가되는 문제점이 있다.
도 6에 도시된 구동장치는 동전류원을 형성하는 M3 과 M4가 데이터 라인의 기생정전용량 CDP를 효과적으로 충전시킬 수 있는 반면 CDP의 과충전시 정전류원 IB가 CDP를 방전시키므로 CDP의 신속한 충/방전을 위하여 정전류원 IB의 크기를 증가시켜야 하므로, 이로 인하여 구동장치의 소모전력이 증가하게 된다.
이러한 문제점을 해결하기 위한 본 발명의 목적은 전력소모, 칩 면적 및 구동 딜레이를 최소화 시키고, 높은 데이터 전류 구동 시 발생하는 언더-댐핑(Under-damping) 현상이 제거된 디스플레이 구동장치를 제공하는 것이다.
본 발명에 따른 디스플레이 구동장치는 입력 디지털 데이터에 해당하는 데이터 전류를 생성하는 전류 DAC, 디스플레이 패널의 매트릭스 배열 상에서 데이터 기입이 필요한 화소회로와 접속된 데이터 라인 및 데이터 라인과 인접한 인접 데이터 라인, 인접 데이터 라인의 기생정전용량에 의해 발생되는 과도충전전류를 데이터 라인의 기생정전용량을 충전하기 위한 충전전류로 귀환시키는 전류 미러, 전류 미러와 접속되고, 데이터 라인을 구동하기 위한 제1 구동 MOS 트랜지스터부 및 인접 데이터 라인을 구동하기 위한 제2 구동 MOS 트랜지스터부를 포함하는 전류 출력부, 전류 DAC의 출력노드의 전압에 따라서 전류 출력부를 구동하는 소오스 팔로워 및 데이터 라인과 인접 데이터 라인에 과충전된 기생정전용량을 방전시키는 제1 정전류원을 포함한다.
전류 미러는 스택 미러 구조로 이루어진 것이 바람직하다.
제1 구동 MOS 트랜지스터부는 캐스코드 연결된 복수의 MOS 트랜지스터를 포함하고,
제2 구동 MOS 트랜지스터부는 캐스코드 연결된 복수의 MOS 트랜지스터를 포함하고,
소오스 팔로워는,
캐스코드 연결된 복수의 MOS 트랜지스터를 포함하는 제3 MOS 트랜지스터부 및 제3 MOS 트랜지스터부와 접속된 제2 정전류원을 포함하고,
제3 MOS 트랜지스터부에 포함된 MOS 트랜지스터들의 게이트는 전류 DAC의 출력노드와 접속되고, 소오스는 제1 구동 MOS 트랜지스터부 및 제2 구동 MOS 트랜지스터부의 게이트와 접속된 것이 바람직하다.
본 발명에 따른 디스플레이 장치는 입력 디지털 데이터에 해당하는 데이터 전류를 생성하는 전류 DAC, 디스플레이 패널의 매트릭스 배열 상에서 데이터 기입이 필요한 화소회로와 접속된 데이터 라인 및 데이터 라인과 인접한 인접 데이터 라인, 인접 데이터 라인의 기생정전용량에 의해 발생되는 과도충전전류를 데이터 라인의 기생정전용량을 충전하기 위한 충전전류로 귀환시키는 전류 미러, 전류 미 러와 접속되고, 데이터 라인을 구동하기 위한 제1 구동 MOS 트랜지스터 및 인접 데이터 라인을 구동하기 위한 제2 구동 MOS 트랜지스터를 포함하는 전류 출력부, 비반전 입력단이 전류 DAC의 출력노드와 접속되고, 반전 입력단이 소정의 제1 기준전압과 접속되고, 출력단이 제1 구동 MOS 트랜지스터와 제2 구동 MOS 트랜지스터의 게이트에 접속된 제1 차동 증폭기, 데이터 라인과 인접 데이터 라인에 과충전된 기생정전용량을 방전시키는 정전류원 및 정전류원을 보조하는 동전류원 및 전류 미러로부터 흐르는 충전전류에 대한 일정비를 갖는 전류를 감지하는 전류 센서 및 전류 센서에서 감지된 전류에 상응하는 전압을 소정의 제2 기준전압 비교하여 제2 기준전압보다 작을 경우 동전류원을 동작시키는 제2 차동 증폭기를 포함하는 싱크 전류 제어부를 포함한다.
동전류원은 MOS 트랜지스터를 포함하는 것이 바람직하다.
전류 센서는,
전류 미러에 대한 소정의 미러비를 갖고, 충전전류에 대한 일정비를 갖는 전류가 소오스로 입력되는 제1 MOS 트랜지스터, 드레인이 제1 MOS 트랜지스터의 드레인과 접속된 제2 MOS 트랜지스터, 제2 MOS 트랜지스터의 소오스와 드레인 사이에 직렬 접속된 수동저항소자 및 커패시터를 포함하고,
수동저항소자와 커패시터 간의 접속노드는 제2 MOS 트랜지스터의 게이트와 접속되고,
제2 차동 증폭기는,
반전 입력단이 제1 MOS 트랜지스터 및 제2 MOS 트랜지스터 간의 접속노드와 접속되고, 비반전 입력단이 소정의 제2 기준전압과 접속되고, 출력단이 동전류원과 접속된 것이 바람직하다.
본 발명에 따른 디스플레이 구동장치는 입력 디지털 데이터에 해당하는 데이터 전류를 생성하는 전류 DAC, 디스플레이 패널의 매트릭스 배열 상에서 데이터 기입이 필요한 화소회로와 접속된 데이터 라인 및 데이터 라인과 인접한 인접 데이터 라인, 인접 데이터 라인의 기생정전용량에 의해 발생되는 과도충전전류를 데이터 라인의 기생정전용량을 충전하기 위한 충전전류로 귀환시키는 전류 미러, 전류 미러와 접속되고, 데이터 라인을 구동하기 위한 제1 구동 MOS 트랜지스터 및 인접 데이터 라인을 구동하기 위한 제2 구동 MOS 트랜지스터를 포함하는 전류 출력부, 비반전 입력단이 전류 DAC의 출력노드와 접속되고, 반전 입력단이 소정의 제1 기준전압과 접속되고, 출력단이 제1 구동 MOS 트랜지스터 및 제2 구동 MOS 트랜지스터의 게이트에 접속된 제1 차동 증폭기, 데이터 라인과 인접 데이터 라인에 과충전된 기생정전용량을 방전시키는 정전류원 및 정전류원을 보조하는 동전류원, 전류 미러로부터 흐르는 충전전류에 대한 일정비를 갖는 전류를 감지하는 전류 센서 및 전류 센서에서 감지된 전류에 상응하는 전압을 소정의 제2 기준전압과 비교하여 제2 기준전압보다 작을 경우 동전류원을 동작시키는 제2 차동 증폭기를 포함하는 싱크 전류 제어부 및 전류 미러의 루프이득이 약화되도록 네거티브 피드백 루프를 형성하는 루프 이득 제어부를 포함한다.
동전류원은 MOS 트랜지스터를 포함하는 것이 바람직하다.
전류 센서는,
전류 미러에 대한 소정의 전류 미러비를 갖고, 충전전류에 대한 일정비를 갖는 전류가 소오스로 입력되는 제1 MOS 트랜지스터, 드레인이 제1 MOS 트랜지스터의 드레인과 접속된 제2 MOS 트랜지스터, 제2 MOS 트랜지스터의 소오스와 드레인 사이에 직렬 접속된 수동저항소자 및 커패시터를 포함하고,
수동저항소자와 커패시터 간의 접속노드는 제2 MOS 트랜지스터의 게이트와 접속되고,
제2 차동 증폭기는,
반전 입력단이 제1 MOS 트랜지스터및 제2 MOS 트랜지스터 간의 접속노드와 접속되고, 비반전 입력단이 소정의 제2 기준전압과 접속되고, 출력단이 동전류원과 접속된 것이 바람직하다.
루프 이득 제어부는,
전류 미러에 대하여 소정의 미러비를 갖는 제3 MOS 트랜지스터 및 제3 MOS 트랜지스터와 인접 데이터 라인 사이에 접속된 제4 MOS 트랜지스터를 포함하고,
네거티브 피드백 루프는 제4 MOS 트랜지스터가 턴온되어 형성되는 것이 바람직하다.
본 발명에 따른 디스플레이 구동장치는전력소모, 칩 면적 및 구동 딜레이가 최소화 되고, 높은 데이터 전류 구동 시 발생하는 언더-댐핑(Under-damping) 현상이 제거되는 효과가 있다.
이하에는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 디스플레이 구동장치에 대해 설명한다.
[제1 실시예]
도 7은 본 발명의 제1 실시예에 따른 디스플레이 구동장치를 나타낸 회로도이다.
도 7을 참조하면, 본 발명에 따른 디스플레이 구동장치는 전류 DAC(700), 인접 데이터 라인(ADL), 전류 미러(710), 전류 출력부(720), 소오스 팔로워(730) 및 정전류원(IB1)을 포함한다.
전류 DAC(700)는 입력 디지털 데이터에 해당하는 데이터 전류를 생성한다.
인접 데이터 라인(ADL)은 디스플레이 패널의 매트릭스 배열 상에서 데이터 기입이 필요한 화소회로와 접속되어 있는 데이터 라인(DL)과 인접하며, 데이터 라인(DL)과 동일한 크기의 기생정전용량(CDP)이 존재한다.
전류 미러(710)는 스택 미러(Stack mirror) 구조를 갖다. 전류 미러(710)는 인접 데이터 라인(ADL)의 기생정전용량에 의해 발생되는 과도충전전류(ITC)를 전류 미러링 작용을 이용하여 데이터 라인(DL)의 기생정전용량(CDP)을 충전하기 위한 충전전류(ITC)로 귀환시킨다.
전류 출력부(720)는 전류 미러(710)와 접속되고, 데이터 라인(DL)을 구동하 기 위한 제1 구동 MOS 트랜지스터부(M1, M3) 및 인접 데이터 라인(ADL)을 구동하기 위한 제2 구동 MOS 트랜지스터부(M2, M4)를 포함한다. 제1 구동 MOS 트랜지스터부(M1, M3)는 캐스코드 연결된 MOS 트랜지스터 M1과 M3를 포함하며, 제2 구동 MOS 트랜지스터부(M2, M4) 또한, 캐스코드 연결된 MOS 트랜지스터 M2와 M4를 포함한다. 제1 구동 MOS 트랜지스터부(M1, M3)와 제2 구동 MOS 트랜지스터부(M2, M4)는 투-스택 캐스코드(Two-stacked cascode) 구조로 구현된다.
소오스 팔로워(730)는 공급전압(VDD)과 접지 사이에 접속된 제3 MOS 트랜지스터부(M5, M6) 및 제2 정전류원(IB2)을 포함한다. 제3 MOS 트랜지스터부(M5, M6)는 캐스코드 연결된 MOS 트랜지스터 M5와 M6을 포함하며, 이득(gain)이 1인 전압 팔로워의 기능을 한다. M5와 M6의 게이트는 전류 DAC(700)의 출력 노드 (1)과 접속되고, 소오스는 전류 출력부(720)의 M1, M2, M3 및 M4의 게이트와 접속된다. M6의 소오스는 제2 정전류원(IB2)과 접속된다. 데이터 기입 시 전류DAC(700)로부터 데이터 전류(IDATA)가 입력되면, 출력 노드 (1)의 전압레벨이 상승하고 이에 따라 소오스 팔로워(730)의 M5와 M6이 도통되어 M1, M2, M3 및 M4를 구동시킨다. 출력 노드 (1)을 통해 입력된 데이터 전류(IDATA)와 전류 미러(710)로부터 출력되는 충전전류(ITC)가 전류 출력부(720)의M1과 M3을 통해 데이터 라인(DL)로 흘러들어 감으로써, 데이터 라인(DL)에 존재하는 기생정전용량(CDP)이 충전되며 데이터 전류(IDATA)는 화소회로(Pixel circuit)에 그대로 전달된다. 이에 따라 화소회로(Pixel circuit)에는 데 이터 전류(IDATA)와 같은 화소전류(IPIXEL)가 흐르게 된다.
제1 정전류원(IB1)은 두 개의 정전류원으로 구성되며, 두 개의 정전류원은 데이터 라인(DL)과 인접 데이터 라인(ADL)에 각각 접속되고 데이터 라인(DL)과 인접 데이터 라인(ADL)에 과충전된 기생정전용량(CDP)을 방전시키는 방전 전류원의 역할을 한다.
이하에는 도 16을 참조하여 본 발명의 제1 실시예에 따른 구동장치의 구동 초기 상태 및 전반적인 구동방식에 대해 설명한다.
도 16은 본 발명에서 제안하는 구동장치를 AMOLED 디스플레이에 적용할 경우의 개념적인 구성도와 동작 타이밍 도를 나타낸 도면이다. 도 16에 도시된 구동장치(AMOLED Data Driver IC)는 후술하는 제3 실시예의 구동장치가 도시되어 있으나 기본적인 구동방식은 도 7에 도시된 제1 실시예의 구동장치와 동일하다.
도 16을 참조하면, 구동장치의 두 출력 노드(OUTA, OUTB)와 두 데이터 라인(DL[1], DL[2])은 두 출력 스위치부(Output Switches)에 의해 연결된다. 여기서, DL[1] 및 DL[2]는 도 7에 도시된 인접 데이터 라인(ADL) 및 데이터 라인(DL)에 해당하고, OUTA 및 OUTB는 도 7에 도시된 출력 노드 (4) 및 (5)에 해당한다.
먼저, 도 16에 도시된 동작 타이밍 도(Operation Timing Diagram)를 참조하여 구동 초기 상태를 설명하면 다음과 같다.
데이터 라인들의 구동초기 전압을 같게 하기 위하여 데이터라인들 사이에 연결된 스위치들을 턴온 시키는 EQEN(Equalizaion Enable) 신호가 인에이블 된다. 이 와 함께 데이터 라인 DL[2]의 초기전압을 원하는 값으로 설정하기 위하여 프리차징(precharging)을 할 수 있다. 이와 관련된 신호는 PRC이며 VPRC는 프리차징 전압을 나타낸다.
다음으로, 구동회로의 전반적인 구동방식을 설명하면 다음과 같다.
먼저, 화소회로의 OSCAN 신호가 인에이블 되면, OUTA는 데이터 라인 DL[2]와 연결되고, 구동장치는 이에 대응하는 홀수 번째 데이터 라인 DL[2] 상에 있는 화소회로를 구동한다. OUTB는 인접 데이터 라인 DL[1] 과 연결된다. 이때, 인접 데이터 라인 DL[1]에 연결된 화소회로의 ESCAN 신호는 디스인에디블 되기 때문에 짝수 번째 데이터 라인 DL[1]은 과도전류 생성에 이용된다.
다음, 화소회로에 ESCAN 신호가 인에이블 되면, OUTB는 인접 데이터 라인 DL[1]과 연결되고, 구동장치는 이에 대응하는 짝수 번째 데이터 라인 DL[1] 상에 있는 화소회로를 구동하게 된다. 이 때, OSCAN 신호는 디스인에이블 되기 때문에 홀수 번째 데이터 라인 DL[2]은 과도전류 생성에 이용된다.
게이트 드라이버(Gate Driver)는 동작 타이밍 도에 도시된 각각의 신호에 맞추어 화소회로의 첫 번째 열부터 마지막 열까지 순차적으로 해당 열을 선택하고, 출력 스위치부(Output Switches)는 인접 데이터 라인을 포함한 짝수 및 홀수의 데이터 라인을 선택하여 순차적으로 화소회로에 데이터 전류를 기입할 수 있도록 한다.
이하에는, 도 7을 참조하여 본 발명의 제1 실시예에 따른 디스플레이 구동장치의 기생정전용량 충/방전전류 구동방식을 상세히 설명한다.
먼저, 구동을 시작하게 되면, 노드 (4)는 실제 구동할 데이터 라인(DL)과 연결되고 OSCAN 신호가 인에이블 되어 화소회로와 연결된다. 이때, 노드 (5)는 인접 데이터 라인(ADL)과 연결되지만, 화소회로의 ESCAN 신호가 디스인에디블 되기 때문에 과도전류 생성에 이용된다. 이에 따라 노드 (5)에서는 기생정전용량을 충전하기 위한 과도충전전류(ITC)가 출력되어 인접 데이터 라인(ADL)의 기생 정전 용량을 충전하기 시작한다. 이때, 노드 (5)의 전압이 하강하기 때문에 과도충전전류(ITC)의 생성이 이루어지게 된다. 과도충전전류(ITC)의 생성은 소오스 팔로워(730)의 M5, M6과 전류 출력부(720)의 M2, M4 및 전류 미러(710)로 통하여 형성되는 포지티브 피드백 루프(positive feedback loop)(L2)에 의해 더욱 활발히 이루어지게 된다.
과도충전전류(ITC)는 전류 미러(710)를 통해 복사되어 전류 출력부(720)의 제1 구동 MOS 트랜지스터부(M1, M3) 및 노드 (4)를 통하여 데이터 전류(IDATA)와 함께 데이터 라인(DL)으로 출력된다. 이에 따라, 충전전류(ITC)는 데이터 라인(DL)의 기생 정전 용량을 충전하고, 데이터 전류(IDATA)는 기생 정전 용량에 의한 손실 없이 화소회로에 정확하고 신속하게 전달된다.
네거티브 피드백 루프(L1)는 소오스 팔로워(730)의 M5, M6과 전류 출력부(720)의 M1, M3을 통해 형성되며, 노드 (5)에서 발생하는 과도충전전류(ITC)의 생성을 중단시키고, 데이터 전류(IDATA)만이 화소회로에 전달되도록 하는 역할을 한다.
제1 정전류원(IB1)은, 노드 (4)와 데이터 라인(DL)이 연결되고, 노드 (5)에 인접 데이터 라인(ADL)이 연결된 상태에서 데이터 라인(DL)과 인접 데이터 라인(ADL) 과충전된 기생정전용량(CDP)을 방전시킨다.
본 발명의 제1 실시예에 따르면, 이득(gain)이 1인 전압 팔로워(Voltage follower) 기능을 하는 소오스 팔로워를 이용함으로써, 도 6에 도시된 종래의 디스플레이 구동장치의 OTA(Operation Transconductance Amplifier) 보다 실제 구현면적과 전력소모를 감소시키는데 유리하다. 또한, OTA는 출력 임피던스가 크기 때문에 OTA의 출력 임피던스, 구동 트랜지스터들의 게이트 정전용량에 의해 저 주파수 극점(Low frequency pole)이 형성되어 동작 불안정성을 유발할 수 있으며 이를 방지하기 위해 추가적인 주파수 보상회로가 필요하다. 그러나 본 발명의 제1 실시예에 따르면, 전류 출력부(720)의 M1과 M2의 게이트와 접속되는 소오스 팔로워(730)의 M6의 소오스가 로우 임피던스(Low impedance)를 형성하기 때문에 동작 주파수 대역 보다 높은 주파수 영역에서 고 주파수 극점(High frequency pole)이 형성되어 추가적인 주파수 보상이 필요 없으며, 구현 면적 절감에도 유리하다.
[제2 실시예]
이하에는 첨부된 도면을 참조하여 본 발명의 바람직한 제2 실시예에 따른 디스플레이 구동장치에 대해 설명한다.
도 8은 본 발명의 바람직한 제2 실시예 따른 디스플레이 구동장치를 나타낸 회로도이다.
도 8을 참조하면, 본 발명의 제2 실시예에 따른 디스플레이 구동장치는 전류 DAC(800), 인접 데이터 라인(ADL), 전류 미러(810), 전류 출력부(820), 제1 차동 증폭기(830), 정전류원(IB), 동전류원(ISINK1, ISINK2), 싱크 전류 제어부(840)를 포함한다.
전류 DAC(800)는 입력 디지털 데이터에 해당하는 데이터 전류를 생성한다.
인접 데이터 라인(ADL)은 디스플레이 패널의 매트릭스 배열 상에서 데이터 기입이 필요한 화소회로와 접속된 데이터 라인(DL)과 인접하며, 데이터 라인(DL)과 동일한 크기의 기생정전용량(CDP)이 존재한다.
본 발명의 제2 실시예에 따른 구동장치의 구동 초기 상태 및 전반적인 구동방식은 전술한 제1 실시예의 구동장치의 구동 초기 상태 및 전반적인 구동방식과 동일하므로 제2 실시예에 따른 구동장치의 구동 초기 상태 및 전반적인 구동방식은 제1 실시예의 구동장치의 구동 초기 상태 및 전반적인 구동방식으로 대체한다.
전류 미러(810)는 인접 데이터 라인(ADL)의 기생정전용량(CDP)에 의해 발생되는 과도충전전류(ITC)를 데이터 라인의 기생정전용량을 충전하기 위한 충전전류(ITC)로 귀환시킨다. 인접 데이터 라인(ADL)의 기생정전용량(CDP)에 의해 발생된 과도충전전류(ITC)를 충전전류(ITC)로 귀환하는 전류 미러(810)의 동작은 제1 실시예를 통해 전술한 전류 미러의 동작 개념과 동일하므로 전류 미러(820)의 동작에 대 한 설명은 제1 실시예를 통해 전술한 전류 미러의 동작에 대한 설명으로 대체한다.
전류 출력부(820)는 전류 미러(810)와 접속된 제1 구동 MOS 트랜지스터(M1)과 제2 구동 MOS 트랜지스터(M2)를 포함한다. 제1 구동 MOS 트랜지스터(M1)는 제1 차동 증폭기(830)의 출력 신호에 따라 데이터 라인(DL)을 구동하고, 제2 구동 MOS 트랜지스터(M2)는 제1 차동 증폭기(830)의 출력 신호에 따라 인접 데이터 라인(ADL)을 구동한다.
제1 차동 증폭기(830)의 비반전 입력단(+)은 전류 DAC(800)의 출력 노드와 접속되고, 반전 입력단(-)이 소정의 제1 기준전압(VREF1)과 접속되고, 출력단이 전류 출력부(820)의 M1과 M2의 게이트에 접속된다. 제1 차동 증폭기(830)는 전류 DAC(800)의 출력 노드의 전압이 제1 기준전압(VREF1)으로 유지되도록 M1과 M2의 게이트 전압을 제어하며, M1을 통하여 전류 DAC(800)의 데이터 전류(IDATA)를 데이터 라인(DL)으로 빠르게 전달되도록 한다.
정전류원(IB)은 두 개의 정전류원을 포함하며, 데이터 라인(DL)과 인접 데이터 라인(ADL)에 각각 접속되어 데이터 라인(DL)과 인접 데이터 라인(ADL)에 과충전된 기생정전용량(CDP)을 방전시키는 방전 전류원의 역할을 한다.
도 6에 도시된 종래의 디스플레이 구동장치의 단점은 기생정전용량(CDP)를 방전시키는 기능을 정전류원(IB)에 의존하기 때문에 과충전된 기생정전용량(CDP)을 신속히 방전시키기 위해 정전류원(IB)의 전류값을 크게 증가시켜야 한다는 점이다. 이에 따라, 중대형AMOLED 패널에 존재하는 기생정전용량이 막대하기 때문에, 요구되는 정전류원(IB)의 값이 매우 커져 구동회로의 전체적인 전력소모를 증가시키게 된다. 또한, 정전류원(IB)가 과충전된 기생정전용량(CDP)를 방전시키는 동안 전류 출력부(820)의 M1과 M2에 흐르는 바이어스 전류가 감소하게 되어 수십 uA 이하의 낮은 데이터 전류를 구동할 경우 구동 딜레이(Delay)가 발생 할 수 있게 된다.
따라서 도 6에 도시된 종래의 디스플레이 구동장치의 단점을 보안하기 위해 본 발명의 디스플레이 구동장치에서는 데이터 라인(DL)과 인접 데이터 라인(ADL)에 과충전된 기생정전용량(CDP)을 방전시키는 정전류원(IB)을 보조하기 위한 동전류원(ISINK1, ISINK2) 및 동전류원(ISINK1, ISINK2)의 구동 제어하는 싱크 전류 제어부(840)를 포함한다.
도 9는 본 발명의 싱크 전류 제어부(840)를 나타낸 회로도이다.
도 9를 참조하면, 싱크 전류 제어부(840)는 전류 센서(843) 및 제2 차동 증폭기(845)를 포함한다.
전류 센서(843)는 제1 MOS 트랜지스터(M5), 제2 MOS 트랜지스터(M6), 수동저항소자(Rs) 및 커패시터(Cs)를 포함하고, 전류 미러(810)로부터 흐르는 충전전류(ITC)에 대하여 일정 비를 갖는 전류(ISENSE)를 감지하는 역할을 한다. 제1 MOS 트랜지스터(M5)는 M3과의 N:1의 미러비를 이용하여 전류(ISENSE)를 감지한다. 제2 MOS 트랜지스터(M6)의 드레인은 제1 MOS 트랜지스터(M5)의 드레인과 접속된다. 수동저 항소자(Rs) 및 커패시터(Cs)는 제2 MOS 트랜지스터(M6)의 소오스와 드레인 사이에 직렬로 접속되며 수동저항소자(Rs) 및 커패시터(Cs) 간의 접속노드는 제2 MOS 트랜지스터(M6)의 게이트와 접속된다. 제2 MOS 트랜지스터(M6)의 게이트는 수동저항소자(Rs) 및 커패시터(Cs)에 연결되어 있으므로 제1 MOS 트랜지스터(M5)에서 흐르는 전류(ISENSE)가 감소할 때 제2 MOS 트랜지스터(M6)는 수동저항소자(Rs)를 통하여 방전되므로 트라이오드(tride) 영역에 들어가지 않고 항상 큰 출력 임피던스를 유지할 수 있다. 수동저항소자(Rs)는 수동저항 또는 MOS 트랜지스터를 이용하여 구현될 수 있다.
제2 차동 증폭기의 반전 입력단(-)은 제1 MOS 트랜지스터(M5), 제2 MOS 트랜지스터(M6) 간의 접속노드와 접속되고, 비반전 입력단(+)은 소정의 제2 기준전압(VREF2)과 접속되고, 출력단은 동전류원(ISINK1, ISINK2)과 접속된다. 제2 차동 증폭기(845)는 전류 센서(843)에서 감지된 전류(ISENSE)에 상응하는 전압을 소정의 제2 기준전압(VREF2)과 비교하여 감지된 전압이 제2 기준전압(VREF2)보다 작을 경우 동전류원(ISINK1, ISINK2)을 동작시킨다. 동전류원(ISINK1, ISINK2)은 MOS 트랜지스터로 구현될 수 있다.
따라서 싱크 전류 제어부(840)는 전류 미러(810)의 충전전류(ITC) 변화를 감지하여 과충전된 기생정전용량(CDP)의 방전 시 동전류원(ISINK1, ISINK2)을 동작시켜 정전류원(IB)를 보조하여 기생정전용량(CDP)이 보다 신속히 방전되도록 한다.
도 10은 본 발명의 실시예에 따라 디스플레이 구동장치의 시뮬레이션 결과를 나타낸 그래프이다.
먼저, 동전류원(ISINK1, ISINK2)을 사용한 경우에는 과충전된 전하가 동전류원(ISINK1, ISINK2)에 의해 신속하게 방전되기 때문에 20nA의 데이터 전류(IPIXELW/SINK)가 구동 딜레이 없이 목표로 하는 전류 값으로 신속하게 수렴하는 반면, 본 발명에 따른 동전류원(ISINK1, ISINK2)을 사용하지 않은 경우에는 데이터 전류(IPIXELW/O SINK)는 매우 긴 구동 딜레이가 발생하여 구동속도 저하가 심각하게 나타난다.
제2 실시예에 따른 디스플레이 구동장치의 포지티브 피드백 루프는 제1 차동 증폭기(830), 전류 출력부(820)의 M2, 전류 미러(810)에 의해 형성되며, 네거티브 피드백 루프는 제1 차동 증폭기(830) 및 전류 출력부(820)의 M1에 의해 형성된다. 기본적인 동작은 제1 실시예에 따른 디스플레이 구동장치와 동일하다.
[제3 실시예]
이하에는 첨부된 도면을 참조하여 본 발명의 바람직한 제3 실시예에 따른 디스플레이 구동장치에 대해 설명한다.
도 11은 본 발명의 제3 실시예에 따른 디스플레이 구동장치를 나타낸 회로도이다.
도 11을 참조하면, 본 발명의 제3 실시예에 따른 디스플레이 구동장치는 전류 DAC(800), 인접 데이터 라인(ADL), 전류 미러(810), 전류 출력부(820), 제1 차 동 증폭기(830), 정전류원(IB), 동전류원(ISINK1, ISINK2), 싱크 전류 제어부(840) 및 루프 이득 제어부(850)를 포함한다.
도 11에 도시된 본 발명의 제3 실시예에 따른 디스플레이 구동장치는 제2 실시예에 따른 디스플레이 구동장치와 비교하여 구성상 차이점이 있다. 이는 본 발명의 제2 실시예의 디스플레이 구동장치에서 루프 이득 제어부(850)가 추가된 구성을 갖는다는 점이다.
도 6에 도시된 종래의 디스플레이 구동장치의 또 다른 단점은 1uA 이상의 데이터 전류로 구동될 경우, 쉽게 목표 전류 값으로 수렴하지 않고 출력 파형이 출렁거리는 언더-댐핑(Under-damping) 현상이 발생한다는 것이다. 언더-댐핑 현상은 구동 회로를 구성하는 포지티브 피드백 루프 이득(Positive feedback loop gain)이 과도 동작 시 네거티브 피드백 루프 이득(negative feedback loop gain) 보다 강해지기 때문에 발생한다. 도 11에 도시된 제2 구동 MOS 트랜지스터(M2)와 전류 미러(810)의 M4와 접하는 네거티브 피드백 루프를 형성하기 위해 본 발명의 제3 실시예에서는 루프 이득 제어부(850)가 추가된다.
도 12는 본 발명의 루프 이득 제어 방식에 대한 개념을 설명하기 위한 도면이다.
도 12를 참조하면, 노드 X에서 노드 Y로 진행하는 신호경로가 있을 경우, 노드 X와 노드 Y 사이의 게인 블록 Av가 네거티브 피드백 루프를 형성하게 되면 노드 Y에서 얻어지는 이득은 1/(1+Av)로써 원래의 이득 보다 줄어 들게 된다.
도 13은 도 11에 도시된 루프 이득 제어부를 도시한 회로도이다.
루프 이득 제어부(850)는 전류 미러(810)의 M4에 대하여 소정의 미러비를 갖는 제3 MOS 트랜지스터(M7) 및 제3 MOS 트랜지스터(M7)와 인접 데이터 라인 사이(ADL)에 접속된 제4 MOS 트랜지스터(S1)를 포함한다. 루프 이득 제어부(850)는 네거티브 피드백 루프를 형성하여 전류 미러(810)의 루프 이득이 약화시키고, 이에 따른 언더-댐핑 현상을 제거하는 역할을 한다.
루프 이득 제어부의 구동방식은 먼저, DAMP 신호가 인에이블 되어 제4 MOS 트랜지스터(S1)가 턴온되면M2, M4 및 제3 MOS 트랜지스터(M7)가 네거티브 피드백 루프(L3)를 형성한다. 도 14에 도시된 네거티브 피드백 루프(L3)는 네거티브 피드백 루프(L3)와 접하는 포지티브 피드백 루프(L2)의 이득을 약화시킨다. M4와 제3 MOS 트랜지스터(M7)의 미러비를 조절하여 포지티브 피드백 루프(L2)의 이득을 증감시킬 수 있으며, 데이터 전류를 구동 할 때 발생되는 언더-댐핑 형상을 제거 할 수 있다.
도 14는 루프 이득 제어부를 추가한 제3 실시예에 따른 디스플레이 구동장치의 전체 회로 구성을 나타낸 도면이다.
도 15a는 1uA 이상의 높은 데이터 전류를 구동할 경우 발생되는 언더-댐핑 현상을 루프 이득 제어부를 이용하여 제거한 시뮬레이션 결과를 나타낸 도면이다. 도 15b는 루프 이득 제어부를 사용하지 않았을 경우, 데이터 전류가 증가하고 패널의 기생정전용량이 커질수록 심각하게 나타나는 언더-댐핑 현상을 보여주고 있다.
이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시 될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야한다.
도 1 내지 도 3은 피드백을 이용한 종래의 전류모드 구동방식의 디스플레이 구동장치를 나타낸 회로도.
도 4는 종래의 AMOLED 디스플레이의 구동장치의 기생정전용량 충/방전전류 보상방식의 디스플레이 구동장치를 나타낸 회로도.
도 5는 도 4의 구동개념에 의거하여 구형된 종래의 디스플레이 구동장치를 나타낸 회로도.
도 6은 종래의 AMOLED 디스플레이의 기생정전용량 충/방전전류 보상방식의 구동장치를 나타낸 회로도.
도 7은 본 발명의 제1 실시예에 따른 디스플레이 구동장치를 나타낸 회로도.
도 8 및 도 9는 본 발명의 제2 실시예에 따른 디스플레이 구동장치를 나타낸 회로도.
도 10은 본 발명의 제2 실시예에 따른 디스플레이 구동장치의 시뮬레이션 결과 나타낸 그래프.
도 11은 본 발명의 루프 이득 제어에 대한 개념을 나타낸 도면.
도 12 내지 도 14는 도 11의 루프 이득 제어에 대한 개념이 적용된 본 발명의 제 3 실시예에 따른 디스플레이 구동장치를 나타낸 회로도.
도 15는 본 발명의 제3 실시예에 따라 루프 이득 제어기능을 적용한 디스플레이 구동장치의 시뮬레이션결과를 나타낸 그래프.
도 16은 본 발명에서 제안하는 구동장를 AMOLED 디스플레이에 적용할 경우의 개념적인 구성도와 동작 타이임 다이어그램.
******** 도면의 주요부분에 대한 부호의 설명 ********
700, 800: 전류 DAC
710, 810: 전류 미러
720, 820: 전류 출력부
730: 소오스 팔로워
830: 제1 차동 증폭기
840: 싱크 전류 제어부
843: 전류 센서
845: 제2 차동 증폭기
850: 루프 이득 제어부

Claims (10)

  1. 입력 디지털 데이터에 해당하는 데이터 전류를 생성하는 전류 DAC;
    디스플레이 패널의 매트릭스 배열 상에서 데이터 기입이 필요한 화소회로와 접속된 데이터 라인 및 상기 데이터 라인과 인접한 인접 데이터 라인;
    상기 인접 데이터 라인의 기생정전용량에 의해 발생되는 과도충전전류를 입력 받기 위한 전류 입력부, 및 상기 과도충전전류를 복사하고 상기 복사된 과도충전전류를 상기 데이터 라인의 기생정전용량을 충전하기 위해 출력하는 복사전류 출력부를 포함하는 전류 미러;
    상기 전류 미러의 복사전류 출력부와 접속되고 상기 데이터 라인을 구동하기 위한 제1 구동 MOS 트랜지스터부, 및 상기 전류 미러의 전류 입력부와 접속되고 상기 인접 데이터 라인을 구동하기 위한 제2 구동 MOS 트랜지스터부를 포함하는 전류 출력부;
    상기 전류 DAC의 출력노드의 전압에 따라서 상기 전류 출력부를 구동하는 소오스 팔로워; 및
    상기 데이터 라인과 상기 인접 데이터 라인에 과충전된 기생정전용량을 방전시키는 제1 정전류원을 포함하는 디스플레이 구동장치.
  2. 제1항에 있어서,
    상기 전류 미러는 스택 미러 구조로 이루어진, 디스플레이 구동장치.
  3. 제1항에 있어서,
    상기 제1 구동 MOS 트랜지스터부는 캐스코드 연결된 복수의 MOS 트랜지스터를 포함하고,
    상기 제2 구동 MOS 트랜지스터부는 캐스코드 연결된 복수의 MOS 트랜지스터를 포함하고,
    상기 소오스 팔로워는,
    캐스코드 연결된 복수의 MOS 트랜지스터를 포함하는 제3 MOS 트랜지스터부; 및
    상기 제3 MOS 트랜지스터부와 접속된 제2 정전류원을 포함하고,
    제3 MOS 트랜지스터부에 포함된 MOS 트랜지스터들의 게이트는 상기 전류 DAC의 출력노드와 접속되고, 소오스는 상기 제1 구동 MOS 트랜지스터부 및 상기 제2 구동 MOS 트랜지스터부의 게이트와 접속된, 디스플레이 구동장치.
  4. 입력 디지털 데이터에 해당하는 데이터 전류를 생성하는 전류 DAC;
    디스플레이 패널의 매트릭스 배열 상에서 데이터 기입이 필요한 화소회로와 접속된 데이터 라인 및 상기 데이터 라인과 인접한 인접 데이터 라인;
    상기 인접 데이터 라인의 기생정전용량에 의해 발생되는 과도충전전류를 입력 받기 위한 전류 입력부, 및 상기 과도충전전류를 복사하고 상기 복사된 과도충전전류를 상기 데이터 라인의 기생정전용량을 충전하기 위해 출력하는 복사전류 출력부를 포함하는 전류 미러;
    상기 전류 미러의 복사전류 출력부와 접속되고 상기 데이터 라인을 구동하기 위한 제1 구동 MOS 트랜지스터, 및 상기 전류미러의 전류 입력부와 접속되고 상기 인접 데이터 라인을 구동하기 위한 제2 구동 MOS 트랜지스터를 포함하는 전류 출력부;
    비반전 입력단이 상기 전류 DAC의 출력노드와 접속되고, 반전 입력단이 소정의 제1 기준전압과 접속되고, 출력단이 상기 제1 구동 MOS 트랜지스터와 상기 제2 구동 MOS 트랜지스터의 게이트에 접속된 제1 차동 증폭기;
    상기 데이터 라인과 상기 인접 데이터 라인에 과충전된 기생정전용량을 방전시키는 정전류원 및 상기 정전류원을 보조하는 동전류원; 및
    상기 전류 미러로부터 흐르는 충전전류에 대한 일정비를 갖는 전류를 감지하는 전류 센서 및 상기 전류 센서에서 감지된 전류에 상응하는 전압을 소정의 제2 기준전압 비교하여 상기 제2 기준전압보다 작을 경우 상기 동전류원을 동작시키는 제2 차동 증폭기를 포함하는 싱크 전류 제어부를 포함하는, 디스플레이 구동장치.
  5. 제4항에 있어서,
    상기 동전류원은 MOS 트랜지스터를 포함하는, 디스플레이 구동장치.
  6. 제4항에 있어서,
    상기 전류 센서는,
    상기 전류 미러에 대한 소정의 미러비를 갖고, 상기 충전전류에 대한 일정비를 갖는 전류가 소오스로 입력되는 제1 MOS 트랜지스터;
    드레인이 상기 제1 MOS 트랜지스터의 드레인과 접속된 제2 MOS 트랜지스터;
    상기 제2 MOS 트랜지스터의 소오스와 드레인 사이에 직렬 접속된 수동저항소 자 및 커패시터를 포함하고,
    상기 수동저항소자와 상기 커패시터 간의 접속노드는 상기 제2 MOS 트랜지스터의 게이트와 접속되고,
    상기 제2 차동 증폭기는,
    반전 입력단이 상기 제1 MOS 트랜지스터 및 상기 제2 MOS 트랜지스터 간의 접속노드와 접속되고, 비반전 입력단이 소정의 제2 기준전압과 접속되고, 출력단이 상기 동전류원과 접속된, 디스플레이 구동장치.
  7. 입력 디지털 데이터에 해당하는 데이터 전류를 생성하는 전류 DAC;
    디스플레이 패널의 매트릭스 배열 상에서 데이터 기입이 필요한 화소회로와 접속된 데이터 라인 및 상기 데이터 라인과 인접한 인접 데이터 라인;
    상기 인접 데이터 라인의 기생정전용량에 의해 발생되는 과도충전전류를 입력 받기 위한 전류 입력부, 및 상기 과도충전전류를 복사하고 상기 복사된 과도충전전류를 상기 데이터 라인의 기생정전용량을 충전하기 위해 출력하는 복사전류 출력부를 포함하는 전류 미러;
    상기 전류 미러의 복사전류 출력부와 접속되고 상기 데이터 라인을 구동하기 위한 제1 구동 MOS 트랜지스터, 및 상기 전류미러의 전류 입력부와 접속되고 상기 인접 데이터 라인을 구동하기 위한 제2 구동 MOS 트랜지스터를 포함하는 전류 출력부;
    비반전 입력단이 상기 전류 DAC의 출력노드와 접속되고, 반전 입력단이 소정의 제1 기준전압과 접속되고, 출력단이 상기 제1 구동 MOS 트랜지스터 및 상기 제2 구동 MOS 트랜지스터의 게이트에 접속된 제1 차동 증폭기;
    상기 데이터 라인과 상기 인접 데이터 라인에 과충전된 기생정전용량을 방전시키는 정전류원 및 상기 정전류원을 보조하는 동전류원;
    상기 전류 미러로부터 흐르는 충전전류에 대한 일정비를 갖는 전류를 감지하는 전류 센서 및 상기 전류 센서에서 감지된 전류에 상응하는 전압을 소정의 제2 기준전압과 비교하여 상기 제2 기준전압보다 작을 경우 상기 동전류원을 동작시키는 제2 차동 증폭기를 포함하는 싱크 전류 제어부; 및
    상기 전류 미러의 루프이득이 약화되도록 네거티브 피드백 루프를 형성하는 루프 이득 제어부를 포함하는, 디스플레이 구동장치.
  8. 제7항에 있어서,
    상기 동전류원은 MOS 트랜지스터를 포함하는, 디스플레이 구동장치.
  9. 제7항에 있어서,
    상기 전류 센서는,
    상기 전류 미러에 대한 소정의 전류 미러비를 갖고, 상기 충전전류에 대한 일정비를 갖는 전류가 소오스로 입력되는 제1 MOS 트랜지스터;
    드레인이 상기 제1 MOS 트랜지스터의 드레인과 접속된 제2 MOS 트랜지스터;
    상기 제2 MOS 트랜지스터의 소오스와 드레인 사이에 직렬 접속된 수동저항소자 및 커패시터를 포함하고,
    상기 수동저항소자와 상기 커패시터 간의 접속노드는 상기 제2 MOS 트랜지스 터의 게이트와 접속되고,
    상기 제2 차동 증폭기는,
    반전 입력단이 상기 제1 MOS 트랜지스터및 상기 제2 MOS 트랜지스터 간의 접속노드와 접속되고, 비반전 입력단이 소정의 제2 기준전압과 접속되고, 출력단이 상기 동전류원과 접속된, 디스플레이 구동장치.
  10. 제7항에 있어서,
    상기 루프 이득 제어부는,
    상기 전류 미러에 대하여 소정의 미러비를 갖는 제3 MOS 트랜지스터; 및
    상기 제3 MOS 트랜지스터와 상기 인접 데이터 라인 사이에 접속된 제4 MOS 트랜지스터를 포함하고,
    상기 네거티브 피드백 루프는 상기 제4 MOS 트랜지스터가 턴온되어 형성되는, 디스플레이 구동장치.
KR1020080101424A 2008-10-16 2008-10-16 디스플레이 구동장치 KR100968401B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080101424A KR100968401B1 (ko) 2008-10-16 2008-10-16 디스플레이 구동장치
US12/578,046 US20100097360A1 (en) 2008-10-16 2009-10-13 Display driving apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080101424A KR100968401B1 (ko) 2008-10-16 2008-10-16 디스플레이 구동장치

Publications (2)

Publication Number Publication Date
KR20100042329A KR20100042329A (ko) 2010-04-26
KR100968401B1 true KR100968401B1 (ko) 2010-07-07

Family

ID=42108295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080101424A KR100968401B1 (ko) 2008-10-16 2008-10-16 디스플레이 구동장치

Country Status (2)

Country Link
US (1) US20100097360A1 (ko)
KR (1) KR100968401B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013157834A1 (ko) * 2012-04-17 2013-10-24 주식회사 리딩유아이 멀티-터치패널용 정전용량 감지회로 및 이를 갖는 멀티-터치 감지장치
WO2013157835A1 (ko) * 2012-04-17 2013-10-24 주식회사 리딩유아이 멀티-터치패널용 정전용량 감지회로 및 이를 갖는 멀티-터치 감지장치

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102708787A (zh) 2011-08-25 2012-10-03 京东方科技集团股份有限公司 Amoled像素单元驱动电路和方法、像素单元以及显示装置
WO2013170460A1 (zh) * 2012-05-16 2013-11-21 深圳市摩西尔电子有限公司 一种led显示屏恒流驱动控制系统及其输出电流控制方法
CN102682701B (zh) * 2012-05-16 2016-09-21 深圳市摩西尔电子有限公司 一种led显示屏恒流驱动控制系统及其输出电流控制方法
KR102212424B1 (ko) * 2013-11-18 2021-02-04 삼성디스플레이 주식회사 표시 장치 및 표시 장치 구동방법
KR101529005B1 (ko) * 2014-06-27 2015-06-16 엘지디스플레이 주식회사 구동소자의 전기적 특성을 센싱할 수 있는 유기발광 표시장치
KR102423861B1 (ko) * 2016-04-08 2022-07-22 엘지디스플레이 주식회사 전류 센싱형 센싱 유닛과 그를 포함한 유기발광 표시장치
US10410587B2 (en) * 2016-09-23 2019-09-10 Apple Inc. Display pixel charge accumulation compensation systems and methods
CN106328061B (zh) * 2016-10-14 2019-03-12 深圳市华星光电技术有限公司 Oled像素混合补偿电路及混合补偿方法
US10475371B2 (en) * 2016-11-14 2019-11-12 Int Tech Co., Ltd. Pixel circuit in an electroluminescent display
JP6903456B2 (ja) * 2017-03-15 2021-07-14 エイブリック株式会社 充放電制御回路およびバッテリ装置
CN109545126B (zh) * 2017-09-22 2024-01-12 富满微电子集团股份有限公司 具残影消除功能的led显示屏控制器
CN107622759B (zh) * 2017-10-19 2020-03-27 京东方科技集团股份有限公司 像素控制电路及其控制方法、显示器
CN107564491B (zh) * 2017-10-27 2019-11-29 北京京东方显示技术有限公司 一种关机放电电路、驱动方法、驱动电路及显示装置
DE102019125364A1 (de) * 2019-09-20 2021-03-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anordnung und verfahren zum betreiben eines diodenarrays
CN111681601A (zh) * 2020-06-02 2020-09-18 武汉华星光电半导体显示技术有限公司 一种显示装置
KR20220012546A (ko) * 2020-07-23 2022-02-04 주식회사 엘엑스세미콘 디스플레이 구동 장치
CN112803388B (zh) * 2021-03-19 2022-04-15 株洲中车时代电气股份有限公司 储能装置的放电系统及新能源交通车辆的地面放电系统
KR20230041909A (ko) * 2021-09-17 2023-03-27 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20240075173A (ko) * 2022-11-22 2024-05-29 주식회사 엘엑스세미콘 터치패널을 구동하는 터치구동장치
CN115864604B (zh) * 2023-01-31 2023-05-09 深圳市思远半导体有限公司 充电电路、电源提供设备、被充电设备及充电系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030004048A (ko) * 2001-06-25 2003-01-14 닛본 덴기 가부시끼가이샤 전류구동회로 및 영상표시장치
JP2006520490A (ja) 2003-03-12 2006-09-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ エージングに対抗するためにタイミングに有効な光フィードバックを有する発光アクティブマトリクス表示装置
KR20070054862A (ko) * 2005-11-24 2007-05-30 한국과학기술원 과도 전류 귀환을 이용한 ａｍｏｌｅｄ 구동회로 및 이를적용한 액티브 매트릭스 구동 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882762A (en) * 1988-02-23 1989-11-21 Resound Corporation Multi-band programmable compression system
US4882761A (en) * 1988-02-23 1989-11-21 Resound Corporation Low voltage programmable compressor
US5724519A (en) * 1989-02-17 1998-03-03 Hitachi, Ltd. Complementary transistor circuit and amplifier and CRT display device using the same
US5525927A (en) * 1995-02-06 1996-06-11 Texas Instruments Incorporated MOS current mirror capable of operating in the triode region with minimum output drain-to source voltage
US5734296A (en) * 1996-03-19 1998-03-31 Motorola, Inc. Low voltage operational amplifier input stage and method
US6150883A (en) * 1999-07-22 2000-11-21 Burr-Brown Corporation Rail-to-rail input/output operational amplifier and method
US6756962B1 (en) * 2000-02-10 2004-06-29 Hitachi, Ltd. Image display
US7433253B2 (en) * 2002-12-20 2008-10-07 Qimonda Ag Integrated circuit, method of operating an integrated circuit, method of manufacturing an integrated circuit, memory module, stackable memory module
US7446601B2 (en) * 2003-06-23 2008-11-04 Astronix Research, Llc Electron beam RF amplifier and emitter
US7544921B2 (en) * 2006-01-19 2009-06-09 Micron Technology, Inc. Linear distributed pixel differential amplifier having mirrored inputs
US20070290969A1 (en) * 2006-06-16 2007-12-20 Yih-Jen Hsu Output buffer for gray-scale voltage source
US8212749B2 (en) * 2007-03-30 2012-07-03 Korea Advanced Institute Of Science And Technology AMOLED drive circuit using transient current feedback and active matrix driving method using the same
TW200915043A (en) * 2007-09-29 2009-04-01 Novatek Microelectronics Corp Biasing circuit with fast response
US7768351B2 (en) * 2008-06-25 2010-08-03 Texas Instruments Incorporated Variable gain current input amplifier and method
WO2010131397A1 (ja) * 2009-05-13 2010-11-18 シャープ株式会社 表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030004048A (ko) * 2001-06-25 2003-01-14 닛본 덴기 가부시끼가이샤 전류구동회로 및 영상표시장치
JP2006520490A (ja) 2003-03-12 2006-09-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ エージングに対抗するためにタイミングに有効な光フィードバックを有する発光アクティブマトリクス表示装置
KR20070054862A (ko) * 2005-11-24 2007-05-30 한국과학기술원 과도 전류 귀환을 이용한 ａｍｏｌｅｄ 구동회로 및 이를적용한 액티브 매트릭스 구동 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013157834A1 (ko) * 2012-04-17 2013-10-24 주식회사 리딩유아이 멀티-터치패널용 정전용량 감지회로 및 이를 갖는 멀티-터치 감지장치
WO2013157835A1 (ko) * 2012-04-17 2013-10-24 주식회사 리딩유아이 멀티-터치패널용 정전용량 감지회로 및 이를 갖는 멀티-터치 감지장치

Also Published As

Publication number Publication date
KR20100042329A (ko) 2010-04-26
US20100097360A1 (en) 2010-04-22

Similar Documents

Publication Publication Date Title
KR100968401B1 (ko) 디스플레이 구동장치
US7292499B2 (en) Semiconductor device including duty cycle correction circuit
JP3863215B2 (ja) シフトレジスタ
US7405988B2 (en) Method and apparatus for systematic and random variation and mismatch compensation for multilevel flash memory operation
CN100495491C (zh) 显示装置的驱动电路
JP3586502B2 (ja) 電圧発生回路
US7349275B2 (en) Semiconductor memory
US6473343B2 (en) Signal amplification circuit for amplifying and sensing current difference and semiconductor memory device including same
JP2000019200A (ja) 電位検出回路
US9147449B2 (en) Reference and sensing with bit line stepping method of memory
WO2004025817A1 (ja) 電圧検出回路およびこれを用いた内部電圧発生回路
US11875742B2 (en) Display drive circuit and drive method thereof, and display device
JPH06224710A (ja) 差動比較器回路
US9443569B2 (en) Driver for a semiconductor memory and method thereof
US7184296B2 (en) Memory device
TW200522508A (en) Voltage generation circuit
CN112542185A (zh) 灵敏放大器及其控制方法、存储器读写电路以及存储器
KR20220065638A (ko) 감지 증폭기 및 비휘발성 메모리를 위한 동작 방법
JP2005259330A (ja) バイアス電圧印加回路及び半導体記憶装置
US7626428B2 (en) Buffer circuit with reduced power consumption
US7532515B2 (en) Voltage reference generator using big flash cell
CN102034540A (zh) 压摆率控制装置及其控制方法
US10581431B2 (en) Self capacitance drive offset cancellation in touch controller integrated circuits
KR100979384B1 (ko) 아날로그 버퍼회로
US9892765B2 (en) Circuit for injecting compensating charge in a bias line

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140521

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 11