KR20000029534A - 저전력시스템을위한전력상승검파기 - Google Patents

저전력시스템을위한전력상승검파기 Download PDF

Info

Publication number
KR20000029534A
KR20000029534A KR1019997000591A KR19997000591A KR20000029534A KR 20000029534 A KR20000029534 A KR 20000029534A KR 1019997000591 A KR1019997000591 A KR 1019997000591A KR 19997000591 A KR19997000591 A KR 19997000591A KR 20000029534 A KR20000029534 A KR 20000029534A
Authority
KR
South Korea
Prior art keywords
current
transistor
conductivity type
circuit
supply voltage
Prior art date
Application number
KR1019997000591A
Other languages
English (en)
Other versions
KR100367750B1 (ko
Inventor
샌드후발에스.
Original Assignee
히오이 겐지
롬 유.에스.에이., 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히오이 겐지, 롬 유.에스.에이., 인코퍼레이티드 filed Critical 히오이 겐지
Publication of KR20000029534A publication Critical patent/KR20000029534A/ko
Application granted granted Critical
Publication of KR100367750B1 publication Critical patent/KR100367750B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전력 상승 회로에 관한 것으로, 전력 상승 리셋 검파회로는 IC의 전력 상승을 검파하기 위해 NMOS 및 PMOS 트랜지스터(M7,M8)의 한계전압을 사용하고, 전력 공급 및 공정 다양화를 위해 전류 미러(M2-M6)를 사용하는 것을 특징으로 한다.

Description

저전력 시스템을 위한 전력 상승 검파기{POWER-UP DETECTOR FOR LOW POWER SYSTEMS}
본 발명은 저장된 데이터의 무결성을 보호하기 위해 전력공급이 어떠한 알려진 안정된 값에 도달할 때까지 디세이블(disable) 상태로 남아있도록 데이터 저장 구성요소를 포함하는 IC에서 유용하다. 대부분의 경우, 전력 공급이 안정될 때까지 칩이 임의의 기능을 수행하는 것을 막기 위해 내부 레지스터 및 타이밍 회로를 리셋 상태로 유지하는 것이 바람직하다. 이것은 칩이 항상 공지된 상태에서 시작한다는 것을 보장한다. 예를 들어, 칩 타이밍 회로는 일반적으로 제로 카운트로 시작할 것이다. 전력 상승동안, 교차 연결된 래치 회로는 임의의 상태에 도달할 수 있다. 만일 교차 연결된 래치 회로가 그릇된 상태에 이르는 경우, 이것은 타이밍에서 사용된 카운터 및 내부 레지스터의 상태를 변경할 수 있고, 이것에 의해 상기 부분의 기능성을 변경할 수 있다.
메모리 구성요소가 사용되는 대부분의 시스템에서, 시스템이 전력 상승되는 동안 메모리 구성요소로 우연히 데이터를 쓰게 되는 일이 없다는 것을 보장할 필요가 있다. 이것은 다른 회로 기능이 이네이블(enable)되기전에 상기 시스템이 안정화되는 것을 보장하기 위해 전력 상승 리셋회로을 사용하므로써 이루어진다. 일반적인 종래 전력 상승 리셋 회로가 도 1에 도시되어 있다. 그러나, 이러한 형태의 회로는 다음과 같은 두가지 문제점을 갖는다.
첫번째 문제점은 Vcc전력공급(Vsupply)이 상승함에 따라 커플링 커패시터(C1)에 걸쳐 전송된 에너지량에 종속된다는 것이다. 에너지 전송의 진폭은 주로 Vcc전력이 변화하는 "속도(rate)"의 함수가 되고, 상기 속도는 수백 ㎲ 내지 수 ㎳까지 변화될 수 있다. 도 1에서, 노드(V1)가 상승하는 진폭은 회로의 트립 포인트(trip point)를 결정할 것이다. 따라서, 상기 회로는 소음 스파이크에 민감하고, 매우 느리게 상승하는 전력 공급 레벨에 응답할 수 없다.
두번째로, 도 1에서, 백-투-백 인버터(I1,I2)에 의해 생성된 래치의 베타율은 노드(V1,V2)가 전력 상승 프로세스동안 올바른 상태에 도달하도록 매우 신중하게 설계되어야한다. 따라서, 베타율은 트랜지스터(N1)의 게이트상의 피드백 전압(V4)이 한계전압(Vt)을 초과할 때까지 커플링 커패시터(C1)가 노드(V1)와 하이(high)로 연결되고 커패시터(C2)가 노드(V2)와 로우(low)로 연결되도록 한다. 이것은 "N1"이 온(on)되고, 풀 노드(V1)가 로우 상태로 돌아가며, 상기 회로의 출력이 하이 상태가 되도록 한다.
만일 대신, 베타율이 정확하지 않았다면, 인버터(I1)는 인버터(I2)가 전력 상승동안 "V1"이 양이 되는 것을 막도록 하는 논리적인 하나의 출력으로 시작할 수도 있다. 이것은 또한 "N5"가 온되지 못하도록 하여, 피드백 전압(V4)이 "N1"의 한계전압을 초과하지 않도록 하므로써, 래치의 플리핑(flipping)을 방지한다.
따라서, 적절한 작동을 위해 기본적으로 백-투-백 인버터의 베타율 또는 커플링 커패시터에 걸쳐 전송된 에너지에 종속되지 않는 전력 상승 검파회로를 갖는 것이 바람직하다.
본 발명은 전력 상승 회로에 관한 것으로, 특히 백-투-백(back-to-back) 인버터의 베타율(beta ratio) 또는 커플링 커패시터에 걸쳐 전송된 에너지에 의존하지 않는 전력-상승 검파회로에 관한 것이다.
도 1은 종래의 전력 상승 리셋회로의 개략도,
도 2는 본 발명의 제 1 실시예의 간략화된 기능적 블럭도,
도 3은 도 2에 도시된 본 발명의 전력 상승 리셋회로의 실시예의 좀더 상세한 개략도,
도 4A는 전력 상승 상태동안 도 3의 회로의 선택된 노드에서의 전압 시뮬레이션을 나타내는 도면,
도 4B는 전력 상승 상태동안 여러 온도에서 도 3의 회로의 선택된 노드에서의 전압 시뮬레이션을 나타내는 도면, 및
도 5는 한계전압이 대략 Vtp+2Vtn으로 설정될 경우, 도 2에 도시된 본 발명의 전력 상승 리셋회로의 실시예의 좀더 상세한 개략도이다.
본 발명의 상기 문제점 및 다른 문제점들은 전력검파회로, 전류 미러회로, 증폭기, 및 출력 래치/전력 하강회로를 포함하는 공급전압선상에서 전력 상승 상태를 검파하기 위한 본 발명의 회로에 의해 극복된다. 전력 검파회로는 전력이 초기에 공급전압선으로 공급될 때 디세이블 신호를 제공한다. 전류 미러는 공급전압선상의 전압이 소정의 한계 레벨을 초과하는 경우, 전력 검파회로를 디세이블하게 하고, 출력 신호 및 제어 신호를 제공한다. 증폭기는 전력 검파회로로부터의 디세이블 신호 및 전류 미러로부터의 제어 신호에 의해 제어되고, 전류 미러 출력신호를 수신하기 위해 연결된다. 증폭기는 전류 미러 출력신호에 비례하여 구동신호를 제공한다. 출력 래치/전력 강하회로는 전력 검파회로로부터의 디세이블 신호에 의해 디세이블되고, 증폭기로부터의 구동신호에 의해 이네이블된다. 전력 하강/래치 회로는 공급전압선으로부터 전력 검파회로, 전류 미러, 및 증폭기를 분리하고, 증폭기로부터 구동신호를 수신할 때 리셋 출력신호를 제공한다.
본 발명에 따르면, Vcc(공급전압) 전력의 회전속도에 독립적인 방법으로 우수한 전력 상승 리셋기능의 제어가 얻어진다.
따라서, 본 발명의 목적은 전력공급전압의 회전속도에 독립적인 전력 상승 리셋회로를 제공하는 것이다.
본 발명의 또다른 목적은 백-투-백 인버터들 사이의 베타율에 종속되지 않는 전력 상승 리셋회로를 제공하는 것이다.
본 발명의 또다른 목적은 기본적으로 내부 한계 레벨을 설정하기 위해 트랜지스터 한계전압에 의존하는 전력 상승 리셋회로를 제공하는 것이다.
본 발명의 이러한 목적, 특징, 및 이점은 본 발명의 상세한 설명 및 첨부 도면을 고찰할 때 좀더 쉽게 이해될 것이다.
도 2는 본 발명의 하나의 실시예의 간략화된 기능적 블럭도를 제공한다. 상기 회로는 전류 미러(12), 전력 검파기(14), 증폭기(16), 및 출력 구동기/전력 하강 스테이지(18)의 4개 주요 회로블럭을 갖는다. 전류 미러(12), 전력검파기(14), 및 증폭기(16)는 트랜지스터(M1)에 의해 공급전압선(20)(Vsupply)과 연결된다.
전력이 초기에 공급전압선(20)과 연결되는 경우, 전력 상승 검파기(14)는 일시적으로 디세이블한 증폭기(16)에 적용되는 회선(28)상의 신호, 및 트랜지스터(M1)를 일시적으로 온 상태로 유지하는 회선(32)상의 신호를 생성한다.
공급전압선(20)상의 전압 레벨이 더 상승함에 따라, 전류 미러(12)는 조작가능하게 되고, 회선(22)으로 출력신호를 제공하며, 회선(24)으로 이네이블 신호(또는 제어신호)를 제공한다. 회선(22)상의 출력 신호는 전력 검파기(14)를 디세이블시키고, 회선(28)상의 그 디세이블 신호를, 그리고 회선(32)상의 이네이블 신호를 무력하게 한다. 동시에, 회선(22)의 출력신호는 회선(24)상의 이네이블 신호에 의해 동시에 이네이블되는 증폭기(16)에 의해 증폭된다.
증폭기(16)로부터 증폭된 신호는 전체 회로의 리셋출력을 차례로 제공하는 출력 구동기/전력 하강 스테이지(18)를 이네이블하게 하도록 작동하고, 또한 전력 상승 트립포인트 전압이 도달한 후에 회선(26)을 통해 트랜지스터(M1)의 게이트로 디세이블 신호를 적용하므로써 트랜지스터(M1)를 이네이블하게 한다. 이것은 본 발명의 전력 상승 리셋회로에 의해 그후에 소비된 전력을 감소시키기 위해, 전류 미러(12), 전력 검파기(14), 및 증폭기(16) 회로로부터 전력을 이동시킨다.
이제 도 3을 참조하면, 본 발명의 적절한 실시예의 좀더 상세한 개략도가 제공되고, 지금부터 설명하도록 한다. 도 3의 개략도내 회로는 도 2의 기능적 블럭도에 따라 일반적으로 그룹화된다. 두 개 양상들 사이의 유사한 신호 및 구성성분은 동일한 참조번호 및 명칭으로 언급될 것이다.
전류 미러(12)는 "PFETs"(p-channel field effect transistors)(M2,M3), 및 "NFETs"(n-channel field effect transistors)(M4,M5,M6)에 의해 형성된다. 트랜지스터(M3)는 노드(Vpow)에서 PFET(M1)의 드레인과 연결된 그 소스와 다이오드 연결된다. 트랜지스터(M2)는 노드(Vpow)와 연결된 그 소스 및 M3의 게이트와 연결된 그 게이트를 갖는다. 트랜지스터(M6)는 트랜지스터(M3)의 드레인과 연결된 그 드레인 및 지면과 연결된 그 소스와 다이오드 연결된다. 트랜지스터(M5)의 게이트는 트랜지스터(M6)의 게이트 및 회선(24)과 연결되고, 그 소스는 지면과 연결된다. 트랜지스터(M4)는 트랜지스터(M2)의 드레인과 트랜지스터(M5)의 드레인 사이의 신호 경로를 제어하고, 트랜지스터(M3,M6)의 드레인의 접합에서 전압 레벨에 의해 제어되도록 연결되는 게이트를 갖는다.
전력 검파기(14)는 PFET(M7), NFETs(M8,M13), 및 커패시터(C1)으로 형성된다. M7의 소스는 노드(Vpow)와 연결되고, 그 게이트는 회선(22)상에서 전류 미러(12)로부터의 출력 신호를 수신하기 위해 연결되며, 그 드레인은 M8의 드레인과 연결된다. 커패시터(C1)는 M7의 드레인과 게이트 사이에 연결된다. 트랜지스터(M13)의 게이트는 트랜지스터(M7)의 드레인과 연결되고, 그 소스는 지면과 연결되며, 그 드레인은 회선(32)을 통해 M1의 게이트와 연결된다.
도 3의 실시예의 증폭기(16)는 PFETs(M9,M10) 및 NFETs(M12,M14,M15)로 형성된 전압 게인 스테이지가 된다. 트랜지스터(M9)는 노드(Vpow)와 연결된 그 소스와 다이오드 연결된다. 트랜지스터(M10)의 소스는 또한 노드(Vpow)와 연결되는 반면, 그 게이트는 트랜지스터(M9)의 게이트와 연결된다. 트랜지스터(M12,M15)의 소스는 지면과 연결되고, 트랜지스터(M12)의 드레인은 트랜지스터(M10)의 드레인과 연결된다. 트랜지스터(M15)의 게이트는 전류 미러(12)로부터의 회선(24)과 연결되는 반면, 트랜지스터(M12)의 게이트는 회선(28)을 통해 M7의 드레인과 연결된다. 마지막으로, 트랜지스터(M14)는 트랜지스터(M9,M15)의 드레인들 사이의 신호 경로를 제어하고, 회선(22)상의 신호에 의해 제어된다.
출력 구동기/전력 하강 스테이지(18)는 인버터(I1,I2) 및 PFETs(M16,M17)으로 형성된다. 인버터(I1)는 M10및 M12의 드레인의 접합으로부터 회선(30)에서 신호를 수신하고, 차례로 인버터(I2)를 구동한다. M16,M17의 게이트는 인버터(I1)의 출력과 모두 연결되고, 그 소스들은 모두 인버터(I2)의 출력과 연결된다. M17의 소스는 인버터(I1)의 출력이 낮은 경우 I1의 입력으로 리셋 출력신호를 피드백하기 위해 사용된다. 도 3 및 도 4A를 참조하여, 지금부터 도 3의 회로의 작동을 설명한다. 초기에, 회로내 모든 노드들은 0볼트이다. 전력 상승 프로세스가 시작되면, 트랜지스터(M1)의 소스는 Vsupply로부터 전력을 수신하고, M1은 전류 미러(12), 전력 검파기(14), 및 증폭기(16)로 전력을 공급하기 시작한다. 이러한 시점에서, 노드(Vpow)는 Vcc를 향해 램핑(ramping)한다. 노드(Vpow)가 PFET 한계전압(Vpt)에 이르는 경우, 트랜지스터(M2,M3,M9,M10)는 온되기 시작한다.
그러나, 트랜지스터(M7)는 M2, M3, M9, 및 M10에서보다 더 빠른 온되는 속도를 갖도록 설계되는데, 이것은 M7의 물리적 크기를 M2, M3, M9, 또는 M10보다 더 크게 하므로써 얻어질 수 있다. 이것은 일단 노드(V3)상의 전압이 NFETs 한계전압에 도달하면, 노드(V3)에서의 전압이 Vsupply와 함께 상승하고, 트랜지스터(M12,M13)가 온되도록 한다. 도 4A의 실시예에서, 전압(V3)은 이러한 시간 프레임(t1)동안 최대 약 O.7V까지의 램핑을 나타낸다. 차례로, 시간 주기(t1)동안, 이것은 노드(V4)에서 전압을 유지하고, 또한 트랜지스터(M1)를 온으로 유지하기 위해 트랜지스터(M13)를 온한다. 따라서, 초기에 리셋 출력 레벨은 로우가 될 것이다. 도 4A에서, 이것은 V(출력)로 표시된 밑줄로 나타나 있고, 주기(t1)동안 그래프의 수평축에, 또는 그 근방에 있다.
이러한 주기(t1)동안, 노드(V2,V5)상의 전압은 상승할 것이지만, 노드(V3)에서의 전압보다 낮은 속도로 상승한다. M7이 온됨에 따라, 노드(V3)는 전압(Vpow-Vtp)을 따르고, 이때 Vtp은 트랜지스터(M7)의 PFET 한계전압이다. 일반적으로, Vtn＜ Vtp이고, 따라서 M7이 온되면, 노드(V3)에서의 전압(Vpow-Vtp)은 Vtn보다 커질 것이므로, 트랜지스터(M12,M13)를 온시키고, 노드(V4)를 로우로 유지한다.
Vpow가 Vsupply+Vtp를 향해 증가함에 따라, 전류 미러(12)는 작동가능하게 되기 시작한다. 이것은 노드(V1)에서의 전압이 M7에 걸친 게이트-소스 전압이 Vtp이하로 하락하기 시작하는 포인트까지 증가하도록 할 것이고, 따라서 M7은 오프되기 시작한다. 이것은 도 4A의 시간주기(t2)동안 발생하는 것으로 보여진다.
특히, 일단 Vpow-Vtp가 Vtn에 도달하면, 전류 미러(12)내 전압(V2)은 초기에 Vpow-Vtp를 따를 것이고, 트랜지스터(M4)가 온되도록 한다. 이것은 도 4A에서 시간(t3)에 발생한다. 대개, 레그(M3-M6)에 따른 전류는 M2-M5에 따른 전류의 두배(2X)가 되고, 트랜지스터(M7,M8)의 트립포인트(전력 검파기(14)가 디세이블되는 포인트)를 제어하도록 설정된다. 다시 말해서, 레그(M2-M5)에서의 전류에 대한 레그(M3-M6)에서의 전류 비율을 적절하게 하므로써, 노드(V1)에서의 전압은 Vpow-Vtp의 레벨의 함수로서 제어될 수 있고, 따라서 전력 검파기(14)가 디세이블되는 포인트가 제어될 수 있다.
작동중에, M4는 M4의 게이트가 Vtn한계 레벨에 도달할 때까지 전류가 M5로 흐르지 않도록 한다. 이 포인트에서, Vpow는 Vtp+Vtn에 있게 될 것이다. 일단 M4가 온되기 시작하면, 전류는 M5로 흐르기 시작할 것이고, 전압(V1)이 증가하는 속도는 낮아질 것이다; 그러나, V1은 M7이 오프될 것이라는 것을 보장하기 위해 계속하여 증가된다. 도 4A의 실시예에서, M7가 오프되는 포인트로 V1이 접근하고, 결국 2.6V에서 클램핑된다.
시간 주기(t2)동안, 일단 M4가 온되면, 트랜지스터(M5,M6)에 의해 형성된 전류원은 트랜지스터(M8,M15)를 온하기 시작할 것이다. M8이 온됨에 따라, 노드(V3)에서의 전압은 떨어지기 시작하고, 트랜지스터(M12,M13)는 오프되기 시작한다. 이제 M15가 온되는 것과 함께, M14는 온되기 시작할 수 있는데, 이것은 증폭기(16)내 M14의 게이트가 이미 Vtn이상이 될 것이기 때문이다. 이것은 노드(V5)상의 전압이 강하되도록 하여, 트랜지스터(M10)가 온되도록 한다. M12과 M10이 온되고 오프되는 것과 함께, 노드(V4)상의 전압이 상승하여, 시간(t3)에 리셋 출력신호를 출력하기 위해 출력 구동기/전력 강하 스테이지(18)를 트리거한다.
다시 말해서, 시간(t2)동안, Vpow가 Vtp+Vtn에 도달함에 따라, 트랜지스터(M7)는 오프되고, 트랜지스터(M8)는 온된다. 이것은 노드(V3,V5)에서의 전압을 강하시켜, 차례로 트랜지스터(M12)가 오프되고, M10이 온되도록 한다. 이것은 노드(V4)에서의 전압이 상승하고, 회로의 상태를 트립하게 한다.
따라서, 회로는 Vpow가 Vtp+Vtn에 근접할 경우 "트립"할 것이다.
회로의 트립포인트에 도달하는 경우, 노드(V4)에서의 전압은 Vsupply까지 상승할 것이다. 이것은 인버터(I1)의 출력이 강제로 로우가 되도록 하고, PFET 트랜지스터(M16,M17)를 온시킬 것이다. 인버터(I2)는 회로를 위한 출력 구동기를 제공하고, 노드(V4)의 상태를 따른다. 트랜지스터(M16,M17)가 온되는 경우, M17은 오프시키기 위해 트랜지스터(M1)의 게이트로 회로의 출력 레벨을 피드백할 것이다. 이것은 Vsupply로부터 전류 미러(12), 전력 검파기(14), 및 증폭기(16)를 단절하고, 이들 스테이지가 그후에 더이상 전력을 소비하지 않도록 전력을 강하한다. 트랜지스터(M16)는 래치된 I1및 I2를 그 전류 상태로 유지하기 위해, 회로의 출력 전압을 인버터(I1)의 입력으로 피드백한다.
(표 1)은 도 3의 트랜지스터들의 상대적인 크기의 도시적인 리스트를 제공한다.
트랜지스터 타입 크기
M1 NFET 50/2
M2 NFET 20/10
M3 NFET 20/10
M4 NFET 40/3
M5 NFET 10/10
M6 NFET 15/10
M7 NFET 40/5
M8 NFET 5/10
M9 NFET 20/10
M10 NFET 20/10
M12 NFET 10/6
M13 NFET 3/6
M14 NFET 20/3
M15 NFET 5/10
M16 PFET 3/12
M17 PFET 3/10
도 4B는 여러 공급전압 및 온도에서의 도 3의 회로의 출력응답성을 나타내고 있다.
도 3의 증폭기(16) 스테이지에서, 커패시터(C1)는 Vsupply가 2.0V 이하와 같이 매우 낮은 레벨에 있는 경우 유용하다. 커패시터(C1)는 M7이 온시키는 것을 돕기 위해, 회로가 전력 상승될 때의 Vpow의 레벨에서의 변화를 M12및 M13의 게이트와 연결하도록 작동한다.
도 5는 전류 미러(12)의 트랜지스터(M6) 대신 M5가 다이오드 연결되는 본 발명의 또다른 실시예를 나타내고 있다. 이러한 구성에서, M5및 M4모두는 전류 미러(12)가 조작가능하게 되기전에 온되어야 할 것이다. 이것은 추가 Vtn에 의한 트립포인트 전압에서의 증가를 가져온다. 따라서, 도 3의 회로의 트립포인트가 Vtp+Vtn에 근접하는 반면, 도 5의 회로의 트립포인트는 Vtp+2Vtn에 좀더 근접할 것이다.
도 2, 도 3, 및 도 5의 실시예가 트랜지스터(M1)를 통해 Vpow와 연결된 공급전압선(20)을 나타내고 있지만, 리셋 출력의 발생에 따른 회로의 전력 강하가 요구되지 않는 경우, 본 발명은 M1을 사용하지 않고서도 실시될 수 있다는 것을 알 수 있다. 그러한 경우, 예를 들어, 출력 구동기/전력 강하 스테이지(18)는 필수될 필요가 없고, 증폭기(16)가 본 발명의 출력회로로서 사용될 수 있다. 또한, 이러한 양상들이 증폭기(16)를 사용하는 것으로 나타내지만, 사용된 전류 미러의 구동력 및 출력 구동기/전력 강하 스테이지(18)의 요구에 따라, 본 발명의 정신에서 다른 증폭기가 사용될 수도 있고, 또한 어떠한 증폭기도 전혀 사용되지 않을 수 있다는 것을 알 수 있다.
본 명세서에서 사용된 용어 및 표현은 설명을 위해 사용된 것이고 그에 제한되지 않으며, 도시되고 설명된 특징 또는 그 일부에 상당하는 것을 제외하고, 그러한 용어 및 표현의 사용에는 어떠한 의도도 없으며, 청구된 본 발명의 범주내에서 다양한 변경이 가능하다는 것을 알 수 있다.

Claims (20)

  1. 공급전압선상에서 전력 상승을 검파하는 장치에 있어서,
    작동 전력이 초기에 공급전압선으로 적용되는 경우 디세이블 신호를 제공하고, 공급전압선과 연결된 전력 검파회로;
    공급전압선상의 전압이 소정의 한계 레벨을 초과하는 경우 소정 제어 레벨을 초과하는 출력신호 및 제어 신호를 제공하고, 상기 전력 검파회로를 디세이블시키는, 전력 검파회로를 제어하도록 연결된 전류 미러; 및
    디세이블 신호 및 제어 신호에 의해 제어되고, 전류 미러 출력신호를 수신하도록 연결되며, 전류 미러 출력신호에 비례하여 구동신호를 제공하는 출력회로로 이루어지는 것을 특징으로 하는 장치.
  2. 제 1 항에 있어서,
    전류 미러는 제 1 및 제 2 전류경로; 및 제 1 전류경로에 위치하고 제 2 전류경로내 전압에 의해 제어되는 전류 제어장치를 포함하고,
    전류 미러가 조작가능한 경우, 제 1 전류경로내 전류 흐름은 제 2 경로내 전류 흐름에 비례하는 것을 특징으로 하는 장치.
  3. 제 1 항에 있어서,
    전력 강하회로, 전류 미러, 및 출력회로는 공급전압선과 제어가능하게 연결되고,
    출력회로로부터의 구동신호에 의해 이네이블되도록 출력회로와 연결된 출력 구동기/전력 강하회로를 포함하며,
    상기 출력 구동기/전력 강하회로는 공급전압선으로부터 전력 검파회로, 전류 미러, 및 증폭기를 단절시키고, 출력회로로부터 구동신호를 수신할 때 리셋 출력신호를 제공하는 것을 특징으로 하는 장치.
  4. 제 1 항에 있어서,
    전력 검파회로는 전압공급선과 연결되고 전류 미러로부터의 출력신호에 의해 제어되는 게이팅 트랜지스터를 구비하고,
    게이팅 트랜지스터는 전류 미러 및 증폭기내 회로보다 더 낮은 공급전압선상의 전압 레벨에서 조작가능한 크기로 만들어지며, 전류 미러로부터의 출력신호가 없을 때 조작가능하고 전류 미러로부터의 출력신호가 있을 때 디세이블되는 것을 특징으로 하는 장치.
  5. 제 1 항에 있어서,
    상기 출력회로는 제 1 및 제 2 전류경로; 및
    전류 미러로부터의 출력신호 함수로써 제 1 전류경로에서 흐르는 전류를 제어하도록 위치되며, 전력 검파회로로부터의 디세이블 신호에 의해 디세이블되고 전류 미러로부터의 이네이블 신호에 의해 이네이블되도록 연결되는 전류 게이팅 트랜지스터로 이루어지고,
    출력회로가 조작가능한 경우 제 2 전류경로내 전류는 제 1 전류경로내 전류에 비례하는 것을 특징으로 하는 장치.
  6. 제 3 항에 있어서,
    상기 전류 미러는 제 1 및 제 2 전류경로; 및 제 1 전류경로에 위치하고 제 2 전류경로내 전압에 의해 제어되는 전류 제어장치를 포함하고,
    전류 미러가 조작가능한 경우, 제 1 전류경로내 전류 흐름은 제 2 경로내 전류 흐름에 비례하는 것을 특징으로 하는 장치.
  7. 제 3 항에 있어서,
    상기 출력 구동기/전력 강하회로는,
    증폭기로부터의 리셋 구동신호에 의해 이네이블되는 경우 리셋 출력신호를 제공하는 래치회로; 및
    리셋 출력신호가 존재하는 경우 공급전압선으로부터 전류 미러, 전력 검파회로, 및 증폭기를 단절하고, 래치회로의 상태에 의해 제어되는 단절회로를 포함하는 것을 특징으로 하는 장치.
  8. 제 3 항에 있어서,
    공급전압선과 전력 검파회로, 전류 미러, 및 증폭기 사이에 제어가능한 경로를 제공하는 공급전압 트랜지스터를 포함하고,
    출력 구동기/전력 강하회로는 제 2 인버터의 입력과 연결된 출력을 갖는 제 1 인버터; 및 각각이 제 1 인버터의 출력에 의해 제어되도록 연결되는 제 1 및 제 2 피드백 트랜지스터를 포함하며,
    제 1 피드백 트랜지스터는 제 2 인버터의 출력과 제 1 인버터의 입력 사이에 피드백 경로를 제공하도록 연결되고, 제 2 피드백 트랜지스터는 제 2 인버터의 출력으로부터 상기 공급전압 트랜지스터로의 경로를 제공하도록 연결되어, 상기 공급전압 트랜지스터에 의해 제공된 제어가능한 경로가 제 2 피드백 트랜지스터에 의해 피드백된 신호에 의해 제어되는 것을 특징으로 하는 장치.
  9. 제 3 항에 있어서,
    전력 검파회로는 전압공급선과 연결되고 전류 미러로부터의 출력신호에 의해 제어되는 게이팅 트랜지스터를 구비하고,
    상기 게이팅 트랜지스터는 전류 미러 및 증폭기내 회로보다 더 낮은 공급전압선상의 전압 레벨에서 조작가능한 크기로 만들어지며, 전류 미러로부터의 출력신호가 없을 때 조작가능하고 전류 미러로부터의 출력신호가 있을 때 디세이블되는 것을 특징으로 하는 장치.
  10. 제 3 항에 있어서,
    상기 출력 회로는 제 1 및 제 2 전류경로; 및
    전류 미러로부터의 출력신호 함수로써 제 1 전류경로에서 흐르는 전류를 제어하도록 위치되며, 전력 검파회로로부터의 디세이블 신호에 의해 디세이블되고 전류 미러로부터의 이네이블 신호에 의해 이네이블되도록 연결되는 전류 게이팅 트랜지스터로 이루어지고,
    출력회로가 조작가능한 경우 제 2 전류경로내 전류는 제 1 전류경로내 전류에 비례하는 것을 특징으로 하는 장치.
  11. 제 6 항에 있어서,
    상기 전류 미러는, 제 1 도전형의 제 1 및 제 2 트랜지스터; 및 상기 제 1 도전형과 다른 제 2 도전형의 제 1 및 제 2 트랜지스터로 이루어지고,
    상기 제 1 도전형의 제 1 및 제 2 트랜지스터중의 하나는 다이오드 연결되며,
    상기 제 2 도전형의 제 1 및 제 2 트랜지스터중의 하나는 다이오드 연결되고,
    제 1 도전형의 다이오드 연결된 트랜지스터는 공급전압선과 제 2 전류경로 사이의 전류 흐름을 제어하도록 연결되고, 제 1 도전형의 다른 트랜지스터는 공급전압선과 제 1 전류경로 사이의 전류 흐름을 제어하도록 연결되며,
    제 2 도전형의 다이오드 연결된 트랜지스터는 제 2 전류경로와 회로 공통 지면 포인트와의 사이의 전류 흐름을 제어하도록 연결되고, 제 2 도전형의 다른 트랜지스터는 제 1 전류경로와 회로 공통 지면 포인트와의 사이의 전류 흐름을 제어하도록 연결되며,
    전류 제어장치는 제 1 도전형의 다른 트랜지스터와 제 2 도전형의 다른 트랜지스터 사이의 제 1 전류경로에 위치하는 것을 특징으로 하는 장치.
  12. 제 6 항에 있어서,
    상기 전류 미러는, 제 1 도전형의 제 1 및 제 2 트랜지스터; 및 상기 제 1 도전형과 다른 제 2 도전형의 제 1 및 제 2 트랜지스터로 이루어지고,
    상기 제 1 도전형의 제 1 및 제 2 트랜지스터중의 하나는 다이오드 연결되며,
    상기 제 2 도전형의 제 1 및 제 2 트랜지스터중의 하나는 다이오드 연결되고,
    제 1 도전형의 다이오드 연결된 트랜지스터는 공급전압선과 제 2 전류경로 사이의 전류 흐름을 제어하도록 연결되고, 제 1 도전형의 다른 트랜지스터는 공급전압선과 제 1 전류경로 사이의 전류 흐름을 제어하도록 연결되며,
    제 2 도전형의 다이오드 연결된 트랜지스터는 제 1 전류경로와 회로 공통 지면 포인트와의 사이의 전류 흐름을 제어하도록 연결되고, 제 2 도전형의 다른 트랜지스터는 제 2 전류경로와 회로 공통 지면 포인트와의 사이의 전류 흐름을 제어하도록 연결되며,
    전류 제어장치는 제 1 도전형의 다른 트랜지스터와 제 2 도전형의 다른 트랜지스터 사이의 제 1 전류경로에 위치하는 것을 특징으로 하는 장치.
  13. 공급전압선상의 전력 상승을 검파하는 장치에 있어서,
    전력이 초기에 공급전압선으로 적용되는 경우 디세이블 신호를 제공하고, 공급전압선과 제어가능하게 연결된 전력 검파회로;
    공급전압선상의 전압이 소정의 한계 레벨을 초과하는 경우 소정 제어 레벨을 초과하는 출력신호 및 제어 신호를 제공하고, 상기 전력 검파회로를 디세이블시키는, 공급전압선과 제어가능하게 연결되고 전력 검파회로를 제어하도록 연결된 전류 미러;
    공급전압선과 제어가능하게 연결되고, 디세이블 신호 및 제어 신호에 의해 제어되며, 전류 미러 출력신호를 수신하도록 연결되고, 전류 미러 출력신호에 비례하여 구동신호를 제공하는 증폭기; 및
    구동신호에 의해 이네이블되고, 공급전압선으로부터 전력 검파회로, 전류 미러, 및 증폭기를 단절하며, 증폭기로부터 구동신호를 수신할 때 리셋 출력신호를 제공하는 출력 구동기/전력 강하회로로 이루어지는 것을 특징으로 하는 장치.
  14. 제 13 항에 있어서,
    전류 미러는 제 1 및 제 2 전류경로; 및 제 1 전류경로에 위치하고 제 2 전류경로내 전압에 의해 제어되는 전류 제어장치를 포함하고,
    전류 미러가 조작가능한 경우, 제 1 전류경로내 전류 흐름은 제 2 경로내 전류 흐름에 비례하는 것을 특징으로 하는 장치.
  15. 제 13 항에 있어서,
    상기 출력 구동기/전력 강하회로는,
    증폭기로부터의 리셋 구동신호에 의해 이네이블되는 경우 리셋 출력신호를 제공하는 래치회로; 및
    리셋 출력신호가 존재하는 경우 공급전압선으로부터 전류 미러, 전력 검파회로, 및 증폭기를 단절하고, 래치회로의 상태에 의해 제어되는 단절회로를 포함하는 것을 특징으로 하는 장치.
  16. 제 13 항에 있어서,
    공급전압선과 전력 검파회로, 전류 미러, 및 증폭기 사이에 제어가능한 경로를 제공하는 공급전압 트랜지스터를 포함하고,
    출력 구동기/전력 강하회로는 제 2 인버터의 입력과 연결된 출력을 갖는 제 1 인버터; 및 각각이 제 1 인버터의 출력에 의해 제어되도록 연결되는 제 1 및 제 2 피드백 트랜지스터를 포함하며,
    제 1 피드백 트랜지스터는 제 2 인버터의 출력과 제 1 인버터의 입력 사이에 피드백 경로를 제공하도록 연결되고, 제 2 피드백 트랜지스터는 제 2 인버터의 출력으로부터 상기 공급전압 트랜지스터로의 경로를 제공하도록 연결되어, 상기 공급전압 트랜지스터에 의해 제공된 제어가능한 경로가 제 2 피드백 트랜지스터에 의해 피드백된 신호에 의해 제어되는 것을 특징으로 하는 장치.
  17. 제 13 항에 있어서,
    전력 검파회로는 전압공급선과 연결되고 전류 미러로부터의 출력신호에 의해 제어되는 게이팅 트랜지스터를 구비하고,
    상기 게이팅 트랜지스터는 전류 미러 및 증폭기내 회로보다 더 낮은 공급전압선상의 전압 레벨에서 조작가능한 크기로 만들어지며, 전류 미러로부터의 출력신호가 없을 때 조작가능하고 전류 미러로부터의 출력신호가 있을 때 디세이블되는 것을 특징으로 하는 장치.
  18. 제 13 항에 있어서,
    상기 증폭기는 제 1 및 제 2 전류경로; 및
    전류 미러로부터의 출력신호 함수로써 제 1 전류경로에서 흐르는 전류를 제어하도록 위치되며, 전력 검파회로로부터의 디세이블 신호에 의해 디세이블되고 전류 미러로부터의 이네이블 신호에 의해 이네이블되도록 연결되는 전류 게이팅 트랜지스터로 이루어지고,
    증폭기가 조작가능한 경우 제 2 전류경로내 전류는 제 1 전류경로내 전류에 비례하는 것을 특징으로 하는 장치.
  19. 제 14 항에 있어서,
    상기 전류 미러는, 제 1 도전형의 제 1 및 제 2 트랜지스터; 및 상기 제 1 도전형과 다른 제 2 도전형의 제 1 및 제 2 트랜지스터로 이루어지고,
    상기 제 1 도전형의 제 1 및 제 2 트랜지스터중의 하나는 다이오드 연결되며,
    상기 제 2 도전형의 제 1 및 제 2 트랜지스터중의 하나는 다이오드 연결되고,
    제 1 도전형의 다이오드 연결된 트랜지스터는 공급전압선과 제 2 전류경로 사이의 전류 흐름을 제어하도록 연결되고, 제 1 도전형의 다른 트랜지스터는 공급전압선과 제 1 전류경로 사이의 전류 흐름을 제어하도록 연결되며,
    제 2 도전형의 다이오드 연결된 트랜지스터는 제 2 전류경로와 회로 공통 지면 포인트와의 사이의 전류 흐름을 제어하도록 연결되고, 제 2 도전형의 다른 트랜지스터는 제 1 전류경로와 회로 공통 지면 포인트와의 사이의 전류 흐름을 제어하도록 연결되며,
    전류 제어장치는 제 1 도전형의 다른 트랜지스터와 제 2 도전형의 다른 트랜지스터 사이의 제 1 전류경로에 위치하는 것을 특징으로 하는 장치.
  20. 제 14 항에 있어서,
    상기 전류 미러는, 제 1 도전형의 제 1 및 제 2 트랜지스터; 및 상기 제 1 도전형과 다른 제 2 도전형의 제 1 및 제 2 트랜지스터로 이루어지고,
    상기 제 1 도전형의 제 1 및 제 2 트랜지스터중의 하나는 다이오드 연결되며,
    상기 제 2 도전형의 제 1 및 제 2 트랜지스터중의 하나는 다이오드 연결되고,
    제 1 도전형의 다이오드 연결된 트랜지스터는 공급전압선과 제 2 전류경로 사이의 전류 흐름을 제어하도록 연결되고, 제 1 도전형의 다른 트랜지스터는 공급전압선과 제 1 전류경로 사이의 전류 흐름을 제어하도록 연결되며,
    제 2 도전형의 다이오드 연결된 트랜지스터는 제 1 전류경로와 회로 공통 지면 포인트와의 사이의 전류 흐름을 제어하도록 연결되고, 제 2 도전형의 다른 트랜지스터는 제 2 전류경로와 회로 공통 지면 포인트와의 사이의 전류 흐름을 제어하도록 연결되며,
    전류 제어장치는 제 1 도전형의 다른 트랜지스터와 제 2 도전형의 다른 트랜지스터 사이의 제 1 전류경로에 위치하는 것을 특징으로 하는 장치.
KR10-1999-7000591A 1996-07-26 1997-07-24 저전력 시스템을 위한 전력 상승 검파기 KR100367750B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/687,763 US5781051A (en) 1996-07-26 1996-07-26 Power-up detector for low power systems
US8/687,763 1996-07-26
US08/687,763 1996-07-26

Publications (2)

Publication Number Publication Date
KR20000029534A true KR20000029534A (ko) 2000-05-25
KR100367750B1 KR100367750B1 (ko) 2003-01-10

Family

ID=24761749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7000591A KR100367750B1 (ko) 1996-07-26 1997-07-24 저전력 시스템을 위한 전력 상승 검파기

Country Status (8)

Country Link
US (1) US5781051A (ko)
EP (1) EP0914713A4 (ko)
JP (1) JP4169288B2 (ko)
KR (1) KR100367750B1 (ko)
CN (1) CN1231082A (ko)
AU (1) AU725784B2 (ko)
CA (1) CA2260867A1 (ko)
WO (1) WO1998005126A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5948085A (en) * 1996-08-08 1999-09-07 Thomson Consumer Electronics, Inc. Bus voltage detection and protection
DE19827705C1 (de) * 1998-06-22 1999-10-28 Siemens Ag Resetschaltung
US6473852B1 (en) * 1998-10-30 2002-10-29 Fairchild Semiconductor Corporation Method and circuit for performing automatic power on reset of an integrated circuit
GB9921367D0 (en) * 1999-09-09 1999-11-10 Sgs Thomson Microelectronics Level shifter
US6859762B2 (en) * 2001-07-03 2005-02-22 Mitutoyo Corporation Low voltage low power signal processing system and method for high accuracy processing of differential signal inputs from a low power measuring instrument
US6747500B2 (en) * 2001-10-19 2004-06-08 Mitutoyo Corporation Compact delay circuit for CMOS integrated circuits used in low voltage low power devices
US7199638B2 (en) * 2003-12-26 2007-04-03 Stmicroelectronics Pvt. Ltd. High speed voltage level translator
CN100435107C (zh) * 2006-02-11 2008-11-19 深圳市顶星数码网络技术有限公司 上电时序测试装置及方法
US7504870B2 (en) * 2006-04-07 2009-03-17 Stmicroelectronics, Inc. Power-on reset circuit
CN101751099B (zh) * 2008-12-18 2012-01-25 鸿富锦精密工业（深圳）有限公司 信号发生电路
US8301091B2 (en) * 2009-01-30 2012-10-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Power detector for multi-band network access
US8063674B2 (en) * 2009-02-04 2011-11-22 Qualcomm Incorporated Multiple supply-voltage power-up/down detectors
GB2469264A (en) 2009-04-03 2010-10-13 Nokia Corp Hardware reset circuit for mobile phones with a first state that blocks the reset signal and second state that allows the reset
CN103166622A (zh) * 2011-12-09 2013-06-19 上海华虹Nec电子有限公司 防止io上电过程中产生大电流的电平转换器结构
EP2608411B1 (en) * 2011-12-22 2020-03-11 Nxp B.V. Switching circuit
CN102624370B (zh) * 2012-03-29 2014-11-05 广州市广晟微电子有限公司 一种实现电压检测的装置和方法
US11456027B2 (en) * 2020-11-11 2022-09-27 Micron Technology, Inc. Suspicious activity monitoring memory system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4697097A (en) * 1986-04-12 1987-09-29 Motorola, Inc. CMOS power-on detection circuit
US5347173A (en) * 1990-07-31 1994-09-13 Texas Instruments Incorporated Dynamic memory, a power up detection circuit, and a level detection circuit
US5187389A (en) * 1991-05-03 1993-02-16 National Semiconductor Corporation Noise resistant low voltage brownout detector with shut off option
US5338984A (en) * 1991-08-29 1994-08-16 National Semiconductor Corp. Local and express diagonal busses in a configurable logic array
DE69217209T2 (de) * 1992-06-26 1997-05-15 Sgs Thomson Microelectronics Einschalt-Rücksetzschaltung mit niedrigem Ruhestromverbrauch
DE59209683D1 (de) * 1992-09-30 1999-06-02 Siemens Ag Integrierte Schaltung zur Erzeugung eines Reset-Signals
US5323067A (en) * 1993-04-14 1994-06-21 National Semiconductor Corporation Self-disabling power-up detection circuit
JP3037031B2 (ja) * 1993-08-02 2000-04-24 日本電気アイシーマイコンシステム株式会社 パワーオン信号発生回路

Also Published As

Publication number Publication date
AU725784B2 (en) 2000-10-19
JP4169288B2 (ja) 2008-10-22
CA2260867A1 (en) 1998-02-05
AU3738497A (en) 1998-02-20
WO1998005126A1 (en) 1998-02-05
EP0914713A4 (en) 2001-01-10
EP0914713A1 (en) 1999-05-12
KR100367750B1 (ko) 2003-01-10
JP2000516064A (ja) 2000-11-28
CN1231082A (zh) 1999-10-06
US5781051A (en) 1998-07-14

Similar Documents

Publication Publication Date Title
KR100301368B1 (ko) 파워온리셋회로
KR100367750B1 (ko) 저전력 시스템을 위한 전력 상승 검파기
KR930009148B1 (ko) 전원전압 조정회로
KR940003809B1 (ko) Ttl 대 cmos 입력 버퍼
US6784652B1 (en) Startup circuit for bandgap voltage reference generator
US7199623B2 (en) Method and apparatus for providing a power-on reset signal
KR960009394B1 (ko) 동적 임의 접근 메모리용 전원 회로
US5767710A (en) Power-up reset signal generating circuit for an integrated circuit
US9964975B1 (en) Semiconductor devices for sensing voltages
KR100190763B1 (ko) 차동 증폭기
JPH04351791A (ja) 半導体メモリー装置のデータ入力バッファー
US20160191041A1 (en) Circuit and Method for Power-On Reset of an Integrated Circuit
KR20040094224A (ko) 파워-온 초기화 회로 및 그를 포함하는 반도체 집적 회로장치
KR100548558B1 (ko) 반도체 장치용 내부전압 발생기
US6259280B1 (en) Class AB amplifier for use in semiconductor memory devices
US6650155B1 (en) Power-on reset circuit
US5973530A (en) Low power, high voltage-tolerant bus holder circuit in low voltage technology
US6566850B2 (en) Low-voltage, low-power bandgap reference circuit with bootstrap current
US6686783B1 (en) Power-on reset system
EP0511856A1 (en) Reference generator
US5610542A (en) Power-up detection circuit
JPH11311643A (ja) 電圧検出回路
US6097225A (en) Mixed signal circuit with analog circuits producing valid reference signals
EP0595748A1 (en) Power up detection circuits
US7372321B2 (en) Robust start-up circuit and method for on-chip self-biased voltage and/or current reference

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111202

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee