JP2000516064A - 低出力装置用電源投入検出回路 - Google Patents
低出力装置用電源投入検出回路Info
- Publication number
- JP2000516064A JP2000516064A JP10508985A JP50898598A JP2000516064A JP 2000516064 A JP2000516064 A JP 2000516064A JP 10508985 A JP10508985 A JP 10508985A JP 50898598 A JP50898598 A JP 50898598A JP 2000516064 A JP2000516064 A JP 2000516064A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- conduction type
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 35
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.供給電圧ラインの電源投入を検出する装置であって、 前記供給電圧ラインに結合された電源検出回路であって、作動電源が初期状 態に前記供給電圧ラインに供給されたときに不能信号を出力する電源検出回路 と、 前記電源検出回路を制御するように結合されたカレントミラーであって、該 カレントミラーは前記電源検出回路を不能にし、さらに、前記供給電圧ライン の電圧が所定のしきい値レベルを越えると、制御信号と所定の制御レベルを越 える出力信号とを提供するカレントミラーと、 前記不能信号によって制御され、前記カレントミラー出力信号を受け取るよ うに結合された出力回路であって、前記カレントミラー出力信号に比例する駆 動信号を提供する出力回路とを備える装置。 2.請求項1の装置において、前記カレントミラーは、 第1及び第2の電流経路であって、該カレントミラーが作動状態にある時に 、前記第1の電流経路を流れる電流が、前記第2の経路を流れる電流に比例す る第1及び第2の電流経路と、 前記第1の電流経路内に配置されていて、前記第2の電流経路内の電圧によ って制御される電流制御手段とを備える装置。 3.請求項1の装置において、前記電源遮断回路、前記カレントミラー及び前記 出力回路は、前記供給電圧ラインに制御できるように結合されており、また、 さらに、 前記出力回路に接続されていて該出力回路からの駆動信号によってイネーブ ル状態にされる出力・ドライバ/電源遮断回路であって、前記電源検出回路、 前記カレントミラー及び前記増幅器を前記供給電圧ラインから切り離し、前記 出力回路から前記駆動信号を受け取るとリセット出力信号を提供する出力・ド ライバ/電源遮断回路とを含む装置。 4.請求項1の装置において、前記電源検出回路は、 前記電圧供給ラインに結合され、前記カレントミラーからの出力信号によっ て制御されるゲート制御トランジスタであって、前記カレントミラー及び前記 増幅器内の回路より低い前記供給電圧ラインの電圧レベルで作動するような寸 法を持っており、また、前記カレントミラーからの出力信号が存在しないとき に作動し、前記カレントミラーからの出力信号が存在するときに不能にされる ゲート制御トランジスタを備える装置。 5.請求項1の装置において、前記出力回路は、 第1及び第2の電流経路であって、前記出力回路が作動状態にある時に、前 記第2の電流経路を流れる電流が、前記第1の経路を流れる電流に比例する第 1及び第2の電流経路と、 前記カレントミラーからの出力信号の関数として、前記第1の電流経路を流 れる電流を制御するように配置され、さらに、前記電源検出回路からの不能信 号によって不能にされるとともに前記カレントミラー回路からのイネーブル信 号によって作動可能状態になるように接続されている電流ゲート制御トランジ スタとを備える装置。 6.請求項3の装置において、前記カレントミラーは、 第1及び第2の電流経路であって、該カレントミラーが作動状態にある時に 、前記第1の電流経路を流れる電流が、前記第2の経路を流れる電流に比例す る第1及び第2の電流経路と、 前記第1の電流経路内に配置されていて、前記第2の電流経路内の電圧によ って制御される電流制御手段とを備える装置。 7.請求項3の装置において、前記出力・ドライバ/電源遮断回路は、 前記増幅器からのリセット駆動信号によって作動可能状態にされると前記リ セット出力信号を提供するラッチ回路と、 前記ラッチ回路の状態によって制御されて、前記リセット出力信号が存在す ると、前記カレントミラー、前記電源検出回路及び前記増幅器を前記供給電圧 ラインから切り離す切り離し回路とを備える装置。 8.請求項3の装置において、さらに、前記供給電圧ラインと、前記電源検出回 路、前記カレントミラー及び前記増幅器との間に制御可能な経路を提供する供 給電圧トランジスタを備えており、また、前記出力・ドライバ/電源遮断回路 は、 第2のインバータの入力に接続された出力を持つ第1のインバータと、 第1及び第2のフィードバックトランジスタであって、各々が前記第1のイ ンバータの出力によって制御されるように接続されており、前記第1のフィー ドバックトランジスタは、前記第2のインバータの出力と前記第1の入力との 間にフィードバック経路を提供するように接続されており、さらに、前記第2 のフィードバックトランジスタは、前記第2のインバータの出力から前記供給 電圧トランジスタへの経路を提供するように接続されていて、前記供給電圧ト ランジスタによって提供される制御可能な経路が、前記第2のフィードバック トランジスタによってフィードバックされる信号によって制御される第1及び 第2のフィードバックトランジスタとを備える装置。 9.請求項3の装置において、前記電源検出回路は、 前記電圧供給ラインに結合され、前記カレントミラーからの出力信号によっ て制御されるゲート制御トランジスタであって、前記カレントミラー及び前記 増幅器内の回路より低い前記供給電圧ラインの電圧レベルで作動するような寸 法を持っており、また、前記カレントミラーからの出力信号が存在しないとき に作動し、前記カレントミラーからの出力信号が存在するときに不能にされる ゲート制御トランジスタを備える装置。 10.請求項3の装置において、前記出力回路は、 第1及び第2の電流経路であって、前記出力回路が作動状態にある時に、前 記第2の電流経路を流れる電流が、前記第1の経路を流れる電流に比例する第 1及び第2の電流経路と、 前記カレントミラーからの出力信号の関数として、前記第1の電流経路を流 れる電流を制御するように配置され、さらに、前記電源検出回路からの不能信 号によって不能にされるとともに前記カレントミラー回路からのイネーブル信 号によって作動可能状態になるように接続されている電流ゲート制御トランジ スタとを備える装置。 11.請求項6の装置において、前記カレントミラーは、 第1の伝導の種類の第1及び第2のトランジスタであって、該第1の伝導の 種類の第1及び第2のトランジスタの一方がダイオード接続された第1の伝導 の種類の第1及び第2のトランジスタと、 前記第1の伝導の種類と異なる第2の伝導の種類の第1及び第2のトランジ スタであって、該第2の伝導の種類の第1及び第2のトランジスタの一方がダ イオード接続された第2の伝導の種類の第1及び第2のトランジスタとを備え ており、 前記第1の伝導の種類の前記ダイオード接続されたトランジスタが、前記供 給電圧ラインと前記第2の電流経路との間の電流を制御するように接続されて おり、前記第1の伝導の種類の他のトランジスタが、前記供給電圧ラインと前 記第1の電流経路との間の電流を制御するように接続されており、 前記第2の伝導の種類の前記ダイオード接続されたトランジスタが、前記第 2の電流経路と回路の共通接地点との間の電流を制御するように接続されてお り、前記第2の伝導の種類の他のトランジスタが、前記第1の電流経路と前記 回路の共通接地点との間の電流を制御するように接続されており、さらに、 前記電流制御手段が、前記第1の伝導の種類の前記他のトランジスタと前記 第2の伝導の種類の前記他のトランジスタとの間の前記第1の電流経路内に配 置されている装置。 12.請求項6の装置において、前記カレントミラーは、 第1の伝導の種類の第1及び第2のトランジスタであって、該第1の伝導の 種類の第1及び第2のトランジスタの一方がダイオード接続された第1の伝導 の種類の第1及び第2のトランジスタと、 前記第1の伝導の種類と異なる第2の伝導の種類の第1及び第2のトランジ スタであって、該第2の伝導の種類の第1及び第2のトランジスタの一方がダ イオード接続された第2の伝導の種類の第1及び第2のトランジスタとを備え ており、 前記第1の伝導の種類の前記ダイオード接続されたトランジスタが、前記供 給電圧ラインと前記第2の電流経路との間の電流を制御するように接続されて おり、前記第1の伝導の種類の他のトランジスタが、前記供給電圧ラインと前 記第1の電流経路との間の電流を制御するように接続されており、 前記第2の伝導の種類の前記ダイオード接続されたトランジスタが、前記第 1の電流経路と回路の共通接地点との間の電流を制御するように接続されてお り、前記第2の伝導の種類の他のトランジスタが、前記第2の電流経路と前記 回路の共通接地点との間の電流を制御するように接続されており、さらに、 前記電流制御手段が、前記第1の伝導の種類の前記他のトランジスタと前記 第2の伝導の種類の前記他のトランジスタとの間の前記第1の電流経路内に配 置されている装置。 13.供給電圧ラインの電源投入を検出する装置であって、 前記供給電圧ラインに制御可能に結合された電源検出回路であって、電源が 初期状態に前記供給電圧ラインに供給されたときに不能信号を出力する電源検 出回路と、 前記電源検出回路を制御するように結合されるとともに前記供給電圧ライン に制御可能に接続されたカレントミラーであって、該カレントミラーは前記電 源検出回路を不能にし、さらに、前記供給電圧ラインの電圧が所定のしきい値 レベルを越えると、所定の制御レベルを越える出力信号と制御信号とを提供値 るカレントミラーと、 前記供給電圧ラインに制御可能に接続され、前記不能信号及び前記制御信 号によって制御され、さらに、前記カレントミラーの出力信号を受け取るよう に接続される増幅器であって、前記カレントミラー出力信号に比例する駆動信 号を提供する増幅器と、 前記駆動信号によって作動可能状態にされる出力・ドライバ/電源遮断回路 であって、前記電源検出回路、前記カレントミラー及び前記増幅器を前記供給 電圧ラインから切り離し、前記増幅器から前記駆動信号を受け取るとリセット 出力信号を提供する出力・ドライバ/電源遮断回路とを備える装置。 14.請求項13の装置において、前記カレントミラーは、 第1及び第2の電流経路であって、該カレントミラーが作動状態にある時に 、前記第1の電流経路を流れる電流が、前記第2の経路を流れる電流に比例す る第1及び第2の電流経路と、 前記第1の電流経路内に配置されていて、前記第2の電流経路内の電圧によ って制御される電流制御手段とを備える装置。 15.請求項13の装置において、前記出力・ドライバ/電源遮断回路は、 前記増幅器からのリセット駆動信号によって作動可能状態にされると前記リ セット出力信号を提供するラッチ回路と、 前記ラッチ回路の状態によって制御されて、前記リセット出力信号が存在す ると、前記カレントミラー、前記電源検出回路及び前記増幅器を前記供給電圧 ラインから切り離す切り離し回路とを備える装置。 16.請求項13の装置において、さらに、前記供給電圧ラインと、前記電源検出 回路、前記カレントミラー及び前記増幅器との間に制御可能な経路を提供する 供給電圧トランジスタを備えており、また、前記出力・ドライバ/電源遮断回 路は、 第2のインバータの入力に接続された出力を持つ第1のインバータと、 第1及び第2のフィードバックトランジスタであって、各々が前記第1のイ ンバータの出力によって制御されるように接続されており、前記第1のフィー ドバックトランジスタは、前記第2のインバータの出力と前記第1の入力との 間にフィードバック経路を提供するように接続されており、さらに、前記第2 のフィードバックトランジスタは、前記第2のインバータの出力から前記供給 電圧トランジスタへの経路を提供するように接続されていて、前記供給電圧ト ランジスタによって提供される制御可能な経路が、前記第2のフィードバック トランジスタによってフィードバックされる信号によって制御される第1及び 第2のフィードバックトランジスタとを備える装置。 17.請求項13の装置において、前記電源検出回路は、 前記電圧供給ラインに結合され、前記カレントミラーからの出力信号によっ て制御されるケート制御トランジスタであって、前記カレントミラー及び前記 増幅器内の回路より低い前記供給電圧ラインの電圧レベルで作動するような寸 法を持っており、また、前記カレントミラーからの出力信号が存在しないとき に作動し、前記カレントミラーからの出力信号が存在するときに不能にされる ゲート制御トランジスタを備える装置。 18.請求項13の装置において、前記増幅器回路は、 第1及び第2の電流経路であって、前記増幅器回路が作動状態にある時に、 前記第2の電流経路を流れる電流が、前記第1の経路を流れる電流に比例する 第1及び第2の電流経路と、 前記カレントミラーからの出力信号の関数として、前記第1の電流経路を流 れる電流を制御するように配置され、さらに、前記電源検出回路からの不能信 号によって不能にされるとともに前記カレントミラー回路からのイネーブル信 号によって作動可能状態になるように接続されている電流ゲート制御トランジ スタとを備える装置。 19.請求項14の装置において、前記カレントミラーは、 第1の伝導の種類の第1及び第2のトランジスタであって、該第1の伝導の 種類の第1及び第2のトランジスタの一方がダイオード接続された第1の伝導 の種類の第1及び第2のトランジスタと、 前記第1の伝導の種類と異なる第2の伝導の種類の第1及び第2のトランジ スタであって、該第2の伝導の種類の第1及び第2のトランジスタの一方がダ イオード接続された第2の伝導の種類の第1及び第2のトランジスタとを備え ており、 前記第1の伝導の種類の前記ダイオード接続されたトランジスタが、前記供 給電圧ラインと前記第2の電流経路との間の電流を制御するように接続されて おり、前記第1の伝導の種類の他のトランジスタが、前記供給電圧ラインと前 記第1の電流経路との間の電流を制御するように接続されており、 前記第2の伝導の種類の前記ダイオード接続されたトランジスタが、前記第 2の電流経路と回路の共通接地点との間の電流を制御するように接続されてお り、前記第2の伝導の種類の他のトランジスタが、前記第1の電流経路と前記 回路の共通接地点との間の電流を制御するように接続されており、さらに、 前記電流制御手段が、前記第1の伝導の種類の前記他のトランジスタと前記 第2の伝導の種類の前記他のトランジスタとの間の前記第1の電流経路内に配 置されている装置。 20.請求項14の装置において、前記カレントミラーは、 第1の伝導の種類の第1及び第2のトランジスタであって、該第1の伝導の 種類の第1及び第2のトランジスタの一方がダイオード接続された第1の伝導の 種類の第1及び第2のトランジスタと、 前記第1の伝導の種類と異なる第2の伝導の種類の第1及び第2のトランジス タであって、該第2の伝導の種類の第1及び第2のトランジスタの一方がダイオ ード接続された第2の伝導の種類の第1及び第2のトランジスタとを備えており 、 前記第1の伝導の種類の前記ダイオード接続されたトランジスタが、前記供給 電圧ラインと前記第2の電流経路との間の電流を制御するように接続されており 、前記第1の伝導の種類の他のトランジスタが、前記供給電圧ラインと前記第1 の電流経路との間の電流を制御するように接続されており、 前記第2の伝導の種類の前記ダイオード接続されたトランジスタが、前記第1 の電流経路と回路の共通接地点との間の電流を制御するように接続されており、 前記第2の伝導の種類の他のトランジスタが、前記第2の電流経路と前記回路の 共通接地点との間の電流を制御するように接続されており、さらに、 前記電流制御手段が、前記第1の伝導の種類の前記他のトランジスタと前記第 2の伝導の種類の前記他のトランジスタとの間の前記第1の電流経路内に配置さ れている装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/687,763 US5781051A (en) | 1996-07-26 | 1996-07-26 | Power-up detector for low power systems |
US08/687,763 | 1996-07-26 | ||
PCT/US1997/013007 WO1998005126A1 (en) | 1996-07-26 | 1997-07-24 | Power-up detector for low power systems |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000516064A true JP2000516064A (ja) | 2000-11-28 |
JP4169288B2 JP4169288B2 (ja) | 2008-10-22 |
Family
ID=24761749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50898598A Expired - Fee Related JP4169288B2 (ja) | 1996-07-26 | 1997-07-24 | 低出力装置用電源投入検出回路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5781051A (ja) |
EP (1) | EP0914713A4 (ja) |
JP (1) | JP4169288B2 (ja) |
KR (1) | KR100367750B1 (ja) |
CN (1) | CN1231082A (ja) |
AU (1) | AU725784B2 (ja) |
CA (1) | CA2260867A1 (ja) |
WO (1) | WO1998005126A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5948085A (en) * | 1996-08-08 | 1999-09-07 | Thomson Consumer Electronics, Inc. | Bus voltage detection and protection |
DE19827705C1 (de) * | 1998-06-22 | 1999-10-28 | Siemens Ag | Resetschaltung |
US6473852B1 (en) * | 1998-10-30 | 2002-10-29 | Fairchild Semiconductor Corporation | Method and circuit for performing automatic power on reset of an integrated circuit |
GB9921367D0 (en) * | 1999-09-09 | 1999-11-10 | Sgs Thomson Microelectronics | Level shifter |
US6859762B2 (en) * | 2001-07-03 | 2005-02-22 | Mitutoyo Corporation | Low voltage low power signal processing system and method for high accuracy processing of differential signal inputs from a low power measuring instrument |
US6747500B2 (en) * | 2001-10-19 | 2004-06-08 | Mitutoyo Corporation | Compact delay circuit for CMOS integrated circuits used in low voltage low power devices |
US7199638B2 (en) * | 2003-12-26 | 2007-04-03 | Stmicroelectronics Pvt. Ltd. | High speed voltage level translator |
CN100435107C (zh) * | 2006-02-11 | 2008-11-19 | 深圳市顶星数码网络技术有限公司 | 上电时序测试装置及方法 |
US7504870B2 (en) * | 2006-04-07 | 2009-03-17 | Stmicroelectronics, Inc. | Power-on reset circuit |
CN101751099B (zh) * | 2008-12-18 | 2012-01-25 | 鸿富锦精密工业(深圳)有限公司 | 信号发生电路 |
US8301091B2 (en) * | 2009-01-30 | 2012-10-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Power detector for multi-band network access |
US8063674B2 (en) * | 2009-02-04 | 2011-11-22 | Qualcomm Incorporated | Multiple supply-voltage power-up/down detectors |
GB2469264A (en) | 2009-04-03 | 2010-10-13 | Nokia Corp | Hardware reset circuit for mobile phones with a first state that blocks the reset signal and second state that allows the reset |
CN103166622A (zh) * | 2011-12-09 | 2013-06-19 | 上海华虹Nec电子有限公司 | 防止io上电过程中产生大电流的电平转换器结构 |
EP2608411B1 (en) * | 2011-12-22 | 2020-03-11 | Nxp B.V. | Switching circuit |
CN102624370B (zh) * | 2012-03-29 | 2014-11-05 | 广州市广晟微电子有限公司 | 一种实现电压检测的装置和方法 |
US11456027B2 (en) * | 2020-11-11 | 2022-09-27 | Micron Technology, Inc. | Suspicious activity monitoring memory system |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4697097A (en) * | 1986-04-12 | 1987-09-29 | Motorola, Inc. | CMOS power-on detection circuit |
US5347173A (en) * | 1990-07-31 | 1994-09-13 | Texas Instruments Incorporated | Dynamic memory, a power up detection circuit, and a level detection circuit |
US5187389A (en) * | 1991-05-03 | 1993-02-16 | National Semiconductor Corporation | Noise resistant low voltage brownout detector with shut off option |
US5338984A (en) * | 1991-08-29 | 1994-08-16 | National Semiconductor Corp. | Local and express diagonal busses in a configurable logic array |
DE69217209T2 (de) * | 1992-06-26 | 1997-05-15 | Sgs Thomson Microelectronics | Einschalt-Rücksetzschaltung mit niedrigem Ruhestromverbrauch |
DE59209683D1 (de) * | 1992-09-30 | 1999-06-02 | Siemens Ag | Integrierte Schaltung zur Erzeugung eines Reset-Signals |
US5323067A (en) * | 1993-04-14 | 1994-06-21 | National Semiconductor Corporation | Self-disabling power-up detection circuit |
JP3037031B2 (ja) * | 1993-08-02 | 2000-04-24 | 日本電気アイシーマイコンシステム株式会社 | パワーオン信号発生回路 |
-
1996
- 1996-07-26 US US08/687,763 patent/US5781051A/en not_active Expired - Fee Related
-
1997
- 1997-07-24 CN CN97198114A patent/CN1231082A/zh active Pending
- 1997-07-24 JP JP50898598A patent/JP4169288B2/ja not_active Expired - Fee Related
- 1997-07-24 KR KR10-1999-7000591A patent/KR100367750B1/ko not_active IP Right Cessation
- 1997-07-24 WO PCT/US1997/013007 patent/WO1998005126A1/en not_active Application Discontinuation
- 1997-07-24 EP EP97934287A patent/EP0914713A4/en not_active Withdrawn
- 1997-07-24 CA CA002260867A patent/CA2260867A1/en not_active Abandoned
- 1997-07-24 AU AU37384/97A patent/AU725784B2/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
EP0914713A4 (en) | 2001-01-10 |
JP4169288B2 (ja) | 2008-10-22 |
CN1231082A (zh) | 1999-10-06 |
EP0914713A1 (en) | 1999-05-12 |
WO1998005126A1 (en) | 1998-02-05 |
US5781051A (en) | 1998-07-14 |
KR100367750B1 (ko) | 2003-01-10 |
KR20000029534A (ko) | 2000-05-25 |
AU3738497A (en) | 1998-02-20 |
AU725784B2 (en) | 2000-10-19 |
CA2260867A1 (en) | 1998-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100301368B1 (ko) | 파워온리셋회로 | |
JP2000516064A (ja) | 低出力装置用電源投入検出回路 | |
US7468624B2 (en) | Step-down power supply | |
US5280198A (en) | Power supply level detector | |
US6005423A (en) | Low current power-on reset circuit | |
US4812679A (en) | Power-on reset circuit | |
US5767710A (en) | Power-up reset signal generating circuit for an integrated circuit | |
US6448812B1 (en) | Pull up/pull down logic for holding a defined value during power down mode | |
US6377090B1 (en) | Power-on-reset circuit | |
WO1996025797A1 (en) | Cmos power on reset circuit | |
US5973530A (en) | Low power, high voltage-tolerant bus holder circuit in low voltage technology | |
US7321256B1 (en) | Highly reliable and zero static current start-up circuits | |
US5404096A (en) | Switchable, uninterruptible reference generator with low bias current | |
US6720755B1 (en) | Band gap reference circuit | |
US6046617A (en) | CMOS level detection circuit with hysteresis having disable/enable function and method | |
US5742155A (en) | Zero-current start-up circuit | |
US5610542A (en) | Power-up detection circuit | |
US6028458A (en) | Differential amplifier with input signal determined standby state | |
US6940335B2 (en) | Constant-voltage circuit | |
JP2818646B2 (ja) | 基準電圧源または基準電流源用の高速始動機能を備えた集積回路 | |
KR20000035101A (ko) | 전원-작동 리셋 회로 | |
US6320454B1 (en) | Low power voltage regulator circuit for use in an integrated circuit device | |
US5686848A (en) | Power-up/power-down reset circuit for low voltage interval | |
US6356114B1 (en) | High speed receiver with integrated CMOS and PECL capability | |
JP3258675B2 (ja) | 基板バイアス電圧検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080804 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |