DE10106767A1 - Spannungsdetektionsschaltung und Anhebespannungspegel-Bereitstellungsverfahren für ein Halbleiterspeicherbauelement - Google Patents
Spannungsdetektionsschaltung und Anhebespannungspegel-Bereitstellungsverfahren für ein HalbleiterspeicherbauelementInfo
- Publication number
- DE10106767A1 DE10106767A1 DE10106767A DE10106767A DE10106767A1 DE 10106767 A1 DE10106767 A1 DE 10106767A1 DE 10106767 A DE10106767 A DE 10106767A DE 10106767 A DE10106767 A DE 10106767A DE 10106767 A1 DE10106767 A1 DE 10106767A1
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- signal
- vpp
- level
- amplified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Abstract
Die Erfindung bezieht sich auf eine Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement und auf ein diesbezügliches Verfahren zur Bereitstellung eines angehobenen Spannungspegels. DOLLAR A Erfindungsgemäß sind ein erster Spannungsgenerator (100) zur Bereitstellung eines Referenzsignals, ein zweiter Spannungsgenerator (200) zur Bereitstellung eines Vergleichssignals, ein Differenzverstärker (300) zur Bereitstellung eines verstärkten Spannungssignals abhängig von der Spannungsdifferenz zwischen Referenz- und Vergleichssignal, eine an das verstärkte Signal gekoppelte Bypassschaltung (350) zur Bereitstellung eines Strompfads für das verstärkte Signal abhängig vom Vergleichssignal und ein Treiberschaltkreis (400) vorgesehen, der das verstärkte Signal empfängt und ein Spannungspegeldetektionssignal (DET) liefert. DOLLAR A Verwendung z. B. in DRAM-Halbleiterbauelementen.
Description
Die Erfindung bezieht sich auf eine Spannungsdetektionsschal
tung, insbesondere zur Erkennung eines Spannungsanhebungspe
gels in einem Halbleiterspeicherbauelement, und auf ein Ver
fahren zur Bereitstellung eines angehobenen Spannungspegels
für ein Halbleiterspeicherbauelement.
Halbleiterspeicherbauelemente hoher Kapazität, wie dynamische
Speicher mit wahlfreiem Zugriff (DRAMs), verwenden eine nied
rige Spannungsversorgung, um den Stromverbrauch zu verringern
und die Zuverlässigkeit zu erhöhen. In solchen Bauelementen
ist es wünschenswert, eine angehobene Spannung (VPP) zu ver
wenden, um die Übertragungseigenschaften bestimmter Schalt
kreise zu verbessern. Beispielsweise wird eine angehobene
Spannung VPP als Speisespannung zum Treiben von Wortleitungen
mit Spannungen höher als der niedrige Spannungspegel der nied
rigen Spannungsversorgung benutzt, um einen genauen und zuver
lässigen Betrieb von Wortleitungstreiberschaltkreisen sicher
zustellen.
Zur Erzeugung der angehobenen Spannung VPP wird in derartigen
Halbleiterspeicherbauelementen ein VPP-Generator verwendet.
Dieser beinhaltet eine Pumpschaltung, die von einem Oszillator
getrieben wird, und eine VPP-Pegeldetektionsschaltung, die den
Betrieb des Oszillators steuert. Die VPP-Pegeldetektionsschal
tung detektiert den VPP-Pegel, der normalerweise durch die Be
nutzung der VPP-Spannung festgelegt ist, und vergleicht ihn
mit einem VPP-Sollpegel. Wenn der VPP-Pegel den Sollpegel er
reicht, aktiviert die Detektionsschaltung ein Detektions
signal, das bewirkt, dass der Betrieb des Oszillators gestoppt
wird. Dies wiederum bewirkt, dass die Pumpschaltung den Pump
betrieb stoppt. Während die Pumpschaltung deaktiviert ist,
fällt der VPP-Spannungspegel ab, da die VPP-Spannung als eine
Spannungsquelle benutzt wird. Wenn der VPP-Spannungspegel un
ter den VPP-Sollpegel abfällt, deaktiviert die Detektions
schaltung das Detektionssignal, was dazu führt, dass die Pump
schaltung den Pumpbetrieb wieder aufnimmt.
Bei Verwendung einer angehobenen Spannung VPP ist es wichtig,
einen exakten Sollpegel zu bekommen, da ein gegenüber dem
Sollpegel unnötigerweise höherer oder niedrigerer VPP-Pegel in
einem erhöhten Leistungsverbrauch, einer erhöhten Bauelement
belastung und einem nicht zufriedenstellenden Transistorleis
tungsvermögen resultieren kann. Daher wird eine genaue und
stabile Detektionsschaltung benötigt.
Eine herkömmliche VPP-Pegeldetektionsschaltung eines Halblei
terspeicherbauelements ist in Fig. 1 illustriert. Wie daraus
ersichtlich, umfasst diese Detektionsschaltung einen Span
nungsgenerator 10 zur Erzeugung einer Vergleichsspannung sowie
einen Treiberschaltkreis 20 zur Detektion eines VPP-Sollpegels
und zur Erzeugung eines Spannungspegeldetektionssignals DET.
Der Spannungsgenerator 10 beinhaltet seriell geschaltete NMOS-
Transistoren 11, 12 und 13. Ein Ende des Spannungsgenerators
10 ist an eine Speisespannung VDD angekoppelt, und ein gegen
überliegendes Ende ist an eine Massespannung VSS angekoppelt.
Eine Gate-Elektrode des Transistors 12 ist mit der Versor
gungsspannung VDD verbunden, während die Gate-Elektroden der
Transistoren 11 und 13 mit der angehobenen Spannung VPP ver
bunden sind. Der Treiberschaltkreis 20 beinhaltet drei Inver
ter 21, 22 und 23. Ein Eingang des Inverters 21 ist mit einem
Knoten A verbunden. Mit den Bezeichnungen R1, R2 und R3 für
die äquivalenten Widerstandswerte des Source-Drain-Pfades der
Transistoren 11, 12 bzw. 13 lässt sich die Spannung am Knoten
A durch folgende Gleichung ausdrücken:
VA = VDD.{(R2+R3)/(R1+R2+R3)}.
Mit Anwachsen des VPP-Pegels, d. h. des Pegels der angehobenen
Spannung, verringern sich die Widerstandswerte der Transisto
ren 11 und 12, da ihre Gate-Elektroden mit der angehobenen
Spannung VPP verbunden sind. Hingegen verändert sich der Wi
derstandswert des Transistors 12 praktisch nicht, da seine Ga
te-Elektrode mit der Speisespannung VDD verbunden ist, die ei
nen speziellen festgehaltenen Wert aufweist. Mit anwachsendem
VPP-Pegel steigt folglich auch der Spannungspegel am Knoten A.
Die logische Schwellenspannung eines p-leitenden MOS(PMOS)-
oder eines n-leitenden MOS(NMOS)-Inverters ist durch dessen
Breiten/Längen-Verhältnis bestimmt. Ein Inverter beginnt, sei
nen Ausgangszustand um die logische Schwellenspannung herum zu
ändern. Wenn der Spannungspegel am Knoten A höher als der lo
gische Schwellenspannungspegel des Inverters 21 wird, wird
folglich das vom Inverter 23 abgegebene Spannungspegeldetekti
onssignal DET niedrig, so dass das Spannungspegeldetektions
signal DET den Pumpbetrieb stoppt. Wenn der Spannungspegel am
Knoten A niedriger als die logische Schwellenspannung wird,
gelangt hingegen das Spannungspegeldetektionssignal DET auf
hohen Pegel, und der Pumpbetrieb beginnt wieder. Um den Be
trieb zur Detektion des VPP-Sollpegels zu implementieren, kann
der Spannungspegel des Knotens A am VPP-Sollpegel um die logi
sche Schwellenspannung des Inverters 21 herum eingestellt wer
den, indem die Abmessungen der Transistoren 11, 12 und 13 so
wie des Inverters 21 entsprechend gesteuert werden.
Allerdings weist die herkömmliche, oben beschriebene Detekti
onsschaltung eine Anzahl von Schwierigkeiten auf. So ist diese
Detektionsschaltung unter anderem empfindlich gegenüber Pro
zess- und Temperaturschwankungen. Die Spannung am Knoten A
beim VPP-Sollpegel und die logische Schwellenspannung des In
verters 21 variieren beispielsweise mit Prozess- und Tempera
turschwankungen. Außerdem kann es sein, dass diese beiden
Spannungen durch Prozess- und Temperaturschwankungen in ver
schiedene Richtungen voneinanderweg verschoben werden, da der
Inverter 21 sowohl PMOS- als auch NMOS-Transistoren beinhal
tet, während der Spannungsgenerator 10 nur NMOS-Transistoren
enthält. Aufgrund dieser Probleme kann es sein, dass der VPP-
Sollpegel nicht exakt detektiert wird.
Veränderungen des detektierten VPP-Pegels aufgrund von Pro
zess- und Temperaturschwankungen sind während eines Testmodus
bei hoher Spannung, wie einem Einbrenntestmodus, verglichen
mit einem Normalbetriebsmodus, wie einem normalen Lese- oder
Schreibmodus, sogar noch ernstzunehmender. Ein weiteres Prob
lem während Testvorgängen bei hoher Spannung besteht darin,
dass es schwierig ist, einen für einen Testmodus bei hoher
Spannung geeigneten VPP-Sollpegel zu erhalten, da der Wider
standswert des Spannungsgenerators 10 für den Normalbetriebs
modus ausgelegt ist.
Schließlich ist die aus der Reaktion auf die Schwankung des
VPP-Pegels resultierende Spannungsverstärkung am Knoten A so
klein (ca. 0,1 bis 0,2), dass die Schwankung der logischen
Schwellenspannung aufgrund von Prozess- und Temperaturschwan
kungen den detektierten VPP-Pegel in kritischer Weise ändern
kann. Mit anderen Worten ist die aus der Reaktion auf die VPP-
Schwankung resultierende Änderung der Spannung am Knoten A im
Vergleich zur Schwankung der logischen Schwellenspannung des
Inverters 21 aufgrund von Prozess- und Temperaturschwankungen
relativ gesehen so klein, dass bei Verwendung dieser herkömm
lichen Konfiguration eventuell kein präziser Detektionsbetrieb
realisiert werden kann.
Der Erfindung liegt als technisches Problem die Bereitstellung
einer Spannungsdetektionsschaltung der eingangs genannten Art,
die eine präzise und zuverlässige Detektion eines Spannungspe
gels weitgehend unbeeinflusst von Prozess- und Temperatur
schwankungen und/oder sowohl in einem Normalbetriebsmodus als
auch in einem Testbetriebsmodus ermöglicht, und eines entspre
chenden Verfahrens zur Bereitstellung eines stabilen angehobe
nen Spannungspegels zugrunde.
Die Erfindung löst dieses Problem durch die Bereitstellung ei
ner Spannungsdetektionsschaltung mit den Merkmalen des An
spruchs 1 und eines Anhebespannungspegel-Bereitstellungsver
fahrens mit den Merkmalen des Anspruchs 13.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unter
ansprüchen angegeben.
Vorteilhafte, nachfolgend näher beschriebene Ausführungsformen
der Erfindung sowie das zu deren besserem Verständnis oben er
läuterte, herkömmliche Ausführungsbeispiel sind in den Zeich
nungen dargestellt, in denen zeigen:
Fig. 1 ein Schaltbild einer herkömmlichen Spannungsdetekti
onsschaltung,
Fig. 2 ein Schaltbild einer erfindungsgemäßen Spannungsdetek
tionsschaltung,
Fig. 3 Schaltbilder verschiedener, erfindungsgemäß verwendba
rer, diodenverschalteter MOS-Transistoren,
Fig. 4A ein Diagramm zur Veranschaulichung der Änderungen des
VPP-Sollpegels in zwei verschiedenen Betriebsarten
aufgrund von Prozess- und Temperaturschwankungen gemäß
dem Stand der Technik und
Fig. 4B ein Diagramm entsprechend Fig. 4A, jedoch für das er
findungsgemäße Ausführungsbeispiel.
Fig. 2 zeigt eine erfindungsgemäße Spannungsdetektionsschal
tung, die einen ersten Spannungsgenerator 100, einen zweiten
Spannungsgenerator 200, einen Differenzverstärker 300 und eine
Bypassschaltung 350 aufweist. Ein Ausgang des ersten Span
nungsgenerators 100 ist mit dem einen Eingang N1 des Diffe
renzverstärkers 300 verbunden. Ein Ausgang des zweiten Span
nungsgenerators 200 und ein Eingang der Bypassschaltung 350
sind mit dem anderen Eingang N2 des Differenzverstärkers 300
verbunden. Ein Ausgang der Bypassschaltung 350 ist mit dem
Ausgang N3 des Differenzverstärkers 300 verbunden. Ein Trei
berschaltkreis 400 ist ebenfalls an den Ausgang N3 des Diffe
renzverstärkers 300 gekoppelt, und ein VPP-Generator 500 ist
an einen Ausgang DET des Treiberschaltkreises 400 gekoppelt.
Der erste Spannungsgenerator 100 weist zwei Widerstände 101,
102 auf, die zwischen eine Speisespannung 1 und eine Masse
spannung 2 eingeschleift sind und eine Referenzspannung am
ersten Eingang des Differenzverstärkers in Abhängigkeit von
der Speisespannung 1 bereitstellen. In analoger Weise beinhal
tet der zweite Spannungsgenerator 200 zwei Widerstände 201,
202, die zwischen einen Pegel einer angehobenen Spannung VPP
und die Massespannung 2 eingeschleift sind, und liefert eine
Vergleichsspannung am zweiten Eingang N2 des Differenzverstär
kers 300 in Abhängigkeit von Schwankungen im Pegel der angeho
benen Spannung VPP. Der erste und der zweite Spannungsgenera
tor 100, 200 wirken als Spannungsteiler für die Speisespannung
1 bzw. die Spannung VPP.
Der Differenzverstärker 300 weist einen Widerstand 301, zwei
NMOS-Transistoren 302 und 303 sowie zwei PMOS-Transistoren 304
und 305 auf. Er ist zwischen eine Speisespannung 3 und die
Massespannung 2 eingeschleift. Der Widerstand 301 wirkt als
Stromquelle und kann alternativ durch einen MOS-Transistor
implementiert sein.
Die Speisespannung 3 kann entweder gleich der Speisespannung 1
oder von dieser verschieden sein, abhängig von Rauschbetrach
tungen. In Speicherbauelementen hoher Dichte ist es im allge
meinen wünschenswert, für das Zellenfeld eine separate Speise
spannung zu verwenden, um das Maß an Rauschen der Speisespan
nung für externe Schaltkreise zu vermindern. Beispielsweise
sind Zellenfelder häufig empfindlich für Rauschen einer Spei
sespannung und benötigen daher oft eine stabile Speisespan
nung, die von derjenigen für periphere Schaltkreise getrennt
werden kann, in denen mehr Speisespannungsrauschen auftritt.
Bevorzugt ist die Speisespannung für das Zellenfeld mit dem
ersten Spannungsgenerator 100 für die Erzeugung einer stabile
ren Referenzspannung gekoppelt. Die Speisespannung für die pe
ripheren Schaltkreise wird den übrigen erfindungsgemäßen
Schaltungskomponenten zugeführt. Wenn Rauschprobleme nicht von
Bedeutung sind, kann alternativ die Speisespannung der peri
pheren Schaltkreise auch für alle anderen Schaltkreise der Er
findung genutzt werden.
Der Differenzverstärker 300 vergleicht die Vergleichsspannung
am einen Eingang N2 mit der Referenzspannung am anderen Ein
gang N1. Die Referenzspannungen am Knoten N1 in einem Normal
betriebsmodus und einem Testmodus sowie die Vergleichsspannung
am Knoten N2 ohne die Bypassschaltung können durch folgende
Gleichungen ausgedrückt werden:
VN1normal = VDD(normal).R(102)/{R(101)+R(102)};
VN1test = VDD(test).R(102)/{R(101)+R(102)}; und
VN2 = VPP.R(202)/{R(201)+R(202)}.
Die Referenzspannung ändert sich in einem gegebenen Betriebs
modus nicht, da der Wert der Speisespannung VDD festgehalten
wird, und zwar auf 3 V im Normalbetriebsmodus und 6 V im Testmo
dus. Der Differenzverstärker 300 erzeugt ein verstärktes Dif
ferenzsignal am Ausgang N3 abhängig davon, ob die Referenz
spannung höher oder niedriger als die Vergleichsspannung ist.
Wenn die Vergleichsspannung höher als die Referenzspannung
ist, wird eine verstärkte Niedrigpegelspannung erzeugt. Wenn
die Vergleichsspannung niedriger als die Referenzspannung ist,
wird eine verstärkte Hochpegelspannung erzeugt.
Schwankungen im gewünschten VPP-Sollpegel zwischen Normalbe
triebsmodus und Testmodus sind im allgemeinen nicht direkt
proportional zu Schwankungen im Speisespannungspegel VDD zwi
schen diesen beiden Betriebsarten. Während sich beispielsweise
der Speisespannungspegel VDD von 3 V im Normalbetriebsmodus auf
6 V im Testmodus verdoppelt, verdoppelt sich der gewünschte
VPP-Sollpegel nicht. Vielmehr liegt der VPP-Sollpegel im Nor
malbetriebsmodus bei etwa 4 V, während im Testmodus ein VPP-
Sollpegel von etwa 7 V geeignet ist.
Wegen der linearen Charakteristik von Widerständen kann ein
einzelner Spannungsteiler keine geeignete Referenzspannung für
beide Betriebsarten bereitstellen. Speziell ist, wenn die Wi
derstände des die Referenzspannung erzeugenden Spannungstei
lers für den Normalbetriebsmodus ausgelegt sind, der durch
diese Widerstände aufgrund des erhöhten Pegels der Speisespan
nung VDD des Testmodus erzeugte Referenzspannungspegel vergli
chen mit einer gewünschten Referenzspannung relativ hoch. Der
detektierte VPP-Pegel kann daher im Testmodus verglichen mit
dem gewünschten VPP-Sollpegel relativ hoch sein.
Die Bypassschaltung 350 umfasst einen Transistor 352 und einen
diodenverschalteten Transistor 351, die in Reihe zwischen den
Ausgang N3 des Differenzverstärkers 300 und die Massespannung
2 eingeschleift sind. Die beiden Transistoren 351 und 352 be
sitzen in diesem Ausführungsbeispiel dieselbe Schwellenspan
nung Vt, da sie vom selben NMOS-Transistortyp sind. Eine Ga
te-Elektrode des Transistors 352 ist an den einen Eingang N2
des Differenzverstärkers 300 gekoppelt.
Die Bypassschaltung 350 dient in diesem Beispiel dazu, den de
tektierten VPP-Pegel im Testmodus mit hohem VDD zu verringern.
Sie ist in der Lage, einen geeigneten VPP-Pegel für den Test
modus über einen weiten Bereich von VDD-Pegeln bereitzustel
len. Der Unterschied zwischen den VDD-Werten im Normalbe
triebsmodus und im Testmodus kann daher als ein weiterer VDD-
Testwert benutzt werden. Speziell werden die zwei Transistoren
351 und 352, wenn der Spannungspegel am Knoten N2 in Abhängig
keit von VPP im Testmodus den doppelten Wert der Schwellen
spannung Vt des Transistors 351 erreicht, allmählich leitend
geschaltet und beginnen einen Strompfad vom Ausgang N3 des
Differenzverstärkers 300 zur Massespannung 2 bereitzustellen.
Als Ergebnis hiervon senkt die Bypassschaltung den Spannungs
pegel am Ausgang N3 des Verstärkers 300 ab. Dadurch kann ein
Detektionsbetrieb bei einem niedrigeren Referenzspannungspegel
stattfinden, und der für den Testmodus geeignete VPP-Sollpegel
kann gehalten werden.
Um zu verhindern, dass im Normalbetriebsmodus Strom über die
Bypassschaltung 350 fließt, sollte der Spannungspegel am Kno
ten N2 des VPP-Sollpegels im Normalbetriebsmodus niedriger als
das Doppelte der Schwellenspannung Vt des Transistors 351
sein. Die Werte der Widerstände 201 und 202 sollten folglich
unter Beachtung des Spannungspegels am Knoten N2 beim VPP-
Sollpegel im Normalbetriebsmodus festgelegt werden.
Der Treiberschaltkreis 400 weist zwei in Reihe geschaltete In
verter 401, 402 auf. Der Inverter 401 detektiert das verstärk
te Differenzsignal durch Vergleich desselben mit der logischen
Schwellenspannung des Inverters 401. Wenn die verstärkte Nied
rigpegelspannung am Ausgang N3 des Differenzverstärkers 300
ansteht, detektiert der Inverter 401 den niedrigen Pegel und
ändert seinen Ausgangszustand von niedrigem auf hohen Pegel.
Wenn die verstärkte Hochpegelspannung am Ausgang N3 des Ver
stärkers 300 ansteht, detektiert der Inverter 401 den hohen
Pegel und ändert seinen Ausgangszustand von hohem auf niedri
gen Pegel. Der Inverter 402 dient zur Erzeugung eines Span
nungspegeldetektionssignals DET, das einen scharfen Übergang
im Signalverlauf und einen vollen Speisespannungs(VDD)-Pegel
hub aufweist. Dies wird ermöglicht, weil der Ausgang des In
verters 401 seinen Zustand langsam ändert und sein hoher oder
niedriger Zustand nicht den vollen Pegel der Speisespannung
VDD repräsentiert, d. h. ein hoher Zustand ist niedriger als
der hohe Pegel der Speisespannung VDD und ein niedriger Zu
stand ist höher als die Massespannung. Falls erforderlich,
können zusätzliche Inverter hinzugefügt werden, um das Aus
gangssignal des Inverters 401 zu puffern.
Der VPP-Generator 500 arbeitet in Reaktion auf das DET-Signal
und weist einen herkömmlichen Oszillator und eine herkömmliche
Pumpschaltung auf. Im anfänglichen Chipbetrieb liegt die ange
hobene Spannung VPP auf niedrigem Pegel, da der Pumpbetrieb
des VPP-Generators 500 noch nicht ausreicht, zusätzlich Span
nung zu liefern. Der Vergleichsspannungspegel am Knoten N2 ist
daher niedriger als der Referenzspannungspegel am Knoten N1,
und der Ausgang N3 des Differenzverstärkers 300 sowie das DET-
Signal befinden sich folglich beide auf hohem Pegel. Der VPP-
Generator 500 setzt den Pumpbetrieb fort und hebt den VPP-
Pegel in Reaktion auf das Hochpegel-DET-Signal an. Wenn durch
den Pumpbetrieb der Anhebespannungspegel VPP den Sollpegel er
reicht hat, wird der Vergleichsspannungspegel am Knoten N2 hö
her als der Referenzspannungspegel am Knoten N1. Der Ausgang
N3 des Differenzverstärkers 300 und das DET-Signal fallen so
mit auf niedrigen Pegel, und der VPP-Generator 500 stoppt den
Pumpbetrieb in Reaktion auf den niedrigen Pegel des DET-
Signals. Wenn danach der Anhebespannungspegel VPP niedrig
wird, gelangt das DET-Signal wieder auf hohen Pegel, und der
VPP-Generator 500 nimmt den Pumpbetrieb wieder auf.
In der obigen Beschreibung wurden die meisten Betriebsvorgän
ge, die sich auf den Differenz- bzw. Abtastverstärker 300 und
den VPP-Generator bzw. die Pumpschaltung 500 beziehen, auf der
Basis des Normalbetriebsmodus erläutert. Es bleibt anzumerken,
dass der Betrieb im Testmodus demjenigen im Normalbetriebsmodus
mit der Ausnahme entspricht, dass im Testmodus der Detektions
betrieb auch dann stattfinden kann, wenn der Vergleichsspan
nungspegel niedriger als die Referenzspannung ist. Mit anderen
Worten kann im Testmodus die verstärkte Niedrigpegelspannung,
die den Zustand des DET-Signals ändern kann, durch die Bypass
schaltung 350 selbst dann erzeugt werden, wenn der Vergleichs
spannungspegel niedriger ist als die Referenzspannung.
Fig. 3 zeigt verschiedene diodenverschaltete MOS-Transistoren,
die in der Erfindung als die Widerstände verwendet werden kön
nen. Jeder Widerstand der vorliegenden Erfindung kann einen
oder mehrere diodenverschaltete MOS-Transistoren enthalten.
Wenn ein PMOS-Transistor verwendet wird, ist die Gate-Elektro
de des PMOS-Transistors mit einer Drain-Elektrode 5 verbunden,
die auf einem relativ niedrigeren Potential liegt. Wenn ein
NMOS-Transistor verwendet wird, ist die Gate-Elektrode des
NMOS-Transistors mit einer Drain-Elektrode 4 verbunden, die
auf einem relativ höheren Potential liegt.
In den Fig. 4A und 4B sind Schaubilder wiedergegeben, in denen
die Schwankung des VPP-Sollpegels in beiden Betriebsarten auf
grund von Prozess- und Temperaturschwankungen bezüglich der
Erfindung einerseits (siehe Fig. 4B) und dem Stand der Technik
andererseits (siehe Fig. 4A) dargestellt ist. Die vertikalen
Doppelpfeile repräsentieren Schwankungen des VPP-Sollpegels
aufgrund von Prozess- und Temperaturschwankungen. Wie aus den
Schaubildern ersichtlich, ist die vorliegende Erfindung in der
Lage, einen präzisen VPP-Sollpegel zu detektieren und einen
viel stabileren VPP-Sollpegel bereitzustellen als der Stand
der Technik. Speziell liefert die vorliegende Erfindung selbst
bei Vorhandensein von Prozess- und Temperaturschwankungen eine
stabile Differenzspannung für den Differenzverstärker 300, da
sich die Referenz- und die Vergleichsspannung in dieselbe
Richtung verschieben. Die Spannungen verschieben sich deshalb
in dieselbe Richtung, weil die Spannungsgeneratoren 100, 200
nur einen einzigen Typ von Widerständen enthalten. Diese Wi
derstände können entweder diodenverschaltete PMOS-Transistoren
oder durch eine andere der in Fig. 3 gezeigten weiteren Tran
sistoranordnungen repräsentiert sein.
Weiter ist anzumerken, dass die Spannungsverstärkung am Aus
gangsknoten N3 des Differenzverstärkers 300 in Reaktion auf
den VPP-Pegel so viel höher als diejenige am Knoten A beim
Stand der Technik ist, dass die Schwankung der logischen
Schwellenspannung des Inverters 401 kompensiert werden kann.
Außerdem können die für beide Betriebsarten geeigneten VPP-
Sollpegel von der im Testmodus aktivierten Bypassschaltung 350
bereitgestellt werden. Zudem können weitere VDD-Werte für
Testzwecke benutzt werden. Dementsprechend stellt die erfin
dungsgemäße Spannungsdetektionsschaltung, wie oben beschrie
ben, einen präzisen und stabilen Detektionsbetrieb unabhängig
von der Betriebsart und der Existenz von Prozess- und Tempera
turschwankungen zur Verfügung.
Claims (17)
1. Spannungsdetektionsschaltung für ein Halbleiterspeicher
bauelement,
gekennzeichnet durch
einen ersten Spannungsgenerator (100), der an eine erste Speisespannung (1) angeschlossen ist, zur Erzeugung einer Re ferenzspannung oder eines Referenzsignals,
einen zweiten Spannungsgenerator (200), der an eine zwei te Speisespannung (VPP) angeschlossen ist, zur Erzeugung einer Vergleichsspannung oder eines Vergleichssignals,
einen Differenzverstärker (300) zur Erzeugung einer ver stärkten Spannung oder eines verstärkten Signals in Abhängig keit von der Spannungsdifferenz zwischen der Referenzspannung bzw. dem Referenzsignal und der Vergleichsspannung bzw. dem Vergleichssignal,
eine an das verstärkte Ausgangssignal des Differenzver stärkers gekoppelte Bypassschaltung (350) zur Bereitstellung eines Strompfads für das verstärkte Signal in Abhängigkeit von der Vergleichsspannung bzw. dem Vergleichssignal und
einen Treiberschaltkreis (400), der die verstärkte Span nung bzw. das verstärkte Signal empfängt, zur Bereitstellung eines Spannungspegeldetektionssignals (DET).
gekennzeichnet durch
einen ersten Spannungsgenerator (100), der an eine erste Speisespannung (1) angeschlossen ist, zur Erzeugung einer Re ferenzspannung oder eines Referenzsignals,
einen zweiten Spannungsgenerator (200), der an eine zwei te Speisespannung (VPP) angeschlossen ist, zur Erzeugung einer Vergleichsspannung oder eines Vergleichssignals,
einen Differenzverstärker (300) zur Erzeugung einer ver stärkten Spannung oder eines verstärkten Signals in Abhängig keit von der Spannungsdifferenz zwischen der Referenzspannung bzw. dem Referenzsignal und der Vergleichsspannung bzw. dem Vergleichssignal,
eine an das verstärkte Ausgangssignal des Differenzver stärkers gekoppelte Bypassschaltung (350) zur Bereitstellung eines Strompfads für das verstärkte Signal in Abhängigkeit von der Vergleichsspannung bzw. dem Vergleichssignal und
einen Treiberschaltkreis (400), der die verstärkte Span nung bzw. das verstärkte Signal empfängt, zur Bereitstellung eines Spannungspegeldetektionssignals (DET).
2. Spannungsdetektionsschaltung nach Anspruch 1, weiter ge
kennzeichnet durch einen dritten Spannungsgenerator (500) zur
Erzeugung der zweiten Speisespannung (VPP) in Abhängigkeit vom
Spannungspegeldetektionssignal (DET).
3. Spannungsdetektionsschaltung nach Anspruch 1 oder 2, wei
ter dadurch gekennzeichnet, dass sie darauf ausgelegt ist, das
Spannungspegeldetektionssignal (DET) zu deaktivieren, wenn die
zweite Speisespannung (VPP) einen vorgegebenen Pegel erreicht.
4. Spannungsdetektionsschaltung nach Anspruch 2 oder 3, wei
ter dadurch gekennzeichnet, dass der dritte Spannungsgenerator
(500) die Erzeugung der zweiten Speisespannung (VPP) unter
bricht, wenn das Spannungspegeldetektionssignal (DET) deakti
viert wird.
5. Spannungsdetektionsschaltung nach einem der Ansprüche 1
bis 4, weiter dadurch gekennzeichnet, dass die zweite Speise
spannung (VPP) eine angehobene Spannung ist.
6. Spannungsdetektionsschaltung nach einem der Ansprüche 1
bis 5, weiter dadurch gekennzeichnet, dass die zweite Speise
spannung (VPP) eine relativ zur ersten Speisespannung (1) an
gehobene Spannung ist.
7. Spannungsdetektionsschaltung nach einem der Ansprüche 1
bis 6, weiter dadurch gekennzeichnet, dass der Differenzver
stärker (300) an eine dritte Speisespannung (3) angeschlossen
ist und die erste und dritte Speisespannung (1, 3) Speisespan
nungen für periphere Schaltkreise bilden, während die zweite
Speisespannung (VPP) eine demgegenüber angehobene Spannung
ist.
8. Spannungsdetektionsschaltung nach einem der Ansprüche 1
bis 6, weiter dadurch gekennzeichnet, dass der Differenzver
stärker (300) an eine dritte Speisespannung (3) angeschlossen
ist und diese eine Speisespannung für einen peripheren Schalt
kreis bildet, während die erste Speisespannung (1) eine Spei
sespannung für ein Speicherzellenfeld bildet und die zweite
Speisespannung (VPP) eine demgegenüber angehobene Spannung
ist.
9. Spannungsdetektionsschaltung nach einem der Ansprüche 1
bis 8, weiter dadurch gekennzeichnet, dass die Bypassschaltung
(350) mit der Bereitstellung des Strompfads beginnt, wenn der
Spannungspegel des Vergleichssignals einen vorgegebenen Pegel
erreicht.
10. Spannungsdetektionsschaltung nach einem der Ansprüche 1
bis 9, weiter dadurch gekennzeichnet, dass
der erste Spannungsgenerator einen ersten Widerstand (101) und einen zweiten Widerstand (102) beinhaltet, die zwischen der ersten Speisespannung (1) und einer Massespannung (2) in Reihe geschaltet sind,
der zweite Spannungsgenerator einen dritten Widerstand (201) und einen vierten Widerstand (202) beinhaltet, die zwi schen der zweiten Speisespannung (VPP) und der Massespannung (2) in Reihe geschaltet sind, und
die Bypassschaltung einen Transistor (352) und einen dio denverschalteten Transistor (351) beinhaltet, die zwischen dem verstärkten Ausgangssignal des Differenzverstärkers (300) und der Massespannung (2) in Reihe geschaltet und so konfiguriert sind, dass sie zur Bereitstellung des Strompfads in Abhängig keit vom Vergleichssignal leitend geschaltet werden, wenn der Spannungspegel des Vergleichssignals einen vorgegebenen Pegel erreicht.
der erste Spannungsgenerator einen ersten Widerstand (101) und einen zweiten Widerstand (102) beinhaltet, die zwischen der ersten Speisespannung (1) und einer Massespannung (2) in Reihe geschaltet sind,
der zweite Spannungsgenerator einen dritten Widerstand (201) und einen vierten Widerstand (202) beinhaltet, die zwi schen der zweiten Speisespannung (VPP) und der Massespannung (2) in Reihe geschaltet sind, und
die Bypassschaltung einen Transistor (352) und einen dio denverschalteten Transistor (351) beinhaltet, die zwischen dem verstärkten Ausgangssignal des Differenzverstärkers (300) und der Massespannung (2) in Reihe geschaltet und so konfiguriert sind, dass sie zur Bereitstellung des Strompfads in Abhängig keit vom Vergleichssignal leitend geschaltet werden, wenn der Spannungspegel des Vergleichssignals einen vorgegebenen Pegel erreicht.
11. Spannungsdetektionsschaltung nach Anspruch 10, weiter da
durch gekennzeichnet, dass der erste, zweite, dritte und vier
te Widerstand diodenverschaltete MOS-Transistoren desselben
Transistortyps beinhalten.
12. Spannungsdetektionsschaltung nach Anspruch 11, weiter da
durch gekennzeichnet, dass der Transistor und der diodenver
schaltete Transistor der Bypassschaltung (350) von NMOS-
Transistoren gebildet sind und der vorgegebene Pegel doppelt
so groß wie der Schwellenspannungswert einer der beiden NMOS-
Transistoren ist.
13. Verfahren zur Bereitstellung eines angehobenen Spannungs
pegels in einem Halbleiterspeicherbauelement, gekennzeichnet
durch folgende Schritte:
- - Detektieren einer Referenzspannung,
- - Detektieren einer Vergleichsspannung,
- - Verstärken der Differenz zwischen der Referenzspannung und der Vergleichsspannung zur Erzeugung eines verstärkten Differenzsignals und
- - Bereitstellen eines Strompfads für das verstärkte Diffe renzsignal in Abhängigkeit von der Vergleichsspannung.
14. Verfahren nach Anspruch 13, weiter dadurch gekennzeich
net, dass ein Spannungspegeldetektionssignal (DET) in Abhän
gigkeit vom verstärkten Differenzsignal erzeugt wird.
15. Verfahren nach Anspruch 14, weiter dadurch gekennzeich
net, dass eine Speisespannung (VPP) in Abhängigkeit vom Span
nungspegeldetektionssignal (DET) erzeugt wird.
16. Verfahren nach Anspruch 15, weiter dadurch gekennzeich
net, dass das Spannungspegeldetektionssignal (DET) deaktiviert
wird, wenn die Speisespannung (VPP) einen vorgegebenen Pegel
erreicht.
17. Verfahren nach einem der Ansprüche 13 bis 16, weiter da
durch gekennzeichnet, dass das Verstärken der Differenz zwi
schen der Referenzspannung und der Vergleichsspannung mittels
eines Differenzverstärkers (300) erfolgt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000029354A KR100351932B1 (ko) | 2000-05-30 | 2000-05-30 | 반도체 메모리 장치의 전압 감지 회로 |
KR00-29354 | 2000-05-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10106767A1 true DE10106767A1 (de) | 2001-12-13 |
DE10106767B4 DE10106767B4 (de) | 2005-02-10 |
Family
ID=19670824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10106767A Expired - Fee Related DE10106767B4 (de) | 2000-05-30 | 2001-02-09 | Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement und Verwendung |
Country Status (3)
Country | Link |
---|---|
US (1) | US6424578B2 (de) |
KR (1) | KR100351932B1 (de) |
DE (1) | DE10106767B4 (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100522836B1 (ko) * | 2000-12-29 | 2005-10-19 | 주식회사 하이닉스반도체 | 부스팅 회로 |
KR100434176B1 (ko) * | 2001-11-30 | 2004-06-04 | 주식회사 하이닉스반도체 | 전원전압 레벨 검출기 |
KR20040047173A (ko) * | 2002-11-29 | 2004-06-05 | 주식회사 하이닉스반도체 | 노이즈를 감소시킨 전압 발생장치 |
JP4274786B2 (ja) * | 2002-12-12 | 2009-06-10 | パナソニック株式会社 | 電圧発生回路 |
JP4158856B2 (ja) * | 2003-04-17 | 2008-10-01 | 松下電器産業株式会社 | 昇圧電源回路 |
US7656714B2 (en) * | 2004-11-03 | 2010-02-02 | Samsung Electronics Co., Ltd. | Bitline bias circuit and nor flash memory device including the bitline bias circuit |
KR100771870B1 (ko) | 2006-05-19 | 2007-11-01 | 삼성전자주식회사 | 반도체 메모리장치의 승압전압 검출회로 및 이를 제어하는방법 |
US7692480B2 (en) | 2008-07-06 | 2010-04-06 | International Business Machines Corporation | System to evaluate a voltage in a charge pump and associated methods |
KR20100098954A (ko) * | 2009-03-02 | 2010-09-10 | 삼성전자주식회사 | 레벨 검출기 및 이를 구비하는 전압 발생기 |
JP5385095B2 (ja) * | 2009-10-30 | 2014-01-08 | ルネサスエレクトロニクス株式会社 | 出力回路及びそれを用いた受光回路、フォトカプラ |
US9704581B2 (en) * | 2014-12-27 | 2017-07-11 | Intel Corporation | Voltage ramping detection |
US20230057051A1 (en) * | 2021-08-20 | 2023-02-23 | Semiconductor Components Industries, Llc | Self clocked low power doubling charge pump |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0594162B1 (de) * | 1992-10-22 | 1998-07-01 | United Memories, Inc. | Stromversorgung mit grossem Bereich für integrierte Schaltungen |
JP3420606B2 (ja) * | 1993-03-15 | 2003-06-30 | 株式会社東芝 | 高電圧発生装置 |
DE69312305T2 (de) * | 1993-12-28 | 1998-01-15 | Sgs Thomson Microelectronics | Spannungsbooster, insbesondere für nichtflüchtige Speicher |
KR0152905B1 (ko) * | 1994-11-15 | 1998-12-01 | 문정환 | 반도체 메모리장치의 내부전압 발생회로 |
TW404063B (en) * | 1997-02-27 | 2000-09-01 | Toshiba Corp | Semiconductor integrated circuit apparatus and semiconductor memory apparatus |
JP3690919B2 (ja) * | 1998-07-16 | 2005-08-31 | 富士通株式会社 | メモリデバイス |
-
2000
- 2000-05-30 KR KR1020000029354A patent/KR100351932B1/ko not_active IP Right Cessation
- 2000-12-22 US US09/748,350 patent/US6424578B2/en not_active Expired - Fee Related
-
2001
- 2001-02-09 DE DE10106767A patent/DE10106767B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6424578B2 (en) | 2002-07-23 |
US20010053097A1 (en) | 2001-12-20 |
DE10106767B4 (de) | 2005-02-10 |
KR20010108681A (ko) | 2001-12-08 |
KR100351932B1 (ko) | 2002-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4036973C2 (de) | Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung | |
DE4037206C2 (de) | Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung | |
DE4312239C2 (de) | Ladungspumpenschaltung insb. zur Erzeugung einer negativen Substratvorspannung oder einer positiven heraufgesetzten Speicherbetriebsspannung | |
DE4115082C2 (de) | Halbleitereinrichtung mit einer Spannungswandlerschaltung zum Umwandeln einer extern angelegten Betriebsspannung in eine vorbestimmte Spannung, insb. einer Speichereinrichtung sowie entsprechendes Betriebsverfahren für diese Halbleitereinrichtung | |
DE4331895C2 (de) | Schaltung zum Halten einer Spannung | |
DE4039524C2 (de) | Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung | |
DE3924952C2 (de) | Dynamischer Schreib-Lese-Speicher mit einer Selbstauffrischfunktion und Verfahren zum Anlegen einer Halbleitersubstratvorspannung | |
DE10220561B4 (de) | Generator für negative Spannung für ein Halbleiterspeicherbauelement | |
DE4332452A1 (de) | Schaltung und Verfahren zum Halten eines Boost-Signals | |
DE4117846A1 (de) | Integrierter halbleiterspeicher mit internem spannungsverstaerker mit geringerer abhaengigkeit von der speisespannung | |
DE4205040A1 (de) | Halbleitervorrichtung mit interner spannungsabsenkungsschaltung | |
DE4314321A1 (de) | Impulserzeugungsschaltung und Halbleiterspeichereinrichtung mit dieser Impulserzeugungsschaltung | |
DE4305864C2 (de) | Ausgabepufferschaltung | |
DE19505502A1 (de) | Spannungsgenerator für ein Halbleiterbauelement | |
DE10106407A1 (de) | Schaltung zur Erzeugung einer internen Spannung | |
DE3134434T1 (de) | Low-power battery backup circuit for semiconductor memory | |
DE3519249A1 (de) | Halbleitervorrichtung mit einer fehlerverhuetungseinrichtung | |
DE4007187A1 (de) | Integrierte halbleiterschaltungseinrichtung und betriebsverfahren dafuer | |
DE10106775B4 (de) | Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement | |
DE19654544C2 (de) | Differenzverstärker | |
DE10106767B4 (de) | Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement und Verwendung | |
DE3742492A1 (de) | Inverter und diesen verwendender wortleitungstreiber fuer einen halbleiterspeicher | |
DE10123879A1 (de) | Substratpotential-Erfassungsschaltung und Substratpotential-Erzeugungsschaltung | |
DE4342458A1 (de) | Spannungsgenerator für eine Halbleiterspeichervorrichtung | |
DE4309364C2 (de) | Halbleiterspeichervorrichtung und Betriebsverfahren dafür |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140902 |