DE4234667A1 - Spannungserzeugungseinrichtung zum erzeugen einer spannung mit konstantem pegel und betriebsverfahren dafuer - Google Patents
Spannungserzeugungseinrichtung zum erzeugen einer spannung mit konstantem pegel und betriebsverfahren dafuerInfo
- Publication number
- DE4234667A1 DE4234667A1 DE4234667A DE4234667A DE4234667A1 DE 4234667 A1 DE4234667 A1 DE 4234667A1 DE 4234667 A DE4234667 A DE 4234667A DE 4234667 A DE4234667 A DE 4234667A DE 4234667 A1 DE4234667 A1 DE 4234667A1
- Authority
- DE
- Germany
- Prior art keywords
- potential
- level
- connection
- potential source
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung betrifft eine Spannungserzeugungseinrichtung nach dem
Oberbegriff des Anspruches 1, 5, 10 oder 11 und ein Verfahren nach
dem Oberbegriff des Anspruches 19. Die Erfindung betrifft
insbesondere eine Spannungserzeugungseinrichtung, die eine Spannung
mit beliebigem Pegel bei geringer Leistungsaufnahme erzeugen kann,
und ein Betriebsverfahren dafür.
Gegenwärtig weist eine integrierte Halbleiterschaltungseinrichtung,
wie z. B. eine Halbleiterspeichereinrichtung oder eine ähnliche
Einrichtung, eine Schaltung auf, die eine vorbestimmte konstante
Spannung mindestens während einer Zeitspanne, in der ein interner
Schaltkreis der integrierten Halbleiterschaltung arbeitet, an einen
vorbestimmten Abschnitt der integrierten Halbleiterschaltkreis
einrichtung ausgibt.
Fig. 7 zeigt ein schematisches Schaltbild der Struktur eines 1/2-
Vcc-Erzeugungsschaltkreises, der ein Beispiel für eine solche
Schaltung darstellt.
Ein 1/2-Vcc-Erzeugungsschaltkreis wird allgemein in einer
Halbleiterschaltkreiseinrichtung wie z. B. einem DRAM (dynamischer
Direktzugriffsspeicher) oder einer ähnlichen Einrichtung zum
Vorladen einer Bitleitung oder einer I/O-Leitung auf ein Potential
benutzt, das gleich der Hälfte einer Versorgungsspannung Vcc
(üblicherweise 5 V) ist, um eine Elektrode eines Kondensators, der
eine Speicherzelle bildet, während der Zeitspanne, in der kein Lesen
und Schreiben von Daten ausgeführt wird, auf einem Potential zu
fixieren, das gleich der Hälfte der Versorgungsspannung ist.
Fig. 8 zeigt ein Ersatzschaltbild der Struktur einer Speicherzelle
in einem DRAM. Wie in Fig. 8 dargestellt ist, weist jede
Speicherzelle eines DRAM einen MOS-Transistor Tr, der ein mit einer
Wortleitung WL verbundenes Gate, eine mit einer Bitleitung BL
verbundene Drain und eine Source besitzt, und einen Kondensator C
auf. Eine Elektrode des Kondensators C ist mit der Source des
Transistors Tr und die andere Elektrode ist zusammen mit den
Elektroden der Kondensatoren C aller anderen (nicht dargestellten)
Speicherzellen mit einer sogenannten Zellenplatte, einem
Substratabschnitt, in dem ein Speicherzellenfeld geschaffen ist,
verbunden. Die Zellenplatte ist auf ein Potential gelegt, das gleich
der Hälfte einer Versorgungsspannung Vcc ist, um das Potential einer
Elektrode des Kondensators in jeder Speicherzelle festzulegen.
Eine Bitleitung und eine I/O-Leitung übertragen Daten der Logikwerte
"1" und "0" als Potentialanstieg (oder Potentialabfall) bzw. als
Potentialabfall (oder Potentialanstieg) an eine Schaltung oder
Signalleitung in der nächsten Stufe. Wenn die Bitleitung und I/O-
Leitung auf Vcc/2 vorgeladen werden, das ein Potential zwischen dem
Versorgungspotential Vcc und einem Massepotential von 0 V darstellt,
wird es für die Potentiale der Bitleitung und I/O-Leitung leichter,
sich entsprechend zu ändern, je nachdem, ob der gelesene Wert einen
Logikwert "0" oder "1" darstellt.
Unter Bezugnahme auf Fig. 7 werden nun Struktur und Betrieb einer
1/2-Vcc-Erzeugungsschaltung beschrieben.
Eine 1/2-Vcc-Erzeugungsschaltung weist Widerstände 1-3, die zwischen
einem Versorgungsanschluß Tcc, dem ein Versorgungspotential Vcc
zugeführt wird, und Masse GND in Reihe geschaltet sind, und einen
N-Kanal MOS-Transistor 4 sowie einen P-Kanal MOS-Transistor 5, die
zwischen dem Versorgungsanschluß Tcc und Masse GND in Reihe
geschaltet sind, auf. Die Gates der Transistoren 4 und 5 sind mit
dem Knoten zwischen den Widerständen 1 und 2 bzw. dem Knoten
zwischen den Widerständen 2 und 3 verbunden. Das Potential des
Knotens (Knoten N3) zwischen den Transistoren 4 und 5 wird als
Ausgangsspannung Vout der 1/2-Vcc-Erzeugungsschaltung benutzt.
Ein Strom fließt vom Versorgungsanschluß Tcc über die Widerstände 1-
3 zur Masse GND, wenn die Versorgungsspannung Vcc dem
Versorgungsanschluß Tcc zugeführt wird, so daß das Potential des
Knotens zwischen den Widerständen 1 und 2 gleich einem Potential,
das um den vom Widerstand 1 verursachten Spannungsabfall niedriger
als das Versorgungspotential Vcc ist, und das Potential des Knotens
zwischen den Widerständen 2 und 3 gleich einem Potential, das um den
vom Widerstand 2 verursachten Spannungsabfall niedriger als das
Potential des Knotens zwischen den Widerständen 1 und 2 ist,
ausfällt. Die Werte der jeweiligen Widerstände 1-3 werden so
eingestellt, daß das Potential des Knotens (Knoten N1) zwischen den
Widerständen 1 und 2 gleich einem Potential (Vcc/2+Vthn), das um die
Schwellenspannung Vthn des Transistors 4 höher als das Potential
Vcc/2 (die Hälfte des Versorgungspotentials Vcc) ist, und daß das
Potential des Knotens (Knoten N2) zwischen den Widerständen 2 und 3
gleich einem Potential (Vcc/2-Vthp), das um die Schwellenspannung
Vthp des Transistors 5 niedriger als das Potential Vcc/2 (die Hälfte
des Versorgungspotentials Vcc) ist, ausfällt.
Der Transistor 4 wird durchgeschaltet und führt positive Ladungen
vom Versorgungsanschluß Tcc dem Knoten N3 zu für den Fall, daß sein
Gate-Potential Vgn höher als das Potential (Vout+Vthn) liegt, das um
seine Schwellenspannung Vthn höher als das Potential Vout des
Knotens N3 ist, d. h. falls der folgende Ausdruck erfüllt wird.
Vout < Vgn - Vthn
Der Transistor 5 wird durchgeschaltet und führt negative Ladungen
von der Masse GND dem Knoten N3 zu für den Fall, daß sein Gate-
Potential Vgp niedriger als das Potential (Vout-Vthp) liegt, das um
seine Schwellenspannung Vthp niedriger als das Potential Vout des
Knotens N3 ist, d. h. falls der folgende Ausdruck erfüllt wird.
Vout < Vgp + Vthp
Daher wird für den Fall, daß die Potentiale der Knoten N1 und N2
gleich (Vcc/2+Vthn) bzw. (Vcc/2-Vthp) sind, der Transistor 4
gesperrt, während der Transistor 5 durchschaltet, wenn das Potential
Vout des Knotens N3 höher als Vcc/2 wird, so daß das Potential Vout
des Knotens N3 sinkt. Wenn das Potential Vout des Knotens N3
niedriger als Vcc/2 wird, wird Transistor 5 jedoch gesperrt, während
Transistor 4 durchschaltet, so daß das Potential des Knotens N3
steigt. Entsprechend wird das Potential Vout des Knotens N3 so
gesteuert, daß es stets gleich Vcc/2 ist, indem die Gate-Potentiale
Vgn und Vgp der Transistoren 4 und 5 auf solche Potentiale
eingestellt werden. Für den Fall, daß das Potential Vout des Knotens
N3 stabil auf Vcc/2 liegt, sind die Transistoren 4 und 5 beide
gesperrt, so daß kein Strom vom Versorgungsanschluß Tcc über die
Transistoren 4 und 5 zur Masse GND fließt.
Fig. 11 zeigt ein schematisches Schaltbild der Struktur einer
Substratvorspannungsschaltung (Substrat-Bias-Schaltung), die ein
weiteres Beispiel für eine Schaltung darstellt, die in einer
integrierten Halbleiterschaltungseinrichtung eine Spannung auf einem
vorbestimmten Pegel erzeugt.
In einer integrierten Halbleiterschaltungseinrichtung wird eine
Substratvorspannungsschaltung gebildet, um eine Fehlfunktion von
Schaltungen und eine Verschlechterung der elektrischen Eigenschaften
von Schaltungen aufgrund einer Schwankung des
Halbleitersubstratpotentials zu vermeiden.
Fig. 13 zeigt ein Beispiel der allgemeinen Struktur einer
Datenausgabeschaltung in einer integrierten
Halbleiterschaltungseinrichtung. Wie in Fig. 13 dargestellt ist,
weist die Ausgabeschaltung allgemein zwei N-Kanal MOS-Transistoren
12, 13 auf, die zwischen einem Versorgungspotentialanschluß TDD, dem
ein entsprechend dem Potentialpegel des Ein-/Ausgangssignals
vorbestimmtes Versorgungspotential VDD zugeführt wird, und Masse GND
in Reihe geschaltet sind. Potentiale V1, V2 auf zueinander
komplementären Pegeln und entsprechenden Werten, die ausgegeben werden
sollen, werden von einer (nicht dargestellten) Schaltung in einer
vorherigen Stufe an die Gates der Transistoren 12 bzw. 13 angelegt.
Der Knoten zwischen den Transistoren 12 und 13 ist als
Ausgangsanschluß der Ausgabeschaltung mit einem (nicht
dargestellten) I/O-Anschlußstift verbunden.
Entsprechend ist Transistor 13 während der Zeit, in der der
Transistor 12 durchgeschaltet ist, gesperrt, und Transistor 13 ist
während der Zeit, in der der Transistor 12 gesperrt ist,
durchgeschaltet. Daher erscheint entsprechend den
Ausgangspotentialen v1, v2 einer Schaltung in der vorherigen Stufe
das hohe Potential VDD des Versorgungsanschlusses TDD oder das
niedrige Potential Vss der Masse GND am Knoten zwischen den
Transistoren 12 und 13.
Wenn das Potential eines Halbleitersubstrats höher als das Potential
des I/O-Anschlußstiftes wird, fließt in einer solchen
Ausgabeschaltung Ladung von einem N⁺-Bereich in einen
P-Wannenbereich. Fig. 14 zeigt ein Diagramm zur Erläuterung einer
derartigen Erscheinung. Fig. 14 zeigt einen Querschnitt der Struktur
des Transistors 12 (oder 13) von Fig. 13.
Wie in Fig. 14 dargestellt ist, weist der Transistor 12 (oder 13)
N⁺-Bereiche 200 und 300, die als Drain bzw. Source gebildet sind,
auf einer P-Wanne 100, die in einem Halbleitersubstrat 1000
geschaffen ist, und eine Gate-Elektrode 400, die über dem Abschnitt
zwischen den N⁺-Bereichen 200 und 300 auf der P-Wanne 100 mit einem
dazwischen befindlichen (nicht dargestellten) Isolierfilm gebildet
ist, auf. Ein N⁺-Bereich 200 ist mit einem Versorgungsanschluß TDD
(oder Masse GND) verbunden, um ein hohes Potential TDD (oder ein
niedriges Potential Vss) zu empfangen, und der andere N⁺-Bereich 300
ist mit einem I/O-Anschlußstift verbunden. Die Gate-Elektrode 400
empfängt ein Signal v1 (oder v2) von einer Schaltung in der
vorherigen Stufe der Ausgabeschaltung.
Für den Fall, daß das Potential der P-Wanne 100 gleich 0 V oder mehr
beträgt, wird der vom N⁺-Bereich 300 und der P-Wanne 100 gebildete
PN-Übergang in einen in Vorwärtsrichtung vorgespannten Zustand
gebracht, so daß Elektronen e⁻ vom N⁺-Bereich 300 zur P-Wanne 100
fließen, wenn z. B. ein negatives Potential dem I/O-Anschlußstift
extern zugeführt wird. Wenn diese Ausgabeschaltung z. B. in einem
DRAM verwendet wird, heben die so in die P-Wanne 100 fließenden
Elektronen e⁻ die in einem Kondensator C (siehe Fig. 8) gesammelte
positive Ladung auf, so daß die in der Speicherzelle gespeicherten
Daten zerstört werden.
Um eine solche Erscheinung zu vermeiden, kann das Potential des
Halbleitersubstrats 1000, d. h. das Potential der P-Wanne 100, auf
einem vorbestimmten negativen Potential gehalten werden, so daß der
vom N⁺-Bereich 300 und der P-Wanne 100 gebildete PN-Übergang nicht
in einen in Vorwärtsrichtung vorgespannten Zustand gebracht wird.
Fig. 15 zeigt ein schematisches Schaltbild der Struktur einer
beliebigen Speicherzelle in einem DRAM.
Es wird Bezug auf Fig. 15 genommen. Wenn Daten geschrieben werden,
wird das Potential der Wortleitung WL eine vorbestimmte Zeitspanne
auf ein Potential (üblicherweise das Versorgungspotential) mit hohem
Pegel gebracht, das erheblich größer als die Schwellenspannung des
Transistors Tr ist, während das Potential der Bitleitung BL
entsprechend dem in der Speicherzelle MC zu speichernden Wert auf
einen hohen Pegel (wenn der in der Speicherzelle MC zu speichernde
Wert gleich "1" ist) oder einen niedrigen Pegel (wenn der in der
Speicherzelle MC zu speichernde Wert gleich "0" ist) gebracht wird.
Dadurch wird der Kondensator C aufgeladen oder entladen. Nachdem die
vorbestimmte Zeitspanne verstrichen ist, wird das Potential der
Wortleitung WL auf ein Potential (üblicherweise das Massepotential)
mit niedrigem Pegel gebracht, das ausreichend niedriger als die
Schwellenspannung des Transistors Tr ist, so daß die im Kondensator
C gespeicherte Ladung nicht über den Transistor Tr zur Bitleitung BL
fließt, wenn der Kondensator C aufgeladen worden ist.
Wenn Daten gelesen werden, wird das Potential der Wortleitung WL für
eine vorbestimmte Zeitspanne auf hohem Pegel fixiert, während die
Potentialänderung der Bitleitung BL erfaßt wird. Wenn im Kondensator
C Ladungen gespeichert sind, fließen während der vorbestimmten
Zeitspanne positive Ladungen vom Kondensator C über den Transistor
Tr zur Bitleitung BL, so daß das Potential der Bitleitung BL
ansteigt. Wenn im Kondensator C keine Ladungen gespeichert sind,
fließen während der vorbestimmten Zeitspanne positive Ladungen von
der Bitleitung BL über den Transistor Tr zum Kondensator C, so daß
das Potential der Bitleitung BL sinkt. Damit tritt ein
Potentialanstieg der Bitleitung BL auf, wenn in der Speicherzelle MC
der Wert "1" gespeichert ist, während ein Potentialabfall der
Bitleitung BL auftritt, wenn in der Speicherzelle MC der Wert "0"
gespeichert ist, so daß es möglich ist, die in der Speicherzelle MC
gespeicherten Werte zu unterscheiden, indem man die
Potentialänderung der Bitleitung BL erfaßt.
Während der Zeit, wenn weder ein Schreiben noch ein Lesen von Daten
ausgeführt wird, wird das Potential der Wortleitung WL auf niedrigen
Pegel gebracht, so daß der Transistor Tr sperrt und den Stromfluß
zwischen der Bitleitung BL und dem Kondensator C abschneidet. Für
den Fall, daß die Schwellenspannung des Transistors Tr zu niedrig
ist, schaltet der Transistor Tr während der Zeit, in der weder ein
Schreiben noch ein Lesen von Daten ausgeführt wird, jedoch schon bei
einem geringen Potentialanstieg der Wortleitung WL aus irgendeinem
Grund durch, so daß die im Kondensator C gespeicherte Ladung über
den Transistor Tr zur Bitleitung abfließt. Damit wird der in der
Speicherzelle MC gespeicherte Wert zerstört. Um eine solche
Erscheinung zu vermeiden, ist es notwendig, daß die
Schwellenspannung des Transistors Tr auf einen hohen Wert
eingestellt wird.
Die Beziehung zwischen der Schwellenspannung Vth des N-Kanal MOS-
Transistors (siehe Fig. 14) und der Quadratwurzel des Absolutwerts
|VSB| des Potentials VSB der P-Wanne 100, in der der N-Kanal MOS-
Transistor gebildet ist, lautet Vth = Vth0 + α(|VSB|)1/2. Vth stellt
die Schwellenspannung des N-Kanal MOS-Transistors für den Fall, daß
VSB = 0 V ist, und α eine Konstante dar. Genauer gesagt ist die
Schwellenspannung des N-Kanal MOS-Transistors größer als das
Potential des Substrats, in dem der N-Kanal MOS-Transistor gebildet
ist. Das Potential ist ein negatives Potential mit einem größeren
Absolutwert. Um die Erzeugung eines Leckstroms vom Kondensator C zur
Bitleitung BL aufgrund von Potentialschwankungen der Wortleitung WL
zu unterdrücken, kann das Halbleitersubstrat, in dem die
Speicherzelle MC gebildet ist, auf einem geeigneten negativen
Potential gehalten werden. Wie oben mit Bezugnahme auf die Fig. 13
bis 15 beschrieben worden ist, ist es erforderlich, ein
Halbleitersubstrat auf ein vorbestimmtes negatives Potential VBB
vorzuspannen, um verschiedene Nachteile zu beheben. Zu diesem Zweck
ist eine Substratvorspannungsschaltung gebildet.
Unter Bezugnahme auf die Fig. 11 und 12 werden nun Struktur und
Betrieb einer Substratvorspannungsschaltung beschrieben.
Fig. 12 zeigt ein Zeitdiagramm des Verlaufs der Steuersignale Φ1,
Φ2, die der in Fig. 11 dargestellten Substratvorspannungsschaltung
zugeführt werden.
Die Substratvorspannungsschaltung weist Inverter 5 und 9, die die
Steuersignale Φ1 und Φ2 mit entgegengesetzten Phasen, wie in Fig.
12(a) bzw. (b) gezeigt ist, empfangen, einen Kondensator 6 und einen
P-Kanal MOS-Transistor 8, die zwischen dem Ausgangsanschluß des
Inverters 5 und Masse GND in Reihe geschaltet sind, und einen
Kondensator 10 und einen P-Kanal MOS-Transistor 11, die zwischen dem
Ausgangsanschluß des Inverters 9 und Masse GND in Reihe geschaltet
sind, auf. Das Potential des Knotens (Knoten N5) zwischen
Kondensator 10 und Transistor 11 wird dem Gate des Transistors 8
zugeführt, und das Massepotential wird an das Gate des Transistors
11 angelegt.
Die Substratvorspannungsschaltung weist ferner einen P-Kanal MOS-
Transistor 7 auf, der als Diode geschaltet ist. Das Gate des
Transistors 7 ist mit dem Knoten (Knoten N4) zwischen dem
Kondensator 6 und dem Transistor 8 verbunden. Die Ausgangsspannung
des Inverters 5 wird als Back-Gate-Spannung der Transistoren 7 und 8
verwendet, und die Ausgangsspannung des Inverters 9 wird als Back-
Gate-Spannung des Transistors 11 verwendet.
Das Ausgangspotential des Transistors 7 wird als Ausgangspotential
VBB der Substratvorspannungsschaltung an ein (nicht dargestelltes)
Halbleitersubstrat angelegt.
Wenn das Potential des Steuersignals Φ2 während einer Zeitspanne, in
der das Steuersignal Φ1 auf niedrigem Pegel liegt, von einem hohen
zu einem niedrigen Pegel umgeschaltet wird (Zeitpunkt t1 in Fig.
12(b)), wird das Potential des Knotens N5 durch die Kopplung des
Kondensators 10 angehoben. Die Back-Gate-Spannung des Transistors 11
wird auf einen hohen Pegel gebracht und der Transistor 11 schaltet
durch, so daß Knoten N5 elektrisch mit der Masse GND verbunden wird.
Damit sinkt das Potential des Knotens N5. Ein solcher
Potentialabfall des Knotens N5 schaltet den Transistor 8 durch, so
daß eine positive Ladung vom Knoten N4 über den Transistor 8 zur
Masse GND abgezogen wird.
Wenn als nächstes das Potential des Treibersignals Φ1 vom niedrigen
zum hohen Pegel umgeschaltet wird (Zeitpunkt t2 in Fig. 12), wird
das Ausgangspotential des Inverters 5 auf niedrigen Pegel gebracht,
so daß Ladungen aus dem Kondensator 6 fließen. Dadurch werden
negative Ladungen vom Kondensator 6 an den Knoten N4 abgegeben, so
daß das Potential des Knotens N4 beginnt, auf einen negativen Wert
abzufallen.
Das Potential des Knotens N5 ist das Massepotential 0 V, so daß der
Transistor 8 gesperrt wird, wenn das Potential des Knotens N4
negativ wird, und der Knoten N4 von der Masse GND elektrisch
getrennt wird. Wenn das Potential des Knotens N4 gleich einem
solchen negativen Potential wird, schaltet der Transistor 7 durch.
Entsprechend werden negative Ladungen vom Kondensator 6 über den
Knoten N4 und den Transistor 7 in Abhängigkeit davon abgezogen, daß
das Treibersignal Φ1 vom niedrigen zum hohen Pegel umschaltet.
Die Zuführung negativer Ladung vom Kondensator 6 zum Knoten N4
bewirkt, daß das Potential des Knotens N4 schließlich negativ wird
(-Vcc) und denselben Absolutwert wie das Versorgungspotential
erreicht. Mit einer solchen Abführung negativer Ladungen wird das
Ausgangspotential VBB des Transistors 7 gleich einem Potential (-
Vcc+Vthp), das um die Schwellenspannung Vthp des Transistors 7 höher
als das negative Potential (-Vcc) mit demselben Absolutwert wie das
Versorgungspotential ist.
Wenn das Treibersignal Φ1 als nächstes während einer Zeitspanne, in
der das Potential des Treibersignals Φ2 niedrig ist, vom hohen Pegel
zum niedrigen Pegel umgeschaltet wird (Zeitpunkt t3 in Fig. 12),
steigt das Potential des Knotens N4 an, so daß Transistor 7 gesperrt
wird. Das bewirkt, daß der Knoten N4 vom Halbleitersubstrat
elektrisch getrennt wird.
Wenn das Treibersignal Φ2 als nächstes vom niedrigen zum hohen Pegel
umgeschaltet wird (Zeitpunkt t4 in Fig. 12), wird das
Ausgangspotential des Inverters 9 auf niedrigen Pegel gebracht, so
daß eine negative Ladung vom Kondensator 10 zum Knoten N5 fließt,
und damit das Potential des Knotens N5 negativ wird. Die Back-Gate-
Spannung des Transistors 11 wird auf niedrigen Pegel gebracht, und
Transistor 11 sperrt, so daß die vom Kondensator 10 zugeführte
negative Ladung dem Gate des Transistors 8 zugeführt wird. Das
Potential des Knotens N4 ist gleich dem Massepotential von 0 V, so
daß Transistor 8 in Abhängigkeit von der Zuführung negativer Ladung
an das Gate durchschaltet. Damit kehrt das Potential des Knotens N4
auf das Massepotential von 0 V zurück.
Durch Wiederholen des oben beschriebenen Schaltungsbetriebs gibt der
Transistor 7 ein ungefähr konstantes negatives Potential (-Vcc+Vthp)
ab, um das Halbleitersubstrat vorzuspannen.
Wie oben beschrieben worden ist, ist eine
Substratvorspannungsschaltung, die eine Spannung mit vorbestimmtem
Pegel erzeugt, in einer integrierten Halbleiterschaltungseinrichtung
im allgemeinen eine Schaltung wie z. B. eine 1/2-Vcc-
Erzeugungsschaltung (Fig. 7), bei der die Gate-Potentiale einer
Mehrzahl von in Reihe geschalteter MOS-Transistoren auf ein
geeignetes Potential eingestellt werden, das durch Spannungsteilung
erhalten wird, um die Verbindungspunkte zwischen diesen MOS-
Transistoren auf einem gewünschten Potential zu fixieren. Die
Substratvorspannungsschaltung kann auch eine Schaltung vom
Ladungspumptyp sein, wie z. B. eine Substratvorspannungsschaltung
(Fig. 11), bei der das Aufladen und Entladen eines Kondensators
abwechselnd ausgeführt wird, um eine während einer konstanten
Zeitspanne eine vorbestimmte Ladungsmenge freizusetzen und auf diese
Weise eine gewünschte Spannung zu erzeugen. Die Schaltungen mit
diesen Strukturen weisen jedoch die im folgenden beschriebenen
Probleme auf.
Unter Bezugnahme auf die Fig. 8, 9 und 10 werden die Probleme einer
Schaltung mit der oben angeführten Struktur beschrieben.
Fig. 9 zeigt einen Querschnitt der Struktur von Transistor 4 und
Fig. 10 einen Querschnitt der Struktur von Transistor 5 in Fig. 7.
Wie in Fig. 7 gezeigt ist, fließt ein Durchlaßstrom konstant vom
Versorgungsanschluß Tcc über die Widerstände 1-3 zur Masse GND, wenn
dem Versorgungsanschluß Tcc das Versorgungspotential Vcc zugeführt
wird, d. h. wenn die 1/2-Vcc-Erzeugungsschaltung arbeitet.
Entsprechend ist die Leistungsaufnahme der 1/2-Vcc-
Erzeugungsschaltung groß, und es tritt das Problem auf, eine geringe
Leistungsaufnahme zu erreichen, die gegenwärtig in vielen Bereichen
einschließlich den integrierten Halbleiterschaltungseinrichtungen
gefordert wird.
Obwohl die Schwellenspannung Vthn des Transistors 4 und die
Schwellenspannung Vthp des Transistors 5 so eingestellt sind, daß
nicht beide Transistoren 4 und 5 gleichzeitig durchschalten, gibt es
Zeiten, zu denen beide Transistoren 4 und 5 durchgeschaltet sind,
wenn sich die Schwellenspannung des Transistors 4 vom eingestellten
Wert Vthn oder die Schwellenspannung des Transistors 5 sich vom
eingestellten Wert Vthp unterscheidet, so daß ein Durchlaßstrom vom
Versorgungsanschluß Tcc über die Transistoren 4 und 5 zur Masse GND
fließt.
Wenn z. B. die Schwellenspannung des Transistor 4 geringer als der
eingestellte Wert Vthn ist, schaltet der Transistor 4 durch, selbst
wenn das Potential Vout des Knotens N3 höher als Vcc/2 ist. Wenn das
Potential Vout des Knotens N3 höher als Vcc/2 ist, schaltet
andererseits auch Transistor 5 durch. Entsprechend leiten beide
Transistoren 4 und 5, und es fließt ein Strom zwischen dem
Versorgungsanschluß Tcc und Masse GND.
Wie oben beschrieben worden ist, weist die 1/2-Vcc-
Erzeugungsschaltung auch das Problem auf, daß der Durchlaßstrom
aufgrund von Unregelmäßigkeiten in der Schwellenspannung eines MOS-
Transistors bei der Herstellung ansteigt, d. h. die Leistungsaufnahme
tendiert dazu, größer zu werden.
Um den Stromfluß zwischen den Widerständen 1 bis 3 zu vermindern,
können die Werte der Widerstände 1 bis 3 erhöht werden. Ein
Widerstandselement wird als sogenannter Diffusionswiderstand durch
Eindiffundieren von N- oder P-Störstellen in ein Halbleitersubstrat
gebildet. Der Wert eines Diffusionswiderstands wird bestimmt durch
das Verhältnis zwischen den Längen der zwei Seiten eines
(üblicherweise rechteckigen) Bereichs, in dem die Störstellen
eindiffundiert sind. Der Wert eines Widerstandselements wird größer,
wenn das Verhältnis der Länge der Seite parallel zur Fließrichtung
des Stroms zur Länge der anderen Seite senkrecht zur Fließrichtung
des Stroms zunimmt. Um die Werte der Widerstände 1 bis 3 in Fig. 7
anzuheben, muß daher die Layout-Fläche dieser Widerstände 1-3
vergrößert werden. Ein solcher Anstieg der Layout-Fläche der
Komponenten ist unvorteilhaft, weil er die Großintegration (Large
Scale-Integration) einer integrierten
Halbleiterschaltungseinrichtung verhindert.
Auch im Hinblick auf den im folgenden beschriebenen
Schaltungsbetrieb einer 1/2-Vcc-Erzeugungsschaltung ist es
schwierig, den Stromfluß zwischen den Widerständen 1 bis 3 zu
vermindern.
Es wird angenommen, daß das Potential Vout des Knotens N3 gleich
einem Potential (Vcc/2-α) wird, das aufgrund des Einflusses der
Kapazität einer Last, der das Potential Vout zugeführt wird,
geringer als das Potential (Vcc/2) ist, das ursprünglicherweise
angenommen wird. In einem solchen Fall schaltet Transistor 4 durch,
so daß ein Kanal zwischen einem N⁺-Bereich 200 und einem anderen N⁺-
Bereich 300 gebildet wird, wie in Fig. 9 dargestellt ist. Dadurch
wirkt ein (nicht dargestellter) Isolierfilm unter der Gate-Elektrode
400 als Kondensator, der das Potential des Knotens N1 an einer
Elektrode und das Potential des Kanals an der anderen Elektrode
empfängt. Das Kanalpotential liegt zwischen dem Potential des N⁺-
Bereichs 200, d. h. dem Potential Vout (Vcc/2-α) des Knotens N3, und
dem Potential des N⁺-Bereichs 300, d. h. dem Versorgungspotential
Vcc.
Wenn andererseits das Potential Vout des Knotens N3 gleich einem
Potential (Vcc/2+α) wird, das höher als das ursprünglich angenommene
Potential (Vcc/2) ist, sperrt der Transistor 4, so daß der in Fig. 9
gezeigte Kanal zwischen den N⁺-Bereichen 200 und 300 nicht gebildet
wird. Dadurch wirkt der Isolierfilm unter der Gate-Elektrode 400 als
Kondensator, der das Potential des Knotens N1 an einer Elektrode und
das Potential der P-Wanne 100 an der anderen Elektrode empfängt. Die
P-Wanne 100 wird durch eine Substratvorspannungsschaltung oder eine
ähnliche Schaltung auf z. B. ungefähr -3 V vorgespannt (wenn das
Versorgungspotential Vcc gleich 5 V ist).
Entsprechend wird die Kapazität zwischen dem Gate und der Drain des
Transistors 4 durch die Umschaltungen des Transistors aufgrund von
Schwankungen des Potentials Vout des Knotens N3 verändert, so daß
für die Kapazität zwischen dem Knoten N1 und dem Gate des
Transistors 4 ein Lade- und Entladestrom fließt. Damit schwankt das
Potential des Transistors 4 um das ursprünglich angenommene
Potential (Vcc/2+Vthn). Diese Erscheinung tritt auch im Transistor 5
auf.
Wenn das Potential Vout des Knotens N3 höher als das ursprünglich
angenommene Potential (Vcc/2) ist, wird der Transistor 5 genauer
gesagt durchgeschaltet, so daß zwischen den P⁺-Bereichen 600 und 700
ein Kanal gebildet wird, wie in Fig. 10 gezeigt ist. Dadurch wirkt
ein (nicht dargestellter) Isolierfilm unter der Gate-Elektrode 800
als Kondensator, der das Potential des Knotens N1 an einer Elektrode
und das Potential des Kanals an der anderen Elektrode empfängt. Das
Kanalpotential liegt zwischen dem Potential des P⁺-Bereichs 600,
d. h. dem Massepotential 0 V, und dem Potential des P⁺-Bereichs 700,
d. h. dem Potential (Vcc/2-α) des Knotens N3.
Wenn das Potential Vout des Knotens N3 andererseits niedriger als
das ursprünglich angenommene Potential (Vcc/2) ist, wird der
Transistor 5 gesperrt, so daß zwischen den P⁺-Bereichen 600 und 700
kein Kanal gebildet wird. Dadurch wirkt der Isolierfilm unter der
Gate-Elektrode 800 als Kondensator, der das Potential des Knotens N1
an einer Elektrode und das Potential der N-Wanne 500 an der anderen
Elektrode empfängt. Die N-Wanne 500 ist normalerweise auf ungefähr
5 V vorgespannt (wenn das Versorgungspotential Vcc gleich 5 V ist).
Entsprechend wird die Kapazität zwischen dem Gate und der Drain des
Transistors 5 durch die Umschaltungen des Transistors 5 aufgrund von
Schwankungen des Potentials Vout des Knotens N3 verändert. Daher
fließt für die Kapazität zwischen dem Gate des Transistors 5 und dem
Knoten N2 ein Lade- und Entladestrom, so daß das Potential des
Transistors 5 um das ursprünglich angenommene Potential (Vcc/2-Vthp)
schwankt.
Wenn die Gate-Potentiale der Transistoren 4 und 5 schwanken,
schwankt wie oben beschrieben auch das Potential des Knotens N3, so
daß von der 1/2-Vcc-Erzeugungsschaltung kein korrektes Potential
(Vcc/2) abgegeben wird. Um ein derartiges Problem zu vermeiden, ist
es notwendig, den Strom zu erhöhen, der vom Versorgungsanschluß Tcc
über die Widerstände 1-3 zur Masse GND fließt, so daß der Stromfluß
zwischen dem Knoten N1 und dem Gate des Transistors 4 zum Aufladen
und Entladen der Kapazität zwischen Gate und Drain des Transistors 4
und der Stromfluß zwischen dem Knoten N2 und dem Gate des
Transistors 5 zum Aufladen und Entladen der Kapazität zwischen Gate
und Drain des Transistors 5 im Vergleich zum Strom zwischen dem
Versorgungsanschluß Tcc über die Widerstände 1-3 zur Masse GND
ausreichend klein werden.
Wenn der Strom, der vom Versorgungsanschluß Tcc über die Widerstände
1-3 zur Masse GND fließt, ausreichend größer als ein solcher
Auflade- und Entladestrom ist, schwankt das Potential des Knotens N1
durch den Stromfluß vom Knoten N1 zum Gate des Transistors 4 und den
Stromfluß vom Gate des Transistors 4 zum Knoten N1 nicht so stark,
und in gleicher Weise schwankt das Potential des Knotens N2 durch
den Stromfluß vom Knoten N2 zum Gate des Transistors 5 und den
Stromfluß vom Gate des Transistors 5 zum Knoten N2 nicht so stark.
Ein Anstieg des Stromflusses vom Versorgungsanschluß Tcc zur Masse
GND, d. h. des Durchlaßstroms, führt jedoch zu einem weiteren Anstieg
der Leistungsaufnahme.
Wie oben beschrieben worden ist, weist eine
Spannungserzeugungsschaltung mit einer Struktur, wie sie von der
1/2-Vcc-Erzeugungsschaltung geliefert wird, das Problem auf, daß sie
für die Realisierung einer geringen Leistungsaufnahme und einer
Großintegration nachteilig ist.
Nun werden die Probleme der Spannungserzeugungsschaltung mit
Bezugnahme auf die in Fig. 11 gezeigte Substratvorspannungsschaltung
beschrieben.
Die Spannungserzeugungsschaltung ist so konstruiert, daß negative
Ladungen vom Kondensator 6 in einem konstanten Zyklus entladen
werden, um den diodengeschalteten MOS-Transistor 7 durchzuschalten,
der für die Zuführung der negativen Ladung an ein Halbleitersubstrat
gebildet ist. Daher ist die Ausgangsspannung VBB einer
Substratvorspannungsschaltung auf eine Spannung (-Vcc+Vthp)
begrenzt, die um die Schwellenspannung Vthp des MOS-Transistors 7
höher als eine negative Spannung mit demselben Absolutwert wie das
eines Signals zum Aufladen des Kondensators 6, d. h. höher als der
maximale Spannungspegel Vcc des Ausgangssignals vom Inverter 5 ist.
Nach der Substratvorspannungsschaltung ist es daher unmöglich, das
Halbleitersubstrat auf ein beliebiges Potential vorzuspannen.
Genauer gesagt ist es nur möglich, die Substratvorspannung durch
Verändern der Schwellenspannung Vthp des MOS-Transistors
einzustellen. Die Schwellenspannung Vthp des MOS-Transistors beträgt
nahezu 0,8 V, und sie kann selbst durch eine Einstellung der
Herstellungsbedingungen für den MOS-Transistor oder ähnliches nicht
besonders stark verändert werden. Daher wird in einer integrierten
Halbleiterschaltungseinrichtung, bei der das Versorgungspotential
Vcc z. B. gleich 5 V ist, die Substratvorspannung VBB zu etwa -4,2 V
angegeben.
In letzter Zeit ist vorgeschlagen worden, ein Versorgungspotential
Vcc von ungefähr 3 V zu benutzen, das niedriger als 5 V ist, und das
Halbleitersubstrat auf ein negatives Potential vorzuspannen, das
höher als bei den bisherigen Einrichtungen ist, um die
Betriebsgeschwindigkeit der integrierten
Halbleiterschaltungseinrichtung weiter zu vergrößern. Es ist
bekannt, daß die Betriebsgeschwindigkeit der integrierten
Halbleiterschaltungseinrichtung geringer wird, wenn das
Halbleitersubstrat auf ein niedrigeres negatives Potential
vorgespannt wird. Es ist jedoch unmöglich, die oben beschriebenen
Probleme zu vermeiden, solange das Halbleitersubstrat nicht auf ein
Potential vorgespannt ist, das bis zu einem gewissen Grad niedrig
ist.
Wenn z. B. in einer integrierten Halbleiterschaltungseinrichtung mit
einer Versorgungsspannung von 5 V die Substratvorspannung VBB auf
nahezu -4,2V erniedrigt wird, ist es schwierig, die
Betriebsgeschwindigkeit der Einrichtung weiter zu erhöhen.
Um solche Probleme zu vermeiden und auch die Betriebsgeschwindigkeit
der Einrichtung zu erhöhen, ist kürzlich vorgeschlagen worden, z. B.
die Versorgungsspannung Vcc auf etwa 3 V und die Substratvorspannung
VBB auf ungefähr 1,5 V einzustellen.
In Übereinstimmung mit der Erzeugungsschaltung für die
Substratvorspannung ist die Substratvorspannung VBB jedoch auf
-3 V+0,8 V, d. h. auf etwa -2,5 V begrenzt.
Wie oben beschrieben worden ist, ist die Ausgangsspannung der
Spannungserzeugungsschaltung nahezu vollständig durch die
Versorgungsspannung festgelegt, so daß es schwierig ist, die
Betriebsgeschwindigkeit einer integrierten
Halbleiterschaltungseinrichtung weiter zu erhöhen.
Aufgabe der Erfindung ist es, eine Spannungserzeugungseinrichtung
mit geringer Leistungsaufnahme zu schaffen. Außerdem soll eine
Spannungserzeugungseinrichtung gebildet werden, bei der
Unregelmäßigkeiten der elektrischen Eigenschaften ihrer Komponenten,
die in einem Herstellungsprozeß auftreten, die Leistungsaufnahme
nicht vergrößern. Ferner soll eine Spannungserzeugungseinrichtung
geschaffen werden, die eine Großintegration einer integrierten
Halbleiterschaltungseinrichtung nicht verhindert, wenn sie in der
integrierten Halbleiterschaltungseinrichtung verwendet wird.
Außerdem soll eine Spannungserzeugungseinrichtung gebildet werden,
bei der Schwankungen der Ausgangsspannung gemildert werden. Aufgabe
der Erfindung ist weiterhin die Schaffung einer
Spannungserzeugungseinrichtung, die für eine Erhöhung der
Betriebsgeschwindigkeit einer integrierten
Halbleiterschaltungseinrichtung vorteilhaft ist. Ferner soll eine
Spannungserzeugungseinrichtung geschaffen werden, bei der die
Ausgangsspannung auf einen beliebigen Wert eingestellt werden kann.
Außerdem soll eine Spannungserzeugungseinrichtung gebildet werden,
die für eine Großintegration vorteilhaft ist und eine Spannung mit
einem beliebigen Pegel bei geringer Leistungsaufnahme erzeugen kann.
Die Aufgabe wird gelöst durch die in Anspruch 1, 5, 10 oder 11
gekennzeichnete Einrichtung. Das Verfahren ist in Anspruch 19
gekennzeichnet. Eine erfindungsgemäße Spannungserzeugungseinrichtung
ist eine Spannungserzeugungseinrichtung zum Ausgeben einer
konstanten Spannung an eine vorbestimmte Last, die ein erstes und
ein zweites Kondensatorelement, die in Reihe geschaltet sind, eine
erste Verbindungsschaltung zum elektrischen Verbinden des Knotens
zwischen dem ersten und zweiten Kondensatorelement mit einer ersten
Potentialquelle, die ein konstantes Potential ausgibt, eine zweite
Verbindungsschaltung zum elektrischen Verbinden des Knotens mit
einer vorbestimmten Last, und eine erste und eine zweite
Verbindungssteuerschaltung zum Steuern der ersten bzw. zweiten
Verbindungsschaltung aufweist.
Das erste und zweite Kondensatorelement sind zwischen eine erste
Potentialquelle und eine zweite Potentialquelle, die ein Potential
ausgibt, das sich während eines konstanten Zyklus von einem ersten
zu einem zweiten Pegel ändert, geschaltet. Die erste
Verbindungsschaltung wird früher deaktiviert als das Umschalten des
Potentials der zweiten Potentialquelle vom ersten Pegel zum zweiten
Pegel stattfindet, und sie wird später aktiviert als das Umschalten
des Potentials der zweiten Potentialquelle vom zweiten Pegel zum
ersten Pegel stattfindet. Die zweite Verbindungsschaltung wird
später aktiviert als das Umschalten des Potentials der zweiten
Potentialquelle vom ersten Pegel zum zweiten Pegel stattfindet, und
sie wird früher deaktiviert als das Umschalten des Potentials der
zweiten Potentialquelle vom zweiten Pegel zum ersten Pegel
stattfindet.
Das erste und zweite Kondensatorelement und die erste und zweite
Verbindungsschaltung sind bevorzugterweise auf demselben
Halbleitersubstrat gebildet.
Weil die erfindungsgemäße Spannungserzeugungseinrichtung wie oben
beschrieben konstruiert ist, wird eine positive oder negative Ladung
im Verbindungspunkt zwischen dem ersten Kondensatorelement und dem
zweiten Kondensatorelement durch einen Aufladevorgang oder einen
Entladevorgang des ersten und zweiten Kondensatorelements in
Abhängigkeit vom Umschalten der zweiten Potentialquelle vom ersten
zum zweiten Pegel akkumuliert. Damit wird das Potential dieses
Verbindungspunkts gleich einem Potential, das eindeutig in
Übereinstimmung mit dem Verhältnis des Kapazitätswerts des ersten
Kondensatorelements zum Kapazitätswert des zweiten
Kondensatorelements und die Differenzspannung zwischen dem Potential
mit zweitem Pegel der zweiten Potentialquelle und dem konstanten
Potential der ersten Potentialquelle bestimmt ist. Jedesmal wenn der
Verbindungspunkt ein solches Potential annimmt, wird die im
Verbindungspunkt akkumulierte Ladung durch die aktivierte zweite
Verbindungsschaltung der vorbestimmten Last zugeführt. Entsprechend
wird der vorbestimmten Last stets das eindeutig vom Verhältnis des
Kapazitätswerts des ersten Kondensatorelements zum Kapazitätswert
des zweiten Kondensatorelements und der Differenzspannung zwischen
dem Potential mit zweitem Pegel der zweiten Potentialquelle und dem
konstanten Potential der ersten Potentialquelle bestimmte Potential
zugeführt.
Wenn das erste und zweite Kondensatorelement und die erste und
zweite Verbindungsschaltung auf demselben Substrat gebildet sind,
kann die erfindungsgemäße Spannungserzeugungseinrichtung als
Schaltung verwendet werden, die in einer integrierten
Halbleiterschaltungseinrichtung enthalten ist.
Nach einem weiteren Aspekt wird die vorliegende Erfindung auf eine
Halbleiterspeichereinrichtung angewandt, und die erfindungsgemäße
Halbleiterspeichereinrichtung weist eine Mehrzahl von
Speicherzellen, die in einer Mehrzahl von Spalten angeordnet und auf
demselben Substrat gebildet sind, eine Mehrzahl von Bitleitungen,
die entsprechend der Mehrzahl von Spalten gebildet und gemeinsam mit
allen Speicherzellen verbunden sind, die in einer entsprechenden der
Spalten angeordnet sind, eine erste und eine zweite
Ein-/Ausgangsleitung zum Übertragen von Daten von außen, die in eine der
Mehrzahl von Speicherzellen geschrieben werden sollen, und von Daten
nach außen, die aus einer der Mehrzahl von Speicherzellen gelesen
werden sollen, eine Schaltung zum Schreiben von Daten auf der ersten
und zweiten Ein-/Ausgangsleitung in eine der Mehrzahl von
Speicherzellen und zum Lesen von Daten aus einer Mehrzahl von
Speicherzellen auf die erste und zweite Ein-/Ausgangsleitung, eine
Steuerschaltung zum Steuern der Schaltung zum Schreiben und Lesen
von Daten, und eine Vorladespannung-Erzeugungsschaltung zum Erzeugen
einer konstanten Spannung zum Vorladen des Substrats, der Mehrzahl
von Bitleitungen und der ersten und zweiten Ein-/Ausgangsleitung auf
ein vorbestimmtes Potential mit positiver Polarität auf.
Die Vorladespannung-Erzeugungsschaltung weist das oben beschriebene
erste und zweite Kondensatorelement, die erste und zweite
Verbindungsschaltung und die erste und zweite
Verbindungssteuerschaltung auf. In Übereinstimmung mit diesem
Aspekt, sind die elektrisch mit dem Knoten zwischen dem ersten und
zweiten Kondensatorelement durch die zweite Verbindungsschaltung zu
verbindenden Lasten das Substrat, die Mehrzahl von Bitleitungen und
die erste und zweite Ein-/Ausgangsleitung, die Kapazität des ersten
Kondensatorelements ist gleich der Kapazität des zweiten
Kondensatorelements, der erste und zweite Pegel werden auf einen
niedrigen bzw. hohen Pegel eingestellt und die konstante Spannung
wird auf einen niedrigen Pegel gesetzt. Durch diese Konstruktion ist
es möglich, eine Halbleiterspeichereinrichtung zu realisieren, bei
der nachteilige Effekte durch die Leistungsaufnahme, die belegte
Fläche und Schwankungen im Ausgangspotential einer Schaltung zum
Vorladen von Substrat, der Mehrzahl von Bitleitungen und der ersten
und zweiten Ein-/Ausgangsleitung auf ein Potential (Vcc/2), das
gleich der Hälfte des Versorgungspotentials Vcc entsprechend einem
hohen Pegel ist, eliminiert werden.
Nach einem weiteren Aspekt weist eine erfindungsgemäße
Halbleiterspeichereinrichtung eine Mehrzahl von Speicherzellen, eine
Mehrzahl von Bitleitungen, eine erste und eine zweite
Ein-/Ausgangsleitung, eine Schaltung zum Schreiben und Lesen von Daten,
eine Steuerschaltung und eine Vorladespannung-Erzeugungsschaltung,
die oben beschrieben worden sind, sowie eine Substratvorspannungs-
Erzeugungseinrichtung, die eine negative Spannung zum Vorspannen des
Siliziumsubstrats erzeugt, auf dem mindestens die Mehrzahl von
Speicherzellen, die Mehrzahl von Bitleitungen, die erste und die
zweite Ein-/Ausgangsleitung, die Schaltung zum Schreiben und Lesen
von Daten und die Steuerschaltung gebildet sind, auf.
Die Substratvorspannung-Erzeugungsschaltung weist im wesentlichen
dieselbe Struktur wie die Vorladespannung-Erzeugungsschaltung auf.
Bei der Substratvorspannung-Erzeugungsschaltung werden jedoch der
erste Pegel und der zweite Pegel auf einen hohen bzw. niedrigen
Pegel gesetzt, und die von der zweiten Verbindungsschaltung mit dem
Knoten zwischen dem ersten Kondensatorelement und dem zweiten
Kondensatorelement zu verbindende Last ist das Halbleitersubstrat.
Durch diese Konstruktion ist es möglich, eine
Halbleiterspeichereinrichtung zu realisieren, bei der nachteilige
Effekte durch die Leistungsaufnahme, die belegte Fläche und
Schwankungen im Ausgangspotential der "Schaltung zum Vorladen" oder
der Schaltung zum Vorspannen des Halbleitersubstrats auf ein
negatives Potential wie oben beschrieben, eliminiert werden.
Bevorzugterweise empfängt diese Halbleiterspeichereinrichtung extern
ein vorbestimmtes Steuersignal, die Steuerschaltung steuert die
Schaltung zum Schreiben und Lesen von Daten in Abhängigkeit vom
vorbestimmten Steuersignal, und die erste und zweite
Verbindungssteuerschaltung der Vorladespannungs-Erzeugungsschaltung
und der Substratvorspannungs-Erzeugungsschaltung weist eine
Oszillatorschaltung mit einer konstanten Schwingungsperiode, eine
Auswahlschaltung zum Auswählen des Ausgangssignals der
Oszillatorschaltung oder des vorbestimmten Steuersignals, und eine
Erzeugungsschaltung zum Erzeugen eines ersten und zweiten Signals
zum Steuern der ersten bzw. zweiten Verbindungsschaltung in
Abhängigkeit vom Signal, das von der Auswahlschaltung ausgewählt
worden ist, auf.
Nach einem weiteren Aspekt wird die vorliegende Erfindung auf eine
allgemeine integrierte Halbleiterschaltungseinrichtung angewandt,
und die integrierte Halbleiterschaltungseinrichtung der vorliegenden
Erfindung weist eine Funktionsschaltung zum Realisieren einer
vorbestimmten Funktion und eine Substratvorspannungs-
Erzeugungsschaltung zum Erzeugen einer Spannung zum Vorspannen eines
Halbleitersubstrats, auf dem die Funktionsschaltung gebildet ist,
auf ein vorbestimmtes Potential auf.
In Übereinstimmung mit diesem Aspekt weist die Substratvorspannungs-
Erzeugungsschaltung dieselbe Struktur wie die oben beschriebene
Spannungserzeugungseinrichtung auf und wird durch die zweite
Verbindungsschaltung mit dem Halbleitersubstrat verbunden. Mit
dieser Konstruktion ist es möglich, die Eigenschaften der
Schaltungselemente oder ähnliches zufriedenstellend zu steuern,
indem das Potential des Halbleitersubstrats auf einem gewünschten
Potential gehalten wird, ohne die Leistungsaufnahme zu vergrößern.
Nach einem weiteren Aspekt, wird die vorliegende Erfindung auf ein
Betriebsverfahren für eine Spannungserzeugungseinrichtung zum
Erzeugen einer konstanten Spannung, die an eine vorbestimmte Last
angelegt werden soll, angewandt. Die Spannungserzeugungseinrichtung
weist eine erste und eine zweite Kondensatoreinrichtung, die in
Reihe geschaltet sind und zwischen eine erste Potentialquelle, die
ein erstes Potential ausgibt, und eine zweite Potentialquelle, die
ein Potential ausgibt, das sich in einem konstanten Zyklus von einem
ersten Pegel zu einem zweiten Pegel ändert, gekoppelt sind, auf. Das
Betriebsverfahren weist die Schritte elektrisches Trennen des
Knotens zwischen dem ersten Kondensatorelement und dem zweiten
Kondensatorelement von der ersten Potentialquelle früher als das
Umschalten des Potentials der zweiten Potentialquelle vom ersten
Pegel zum zweiten Pegel erfolgt, elektrisches Verbinden des Knotens
mit der ersten Potentialquelle später als das Umschalten des
Potentials der zweiten Potentialquelle vom zweiten Pegel zum ersten
Pegel erfolgt, elektrisches Verbinden des Knotens mit der
vorbestimmten Last später als das Umschalten des Potentials der
zweiten Potentialquelle vom ersten Pegel zum zweiten Pegel erfolgt,
und elektrisches Trennen des Knotens von der vorbestimmten Last
früher als das Umschalten des Potentials der zweiten Potentialquelle
vom zweiten Pegel zum ersten Pegel erfolgt, auf.
Wie oben beschrieben worden ist, ist es nach der vorliegenden
Erfindung möglich, eine Spannungserzeugungseinrichtung zu erhalten,
die ein beliebiges Potential mit geringer Leistungsaufnahme erzeugen
kann. Wenn die erfindungsgemäße Spannungserzeugungseinrichtung z. B.
auf eine 1/2-Vcc-Erzeugungsschaltung angewandt wird, die in einer
integrierten Halbleiterschaltungseinrichtung enthalten ist, ist es
möglich, die Leistungsaufnahme der integrierten
Halbleiterschaltungseinrichtung und die von der 1/2-Vcc-
Erzeugungsschaltung belegte Fläche zu reduzieren.
Wenn die erfindungsgemäße Spannungserzeugungseinrichtung auf eine
Substratvorspannungsschaltung angewandt wird, die in einer
integrierten Halbleiterschaltungseinrichtung enthalten ist, ist es
möglich, das Halbleitersubstrat auf ein gewünschtes Potential
vorzuladen, so daß es auch möglich ist, die Betriebsgeschwindigkeit
der integrierten Halbleiterschaltungseinrichtung weiter zu
verbessern.
Entsprechend ist es durch Verwenden der erfindungsgemäßen
Spannungserzeugungseinrichtung möglich, die Leistungsaufnahme weiter
zu vermindern und die Betriebsgeschwindigkeit einer elektronischen
Schaltungseinrichtung weiter zu verbessern.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus
der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von
den Figuren zeigen:
Fig. 1 ein schematisches Blockschaltbild der Gesamtkonfiguration
eines DRAM nach einer Ausführungsform der Erfindung;
Fig. 2 ein schematisches Schaltbild der Struktur einer
1/2-Vcc-Erzeugungsschaltung von Fig. 1;
Fig. 3 ein Zeitdiagramm des Signalverlaufs der Treibersignale
Φ1-Φ3, die der 1/2-Vcc-Erzeugungsschaltung von Fig. 2
zugeführt werden;
Fig. 4 ein schematisches Blockschaltbild der Gesamtkonfiguration
eines DRAM nach einer weiteren Ausführungsform der
Erfindung;
Fig. 5 ein schematisches Schaltbild der Struktur einer
Substratvorspannungsschaltung von Fig. 4;
Fig. 6 ein Zeitdiagramm des Signalverlaufs der Treibersignale
Φ4-Φ6, die der Substratvorspannungsschaltung von Fig. 5
zugeführt werden;
Fig. 7 ein Schaltbild der Struktur einer 1/2-Vcc-Erzeugungs
schaltung;
Fig. 8 ein Schaltbild der Struktur einer Speicherzelle in einem
DRAM;
Fig. 9 einen Querschnitt der Struktur des N-Kanal MOS-Transistors
4 von Fig. 7;
Fig. 10 einen Querschnitt der Struktur des P-Kanal MOS-Transistors
5 von Fig. 7;
Fig. 11 ein Schaltbild der Struktur einer Substratvorspannungs
schaltung;
Fig. 12 ein Zeitdiagramm des Signalverlaufs der Treibersignale
Φ1, Φ2, die der Substratvorspannungsschaltung von Fig. 11
zugeführt werden;
Fig. 13 ein Schaltbild, das die allgemeine Struktur einer
Ausgabeschaltung in einer Halbleiterspeichereinrichtung
oder einer ähnlichen Einrichtung darstellt;
Fig. 14 einen Querschnitt zur Erläuterung eines Beispiels für
Probleme, die auftreten, wenn ein Halbleitersubstrat nicht
auf ein negatives Potential vorgespannt ist; und
Fig. 15 ein Schaltbild zur Erläuterung eines weiteren Beispiels
für Probleme, die auftreten, wenn ein Halbleitersubstrat
nicht auf ein negatives Potential vorgespannt ist.
Fig. 1 ist ein schematisches Blockschaltbild der Gesamtkonfiguration
eines DRAM nach einer Ausführungsform der Erfindung. Bei dieser
Ausführungsform wird eine erfindungsgemäße
Spannungserzeugungsschaltung als 1/2-Vcc-Erzeugungsschaltung
verwendet.
Ein Speicherzellenfeld 1000 weist eine Mehrzahl von Speicherzellen
MC auf, die in einer Mehrzahl von Zeilen und einer Mehrzahl von
Spalten angeordnet sind und jeweils die in Fig. 8 dargestellte
Struktur besitzen. Die in derselben Zeile angeordneten
Speicherzellen MC sind mit derselben Wortleitung WL und die in
derselben Spalte angeordneten Speicherzellen MC mit derselben
Bitleitung BL verbunden. Jede Bitleitung BL ist über einen
Vorladesteuertransistor TRP mit einer 1/2-Vcc-Erzeugungsschaltung
6000 verbunden. Die Ausgangsspannung der 1/2-Vcc-Erzeugungsschaltung
6000 wird an eine Zellenplatte, die gemeinsam mit einer Elektrode
des Kondensators C aller Speicherzellen MC verbunden ist, an alle
Vorladetransistoren TRP und eine I/O-Leitungsklemmschaltung 4000
angelegt.
Alle Vorladetransistoren TRP werden zusammen vom Steuerschaltkreis
1600 gesteuert und in einen Durchlaßzustand gebracht, um die
Ausgangsspannung von der 1/2-Vcc-Erzeugungsschaltung 6000 während
der Zeitspanne, in der weder ein Schreiben noch ein Lesen von Daten
ausgeführt wird, an eine entsprechende der Bitleitungen BL
anzulegen. Das bewirkt, daß jede Bitleitung BL in dieser Zeit auf
ein Potential (Vcc/2) vorgeladen wird, das halb so groß wie das
Versorgungspotential ist.
Die I/O-Leitungsklemmschaltung 4000 klemmt die Potentiale der zwei
I/O-Leitungen IO1, IO2, die beim Lesen und Schreiben von Daten
zueinander komplementäre Signale entsprechend den Daten übertragen,
mit der Ausgangsspannung der 1/2-Vcc-Erzeugungsschaltung 6000
während einer Zeitspanne fest, in der weder ein Lesen noch ein Schreiben
von Daten ausgeführt wird. Dadurch werden die I/O-Leitungen IO1, IO2
während einer Zeitspanne, in der weder ein Lesen noch ein Schreiben
von Daten ausgeführt wird, auf ein Potential Vcc/2 vorgeladen, das
gleich der Hälfte des Versorgungspotentials Vcc ist.
Ein Adreßpuffer 1500 puffert ein extern zugeführtes Adreßsignal und
legt es an einen Zeilendekoder 2000 und einen Spaltendekoder 3000
an.
Der Zeilendekoder 2000 dekodiert das angelegte Adreßsignal und
sorgt dafür, daß nur eine der Wortleitungen WL beim Lesen und
Schreiben von Daten das Potential mit hohem Pegel erreicht. Das
ermöglicht ein Schreiben von Daten in die Speicherzellen MC einer
Zeile, die mit der einen Wortleitung verbunden sind, oder ein Lesen
von Daten aus ihnen.
Beim Datenlesen verstärkt ein Leseverstärker 3500 die
Potentialänderung der jeweiligen Bitleitung.
Beim Datenlesen überträgt der Spaltendekoder 3000 zueinander
komplementäre Signale in Übereinstimmung mit einem Signal aus den
vom Leseverstärker 3500 verstärkten Signalen, das von einer der
Bitleitungen BL in Abhängigkeit vom angelegten Adreßsignal erhalten
wird, zu den Ein-/Ausgangsleitungen IO1 und IO2. Beim Datenschreiben
legt der Spaltendekoder 3000 eine Spannung mit einem Pegel
entsprechend den Potentialen der I/O-Leitungen IO1 und IO2 an eine
der Bitleitungen BL in Abhängigkeit vom zugeführten Adreßsignal an.
Beim Datenschreiben zwingt die Ein-/Ausgabeschaltung 5000 die I/O-
Leitungen IO1 und IO2 auf zueinander komplementäre Potentiale
entsprechend den externen Daten. Beim Datenlesen gibt die
Ein-/Ausgabeschaltung 5000 Daten entsprechend den zueinander
komplementären Potentialen der I/O-Leitungen IO1 und IO2 nach außen
ab.
Die Steuerschaltung 1600 steuert den Betrieb dieser Schaltungen in
Abhängigkeit von einem externen Steuersignal, wie z. B. einem
Zeilenadreß-Abtastsignal RAS oder ähnlichem.
Der Betrieb der 1/2-Vcc-Erzeugungsschaltung 6000 wird bei dieser
Ausführungsform von drei Treibersignalen Φ1-Φ3 gesteuert.
Fig. 2 zeigt das Schaltbild einer Struktur der 1/2-Vcc-
Erzeugungsschaltung 6000. Fig. 3 ist ein Zeitdiagramm, das
Potentialänderungen der Treibersignale Φ1-Φ3 während einer
Zeitspanne darstellt, in der die 1/2-Vcc-Erzeugungsschaltung 6000
arbeiten sollte.
Unter Bezugnahme auf die Fig. 2 und 3 werden nun Struktur und
Betrieb der 1/2-Vcc-Erzeugungsschaltung 6000 nach dieser
Ausführungsform beschrieben.
Die 1/2-Vcc-Erzeugungsschaltung weist einen Inverter 10 zum
Invertieren des Treibersignals Φ1, zwei Kondensatoren 20, 30, die
zwischen dem Ausgangsanschluß des Inverters 10 und Masse GND in
Reihe geschaltet sind, einen Inverter 40 zum Invertieren des
Treibersignals Φ2 und einen Inverter 50 zum Invertieren des
Treibersignals Φ3 auf.
Diese 1/2-Vcc-Erzeugungsschaltung weist ferner einen P-Kanal MOS-
Transistor 60 und einen N-Kanal MOS-Transistor 70, die zwischen dem
Knoten (Knoten N6) der Kondensatoren 20 und 30 und Masse parallel
geschaltet sind, und einen P-Kanal MOS-Transistor 80 und einen N-
Kanal MOS-Transistor 90, die zwischen dem Knoten N6 und dem
Ausgangsanschluß (einem Knoten N7) der 1/2-Vcc-Erzeugungsschaltung
parallel geschaltet sind, auf. Das Treibersignal Φ2 und das
Ausgangssignal des Inverters 40 werden den Gates der Transistoren 60
bzw. 70 zugeführt. Das Treibersignal Φ3 und das Ausgangssignal des
Inverters 50 werden den Gates der Transistoren 80 bzw. 90 zugeführt.
Während einer Zeitspanne, in der die 1/2-Vcc-Erzeugungsschaltung
nicht arbeiten sollte (diese Zeitspanne wird im folgenden als
Wartezeit bezeichnet), sind die Treibersignale Φ1, Φ2 und Φ3 auf ein
Versorgungspotential Vcc entsprechend einem hohen Pegel, ein
Massepotential von 0 V entsprechend einem niedrigen Pegel bzw. ein
Potential Vcc des hohen Pegels gelegt, wie in den Fig. 3(a), (b) und
(c) dargestellt ist.
Entsprechend sind während der Wartezeit die Transistoren 60 und 70
beide durchgeschaltet, um den Knoten N6 auf Masse zu legen, und die
Transistoren 80 und 90 sind beide gesperrt, um den Knoten N6 vom
Ausgangsanschluß N7 zu trennen. Während dieser Zeitspanne befindet
sich ferner das Ausgangspotential des Inverters 10 auf einem
niedrigen Pegel, so daß weder der Kondensator 20 noch der
Kondensator 30 aufgeladen wird.
Während einer Zeitspanne, in der die 1/2-Vcc-Erzeugungsschaltung
arbeiten sollte (diese Zeitspanne wird im folgenden als Betriebszeit
bezeichnet), steigt zuerst das Treibersignal Φ2 auf den hohen Pegel
an (Fig. 3(b)). Das bewirkt, daß die Transistoren 60 und 70 beide
sperren, um den Knoten N6 elektrisch von der Masse GND zu trennen
und in einen schwebenden Zustand zu bringen.
Als nächstes fällt das Treibersignal Φ1 auf den niedrigen Pegel ab.
Das bewirkt, daß das Ausgangspotential des Inverters 10 einen hohen
Pegel erreicht, so daß die Kondensatoren 20 und 30 geladen werden,
und das Potential des Knotens N6 gleich einem Potential wird, das
vom Verhältnis der Kapazität des Kondensators 20 zur Kapazität des
Kondensators 30 bestimmt wird.
Für den Fall, daß einer Reihenschaltung einer Mehrzahl von
Kondensatoren eine bestimmte Spannung V zugeführt wird, wobei ein
Ende der Reihenschaltung auf Masse liegt und die Kapazität der
Mehrzahl von Kondensatoren durch C1, C2, . . . , Cn ausgedrückt wird,
wird ausgehend vom Kondensator auf der Seite nahe der Masse das
Potential des Verbindungspunkts zwischen dem j-ten Kondensator und
dem (j+1)-ten Kondensator durch folgenden Ausdruck angegeben (j<n).
V(C1+C2+ . . . +Cj)/(C1+C2+ . . . +Cn).
Wenn die Kapazität der Kondensatoren 20 und 30 durch C20 bzw. C30
ausgedrückt wird, ist das Potential des Knotens N6 entsprechend
durch folgenden Ausdruck gegeben.
Vcc*C30/(C20+C30).
Bei dieser Ausführungsform werden die Kapazität C20 des Kondensators
20 und die Kapazität C30 des Kondensators 30 gleich gemacht, so daß
der Wert des oben angeführten Ausdrucks gleich Vcc/2 ist.
Dann nimmt das Treibersignal Φ3 (Fig. 3(c)) einen niedrigen Pegel
an. Das bewirkt, daß die Transistoren 80 und 90 beide durchschalten
und den Knoten N6 elektrisch mit dem Ausgangsanschluß N7 verbinden.
Damit wird die im Knoten N6 akkumulierte Ladung dem Knoten N7
zugeführt, und das Potential des Knotens N6 bevor die Transistoren
80 und 90 durchgeschaltet worden sind, d. h. Vcc/2, erscheint am
Knoten N7. Genauer gesagt wird von der 1/2-Vcc-Erzeugungsschaltung
das Potential Vcc/2 der Zellenplatte, dem Vorladesteuertransistor
TRP und der I/O-Leitungsklemmschaltung zugeführt (siehe Fig. 1).
Dann kehrt das Treibersignal Φ3 zum hohen Pegel zurück. Dadurch
werden die beiden Transistoren 80 und 90 gesperrt, so daß der Knoten N6
erneut einen schwebenden Zustand einnimmt.
Dann kehrt das Treibersignal Φ1 zum hohen Pegel zurück. Dadurch
nimmt das Ausgangspotential des Inverters 10 einen niedrigen Pegel
an, so daß die Kondensatoren 20 und 30 beide entladen werden.
Anschließend kehrt das Treibersignal Φ2 zum niedrigen Pegel zurück.
Dadurch werden die beiden Transistoren 60 und 70 durchgeschaltet, so
daß die Ladung vollständig vom Knoten N6 entfernt wird und das
Potential des Knotens N6 gleich dem Massepotential wird.
Anschließend wird während der Betriebszeit eine Reihe von
Potentialänderungen der Treibersignale Φ1-Φ3 wie oben beschrieben
wiederholt, damit während eines konstanten Zyklus eine positive
Ladung der Größe entsprechend dem Potential Vcc/2 vom Knoten N6 über
die Transistoren 80 und 90 an vorbestimmte Schaltungen ausgegeben
wird.
Somit werden bei dieser 1/2-Vcc-Erzeugungsschaltung die Aufladung
der in Reihe geschalteten Kondensatoren 20, 30, die Übertragung der
am Verbindungspunkt N6 zwischen den Kondensatoren akkumulierten
Ladung zum Ausgangsanschluß N7, das Unterbrechen der elektrischen
Verbindung zwischen dem Verbindungspunkt N6 und dem Ausgangsanschluß
N7, und die Initialisierung des Potentials am Verbindungspunkt N6
wiederholt ausgeführt, damit das Potential Vout des
Ausgangsanschlusses N7 auf dem Potential des Verbindungspunkts N6 in
dem Zustand fixiert wird, in dem die Kondensatoren 20, 30
vollständig geladen sind.
In Übereinstimmung mit der oben angeführten Ausführungsform wird die
Zeitspanne zwischen dem Zeitpunkt, zu dem mit der Übertragung der im
Knoten N6 akkumulierten Ladung zum Ausgangsanschluß N7 beginnt, und
dem Zeitpunkt, wenn der Knoten N6 vom Ausgangsanschluß N7 elektrisch
getrennt wird, um die Kondensatoren 20, 30 erneut voll aufzuladen,
d. h. die Zeitspanne τ in Fig. 3(c), entsprechend der Summe der
Kapazitäten der Lasten, wie z. B. der Bitleitungen BL, der I/O-
Leitungen IO1, IO2, der Zellenplatte oder ähnlichem, denen die
Ausgangsspannung der 1/2-Vcc-Erzeugungsschaltung zugeführt wird,
eingestellt.
Genauer gesagt wird die vom Knoten N6 über die Transistoren 80, 90
diesen Lasten in Abhängigkeit vom Anstieg des Treibersignals Φ3
zugeführte Ladung von diesen Lasten aufgenommen, so daß das
Ausgangspotential Vout der 1/2-Vcc-Erzeugungsschaltung allmählich
ausgehend vom ursprünglichen Potential Vcc/2 absinkt. Daher wird das
Treibersignal Φ3 zu solchen Zeitpunkten auf einen hohen Pegel
angehoben, um die Kondensatoren 20 und 30 erneut vollständig
aufzuladen und Ladung entsprechend Vcc/2 im Knoten N6 zu
akkumulieren, bevor das Ausgangspotential Vout signifikant unter
Vcc/2 absinkt.
Für den Fall, daß die Kapazität der Last groß ist, ist es notwendig,
die Kapazität der Kondensatoren 20 und 30 zu erhöhen, um die vom
Knoten N6 den Lasten zugeführte Ladungsmenge zu vergrößern. Die
Kapazität eines auf einem Halbleitersubstrat gebildeten Kondensators
wächst mit seiner Fläche. Für den Fall, daß die Kapazität der Lasten
groß ist, werden entsprechend auch die Layout-Flächen der
Kondensatoren 20, 30 auf dem Halbleitersubstrat größer. Die Layout-
Fläche eines Kondensators auf einem Halbleitersubstrat ist jedoch
erheblich kleiner als ein Diffusionswiderstand auf einem
Halbleitersubstrat. Selbst wenn die Kapazität der Kondensatoren 20,
30 auf einen großen Wert eingestellt wird, sind die Layout-Flächen
der Kondensatoren 20, 30 ausreichend kleiner als die vergleichbaren
Layout-Flächen der Widerstandselemente 1-3 auf dem
Halbleitersubstrat einer 1/2-Vcc-Erzeugungsschaltung, die in Fig. 7
dargestellt ist.
Nach der oben beschriebenen Ausführungsform verwenden ein
Transfergatter zum Übertragen von Ladung zwischen dem Knoten N6, in
dem eine Ladungsmenge entsprechend dem gewünschten Potential Vcc/2
wiederholt akkumuliert wird, und den Lasten und ein Transfergatter,
das zwischen dem Knoten N6 und Masse GND gebildet ist, um das
Potential des Knotens N6 zu initialisieren, beide eine
Parallelschaltung aus einem P-Kanal MOS-Transistor und einem N-Kanal
MOS-Transistor. Es ist jedoch auch möglich, nur einen P-Kanal MOS-
Transistor oder nur einen N-Kanal MOS-Transistor als solches
Transfergatter zu verwenden. Ein solches Transfergatter kann genauer
gesagt jede Art von Schaltelementen benutzen, deren Durch
laß-/Sperrzustand so gesteuert werden kann, daß die elektrische
Verbindung/Trennung zwischen dem Knoten N6 und der Masse GND und
zwischen dem Knoten N6 und dem Ausgangsanschluß N7 während solcher
Zeiten erfolgt, wie sie bei der oben angeführten Ausführungsform
beschrieben sind.
Wie oben beschrieben worden ist, benötigt die 1/2-Vcc-
Erzeugungsschaltung nach dieser Ausführungsform keine
Reihenschaltung (siehe Fig. 7) einer Mehrzahl von
Widerstandselementen 1-3, die zwischen einem Versorgungsanschluß Tcc
und Masse GND gebildet sind, um ein gewünschtes Potential Vcc/2 zu
erhalten, und das Potential wird einer vorbestimmten Last zugeführt,
indem die durch Aufladen der Kondensatoren 20, 30 akkumulierte
Ladung der Last zugeführt wird. Daher wird nach der 1/2-Vcc-
Erzeugungsschaltung dieser Ausführungsform der Durchlaßstrom im
Betrieb erheblich vermindert, und ein Anstieg der Layout-Fläche
durch die Widerstandselemente wird vermieden.
Darüber hinaus benutzt die 1/2-Vcc-Erzeugungsschaltung nach dieser
Ausführungsform keinen Umschaltbetrieb eines MOS-Transistors, um
einen vorbestimmten Knoten N6 auf einem gewünschten Potential zu
halten. Daher tritt bei der 1/2-Vcc-Erzeugungsschaltung nach dieser
Ausführungsform kein Problem auf, das durch Schwankungen des Gate-
Potentials des MOS-Transistors verursacht wird.
Die Treibersignale Φ1-Φ3 können von außerhalb des DRAM zugeführt
oder innerhalb des DRAM erzeugt werden. Fig. 1 zeigt einen Fall, in
dem die Treibersignale Φ1-Φ3 innerhalb des DRAM erzeugt werden.
Wie in Fig. 1 gezeigt ist, sind eine Schaltung 7000 zum Erzeugen
eines Signals, dessen Pegel in einem konstanten Zyklus invertiert
wird, z. B. ein Ringoszillator, eine Signalauswahlschaltung 8000 zum
Auswählen von entweder dem Ausgangssignal der Schaltung 7000 oder
eines externen Steuersignals, das die Deaktivierung/Aktivierung des
Schaltungsbetriebs des DRAM bestimmt, wie z. B. ein Zeilenadreß-
Abtastsignal RAS, und eine Treibersignal-Erzeugungsschaltung 9000,
die auf der Basis des von der Signalauswahlschaltung 8000
ausgewählten Signals arbeitet, für die Treibersignale Φ1-Φ3
gebildet.
In einer Zeitspanne, in der das externe Steuersignal die
Deaktivierung des Schaltungsbetriebs des DRAM bestimmt, wählt die
Signalauswahlschaltung 8000 das externe Steuersignal aus, und in der
Zeitspanne, während der das externe Steuersignal die Aktivierung des
Schaltungsbetriebs des DRAM bestimmt, wählt die
Signalauswahlschaltung 8000 das Ausgangssignal der Schaltung 7000
aus.
Während der Zeit, in der das externe Steuersignal von der
Signalauswahlschaltung 8000 ausgewählt ist, hält die Treibersignal-
Erzeugungsschaltung 9000 auf der Basis des externen Steuersignals
die Treibersignale Φ1-Φ3 auf den Potentialen in der Wartezeit, die
in Fig. 3 gezeigt sind. Während der Zeit, in der das Ausgangssignal
der Schaltung 7000 von der Signalauswahlschaltung 8000 ausgewählt
ist, erzeugt die Treibersignal-Erzeugungsschaltung 9000
Treibersignale Φ1-Φ3, deren Potentiale sich während der Betriebszeit
von Fig. 3 in Abhängigkeit vom Ausgangssignal des Schaltkreises 7000
ändern.
Fig. 4 zeigt ein schematisches Blockschaltbild der
Gesamtkonfiguration eines DRAM nach einer weiteren Ausführungsform
der vorliegenden Erfindung. Bei dieser Ausführungsform wird eine
erfindungsgemäße Spannungserzeugungsschaltung nicht nur als 1/2-Vcc-
Erzeugungsschaltung sondern auch als Substratvorspannungs-
Erzeugungsschaltung 6500 benutzt.
Struktur und Betrieb der Teile mit Ausnahme der
Substratvorspannungs-Erzeugungsschaltung 6500 des DRAM nach dieser
Ausführungsform stimmen mit dem Fall der in Fig. 1 gezeigten
Ausführungsform überein, so daß deren Beschreibung nicht wiederholt
wird. Im Gegensatz zur Ausführungsform von Fig. 1 erzeugt die
Treibersignal-Erzeugungsschaltung 9000 zusätzlich zu den
Treibersignalen Φ1-Φ3 für die 1/2-Vcc-Erzeugungsschaltung 6000 auch
Treibersignale Φ4-Φ6 für die Substratvorspannungs-
Erzeugungsschaltung 6500.
Unter Bezugnahme auf die Fig. 5 und 6 werden nun Struktur und
Betrieb der Substratvorspannungs-Erzeugungsschaltung 6500 nach
dieser Ausführungsform beschrieben.
Fig. 5 zeigt ein Schaltbild der Struktur der
Substratvorspannungsschaltung 6500 und Fig. 6 ein Zeitdiagramm der
Potentialänderungen der Treibersignale Φ4-Φ6 während der
Betriebszeit der Substratvorspannungsschaltung 6500.
Die Substratvorspannungsschaltung 6500 weist einen Inverter 15, der
zum Invertieren des Treibersignals Φ4, zwei Kondensatoren 25, 35,
die zwischen dem Ausgangsanschluß des Inverters 15 und Masse GND in
Reihe geschaltet sind, einen P-Kanal MOS-Transistor 65, der zwischen
den Knoten (Knoten N8) der Kondensatoren 25 und 35 und Masse
geschaltet ist, und einen P-Kanal MOS-Transistor 85, der zwischen
den Knoten N8 und einen Knoten N9 geschaltet ist, auf. Der Knoten N9
ist mit einem (nicht dargestellten) Halbleitersubstrat verbunden,
auf dem der DRAM gebildet ist.
Die Treibersignale Φ5 und Φ6 werden den Gates der Transistoren 65
bzw. 85 zugeführt.
Während der Wartezeit der Substratvorspannungsschaltung 6500 sind
die Treibersignale Φ4 (Fig. 6(a)) auf einem niedrigen, Φ5 (Fig.
6(b)) auf einem niedrigen und Φ6 (Fig. 6(c)) auf einem hohen Pegel
fixiert. Entsprechend ist in der Wartezeit der Transistor 65
durchgeschaltet, während Transistor 85 sperrt, so daß der Knoten N8
auf dem Massepotential von 0 V liegt. Das Ausgangspotential des
Inverters 15 liegt auf hohem Pegel, so daß der Kondensator 35 einen
aufgeladenen Zustand aufweist.
Wenn die Substratvorspannungsschaltung 6500 den Betrieb aufnimmt,
erreicht zuerst das Treibersignal Φ5 einen hohen Pegel. Dadurch wird
Transistor 65 gesperrt, so daß der Knoten N8 in einen schwebenden
Zustand gebracht wird.
Dann erreicht das Treibersignal Φ4 einen hohen Pegel. Das bewirkt,
daß das Ausgangssignal des Inverters 15 einen niedrigen Pegel
annimmt, so daß negative Ladungen vom Kondensator 35 zum Kondensator
25 abfließen. Dadurch wird das Potential des Knotens N8 gleichen
einem Potential entsprechend dem Verhältnis der Kapazität des
Kondensators 25 zur Kapazität des Kondensators 35, das durch
folgenden Ausdruck gegeben ist. Im folgenden Ausdrucke geben C25 und
C35 die Kapazitäten der Kondensatoren 25 bzw. 35 an.
-Vcc * C35/(C25 + C35).
Dann wird das Treibersignal Φ6 auf ein Potential (-VA) abgesenkt,
das niedriger als das durch den obigen Ausdruck angegebene Potential
ist. Dadurch wird der Transistor 85 durchgeschaltet, so daß die negative
Ladung im Knoten N8 dem Knoten N9 zugeführt wird, und das Potential
des Knotens N9 gleich dem Potential wird, das der obige Ausdruck
angibt. Das bedeutet, daß -Vcc * C35/(C25 + C35) als
Substratvorspannung VBB von der Substratvorspannungsschal 06276 00070 552 001000280000000200012000285910616500040 0002004234667 00004 06157tung 6500
ausgegeben wird.
Dann kehrt das Treibersignal Φ6 auf einen hohen Pegel zurück.
Dadurch wird Transistor 85 gesperrt, so daß Knoten N8 in einen
schwebenden Zustand gebracht wird.
Nun kehrt das Treibersignal Φ4 auf einen niedrigen Pegel zurück. Das
bewirkt, daß das Ausgangspotential des Inverters 15 einen hohen
Pegel annimmt, so daß die Kondensatoren 25 und 35 aufgeladen werden
und das Potential des Knotens N8 ansteigt.
Dann kehrt das Treibersignal Φ5 auf einen niedrigen Pegel zurück.
Dadurch wird Transistor 65 durchgeschaltet, so daß eine positive
Ladung vom Knoten N8 abgezogen wird. Damit wird derselbe Zustand
erreicht wie während der Wartezeit, d. h. der Zustand, in dem das
Potential des Knotens N8 gleich dem Massepotential und nur der
Kondensator 35 geladen ist.
Anschließend wiederholen die Treibersignale Φ4-Φ6 während der
Betriebszeit eine Reihe von oben beschriebenen Potentialänderungen
in einem konstanten Zyklus. Damit wird eine negative Ladungsmenge
entsprechend -Vcc * C35/(C25 + C35) vom Knoten N8 über den
Transistor 85 zum Halbleitersubstrat in einem konstanten Zyklus
geführt.
Wie oben beschrieben worden ist, wird in der
Substratvorspannungsschaltung nach dieser Ausführungsform ein
Aufladen von einem Kondensator 35 der in Reihe geschalteten
Kondensatoren 25, 35, ein Entladen von einem Kondensator in dem
Zustand, wenn der Verbindungspunkt N8 zwischen den Kondensatoren 25,
35 in einem schwebenden Zustand ist, und ein Zuführen negativer
Ladung vom Verbindungspunkt N8 an das Halbleitersubstrat wiederholt
ausgeführt, so daß stets ein Potential an das Halbleitersubstrat
angelegt wird, das durch den Ausdruck -Vcc * C35/(C25 + C35)
gegeben ist.
Die Länge der Zeitspanne τ zwischen dem Zeitpunkt, wenn das
Treibersignal Φ6 abgesenkt wird, und dem Zeitpunkt, wenn es erneut
angehoben wird, d. h. die Zeitdauer zwischen dem Beginn der Zuführung
negativer Ladung vom Knoten N8 über den Transistor 85 zum
Halbleitersubstrat und dem Beginn der Initialisierung der
Kondensatoren 25, 35 und des Knotens N8 zur Akkumulierung einer
negativen Ladungsmenge entsprechend der gewünschten
Substratvorspannung im Knoten N8, wird entsprechend einer erwarteten
positiven Ladungsmenge eingestellt, die im Halbleitersubstrat
erzeugt wird.
Eine Aufhebung der vom Knoten N8 dem Halbleitersubstrat zugeführten
negativen Ladung und der positiven Ladung im Halbleitersubstrat
bewirkt, daß das Potential des Knotens N9 ausgehend vom ursprünglich
angenommenen Potential -Vcc * C35/(C25 + C35) allmählich absinkt.
Daher wird das Treibersignal Φ6 so angehoben, daß erneut eine
negative Ladung im Knoten N8 akkumuliert wird, bevor das Potential
des Knotens N9 ausgehend vom ursprünglich angenommenen Potential
durch die Zuführung negativer Ladung vom Knoten N8 zum Knoten N9
signifikant ansteigt.
Wie oben beschrieben worden ist, kann nach der
Substratvorspannungsschaltung dieser Ausführungsform das
Halbleitersubstrat stets auf ein beliebiges negatives Potential -Vcc
oder mehr entsprechend dem Verhältnis der Kapazität C25 des
Kondensators 25 zur Kapazität C35 des Kondensators 35 vorgespannt
werden.
Wenn die gewünschte Substratvorspannung gleich -k*Vcc ist, kann eine
solche gewünschte Spannung genauer gesagt als Substratvorspannung an
das Halbleitersubstrat angelegt werden, indem man die Kondensatoren
25 und 35 so bildet, daß das Verhältnis (C25/C35) der Kapazität c25
des Kondensators 25 zur Kapazität C35 des Kondensators 35 gleich dem
Wert (1/k-1) ist (0<k<1).
Daher ist es nach dieser Ausführungsform möglich, die
Betriebsgeschwindigkeit des DRAM weiter zu erhöhen, indem das
Halbleitersubstrat auf ein höheres negatives Potential vorgespannt
wird.
Nach der oben angeführten Ausführungsform sind MOS-Transistoren 65,
85 als Transfergatter zwischen dem Knoten N8, in dem eine negative
Ladung akkumuliert wird, und dem Halbleitersubstrat bzw. zwischen
dem Knoten N8 und der Masse GND gebildet. Es kann jedoch jede Art
von Schaltelementen als Transfergatter benutzt werden, selbst wenn
sie keine MOS-Transistoren sind, solange sie das
Durchschalten/Sperren so steuern können, daß eine Akkumulation
negativer Ladung im Knoten N8 und die Zuführung negativer Ladung vom
Knoten N8 an das Halbleitersubstrat während der oben beschriebenen
Zeiten wiederholt wird.
Wie oben beschrieben ist, ist es nach einer erfindungsgemäßen
Spannungserzeugungsschaltung möglich, ein beliebiges Potential
entsprechend dem Verhältnis der Kapazitäten von in Reihe
geschalteten Kondensatoren konstant zu erzeugen, wobei nur ein
geringer Durchlaßstrom auftritt. Dadurch werden eine 1/2-Vcc-
Erzeugungsschaltung mit geringer Leistungsaufnahme, eine
Substratvorspannungsschaltung, die ein Halbleitersubstrat auf ein
beliebiges Potential vorspannen kann, und ähnliche Schaltungen
geschaffen.
Es ist wünschenswert, daß die Ausgangsspannung einer
Spannungserzeugungsschaltung nach der vorliegenden Erfindung dazu
benutzt wird, eine Last auf einem vorbestimmten Potential zu halten,
in der kein Strom bei hoher Geschwindigkeit verbraucht wird, wie
z. B. zum Vorladen einer Signalleitung, zum Vorspannen eines
Halbleitersubstrats etc.
Obwohl die vorliegende Erfindung in allen oben angegebenen
Ausführungsformen auf eine integrierte
Halbleiterschaltungseinrichtung angewandt worden ist, muß eine
Spannungserzeugungsschaltung nach der vorliegenden Erfindung nicht
notwendigerweise auf einem Halbleitersubstrat gebildet sein. Sie
kann auch durch diskrete Elemente gebildet werden.
Claims (19)
1. Spannungserzeugungseinrichtung (6000, 6500) zum Erzeugen einer
konstanten Spannung, die an eine vorbestimmte Last angelegt werden
soll, gekennzeichnet durch
eine erste (20, 25) und eine zweite Kondensatoreinrichtung (30, 35), die zwischen einer ersten Potentialquelle (GND) zum Ausgeben eines konstanten Potentials und einer zweiten Potentialquelle (10, 15) zum Ausgeben eines Potentials, das sich in einem konstanten Zyklus von einem ersten Pegel zu einem zweiten Pegel ändert, in Reihe geschaltet sind,
eine erste Verbindungseinrichtung (60, 65, 70) zum elektrischen Verbinden eines Verbindungspunkts (N6, N8) zwischen der ersten (20, 25) und zweiten Kondensatoreinrichtung (30, 35) mit der ersten Potentialquelle (GND),
eine zweite Verbindungseinrichtung (80, 85, 90) zum elektrischen Verbinden des Verbindungspunkts (N6, N8) mit der vorbestimmten Last,
eine erste Verbindungssteuereinrichtung (Φ2, Φ5) zum Deaktivieren der ersten Verbindungseinrichtung (60, 65, 70) früher als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom ersten Pegel zum zweiten Pegel stattfindet, und zum Aktivieren der ersten Verbindungseinrichtung (60, 65, 70) später als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom zweiten Pegel zum ersten Pegel stattfindet, und
eine zweite Verbindungssteuereinrichtung (Φ3, Φ6) zum Aktivieren der zweiten Verbindungseinrichtung (80, 85, 90) später als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom ersten Pegel zum zweiten Pegel stattfindet, und zum Deaktivieren der zweiten Verbindungseinrichtung (80, 85, 90) früher als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom zweiten Pegel zum ersten Pegel stattfindet.
eine erste (20, 25) und eine zweite Kondensatoreinrichtung (30, 35), die zwischen einer ersten Potentialquelle (GND) zum Ausgeben eines konstanten Potentials und einer zweiten Potentialquelle (10, 15) zum Ausgeben eines Potentials, das sich in einem konstanten Zyklus von einem ersten Pegel zu einem zweiten Pegel ändert, in Reihe geschaltet sind,
eine erste Verbindungseinrichtung (60, 65, 70) zum elektrischen Verbinden eines Verbindungspunkts (N6, N8) zwischen der ersten (20, 25) und zweiten Kondensatoreinrichtung (30, 35) mit der ersten Potentialquelle (GND),
eine zweite Verbindungseinrichtung (80, 85, 90) zum elektrischen Verbinden des Verbindungspunkts (N6, N8) mit der vorbestimmten Last,
eine erste Verbindungssteuereinrichtung (Φ2, Φ5) zum Deaktivieren der ersten Verbindungseinrichtung (60, 65, 70) früher als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom ersten Pegel zum zweiten Pegel stattfindet, und zum Aktivieren der ersten Verbindungseinrichtung (60, 65, 70) später als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom zweiten Pegel zum ersten Pegel stattfindet, und
eine zweite Verbindungssteuereinrichtung (Φ3, Φ6) zum Aktivieren der zweiten Verbindungseinrichtung (80, 85, 90) später als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom ersten Pegel zum zweiten Pegel stattfindet, und zum Deaktivieren der zweiten Verbindungseinrichtung (80, 85, 90) früher als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom zweiten Pegel zum ersten Pegel stattfindet.
2. Spannungserzeugungseinrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß die erste und zweite Kondensatoreinrichtung (20,
25, 30, 35) und die erste und zweite Verbindungseinrichtung (60, 65,
70, 80, 85, 90) auf demselben Halbleitersubstrat gebildet sind.
3. Spannungserzeugungseinrichtung nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß die Polarität der konstanten Spannung positiv
ist, der erste und der zweite Pegel ein niedriger Pegel bzw. ein
hoher Pegel ist, und das konstante Potential auf dem ersten Pegel
liegt.
4. Spannungserzeugungseinrichtung nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß die Polarität der konstanten Spannung negativ
ist, der erste und der zweite Pegel ein hoher Pegel bzw. ein
niedriger Pegel ist, und das konstante Potential auf dem zweiten
Pegel liegt.
5. Halbleiterspeichereinrichtung, gekennzeichnet durch
eine Mehrzahl von Speicherzellen (MC), die in einer Mehrzahl von Spalten angeordnet und auf demselben Substrat (1000) gebildet sind,
eine Mehrzahl von Bitleitungen (BL), die entsprechend der Mehrzahl von Spalten gebildet und gemeinsam mit allen Speicherzellen verbunden sind, die in einer entsprechenden der Spalten angeordnet sind,
eine erste und eine zweite Ein-/Ausgangsleitung (IO1, IO2) zum Übertragen von Daten von außen, die in eine der Mehrzahl von Speicherzellen (MC) geschrieben werden sollen, und von Daten nach außen, die aus einer der Mehrzahl von Speicherzellen (MC) gelesen worden sind,
eine Schaltungseinrichtung (1500, 2000, 3000, 3500) zum Schreiben von Daten auf der ersten und zweiten Ein-/Ausgangsleitung (IO1, IO2) in eine der Mehrzahl von Speicherzellen (MC) und zum Lesen von Daten aus einer Mehrzahl von Speicherzellen (MC) auf die erste und zweite Ein-/Ausgangsleitung (IO1, IO2),
eine Steuereinrichtung (1600) zum Steuern der Schaltungseinrichtung (1500, 2000, 3000, 3500), und
eine Spannungserzeugungseinrichtung (6000, 6500) zum Erzeugen einer konstanten Spannung mit positiver Polarität, die an eine vorbestimmte Last angelegt werden soll,
wobei die Spannungserzeugungseinrichtung
eine erste (20, 25) und eine zweite (30, 35) Kondensatoreinrichtung, die zwischen einer ersten Potentialquelle (GND) zum Ausgeben eines konstanten Potentials und einer zweiten Potentialquelle (10, 15) zum Ausgeben eines Potentials, das sich in einem konstanten Zyklus von einem ersten Pegel zu einem zweiten Pegel ändert, in Reihe geschaltet sind,
eine erste Verbindungseinrichtung (60, 65, 70) zum elektrischen Verbinden eines Verbindungspunkts (N6, N8) zwischen der ersten (20, 25) und zweiten Kondensatoreinrichtung (30, 35) mit der ersten Potentialquelle (GND),
eine zweite Verbindungseinrichtung (80, 85, 90) zum elektrischen Verbinden des Verbindungspunkts (N6, N8) mit der vorbestimmten Last,
eine erste Verbindungssteuereinrichtung (Φ2, Φ5) zum Deaktivieren der ersten Verbindungseinrichtung (60, 65, 70) früher als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom ersten Pegel zum zweiten Pegel stattfindet, und zum Aktivieren der ersten Verbindungseinrichtung (60, 65, 70) später als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom zweiten Pegel zum ersten Pegel stattfindet, und
eine zweite Verbindungssteuereinrichtung (Φ3, Φ6) zum Aktivieren der zweiten Verbindungseinrichtung (80, 85, 90) später als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom ersten Pegel zum zweiten Pegel stattfindet, und zum Deaktivieren der zweiten Verbindungseinrichtung (80, 85, 90) früher als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom zweiten Pegel zum ersten Pegel stattfindet, aufweist,
wobei die Kapazität der ersten Kondensatoreinrichtung (20) gleich der Kapazität der zweiten Kondensatoreinrichtung (30) ist, der erste und der zweite Pegel ein niedriger Pegel bzw. ein hoher Pegel ist, und die vorbestimmte Last das Substrat (1000), die Mehrzahl von Bitleitungen (BL) und die erste und zweite Ein-/Ausgabeleitung (IO1, IO2) umfaßt.
eine Mehrzahl von Speicherzellen (MC), die in einer Mehrzahl von Spalten angeordnet und auf demselben Substrat (1000) gebildet sind,
eine Mehrzahl von Bitleitungen (BL), die entsprechend der Mehrzahl von Spalten gebildet und gemeinsam mit allen Speicherzellen verbunden sind, die in einer entsprechenden der Spalten angeordnet sind,
eine erste und eine zweite Ein-/Ausgangsleitung (IO1, IO2) zum Übertragen von Daten von außen, die in eine der Mehrzahl von Speicherzellen (MC) geschrieben werden sollen, und von Daten nach außen, die aus einer der Mehrzahl von Speicherzellen (MC) gelesen worden sind,
eine Schaltungseinrichtung (1500, 2000, 3000, 3500) zum Schreiben von Daten auf der ersten und zweiten Ein-/Ausgangsleitung (IO1, IO2) in eine der Mehrzahl von Speicherzellen (MC) und zum Lesen von Daten aus einer Mehrzahl von Speicherzellen (MC) auf die erste und zweite Ein-/Ausgangsleitung (IO1, IO2),
eine Steuereinrichtung (1600) zum Steuern der Schaltungseinrichtung (1500, 2000, 3000, 3500), und
eine Spannungserzeugungseinrichtung (6000, 6500) zum Erzeugen einer konstanten Spannung mit positiver Polarität, die an eine vorbestimmte Last angelegt werden soll,
wobei die Spannungserzeugungseinrichtung
eine erste (20, 25) und eine zweite (30, 35) Kondensatoreinrichtung, die zwischen einer ersten Potentialquelle (GND) zum Ausgeben eines konstanten Potentials und einer zweiten Potentialquelle (10, 15) zum Ausgeben eines Potentials, das sich in einem konstanten Zyklus von einem ersten Pegel zu einem zweiten Pegel ändert, in Reihe geschaltet sind,
eine erste Verbindungseinrichtung (60, 65, 70) zum elektrischen Verbinden eines Verbindungspunkts (N6, N8) zwischen der ersten (20, 25) und zweiten Kondensatoreinrichtung (30, 35) mit der ersten Potentialquelle (GND),
eine zweite Verbindungseinrichtung (80, 85, 90) zum elektrischen Verbinden des Verbindungspunkts (N6, N8) mit der vorbestimmten Last,
eine erste Verbindungssteuereinrichtung (Φ2, Φ5) zum Deaktivieren der ersten Verbindungseinrichtung (60, 65, 70) früher als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom ersten Pegel zum zweiten Pegel stattfindet, und zum Aktivieren der ersten Verbindungseinrichtung (60, 65, 70) später als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom zweiten Pegel zum ersten Pegel stattfindet, und
eine zweite Verbindungssteuereinrichtung (Φ3, Φ6) zum Aktivieren der zweiten Verbindungseinrichtung (80, 85, 90) später als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom ersten Pegel zum zweiten Pegel stattfindet, und zum Deaktivieren der zweiten Verbindungseinrichtung (80, 85, 90) früher als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom zweiten Pegel zum ersten Pegel stattfindet, aufweist,
wobei die Kapazität der ersten Kondensatoreinrichtung (20) gleich der Kapazität der zweiten Kondensatoreinrichtung (30) ist, der erste und der zweite Pegel ein niedriger Pegel bzw. ein hoher Pegel ist, und die vorbestimmte Last das Substrat (1000), die Mehrzahl von Bitleitungen (BL) und die erste und zweite Ein-/Ausgabeleitung (IO1, IO2) umfaßt.
6. Halbleiterspeichereinrichtung nach Anspruch 5, dadurch
gekennzeichnet, daß
die Halbleiterspeichereinrichtung ein vorbestimmtes Steuersignal empfängt,
die Steuereinrichtung (1600) die Schaltungseinrichtung (1500, 2000, 3000, 3500) in Abhängigkeit vom vorbestimmten Steuersignal steuert, und
die erste und die zweite Verbindungssteuereinrichtung (Φ2, Φ3, Φ5, Φ6) eine Oszillatoreinrichtung (7000) mit einer konstanten Schwingungsperiode, eine Auswahleinrichtung (8000) zum Auswählen von entweder dem Ausgangssignal der Oszillatoreinrichtung (7000) oder dem vorbestimmten Steuersignal, und eine Erzeugungseinrichtung (9000) zum Erzeugen eines ersten und eines zweiten Signals (Φ2, Φ3) zum Steuern der ersten bzw. zweiten Verbindungseinrichtung (60, 65, 70, 80, 85, 90) in Abhängigkeit vom Signal, das von der Auswahleinrichtung (8000) ausgewählt worden ist, aufweist.
die Halbleiterspeichereinrichtung ein vorbestimmtes Steuersignal empfängt,
die Steuereinrichtung (1600) die Schaltungseinrichtung (1500, 2000, 3000, 3500) in Abhängigkeit vom vorbestimmten Steuersignal steuert, und
die erste und die zweite Verbindungssteuereinrichtung (Φ2, Φ3, Φ5, Φ6) eine Oszillatoreinrichtung (7000) mit einer konstanten Schwingungsperiode, eine Auswahleinrichtung (8000) zum Auswählen von entweder dem Ausgangssignal der Oszillatoreinrichtung (7000) oder dem vorbestimmten Steuersignal, und eine Erzeugungseinrichtung (9000) zum Erzeugen eines ersten und eines zweiten Signals (Φ2, Φ3) zum Steuern der ersten bzw. zweiten Verbindungseinrichtung (60, 65, 70, 80, 85, 90) in Abhängigkeit vom Signal, das von der Auswahleinrichtung (8000) ausgewählt worden ist, aufweist.
7. Halbleiterspeichereinrichtung nach Anspruch 5 oder 6, dadurch
gekennzeichnet, daß
die erste Verbindungseinrichtung (60, 65, 70) ein erstes Schaltelement (60, 70), das zwischen die erste Potentialquelle (GND) und den Verbindungspunkt (N6, N8) geschaltet ist und dessen Durchlaß-/Sperrzustand vom ersten Signal (Φ2) gesteuert wird, aufweist, und
die zweite Verbindungseinrichtung (80, 85, 90) ein zweites Schaltelement (80, 90), das zwischen den Verbindungspunkt (N6, N8) und die vorbestimmte Last geschaltet ist und dessen Durch laß-/Sperrzustand vom zweiten Signal (Φ3) gesteuert wird, aufweist.
die erste Verbindungseinrichtung (60, 65, 70) ein erstes Schaltelement (60, 70), das zwischen die erste Potentialquelle (GND) und den Verbindungspunkt (N6, N8) geschaltet ist und dessen Durchlaß-/Sperrzustand vom ersten Signal (Φ2) gesteuert wird, aufweist, und
die zweite Verbindungseinrichtung (80, 85, 90) ein zweites Schaltelement (80, 90), das zwischen den Verbindungspunkt (N6, N8) und die vorbestimmte Last geschaltet ist und dessen Durch laß-/Sperrzustand vom zweiten Signal (Φ3) gesteuert wird, aufweist.
8. Halbleiterspeichereinrichtung nach Anspruch 7, dadurch
gekennzeichnet, daß
das erste Schaltelement (60, 70) ein Feldeffekt-Halbleiterelement mit einem ersten Leitungsanschluß, der mit der ersten Potentialquelle (GND) verbunden ist, einem zweiten Leitungsanschluß, der mit dem Verbindungspunkt (N6, N8) verbunden ist, und einem Steueranschluß, der das erste Signal (Φ2) empfängt, aufweist, und
das zweite Schaltelement (80, 90) ein Feldeffekt-Halbleiterelement mit einem ersten Leitungsanschluß, der mit der vorbestimmten Last verbunden ist, einem zweiten Leitungsanschluß, der mit dem Verbindungspunkt (N6, N8) verbunden ist, und einem Steueranschluß, der das zweite Signal (Φ3) empfängt, aufweist.
das erste Schaltelement (60, 70) ein Feldeffekt-Halbleiterelement mit einem ersten Leitungsanschluß, der mit der ersten Potentialquelle (GND) verbunden ist, einem zweiten Leitungsanschluß, der mit dem Verbindungspunkt (N6, N8) verbunden ist, und einem Steueranschluß, der das erste Signal (Φ2) empfängt, aufweist, und
das zweite Schaltelement (80, 90) ein Feldeffekt-Halbleiterelement mit einem ersten Leitungsanschluß, der mit der vorbestimmten Last verbunden ist, einem zweiten Leitungsanschluß, der mit dem Verbindungspunkt (N6, N8) verbunden ist, und einem Steueranschluß, der das zweite Signal (Φ3) empfängt, aufweist.
9. Halbleiterspeichereinrichtung nach einem der Ansprüche 6 bis 8,
dadurch gekennzeichnet, daß
die Erzeugungseinrichtung (7000) ferner ein drittes Signal (Φ1) erzeugt, das sich im konstanten Zyklus vom zweiten zum ersten Pegel ändert, und
die zweite Potentialquelle (10, 15) eine Einrichtung (10) zum Invertieren des dritten Signals (Φ1) aufweist.
die Erzeugungseinrichtung (7000) ferner ein drittes Signal (Φ1) erzeugt, das sich im konstanten Zyklus vom zweiten zum ersten Pegel ändert, und
die zweite Potentialquelle (10, 15) eine Einrichtung (10) zum Invertieren des dritten Signals (Φ1) aufweist.
10. Integrierte Halbleiterschaltungseinrichtung, gekennzeichnet
durch
ein Halbleitersubstrat, auf dem eine Funktionsschaltungseinrichtung zur Realisierung einer vorbestimmten Funktion gebildet ist, und
eine Spannungserzeugungseinrichtung (6000, 6500), die auf dem Halbleitersubstrat gebildet ist, zum Erzeugen einer konstanten Spannung, um das Halbleitersubstrat auf einem vorbestimmten Potential vorzuspannen,
wobei die Spannungserzeugungseinrichtung
eine erste (20) und eine zweite (30) Kondensatoreinrichtung, die zwischen einer ersten Potentialquelle (GND) zum Ausgeben eines konstanten Potentials und einer zweiten Potentialquelle (10) zum Ausgeben eines Potentials, das sich in einem konstanten Zyklus von einem ersten Pegel zu einem zweiten Pegel ändert, in Reihe geschaltet sind,
eine erste Verbindungseinrichtung (60, 70) zum elektrischen Verbinden eines Verbindungspunkts (N6) zwischen der ersten (20) und zweiten Kondensatoreinrichtung (30) mit der ersten Potentialquelle (GND),
eine zweite Verbindungseinrichtung (80, 90) zum elektrischen Verbinden des Verbindungspunkts (N6) mit dem Halbleitersubstrat eine erste Verbindungssteuereinrichtung (Φ2) zum Deaktivieren der ersten Verbindungseinrichtung (60, 70) früher als das Umschalten des Potentials der zweiten Potentialquelle (10) vom ersten Pegel zum zweiten Pegel stattfindet, und zum Aktivieren der ersten Verbindungseinrichtung (60, 70) später als das Umschalten des Potentials der zweiten Potentialquelle (10) vom zweiten Pegel zum ersten Pegel stattfindet, und
eine zweite Verbindungssteuereinrichtung (Φ3) zum Aktivieren der zweiten Verbindungseinrichtung (80, 90) später als das Umschalten des Potentials der zweiten Potentialquelle (10) vom ersten Pegel zum zweiten Pegel stattfindet, und zum Deaktivieren der zweiten Verbindungseinrichtung (80, 90) früher als das Umschalten des Potentials der zweiten Potentialquelle (10) vom zweiten Pegel zum ersten Pegel stattfindet, aufweist.
ein Halbleitersubstrat, auf dem eine Funktionsschaltungseinrichtung zur Realisierung einer vorbestimmten Funktion gebildet ist, und
eine Spannungserzeugungseinrichtung (6000, 6500), die auf dem Halbleitersubstrat gebildet ist, zum Erzeugen einer konstanten Spannung, um das Halbleitersubstrat auf einem vorbestimmten Potential vorzuspannen,
wobei die Spannungserzeugungseinrichtung
eine erste (20) und eine zweite (30) Kondensatoreinrichtung, die zwischen einer ersten Potentialquelle (GND) zum Ausgeben eines konstanten Potentials und einer zweiten Potentialquelle (10) zum Ausgeben eines Potentials, das sich in einem konstanten Zyklus von einem ersten Pegel zu einem zweiten Pegel ändert, in Reihe geschaltet sind,
eine erste Verbindungseinrichtung (60, 70) zum elektrischen Verbinden eines Verbindungspunkts (N6) zwischen der ersten (20) und zweiten Kondensatoreinrichtung (30) mit der ersten Potentialquelle (GND),
eine zweite Verbindungseinrichtung (80, 90) zum elektrischen Verbinden des Verbindungspunkts (N6) mit dem Halbleitersubstrat eine erste Verbindungssteuereinrichtung (Φ2) zum Deaktivieren der ersten Verbindungseinrichtung (60, 70) früher als das Umschalten des Potentials der zweiten Potentialquelle (10) vom ersten Pegel zum zweiten Pegel stattfindet, und zum Aktivieren der ersten Verbindungseinrichtung (60, 70) später als das Umschalten des Potentials der zweiten Potentialquelle (10) vom zweiten Pegel zum ersten Pegel stattfindet, und
eine zweite Verbindungssteuereinrichtung (Φ3) zum Aktivieren der zweiten Verbindungseinrichtung (80, 90) später als das Umschalten des Potentials der zweiten Potentialquelle (10) vom ersten Pegel zum zweiten Pegel stattfindet, und zum Deaktivieren der zweiten Verbindungseinrichtung (80, 90) früher als das Umschalten des Potentials der zweiten Potentialquelle (10) vom zweiten Pegel zum ersten Pegel stattfindet, aufweist.
11. Halbleiterspeichereinrichtung, gekennzeichnet durch
eine Mehrzahl von Speicherzellen (MC), die in einer Mehrzahl von
Spalten angeordnet sind,
eine Mehrzahl von Bitleitungen (BL), die entsprechend der Mehrzahl von Spalten gebildet und gemeinsam mit allen Speicherzellen verbunden sind, die in einer entsprechenden der Spalten angeordnet sind,
eine erste und eine zweite Ein-/Ausgangsleitung (IO1, IO2) zum Übertragen von Daten von außen, die in eine der Mehrzahl von Speicherzellen (MC) geschrieben werden sollen, und von Daten nach außen, die aus einer der Mehrzahl von Speicherzellen (MC) gelesen worden sind,
eine Schaltungseinrichtung (1500, 2000, 3000, 3500) zum Schreiben von Daten auf der ersten und zweiten Ein-/Ausgangsleitung (IO1, IO2) in eine der Mehrzahl von Speicherzellen (MC) und zum Lesen von Daten aus einer Mehrzahl von Speicherzellen (MC) auf die erste und zweite Ein-/Ausgangsleitung (IO1, IO2),
eine Steuereinrichtung (1600) zum Steuern der Schaltungseinrichtung (1500, 2000, 3000, 3500),
wobei die Mehrzahl von Speicherzellen (MC), die Mehrzahl von Bitleitungen (BL), die erste und zweite Ein-/Ausgabeleitung (IO1, IO2), die Schaltungseinrichtung (1500, 2000, 3000, 3500) und die Steuereinrichtung (1600) auf demselben Halbleitersubstrat gebildet sind,
eine erste Spannungserzeugungseinrichtung (6000), die auf dem Halbleitersubstrat gebildet ist, zum Erzeugen einer Spannung mit positiver Polarität zum Vorladen der Mehrzahl von Bitleitungen (BL) und der ersten und zweiten Ein-/Ausgabeleitung (IO1, IO2), und
eine zweite Spannungserzeugungseinrichtung (6500), die auf dem Halbleitersubstrat gebildet ist, zum Erzeugen einer Spannung mit negativer Polarität zum Vorspannen des Halbleitersubstrats,
wobei die erste Spannungserzeugungseinrichtung (6000) eine erste (20) und eine zweite (30) Kondensatoreinrichtung, die zwischen einer ersten Potentialquelle (GND) zum Ausgeben eines konstanten Potentials und einer zweiten Potentialquelle (10) zum Ausgeben eines Potentials, das sich in einem konstanten Zyklus von einem ersten Pegel zu einen zweiten Pegel ändert, in Reihe geschaltet sind,
eine erste Verbindungseinrichtung (60, 70) zum elektrischen Verbinden eines ersten Verbindungspunkts (N6) zwischen der ersten (20) und zweiten Kondensatoreinrichtung (30) mit der ersten Potentialquelle (GND),
eine zweite Verbindungseinrichtung (80, 90) zum elektrischen Verbinden des ersten Verbindungspunkts (N6) mit der Mehrzahl von Bitleitungen (BL) und der ersten und zweiten Ein-/Ausgabeleitung (IO1, IO2),
eine erste Verbindungssteuereinrichtung (Φ2) zum Deaktivieren der ersten Verbindungseinrichtung (60, 70) früher als das Umschalten des Potentials der zweiten Potentialquelle (10) vom ersten Pegel zum zweiten Pegel stattfindet, und zum Aktivieren der ersten Verbindungseinrichtung (60, 70) später als das Umschalten des Potentials der zweiten Potentialquelle (10) vom zweiten Pegel zum ersten Pegel stattfindet, und
eine zweite Verbindungssteuereinrichtung (Φ3) zum Aktivieren der zweiten Verbindungseinrichtung (80, 90) später als das Umschalten des Potentials der zweiten Potentialquelle (10) vom ersten Pegel zum zweiten Pegel stattfindet, und zum Deaktivieren der zweiten Verbindungseinrichtung (80, 90) früher als das Umschalten des Potentials der zweiten Potentialquelle (10) vom zweiten Pegel zum ersten Pegel stattfindet, aufweist,
und wobei die zweite Spannungserzeugungseinrichtung (6500) eine dritte (25) und eine vierte (35) Kondensatoreinrichtung, die zwischen der ersten Potentialquelle (GND) und einer dritten Potentialquelle (15) zum Ausgeben eines Potentials, das sich in einem konstanten Zyklus vom zweiten Pegel zum ersten Pegel ändert, in Reihe geschaltet sind,
eine dritte Verbindungseinrichtung zum elektrischen Verbinden eines zweiten Verbindungspunkts (N8) zwischen der dritten (25) und vierten Kondensatoreinrichtung (35) mit der ersten Potentialquelle (GND),
e eine vierte Verbindungseinrichtung (85) zum elektrischen Verbinden des zweiten Verbindungspunkts (N8) mit dem Halbleitersubstrat,
eine dritte Verbindungssteuereinrichtung (Φ5) zum Deaktivieren der dritten Verbindungseinrichtung (65) früher als das Umschalten des Potentials der dritten Potentialquelle (15) vom zweiten Pegel zum ersten Pegel stattfindet, und zum Aktivieren der dritten Verbindungseinrichtung später als das Umschalten des Potentials der dritten Potentialquelle (15) vom ersten Pegel zum zweiten Pegel stattfindet, und
eine vierte Verbindungssteuereinrichtung (Φ6) zum Aktivieren der vierten Verbindungseinrichtung (85) später als das Umschalten des Potentials der dritten Potentialquelle (15) vom zweiten Pegel zum ersten Pegel stattfindet, und zum Deaktivieren der vierten Verbindungseinrichtung (85) früher als das Umschalten des Potentials der dritten Potentialquelle (15) vom ersten Pegel zum zweiten Pegel stattfindet, aufweist.
eine Mehrzahl von Bitleitungen (BL), die entsprechend der Mehrzahl von Spalten gebildet und gemeinsam mit allen Speicherzellen verbunden sind, die in einer entsprechenden der Spalten angeordnet sind,
eine erste und eine zweite Ein-/Ausgangsleitung (IO1, IO2) zum Übertragen von Daten von außen, die in eine der Mehrzahl von Speicherzellen (MC) geschrieben werden sollen, und von Daten nach außen, die aus einer der Mehrzahl von Speicherzellen (MC) gelesen worden sind,
eine Schaltungseinrichtung (1500, 2000, 3000, 3500) zum Schreiben von Daten auf der ersten und zweiten Ein-/Ausgangsleitung (IO1, IO2) in eine der Mehrzahl von Speicherzellen (MC) und zum Lesen von Daten aus einer Mehrzahl von Speicherzellen (MC) auf die erste und zweite Ein-/Ausgangsleitung (IO1, IO2),
eine Steuereinrichtung (1600) zum Steuern der Schaltungseinrichtung (1500, 2000, 3000, 3500),
wobei die Mehrzahl von Speicherzellen (MC), die Mehrzahl von Bitleitungen (BL), die erste und zweite Ein-/Ausgabeleitung (IO1, IO2), die Schaltungseinrichtung (1500, 2000, 3000, 3500) und die Steuereinrichtung (1600) auf demselben Halbleitersubstrat gebildet sind,
eine erste Spannungserzeugungseinrichtung (6000), die auf dem Halbleitersubstrat gebildet ist, zum Erzeugen einer Spannung mit positiver Polarität zum Vorladen der Mehrzahl von Bitleitungen (BL) und der ersten und zweiten Ein-/Ausgabeleitung (IO1, IO2), und
eine zweite Spannungserzeugungseinrichtung (6500), die auf dem Halbleitersubstrat gebildet ist, zum Erzeugen einer Spannung mit negativer Polarität zum Vorspannen des Halbleitersubstrats,
wobei die erste Spannungserzeugungseinrichtung (6000) eine erste (20) und eine zweite (30) Kondensatoreinrichtung, die zwischen einer ersten Potentialquelle (GND) zum Ausgeben eines konstanten Potentials und einer zweiten Potentialquelle (10) zum Ausgeben eines Potentials, das sich in einem konstanten Zyklus von einem ersten Pegel zu einen zweiten Pegel ändert, in Reihe geschaltet sind,
eine erste Verbindungseinrichtung (60, 70) zum elektrischen Verbinden eines ersten Verbindungspunkts (N6) zwischen der ersten (20) und zweiten Kondensatoreinrichtung (30) mit der ersten Potentialquelle (GND),
eine zweite Verbindungseinrichtung (80, 90) zum elektrischen Verbinden des ersten Verbindungspunkts (N6) mit der Mehrzahl von Bitleitungen (BL) und der ersten und zweiten Ein-/Ausgabeleitung (IO1, IO2),
eine erste Verbindungssteuereinrichtung (Φ2) zum Deaktivieren der ersten Verbindungseinrichtung (60, 70) früher als das Umschalten des Potentials der zweiten Potentialquelle (10) vom ersten Pegel zum zweiten Pegel stattfindet, und zum Aktivieren der ersten Verbindungseinrichtung (60, 70) später als das Umschalten des Potentials der zweiten Potentialquelle (10) vom zweiten Pegel zum ersten Pegel stattfindet, und
eine zweite Verbindungssteuereinrichtung (Φ3) zum Aktivieren der zweiten Verbindungseinrichtung (80, 90) später als das Umschalten des Potentials der zweiten Potentialquelle (10) vom ersten Pegel zum zweiten Pegel stattfindet, und zum Deaktivieren der zweiten Verbindungseinrichtung (80, 90) früher als das Umschalten des Potentials der zweiten Potentialquelle (10) vom zweiten Pegel zum ersten Pegel stattfindet, aufweist,
und wobei die zweite Spannungserzeugungseinrichtung (6500) eine dritte (25) und eine vierte (35) Kondensatoreinrichtung, die zwischen der ersten Potentialquelle (GND) und einer dritten Potentialquelle (15) zum Ausgeben eines Potentials, das sich in einem konstanten Zyklus vom zweiten Pegel zum ersten Pegel ändert, in Reihe geschaltet sind,
eine dritte Verbindungseinrichtung zum elektrischen Verbinden eines zweiten Verbindungspunkts (N8) zwischen der dritten (25) und vierten Kondensatoreinrichtung (35) mit der ersten Potentialquelle (GND),
e eine vierte Verbindungseinrichtung (85) zum elektrischen Verbinden des zweiten Verbindungspunkts (N8) mit dem Halbleitersubstrat,
eine dritte Verbindungssteuereinrichtung (Φ5) zum Deaktivieren der dritten Verbindungseinrichtung (65) früher als das Umschalten des Potentials der dritten Potentialquelle (15) vom zweiten Pegel zum ersten Pegel stattfindet, und zum Aktivieren der dritten Verbindungseinrichtung später als das Umschalten des Potentials der dritten Potentialquelle (15) vom ersten Pegel zum zweiten Pegel stattfindet, und
eine vierte Verbindungssteuereinrichtung (Φ6) zum Aktivieren der vierten Verbindungseinrichtung (85) später als das Umschalten des Potentials der dritten Potentialquelle (15) vom zweiten Pegel zum ersten Pegel stattfindet, und zum Deaktivieren der vierten Verbindungseinrichtung (85) früher als das Umschalten des Potentials der dritten Potentialquelle (15) vom ersten Pegel zum zweiten Pegel stattfindet, aufweist.
12. Halbleiterspeichereinrichtung nach Anspruch 11, dadurch
gekennzeichnet, daß
der erste und der zweite Pegel ein niedriger Pegel bzw. ein hoher Pegel ist, das konstante Potential auf dem ersten Pegel liegt, und
die Kapazität der ersten Kondensatoreinrichtung (20) gleich der Kapazität der zweiten Kondensatoreinrichtung (30) ist.
der erste und der zweite Pegel ein niedriger Pegel bzw. ein hoher Pegel ist, das konstante Potential auf dem ersten Pegel liegt, und
die Kapazität der ersten Kondensatoreinrichtung (20) gleich der Kapazität der zweiten Kondensatoreinrichtung (30) ist.
13. Halbleiterspeichereinrichtung nach Anspruch 11 oder 12, dadurch
gekennzeichnet, daß
die Halbleiterspeichereinrichtung ein vorbestimmtes Steuersignal empfängt,
die Steuereinrichtung (1600) die Schaltungseinrichtung (1500, 2000, 3000, 3500) in Abhängigkeit vom vorbestimmten Steuersignal steuert, und
die erste und die zweite Verbindungssteuereinrichtung (Φ2, Φ3, Φ5, Φ6)
eine Oszillatoreinrichtung (7000) mit einer konstanten Schwingungsperiode,
eine Auswahleinrichtung (8000) zum Auswählen von entweder dem Ausgangssignal der Oszillatoreinrichtung (7000) oder dem vorbestimmten Steuersignal, und
eine Erzeugungseinrichtung (9000), die vom Signal abhängig ist, das von der Auswahleinrichtung (8000) ausgewählt worden ist, zum Erzeugen von ersten bis vierten Signalen (Φ2, Φ3, Φ5, Φ6) zum jeweiligen Steuern der ersten bis vierten Verbindungseinrichtungen (60, 65, 70, 80, 85, 90).
die Halbleiterspeichereinrichtung ein vorbestimmtes Steuersignal empfängt,
die Steuereinrichtung (1600) die Schaltungseinrichtung (1500, 2000, 3000, 3500) in Abhängigkeit vom vorbestimmten Steuersignal steuert, und
die erste und die zweite Verbindungssteuereinrichtung (Φ2, Φ3, Φ5, Φ6)
eine Oszillatoreinrichtung (7000) mit einer konstanten Schwingungsperiode,
eine Auswahleinrichtung (8000) zum Auswählen von entweder dem Ausgangssignal der Oszillatoreinrichtung (7000) oder dem vorbestimmten Steuersignal, und
eine Erzeugungseinrichtung (9000), die vom Signal abhängig ist, das von der Auswahleinrichtung (8000) ausgewählt worden ist, zum Erzeugen von ersten bis vierten Signalen (Φ2, Φ3, Φ5, Φ6) zum jeweiligen Steuern der ersten bis vierten Verbindungseinrichtungen (60, 65, 70, 80, 85, 90).
14. Halbleiterspeichereinrichtung nach Anspruch 13, dadurch
gekennzeichnet, daß
die erste Verbindungseinrichtung (60, 70) ein erstes Schaltelement, das zwischen die erste Potentialquelle (GND) und den ersten Verbindungspunkt (N6) geschaltet ist und dessen Durchlaß- /Sperrzustand vom ersten Signal (Φ2) gesteuert wird, aufweist,
die zweite Verbindungseinrichtung (80, 90) ein zweites Schaltelement, das zwischen den Verbindungspunkt (N6) und die Mehrzahl von Bitleitungen (BL) und die erste und zweite Ein- /Ausgabeleitung (IO1, IO2) geschaltet ist und dessen Durchlaß- /Sperrzustand vom zweiten Signal (Φ3) gesteuert wird, aufweist,
die dritte Verbindungseinrichtung (65) ein drittes Schaltelement, das zwischen die erste Potentialquelle (GND) und den zweiten Verbindungspunkt (N8) geschaltet ist und dessen Durchlaß- /Sperrzustand vom dritten Signal (Φ5) gesteuert wird, aufweist, und
die vierte Verbindungseinrichtung (85) ein viertes Schaltelement, das zwischen den zweiten Verbindungspunkt (N8) und das Halbleitersubstrat geschaltet ist und dessen Durchlaß-/Sperrzustand vom vierten Signal (Φ6) gesteuert wird, aufweist.
die erste Verbindungseinrichtung (60, 70) ein erstes Schaltelement, das zwischen die erste Potentialquelle (GND) und den ersten Verbindungspunkt (N6) geschaltet ist und dessen Durchlaß- /Sperrzustand vom ersten Signal (Φ2) gesteuert wird, aufweist,
die zweite Verbindungseinrichtung (80, 90) ein zweites Schaltelement, das zwischen den Verbindungspunkt (N6) und die Mehrzahl von Bitleitungen (BL) und die erste und zweite Ein- /Ausgabeleitung (IO1, IO2) geschaltet ist und dessen Durchlaß- /Sperrzustand vom zweiten Signal (Φ3) gesteuert wird, aufweist,
die dritte Verbindungseinrichtung (65) ein drittes Schaltelement, das zwischen die erste Potentialquelle (GND) und den zweiten Verbindungspunkt (N8) geschaltet ist und dessen Durchlaß- /Sperrzustand vom dritten Signal (Φ5) gesteuert wird, aufweist, und
die vierte Verbindungseinrichtung (85) ein viertes Schaltelement, das zwischen den zweiten Verbindungspunkt (N8) und das Halbleitersubstrat geschaltet ist und dessen Durchlaß-/Sperrzustand vom vierten Signal (Φ6) gesteuert wird, aufweist.
15. Halbleiterspeichereinrichtung nach Anspruch 14, dadurch
gekennzeichnet, daß
das erste Schaltelement (60, 70) ein Feldeffekt-Halbleiterelement mit einem ersten Leitungsanschluß, der mit der ersten Potentialquelle (GND) verbunden ist, einem zweiten Leitungsanschluß, der mit dem Verbindungspunkt (N6) verbunden ist, und einem Steueranschluß, der das erste Signal (Φ2) empfängt, aufweist,
das zweite Schaltelement (80, 90) ein Feldeffekt-Halbleiterelement mit einem ersten Leitungsanschluß, der mit der Mehrzahl von Bitleitungen (BL) und der ersten und zweiten Ein-/Ausgabeleitung (IO1, IO2) verbunden ist, einem zweiten Leitungsanschluß, der mit dem Verbindungspunkt (N6, N8) verbunden ist, und einem Steueranschluß, der das zweite Signal (Φ3) empfängt, aufweist,
das dritte Schaltelement (65) ein Feldeffekt-Halbleiterelement mit einem ersten Leitungsanschluß, der mit der ersten Potentialquelle (GND) verbunden ist, einem zweiten Leitungsanschluß, der mit dem Verbindungspunkt (N8) verbunden ist, und einem Steueranschluß, der das dritte Signal (Φ5) empfängt, aufweist, und
das vierte Schaltelement (85) ein Feldeffekt-Halbleiterelement mit einem ersten Leitungsanschluß, der mit dem Halbleitersubstrat verbunden ist, einem zweiten Leitungsanschluß, der mit dem Verbindungspunkt (N8) verbunden ist, und einem Steueranschluß, der das vierte Signal (Φ6) empfängt, aufweist.
das erste Schaltelement (60, 70) ein Feldeffekt-Halbleiterelement mit einem ersten Leitungsanschluß, der mit der ersten Potentialquelle (GND) verbunden ist, einem zweiten Leitungsanschluß, der mit dem Verbindungspunkt (N6) verbunden ist, und einem Steueranschluß, der das erste Signal (Φ2) empfängt, aufweist,
das zweite Schaltelement (80, 90) ein Feldeffekt-Halbleiterelement mit einem ersten Leitungsanschluß, der mit der Mehrzahl von Bitleitungen (BL) und der ersten und zweiten Ein-/Ausgabeleitung (IO1, IO2) verbunden ist, einem zweiten Leitungsanschluß, der mit dem Verbindungspunkt (N6, N8) verbunden ist, und einem Steueranschluß, der das zweite Signal (Φ3) empfängt, aufweist,
das dritte Schaltelement (65) ein Feldeffekt-Halbleiterelement mit einem ersten Leitungsanschluß, der mit der ersten Potentialquelle (GND) verbunden ist, einem zweiten Leitungsanschluß, der mit dem Verbindungspunkt (N8) verbunden ist, und einem Steueranschluß, der das dritte Signal (Φ5) empfängt, aufweist, und
das vierte Schaltelement (85) ein Feldeffekt-Halbleiterelement mit einem ersten Leitungsanschluß, der mit dem Halbleitersubstrat verbunden ist, einem zweiten Leitungsanschluß, der mit dem Verbindungspunkt (N8) verbunden ist, und einem Steueranschluß, der das vierte Signal (Φ6) empfängt, aufweist.
16. Halbleiterspeichereinrichtung nach einem der Ansprüche 13 bis
15, dadurch gekennzeichnet, daß
die Erzeugungseinrichtung (9000) ferner ein fünftes Signal (Φ1), das sich in einem konstanten Zyklus vom zweiten zum ersten Pegel ändert, und ein sechstes Signal (Φ4), das sich in einem konstanten Zyklus vom zweiten zum ersten Pegel ändert, erzeugt,
die zweite Potentialquelle (10) eine Einrichtung (10) zum Invertieren des fünften Signals (Φ1) aufweist, und
die dritte Potentialquelle (15) eine Einrichtung (15) zum Invertieren des sechsten Signals (Φ4) aufweist.
die Erzeugungseinrichtung (9000) ferner ein fünftes Signal (Φ1), das sich in einem konstanten Zyklus vom zweiten zum ersten Pegel ändert, und ein sechstes Signal (Φ4), das sich in einem konstanten Zyklus vom zweiten zum ersten Pegel ändert, erzeugt,
die zweite Potentialquelle (10) eine Einrichtung (10) zum Invertieren des fünften Signals (Φ1) aufweist, und
die dritte Potentialquelle (15) eine Einrichtung (15) zum Invertieren des sechsten Signals (Φ4) aufweist.
17. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß
die vorbestimmte Last eine Last ist, die auf der konstanten Spannung gehalten werden soll, und
in einer Zeitspanne, während der die zweite Verbindungseinrichtung (80, 85, 90) aktiviert ist, der vorbestimmten Last Ladung vom Verbindungspunkt (N6, N8) zugeführt wird, die die vorbestimmte Last verbraucht.
die vorbestimmte Last eine Last ist, die auf der konstanten Spannung gehalten werden soll, und
in einer Zeitspanne, während der die zweite Verbindungseinrichtung (80, 85, 90) aktiviert ist, der vorbestimmten Last Ladung vom Verbindungspunkt (N6, N8) zugeführt wird, die die vorbestimmte Last verbraucht.
18. Halbleiterspeichereinrichtung nach Anspruch 17, dadurch
gekennzeichnet, daß
die zweite Verbindungseinrichtung (80, 85, 90) deaktiviert wird,
bevor die vorbestimmte Last die Ladung vollständig verbraucht hat.
19. Betriebsverfahren für eine Spannungserzeugungseinrichtung zum
Erzeugen einer konstanten Spannung, die an eine vorbestimmte Last
angelegt werden soll, wobei die Spannungserzeugungseinrichtung eine
erste (20, 25) und eine zweite (30, 35) Kondensatoreinrichtung, die
in Reihe geschaltet sind und zwischen eine erste Potentialquelle
(GND), die ein erstes Potential ausgibt, und eine zweite
Potentialquelle (10, 15), die ein Potential ausgibt, das sich in
einem konstanten Zyklus von einem ersten Pegel zu einem zweiten
Pegel ändert, gekoppelt sind, aufweist,
gekennzeichnet durch die Schritte:
elektrisches Trennen eines Verbindungspunktes (N6, N8) zwischen dem ersten Kondensatorelement (20, 25) und dem zweiten Kondensatorelement (30, 35) von der ersten Potentialquelle (GND) früher als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom ersten Pegel zum zweiten Pegel erfolgt,
elektrisches Verbinden des Verbindungspunktes (N6, N8) mit der ersten Potentialquelle (GND) später als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom zweiten Pegel zum ersten Pegel erfolgt,
elektrisches Verbinden des Verbindungspunktes (N6, N8) mit der vorbestimmten Last später als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom ersten Pegel zum zweiten Pegel erfolgt, und
elektrisches Trennen des Verbindungspunktes (N6, N8) von der vorbestimmten Last früher als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom zweiten Pegel zum ersten Pegel erfolgt.
elektrisches Trennen eines Verbindungspunktes (N6, N8) zwischen dem ersten Kondensatorelement (20, 25) und dem zweiten Kondensatorelement (30, 35) von der ersten Potentialquelle (GND) früher als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom ersten Pegel zum zweiten Pegel erfolgt,
elektrisches Verbinden des Verbindungspunktes (N6, N8) mit der ersten Potentialquelle (GND) später als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom zweiten Pegel zum ersten Pegel erfolgt,
elektrisches Verbinden des Verbindungspunktes (N6, N8) mit der vorbestimmten Last später als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom ersten Pegel zum zweiten Pegel erfolgt, und
elektrisches Trennen des Verbindungspunktes (N6, N8) von der vorbestimmten Last früher als das Umschalten des Potentials der zweiten Potentialquelle (10, 15) vom zweiten Pegel zum ersten Pegel erfolgt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4567092A JP2736483B2 (ja) | 1992-03-03 | 1992-03-03 | 電圧発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4234667A1 true DE4234667A1 (de) | 1993-09-09 |
DE4234667C2 DE4234667C2 (de) | 1998-03-12 |
Family
ID=12725825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4234667A Expired - Fee Related DE4234667C2 (de) | 1992-03-03 | 1992-10-14 | Spannungserzeugungseinrichtung, Verwendung derselben in einem Halbleiterspeicher und Betriebsverfahren derselben zum Erzeugen einer konstanten Spannung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5276651A (de) |
JP (1) | JP2736483B2 (de) |
KR (1) | KR960002824B1 (de) |
DE (1) | DE4234667C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0786776A1 (de) * | 1996-01-26 | 1997-07-30 | Mitsubishi Denki Kabushiki Kaisha | Integrierte Halbleiterschaltung mit interner Leistungsversorgungsschaltung zum Konstanthalten des Ausgangspegels gegen Lastschwankungen |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2771729B2 (ja) * | 1992-04-16 | 1998-07-02 | 三菱電機株式会社 | チャージポンプ回路 |
JP3006320B2 (ja) * | 1992-10-21 | 2000-02-07 | モトローラ株式会社 | 高効率ドライバ−を有する電圧変換回路 |
KR940017214A (ko) * | 1992-12-24 | 1994-07-26 | 가나이 쓰토무 | 기준전압 발생회로 |
US5508962A (en) * | 1994-06-29 | 1996-04-16 | Texas Instruments Incorporated | Apparatus and method for an active field plate bias generator |
DE19755130C1 (de) * | 1997-12-11 | 1999-06-02 | Siemens Ag | Pufferschaltung |
KR100474628B1 (ko) | 1999-12-15 | 2005-03-14 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적 회로 장치 |
US6847071B2 (en) * | 2001-06-06 | 2005-01-25 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
US6721221B2 (en) * | 2001-06-08 | 2004-04-13 | Micron Technology, Inc. | Sense amplifier and architecture for open digit arrays |
EP1349030A1 (de) | 2001-12-20 | 2003-10-01 | Matsushita Electric Industrial Co., Ltd. | Potentialerzeugungsschaltung, potentialerzeugungs vorrichtung, halbleiterbauelement damit und ansteuerverfahren dafür |
JP2009116684A (ja) * | 2007-11-07 | 2009-05-28 | Toshiba Corp | 電圧発生回路 |
KR20110002178A (ko) | 2009-07-01 | 2011-01-07 | 삼성전자주식회사 | Dram의 비트라인 프리차지 회로 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4034668A1 (de) * | 1990-10-30 | 1992-05-07 | Samsung Electronics Co Ltd | Substratspannungsgenerator fuer halbleiterbauelemente |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5627952A (en) * | 1979-08-17 | 1981-03-18 | Hitachi Ltd | Circuit for generating substrate bias voltage |
DE3612147A1 (de) * | 1986-04-10 | 1987-10-15 | Philips Patentverwaltung | Schaltungsanordnung zur erzeugung einer gleichspannung aus einer sinusfoermigen eingangsspannung |
JP2509596B2 (ja) * | 1987-01-14 | 1996-06-19 | 株式会社東芝 | 中間電位生成回路 |
US5175706A (en) * | 1989-12-07 | 1992-12-29 | Sgs-Thomson Microelectronics S.A. | Programming voltage generator circuit for programmable memory |
-
1992
- 1992-03-03 JP JP4567092A patent/JP2736483B2/ja not_active Expired - Lifetime
- 1992-09-30 US US07/953,376 patent/US5276651A/en not_active Expired - Fee Related
- 1992-10-14 DE DE4234667A patent/DE4234667C2/de not_active Expired - Fee Related
-
1993
- 1993-02-27 KR KR1019930002894A patent/KR960002824B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4034668A1 (de) * | 1990-10-30 | 1992-05-07 | Samsung Electronics Co Ltd | Substratspannungsgenerator fuer halbleiterbauelemente |
Non-Patent Citations (1)
Title |
---|
IBM Technical Disclosure Bull. Vol. 32, No. 10B, März 1990, S. 425-429 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0786776A1 (de) * | 1996-01-26 | 1997-07-30 | Mitsubishi Denki Kabushiki Kaisha | Integrierte Halbleiterschaltung mit interner Leistungsversorgungsschaltung zum Konstanthalten des Ausgangspegels gegen Lastschwankungen |
US5812021A (en) * | 1996-01-26 | 1998-09-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device having an internal power supply circuit capable of stably maintaining output level against load fluctuation |
Also Published As
Publication number | Publication date |
---|---|
KR960002824B1 (ko) | 1996-02-26 |
JP2736483B2 (ja) | 1998-04-02 |
US5276651A (en) | 1994-01-04 |
KR930020454A (ko) | 1993-10-19 |
JPH05250874A (ja) | 1993-09-28 |
DE4234667C2 (de) | 1998-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4039524C2 (de) | Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung | |
DE4331895C2 (de) | Schaltung zum Halten einer Spannung | |
DE4037206C2 (de) | Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung | |
DE2659248C3 (de) | Dynamischer Speicher mit wahlfreiem Zugriff | |
DE4402433C2 (de) | Vorrichtung zur Erzeugung eines Zwischenpotentials, insb. geeignet für Halbleiterspeichereinrichtungen | |
DE2850305C2 (de) | Halbleiterspeichervorrichtung | |
DE4439661C2 (de) | Wortleitungstreiberschaltkreis für eine Halbleiterspeichereinrichtung | |
DE4437757C2 (de) | Referenzspannungserzeugungsschaltung | |
DE4332452A1 (de) | Schaltung und Verfahren zum Halten eines Boost-Signals | |
DE4324651C2 (de) | Boosting-Schaltung und Verwendung der Boosting-Schaltung | |
DE3742492C2 (de) | ||
DE4001340A1 (de) | Leseverstaerkertreiberanlage, verfahren zum treiben eines leseverstaerkers und kapazitaetseinrichtung in einer halbleiterspeichereinrichtung | |
DE4336907A1 (de) | Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung | |
DE19749602C2 (de) | Substratspannungs-Generatorschaltung | |
DE10220969A1 (de) | Halbleitervorrichtung mit Datenausgabeschaltung mit einstellbarer Ausgangsspannungsschwankung | |
DE102004024612B4 (de) | Spannungserzeugungsschaltung | |
DE19654544C2 (de) | Differenzverstärker | |
DE4234667C2 (de) | Spannungserzeugungseinrichtung, Verwendung derselben in einem Halbleiterspeicher und Betriebsverfahren derselben zum Erzeugen einer konstanten Spannung | |
DE4236456C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren dafür | |
DE10106775B9 (de) | Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement | |
DE4324649C2 (de) | Verstärkerschaltung, die ein verstärktes Ausgangssignal in Abhängigkeit von komplementären Eingangssignalen liefert | |
DE3826745C2 (de) | ||
DE19501535C2 (de) | Interne Stromversorgungsschaltung | |
DE4323010C2 (de) | Spannungserzeugungsschaltung zum Erzeugen einer Spannung mit vorbestimmter Polarität an einem Ausgangsknoten, wobei Schwellenspannungsverluste vermieden werden | |
DE4138102C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Betreiben einer Halbleiterspeichereinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |